JP2700357B2 - 回路内蔵受光素子 - Google Patents

回路内蔵受光素子

Info

Publication number
JP2700357B2
JP2700357B2 JP3014158A JP1415891A JP2700357B2 JP 2700357 B2 JP2700357 B2 JP 2700357B2 JP 3014158 A JP3014158 A JP 3014158A JP 1415891 A JP1415891 A JP 1415891A JP 2700357 B2 JP2700357 B2 JP 2700357B2
Authority
JP
Japan
Prior art keywords
film
silicon nitride
receiving element
light receiving
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3014158A
Other languages
English (en)
Other versions
JPH04249380A (ja
Inventor
元彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3014158A priority Critical patent/JP2700357B2/ja
Publication of JPH04249380A publication Critical patent/JPH04249380A/ja
Application granted granted Critical
Publication of JP2700357B2 publication Critical patent/JP2700357B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線を施した信号
処理回路を内蔵した受光素子において、その光感度を向
上させるための構造に関するものであり、特に受光素子
表面での信号光の反射を防止するための構造に関するも
のである。
【0002】
【従来の技術】回路内蔵受光素子は、光センサ,フォト
カプラなどに広く用いられている。図2は、一般的な1
層配線の回路内蔵受光素子の構造の一例の略断面図であ
る。同図において、1枚のたとえばP型半導体基板1の
表面に、受光素子であるフォトダイオードAとNPNト
ランジスタBなどの信号処理回路素子とが形成されてい
る。フォトダイオードAはP型半導体基板1およびその
上に成長させたN型エピタキシャル層4から構成され
る。一方、NPNトランジスタBは、P型半導体基板1
に埋め込まれたN型埋込拡散層2、その上に成長させた
N型エピタキシャル層4−1、その表面のP型拡散層6
(ベース)、その一部に形成されたN型拡散層7(エミ
ッタ)およびコレクタ補償拡散層5などから構成され
る。フォトダイオードAとNPNトランジスタBなどの
信号処理回路素子との間は、素子間分離P型拡散層3,
3,…によって分離される。これらの表面はシリコン酸
化膜10によって覆われている。シリコン酸化膜10に
孔をあけて設けた電極を含むメタル配線8は、NPNト
ランジスタの各部に接続されている。これらの表面はさ
らにカバー絶縁膜13によって覆われている。
【0003】このような回路内蔵受光素子において、そ
の光感度を向上させるために、受光素子表面での信号光
の反射を防止する目的で、受光素子上にシリコン窒化膜
11の反射防止膜を形成したものが図3に示されてい
る。このシリコン窒化膜11の膜厚を、信号光の波長に
合わせて設定することにより、受光素子表面での光反射
を防止することができる。
【0004】
【発明が解決しようとする課題】前述のシリコン窒化膜
による表面反射防止膜を形成しようとするときに、単純
な信号処理回路部のときは問題ないが、複雑なものの場
合は次のような問題点がある。すなわち、複雑な信号処
理回路部においては、多層たとえば2層配線を用いてい
ることが多いが、その製造工程の一部の一例を図4に示
す。図4において、第1層のメタル配線8の上部に他の
メタル配線を設けるとき、その層間絶縁膜として、スル
ーホールの微細化加工によるデバイスの高集積化および
デバイスの高信頼性化のために第2のシリコン窒化膜1
2を使用する。この場合に、第2層のメタル配線と第1
層のメタル配線の接続のためフォトレジスト14を所要
の場所に形成し、層間絶縁の第2のシリコン窒化膜12
のエッチングが必要となる。その際に、反射防止膜用と
して、第1のシリコン窒化膜11のみを反射防止のため
に使用するとき、第2のシリコン窒化膜12のエッチン
グの際に、受光部の反射防止膜用のシリコン窒化膜11
が同時にエッチングされ、第1のシリコン窒化膜11が
同時にエッチングされることによりその膜厚が変化して
しまい、反射防止膜としての機能を十分果たさなくなっ
てしまう。また通常、反射防止用の第1のシリコン窒化
膜11の膜厚は、層間絶縁としての第2のシリコン窒化
膜の膜厚よりも非常に薄いため、反射防止膜用として形
成された第1のシリコン窒化膜11はすべてエッチング
されてしまい、N型エピタキシャル層4がエッチングさ
れてしまうというようなことも起こり得る。また層間絶
縁膜用の第2のシリコン窒化膜12のエッチングは、通
常ドライエッチングで行なうため、反射防止用の第1の
シリコン窒化膜11が完全にはエッチングされない状態
でも、受光素子の表面が損傷される可能性がある。した
がって、従来は高信頼性,高集積度と、反射防止膜内蔵
を両立した多層配線の回路内蔵受光素子は実現できなか
った。
【0005】本発明の目的はこのような問題点を解決
し、層間絶縁膜としてシリコン窒化膜を用いた多層配線
を使用しているような場合にも、受光素子上に反射膜を
形成可能にすることにより、高信頼性,高集積度を有
し、反射防止膜を内蔵した多層配線の回路内蔵受光素子
を実現することにある。
【0006】
【課題を解決するための手段】本発明の回路内蔵受光素
子は、1枚の半導体基板上に形成された、反射防止膜を
有する受光素子と、層間絶縁膜としてシリコン窒化膜を
用いて多層配線された信号処理回路とよりなり、受光素
子表面の反射防止膜は、多層配線の前段階で半導体基板
の表面に形成されたシリコン窒化膜と、その表面に積層
された多層配線の層間絶縁用シリコン窒化膜により構成
されている。
【0007】
【作用】前述のような構造とすることにより、シリコン
窒化膜を層間絶縁膜として用いている多層配線構造の回
路内蔵受光素子においても、層間絶縁膜のエッチングの
ために反射防止膜であるシリコン窒化膜が薄くされた
り、受光素子表面のシリコン層を損傷されることが防止
され、受光素子上に信号光の波長に合わせた最適な反射
防止膜を形成することが可能となる。
【0008】
【実施例】図1は、本発明の一実施例である2層配線を
有する反射防止膜付回路内蔵受光素子の略断面図であ
る。図4に示した従来の反射防止膜付回路内蔵受光素子
と比べて、受光素子上の層間絶縁膜用のシリコン窒化膜
12をエッチングせずに残している点が異なっている。
この層間絶縁膜用の第2のシリコン窒化膜12と、シリ
コン表面に直接形成した第1のシリコン窒化膜11の合
計の膜厚を最適化することで、反射防止膜としての機能
を持たせる。この図1の構造を得るための工程は、図2
〜4の構造を得るための工程とほぼ同様であるから、詳
細は省略する。図1の構造を得るためには、第1層のメ
タル配線8と第2層のメタル配線9との間の接続孔(ス
ルーホール)を設ける工程において、受光素子部表面の
層間絶縁用の第2のシリコン膜12の上にフォトレジス
トを設けてエッチングしないことが異なる。したがって
受光素子の表面には第1のシリコン窒化膜11と第2の
層間絶縁用のシリコン窒化膜12とが積層されている。
また、フォトレジスト14を除去した後、受光素子の表
面以外をカバー絶縁膜13で覆っている。
【0009】本発明の構造を採用することにより、層間
絶縁膜としてシリコン窒化膜を用いている多層配線構造
を持つ回路内蔵受光素子においても、図3の回路内蔵受
光素子と同等の光感度を持たせることが可能となる。
【0010】なお、層間絶縁用の第2のシリコン窒化膜
12の膜厚は、通常数千オングストローム程度の膜厚が
必要なため、デポジション時の膜厚ばらつきが数百オン
グストローム程度存在する。より高精度の膜厚制御が必
要な場合(ほとんど表面反射が生じないことが必要な場
合)には、層間絶縁膜の膜厚を調整するような工程を追
加すればよい。すなわち、層間絶縁膜を予めやや厚めに
デポジションした後、エッチングにより層間絶縁膜の膜
厚を調整する工程を付け加える。
【0011】
【発明の効果】本発明の構造を用いることにより、シリ
コン窒化膜の層間絶縁膜を使用している多層配線を有す
る回路内蔵受光素子においても、受光素子上に反射防止
膜を形成することが可能になり、これによる高感度化
と、スルーホールの微細加工によるデバイスの高集積化
およびシリコン窒化膜の層間絶縁膜採用によるデバイス
の高信頼性化とを兼ね備えた回路内蔵受光素子を実現す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の略断面図である。
【図2】従来の一般的な回路内蔵受光素子の略断面図で
ある。
【図3】従来の反射防止膜付回路内蔵受光素子の一例の
略断面図である。
【図4】従来の問題点を示すための略断面図である。
【符号の説明】
1 P型半導体基板 2 N型埋込拡散層 3 P型分離拡散層 4,4−1 N型エピタキシャル層 5 コレクタ補償拡散層 6 P型拡散層 7 N型拡散層 8,9 メタル配線 10 シリコン酸化膜 11,12 シリコン窒化膜 13 カバー絶縁膜 14 フォトレジスト

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 1枚の半導体基板上に形成された、反射
    防止膜を有する受光素子と、層間絶縁膜としてシリコン
    窒化膜を用いて多層配線された信号処理回路とよりなる
    回路内蔵受光素子において、 受光素子表面の反射防止膜は、多層配線の前段階で半導
    体基板の表面に形成されたシリコン窒化膜と、その表面
    に積層された多層配線の層間絶縁用シリコン窒化膜によ
    り構成されていることを特徴とする回路内蔵受光素子。
JP3014158A 1991-02-05 1991-02-05 回路内蔵受光素子 Expired - Fee Related JP2700357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3014158A JP2700357B2 (ja) 1991-02-05 1991-02-05 回路内蔵受光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3014158A JP2700357B2 (ja) 1991-02-05 1991-02-05 回路内蔵受光素子

Publications (2)

Publication Number Publication Date
JPH04249380A JPH04249380A (ja) 1992-09-04
JP2700357B2 true JP2700357B2 (ja) 1998-01-21

Family

ID=11853344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014158A Expired - Fee Related JP2700357B2 (ja) 1991-02-05 1991-02-05 回路内蔵受光素子

Country Status (1)

Country Link
JP (1) JP2700357B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450556A (en) * 1987-08-21 1989-02-27 Fuji Electric Co Ltd Semiconductor integrated circuit device
JPH02231775A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 化合物半導体受光素子

Also Published As

Publication number Publication date
JPH04249380A (ja) 1992-09-04

Similar Documents

Publication Publication Date Title
KR100460404B1 (ko) 회로내장 감광 장치
JP2678400B2 (ja) 回路内蔵受光素子
US6433366B1 (en) Circuit-incorporating light receiving device and method of fabricating the same
JP3010186B2 (ja) 光電子集積回路の製造方法
US7473945B2 (en) Optical semiconductor integrated circuit device
US7067347B2 (en) Method of manufacturing optical semiconductor integrated circuit device
JPH1140790A (ja) 分割フォトダイオード及び回路内蔵受光素子
JP2700357B2 (ja) 回路内蔵受光素子
JPH07183561A (ja) 回路内蔵受光素子の作製方法
US20040012021A1 (en) Semiconductor device and optical device including the same
JPH10289994A (ja) 光センサ集積回路装置
JP4152352B2 (ja) 光半導体装置およびその製造方法
JPH0831582B2 (ja) フオトセンサと信号処理回路を備えた半導体装置
JP2973948B2 (ja) 半導体装置の製造方法
JP3652095B2 (ja) 回路内蔵受光素子の製造方法
WO2005076360A1 (en) Opto-electronic semiconductor device, method of manufacturing same, and camera provided with such a device
JP2898810B2 (ja) 回路内蔵受光素子およびその製造方法
JP2928163B2 (ja) 半導体装置の製造方法
JP3040500B2 (ja) 半導体装置の製造方法
JP3900552B2 (ja) 光センサの製造方法
JP2892569B2 (ja) 回路内蔵受光素子の作製方法
JP4483542B2 (ja) 受光素子の製造方法
JP2006216757A (ja) 光半導体装置およびその製造方法
JPH0575092A (ja) 光電子集積回路装置の製造方法
JP3311564B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

LAPS Cancellation because of no payment of annual fees