JP4152352B2 - 光半導体装置およびその製造方法 - Google Patents
光半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4152352B2 JP4152352B2 JP2004179366A JP2004179366A JP4152352B2 JP 4152352 B2 JP4152352 B2 JP 4152352B2 JP 2004179366 A JP2004179366 A JP 2004179366A JP 2004179366 A JP2004179366 A JP 2004179366A JP 4152352 B2 JP4152352 B2 JP 4152352B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- light receiving
- receiving element
- etching stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 230000003287 optical effect Effects 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005530 etching Methods 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 description 43
- 239000010410 layer Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 18
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000037303 wrinkles Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
- H01L31/02165—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置およびその製造方法に関する。
光半導体装置は、半導体基板等の基板上にトランジスタからなる集積回路と共に受光素子、マイクロミラー等の光学素子を形成したデバイスであり、ＤＶＤやＣＤの光ピックアップ部に用いられている。ＤＶＤやＣＤの高倍速化に対応するため、受光素子の高感度化および高速化が望まれている。このような光半導体装置を構成する場合、通常の半導体装置と同様に、素子の表面保護や配線保護のために絶縁膜が基板表面に形成される。
ところが、同一基板上に形成される受光素子に同様の絶縁膜を形成した場合では、光の干渉による光電変換効率の低下やばらつきが問題となる。そこで、従来の光半導体装置では受光素子上に反射防止膜を形成することが行われている（例えば、特許文献１参照）。
特許文献１に記載される従来例では、受光素子上に反射防止膜が形成され、光電変換効率の高効率化が企図されている。受光素子上にシリコン酸化膜とシリコン窒化膜からなる反射防止膜を形成し、次いで、トランジスタの配線を形成し、保護膜として全面を厚いプラズマシリコン窒化膜で覆った後に、受光素子上のプラズマシリコン窒化膜を除去する。しかしこの方法では、トランジスタ上に形成された層間絶縁膜等の絶縁膜は反射防止膜の上には形成されておらず、受光素子上には反射防止膜だけとなっている。そのため、プラズマシリコン窒化膜を選択的に除去する際のエッチングによって、反射防止膜自体もエッチングされることがあり、その膜厚を一定に保つのが困難である。このように反射防止膜の膜厚がばらついた場合では、反射率が高くなり、光電変換効率が低下する問題がある。すなわち、上記従来例では、その製造方法上、反射防止膜の膜厚を制御するのが困難であるという問題を有する。
上記の問題を解決するため、反射防止膜上にＣＦ4系ではエッチングされないアルミニウム膜などのエッチングストップ膜を形成し、反射防止膜の膜厚を精密に制御する方法が知られている（例えば、特許文献２参照）。
特開平１―２０５４６２号公報（第２頁、第１図）
特開平５―７５０９２号公報（第２−３頁、第１−５図）
特許文献２では、受光素子上の反射防止膜の膜厚は精密に制御されている。しかしながら、エッチングストップ膜に用いるアルミニウム膜は酸やアルカリで容易にエッチングされてしまう。そのため、シリコン基板を水酸化カリウム溶液にてエッチングしてマイクロミラーを形成するとき、エッチングストップ膜が水酸化カリウムによって腐食する問題がある。
そこで、エッチングストップ膜の腐食を防ぐため、エッチングストップ膜を酸やアルカリでエッチングされない材料に変更すると、今度は下地の反射防止膜との選択比が小さくなって、エッチングストップ膜だけを選択的に除去することができない。このため、特許文献１に記載される従来例と同様に、反射防止膜自体もエッチングされて、その膜厚を一定に保つのが困難になってしまう。
上記の課題を鑑み、本発明では、光電変換効率の向上のために反射防止膜の膜厚を精密に制御することができるとともに、エッチングストップ膜の腐食が発生しないような光半導体装置およびその製造方法を提供することを目的とする。
本発明は、上記の課題を解決するために次のような手段を講じる。
同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置を次のように製造する。受光素子形成領域において受光素子上に反射防止膜を形成する。反射防止膜に対するエッチングストップ膜の形成において、反射防止膜上に絶縁膜を形成し、その絶縁膜の上にエッチングストップ膜を形成する。マイクロミラー形成領域においても、絶縁膜の上にエッチングストップ膜を形成する。集積回路の上に層間絶縁膜を形成し、受光素子形成領域およびマイクロミラー形成領域では層間絶縁膜を開口してエッチングストップ膜を露出させる。このとき、エッチングストップ膜およびその下の絶縁膜は反射防止膜を保護する。さらに全領域に保護膜を形成する。受光素子形成領域およびマイクロミラー形成領域で保護膜およびエッチングストップ膜をエッチング除去する際に、反射防止膜の上部は絶縁膜で被覆されている。反射防止膜上の絶縁膜の材質とエッチングストップ膜の材質を異ならせておくことにより、反射防止膜上に絶縁膜を残した状態で保護膜およびエッチングストップ膜をエッチング除去することが可能である。すなわち、保護膜およびエッチングストップ膜の除去の際に反射防止膜がエッチングされることを防止し、反射防止膜の膜厚制御を高精度化している。
マイクロミラー形成領域において、エッチングストップ膜およびその下の絶縁膜をエッチングし、さらに、基板をエッチングしてマイクロミラーを形成する。基板を水酸化カリウム溶液等でエッチングしてマイクロミラーを形成する際に、エッチングストップ膜がアルミニウム膜では、腐食されてしまう。腐食されないよう、あらかじめエッチングストップ膜の材質を選択しておく。
エッチングストップ膜がアルミニウム膜であれば、上記の膜厚制御のためには反射防止膜上に絶縁膜を介在させなくてもよいが、エッチングストップ膜をアルミニウム膜とはしないことから、上記のように反射防止膜上に絶縁膜を介在させて膜厚制御を精密化している。
エッチングストップ膜がアルミニウム膜ではないので、マイクロミラー形成の際の水酸化カリウム溶液等による基板エッチングにおいて、エッチングストップ膜が腐食することは免れる。
以上のように、エッチングストップ膜は受光素子形成領域で層間絶縁膜をエッチング除去する際の反射防止膜のエッチング防止の機能を発揮し、反射防止膜上の絶縁膜は受光素子形成領域で保護膜およびエッチングストップ膜をエッチング除去する際の反射防止膜のエッチング防止の機能を発揮し、反射防止膜の膜厚制御を高精度化している。加えて、エッチングストップ膜と反射防止膜上の絶縁膜との２層構造により、マイクロミラー形成領域において基板をエッチングしてマイクロミラーを形成する際にエッチングストップ膜の腐食を回避している。
以上の結果として、本発明による光半導体装置は、同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置であって、
前記受光素子は、
前記基板の上方に形成された反射防止膜と、
前記反射防止膜上に形成され、前記反射防止膜を露出する状態に開口された絶縁膜とを有し、
前記マイクロミラーは、
前記基板上に形成された前記絶縁膜を一部除去して、前記絶縁膜および前記基板上に保護膜を形成することにより形成されるものであって、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在する前記絶縁膜上の端部にエッチングストップ膜が設けられ、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されている。
前記受光素子は、
前記基板の上方に形成された反射防止膜と、
前記反射防止膜上に形成され、前記反射防止膜を露出する状態に開口された絶縁膜とを有し、
前記マイクロミラーは、
前記基板上に形成された前記絶縁膜を一部除去して、前記絶縁膜および前記基板上に保護膜を形成することにより形成されるものであって、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在する前記絶縁膜上の端部にエッチングストップ膜が設けられ、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されている。
この構造の光半導体装置は、その製造過程から、反射防止膜の膜厚制御が精密なものとなっているとともに、エッチングストップ膜の腐食が抑制されたものとなる。
反射膜としてのエッチングストップ膜が受光素子端の周辺光の影響を抑制し、受光素子の感度、応答速度が向上する。
上記の光半導体装置において、前記反射防止膜の好ましい材質はシリコン窒化膜であり、前記反射防止膜上の絶縁膜の好ましい材質はＢＰＳＧ膜である。ＢＰＳＧはシリコン酸化膜にボロン（Ｂ）とリン（Ｐ）を添加したガラスである。
また、上記の光半導体装置において、前記同一基板にさらに容量素子を備えた構造もある。この場合に、前記エッチングストップ膜を、前記容量素子の容量絶縁膜に兼用するのが好ましい。容量絶縁膜の形成と同時にエッチングストップ膜が形成されるため、エッチングストップ膜の形成が簡素化される。
次に、本発明による光半導体装置の製造方法は、
同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置の製造方法であって、
前記基板の上方に反射防止膜を形成する工程と、
前記反射防止膜上に絶縁膜を形成する工程と、
前記絶縁膜上にエッチングストップ膜を形成する工程とを有し、
前記受光素子は、
前記エッチングストップ膜および前記絶縁膜の一部を前記反射防止膜を露出する状態に開口する工程により形成され、
前記マイクロミラーは、
前記エッチングストップ膜の一部および前記絶縁膜と前記反射防止膜の全部を除去する工程と、
その後、前記基板に保護膜を形成する工程により形成され、
前記エッチングストップ膜は、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在するとともに、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されている。
同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置の製造方法であって、
前記基板の上方に反射防止膜を形成する工程と、
前記反射防止膜上に絶縁膜を形成する工程と、
前記絶縁膜上にエッチングストップ膜を形成する工程とを有し、
前記受光素子は、
前記エッチングストップ膜および前記絶縁膜の一部を前記反射防止膜を露出する状態に開口する工程により形成され、
前記マイクロミラーは、
前記エッチングストップ膜の一部および前記絶縁膜と前記反射防止膜の全部を除去する工程と、
その後、前記基板に保護膜を形成する工程により形成され、
前記エッチングストップ膜は、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在するとともに、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されている。
上記の構成によると、基板上に配線を被覆する層間絶縁膜を形成した後に、受光素子上の層間絶縁膜のみをエッチングストップ膜が露出するまで除去し、次いでエッチングストップ膜および絶縁膜を除去して受光素子上に反射防止膜のみを残存させることができる。
上記の光半導体装置の製造方法において、前記反射防止膜をシリコン窒化膜で形成し、前記絶縁膜をＢＰＳＧ膜で形成することが好ましい。
上記の光半導体装置の製造方法において、前記エッチングストップ膜を容量絶縁膜に兼用する状態で、前記同一基板に容量素子を形成することが好ましい。
上記の構成によると、シリコン窒化膜からなるエッチングストップ膜は酸やアルカリによってエッチングされないため、マイクロミラー形成時のエッチングによって腐食が発生することがない。
本発明の光半導体装置、光半導体装置の製造方法によれば、反射防止膜上の絶縁膜と、さらにその上のエッチングストップ膜との協働作用により、マイクロミラー形成領域において基板をエッチングしてマイクロミラーを形成する際にエッチングストップ膜の腐食を回避できるとともに、反射防止膜の膜厚制御を高精度化し、受光素子の高感度化を図ることができる。
また、エッチングストップ膜の形成により、受光素子形成領域およびマイクロミラー形成領域上の絶縁膜の残膜の制御性を向上し、受光素子およびマイクロミラーの形状ばらつきを低減することができる。
また、受光素子端の周辺部に設けたエッチングストップ膜は反射膜としても作用し、受光素子端の周辺光の影響を抑制し、受光素子の感度、応答速度を向上する。
以下、本発明にかかわる光半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。
図１〜図１４は、本発明における光半導体装置の製造方法の各工程を示す断面図、図１５は完成状態の断面図である。
本実施形態は、図１５に示すように、半導体基板１上にトランジスタ２、受光素子３、容量素子４およびマイクロミラー５が形成された光半導体装置において、受光素子３の反射防止膜１６上に第１絶縁膜１８を挟んでシリコン窒化膜による容量絶縁膜兼用のエッチングストップ膜１９を形成するものである。
（１）まず、図１に示すように、半導体基板１において、トランジスタ形成領域Ａ２、受光素子形成領域Ａ３、容量素子形成領域Ａ４およびマイクロミラー形成領域Ａ５が設定されている。
周知のリソグラフィ技術、エッチング技術、エピタキシー技術およびイオン注入技術などを利用して、半導体基板１表面にトランジスタ２および受光素子３を形成する。
トランジスタ２としてバイポーラトランジスタを例示しているが、これ以外に電界効果型トランジスタ（例えば、ＭＯＳトランジスタ）等でもよい。半導体基板１はＰ型で、６，９はＮ型コレクタ領域、７はＰ型埋込層、１１はＰ型ベース領域、１２はＮ型エミッタ領域である。各領域上にポリシリコン電極１３，１４を形成する。トランジスタ２が受光素子３の駆動回路やその他の信号処理回路を構成する。受光素子３の表面から入射した光は、その受光領域で光電変換され、その入射光に応じた電荷がポリシリコン電極１３，１４に光電流として出力される。 受光素子３としてフォトダイオードを例示しているが、これ以外にフォトトランジスタその他の光電変換素子でもよい。
受光素子３は、アノード領域（１，７，１０）とカソード領域（１７，１５，９）を有している。アノードおよびカソード領域上にポリシリコン電極１３，１４を形成する。なお、受光素子３だけでなく、レーザー等の発光素子を同一基板上に形成してもよい。
容量素子形成領域Ａ４およびマイクロミラー形成領域Ａ５において、８はＬＯＣＯＳ法により形成した分離用絶縁膜８である。分離用絶縁膜８はトランジスタ２と受光素子３の素子間にも存在している。容量素子形成領域Ａ４には下部電極のポリシリコン電極１４が形成されている。
以上のように、トランジスタ２の基本構成、受光素子３の基本構成、分離用絶縁膜８および容量下部電極のポリシリコン電極１４の形成の後に、ＣＶＤ法により全体にわたってシリコン窒化膜による反射防止膜１６を形成する。これが図１の状態である。
（２）次に、図２に示すように、マイクロミラー形成領域Ａ５の反射防止膜１６をフォトエッチング技術により除去し、ＢＰＳＧ（シリコン酸化膜にボロン（Ｂ）とリン（Ｐ）を添加したガラス）膜による第１絶縁膜１８を形成する。その後、容量素子形成領域Ａ４のポリシリコン電極１４上の第１絶縁膜１８および反射防止膜１６をエッチングにより開口する。
（３）次に、図３に示すように、ＣＶＤ法によりシリコン窒化膜によるエッチングストップ膜１９を形成する。
（４）次に、図４に示すように、受光素子形成領域Ａ３、容量素子形成領域Ａ４およびマイクロミラー形成領域Ａ５においてのみエッチングストップ膜１９が残るように、他の領域のエッチングストップ膜をフォトエッチング技術により除去する。容量素子形成領域Ａ４においてエッチングストップ膜１９を残すのは、容量素子においてエッチングストップ膜１９を容量絶縁膜に兼用するためである。このように、容量絶縁膜の形成と同時にエッチングストップ膜を形成するため、新たな工程を追加することなく、エッチングストップ膜を形成できる。
（５）次に、図５に示すように、ＰＶＤ法、ＣＶＤ法またはフォトエッチング技術を使用して、第１配線層２０、第２絶縁膜２１、第２配線層２２および第３絶縁膜２３を形成する。本実施例では、第１配線層２０および第２配線層２２にはアルミニウム膜を、第２絶縁膜２１および第３絶縁膜２３にはプラズマＴＥＯＳ膜を用いる。なお、配線層を形成する前に、電極と配線あるいは配線と配線とのコンタクト領域を形成するために絶縁膜を開口する工程が含まれる。なお、本実施形態は３層配線プロセスであるが、３層配線プロセス以外であってもよい。
（６）次に、図６に示すように、受光素子形成領域Ａ３およびマイクロミラー形成領域Ａ５において、フォトエッチング技術によりプラズマＴＥＯＳ膜による第３絶縁膜２３および第２絶縁膜２１を開口して第１の開口部３１を形成し、シリコン窒化膜によるエッチングストップ膜１９の表面を露出させる。上記のエッチングでは、その選択比によってエッチングストップ膜１９がエッチングされることはなく、エッチングがエッチングストップ膜１９の表面で停止する。
（７）次に、図７に示すように、第３絶縁膜２３の上に第３配線層２４を形成し、第３配線層２４の上とエッチングストップ膜１９の上にシリコン窒化膜による第１保護膜２５を形成する。
（８）次に、図８に示すように、受光素子形成領域Ａ３およびマイクロミラー形成領域Ａ５において、第１絶縁膜１８上のエッチングストップ膜１９と第１保護膜２５をエッチングにより開口し、第２の開口部３２を形成する。本実施形態ではエッチングストップ膜１９と第１保護膜２５はどちらもシリコン窒化膜であるため、同時に開口することができる。なお、第１保護膜２５がエッチングストップ膜１９と異なる絶縁膜、例えばシリコン酸窒化膜で形成されていても、エッチング条件を適宜選択することで同時に開口することもできる。
（９）次に、図９に示すように、マイクロミラー形成領域Ａ５において、第２の開口部３２内で、第１絶縁膜１８と分離用絶縁膜８をエッチングにより開口し、第３の開口部３３を形成する。このエッチングは半導体基板１の表面で停止する。
（１０）次に、図１０に示すように、ＢＰＳＧの第１絶縁膜１８と分離用絶縁膜８をマスクとして、第３の開口部３３において、半導体基板１を水酸化カリウム溶液にてエッチングすることにより、基板表面に対して４５°の角度をもつマイクロミラー５を形成する。水酸化カリウム溶液でのエッチングでは、レジストマスクが溶液中でエッチングされてしまう。そこで、ＢＰＳＧの第１絶縁膜１８と分離用絶縁膜８をマスクとしてマイクロミラー５を形成している。上記のエッチングにおいて、受光素子形成領域Ａ３上およびマイクロミラー形成領域Ａ５上のシリコン窒化膜によるエッチングストップ膜１９は水酸化カリウム溶液によってエッチングされない。すなわち、エッチングストップ膜１９が腐食されることはない。
（１１）次に、図１１に示すように、マイクロミラー５を形成する際にできた第１絶縁膜１８と分離用絶縁膜８の庇をフッ酸溶液にてウェットエッチングにより除去する。庇をドライエッチングにより除去すると、マイクロミラー５の形状が崩れてしまう。そこで、庇のエッチングにはウェットエッチングを用いる。
（１２）次に、図１２に示すように、第１保護膜２５の上と露出している第１絶縁膜１８および半導体基板１の上にＣＶＤ法により第２保護膜２６を形成する。本実施形態では、第２保護膜２６に第１保護膜２５と同じシリコン窒化膜を用いている。なお、他の絶縁膜、例えばシリコン酸窒化膜を用いてもよい。
（１３）次に、図１３に示すように、受光素子形成領域Ａ３において、第２の開口部３２内で、第２保護膜２６をエッチングにより開口し、第４の開口部３４を形成する。このエッチングは第１絶縁膜１８の表面で停止する。
（１４）次に、図１４に示すように、受光素子形成領域Ａ３において、エッチングにより反射防止膜（シリコン窒化膜）１６上の第１絶縁膜（ＢＰＳＧ膜）１８を除去する。このエッチングでは、その選択比によって反射防止膜１６がエッチングされることなく、エッチングが反射防止膜１６の表面で停止し、所望の膜厚に制御された反射防止膜１６が形成することができる。
なお、本実施形態において、反射防止膜はシリコン窒化膜を用いたが、これに代えて他の堆積膜としてシリコン酸窒化膜、シリコン炭化膜等を用いてもよい。
以上のような製造方法によってエッチングストップ膜１９を形成することにより、受光素子形成領域Ａ３における反射防止膜１６を膜減りさせないで形成できるため、受光素子３の光電変換効率を大幅に向上させることができる。
また、マイクロミラー形成領域Ａ５にもエッチングストップ膜１９を形成することで、ウェットエッチによるサイドエッチ量を抑えながら、受光素子形成領域Ａ３およびマイクロミラー５を形成することができるので、形状ばらつきを低減させることができる。
さらに、エッチングストップ膜１９に酸やアルカリによってエッチングされないシリコン窒化膜を用いることでマイクロミラー形成するためのエッチングの際に、エッチングストップ膜が腐食することなくマイクロミラー５を形成することができる。
また、図１４に示すように、受光素子３の端部に残ったエッチングストップ膜１９は反射膜としても作用し、受光素子３の端部の周辺光の影響が抑制され、受光素子３の感度、応答速度が向上される。
図１５に完成状態を示す。
トランジスタ形成領域Ａ２においては、バイポーラ型のトランジスタ２の基本構造の上に、素子間分離と電極間分離のためのＢＰＳＧ膜による第１絶縁膜１８、プラズマＴＥＯＳ膜による第２絶縁膜２１および第３絶縁膜２３、シリコン窒化膜による第１保護膜２５および第２保護膜２６が順次に積層されている。
受光素子形成領域Ａ３においては、Ｐ型半導体基板１よりなるアノード領域１、カソード領域１７，１５の上にシリコン窒化膜による反射防止膜１６が形成され、受光素子３が構成されている。
容量素子形成領域Ａ４においては、分離用絶縁膜８上のポリシリコン電極（下部電極）１４、エッチングストップ膜で兼用された容量絶縁膜１９、アルミニウム電極（上部電極）２０からなる容量素子４に対して、素子間分離と電極間分離のためのＢＰＳＧ膜による第１絶縁膜１８が形成され、さらに、プラズマＴＥＯＳ膜による第２絶縁膜２１および第３絶縁膜２３、シリコン窒化膜による第１保護膜２５および第２保護膜２６が順次に積層されている。
マイクロミラー形成領域Ａ５においては、半導体基板１の凹所の基板表面に対して４５°の角度をもつミラー面の上にシリコン窒化膜による第２保護膜２６が形成され、マイクロミラー５が構成されている。
本発明の光半導体装置は、集積回路と受光素子とマイクロミラーを同一基板に有するもので、ＤＶＤやＣＤの光ピックアップ部等に有用である。
１…半導体基板
２…トランジスタ
３…受光素子
４…容量素子
５…マイクロミラー
６…Ｎ型埋込層
７…Ｐ型埋込層
８…分離用絶縁膜
９…Ｎ型拡散層
１０…Ｐ型拡散層
１１…Ｐ型拡散層
１２…Ｎ型拡散層
１３…ポリシリコン電極
１４…ポリシリコン電極
１５…Ｎ型拡散層
１６…反射防止膜
１７…Ｎ型エピタキシャル成長層
１８…第１絶縁膜
１９…エッチングストップ膜（容量絶縁膜）
２０…第１配線層
２１…第２絶縁膜
２２…第２配線層
２３…第３絶縁膜
２４…第３配線層
２５…第１保護膜
２６…第２保護膜
３１…第１の開口部
３２…第２の開口部
３３…第３の開口部
３４…第４の開口部
２…トランジスタ
３…受光素子
４…容量素子
５…マイクロミラー
６…Ｎ型埋込層
７…Ｐ型埋込層
８…分離用絶縁膜
９…Ｎ型拡散層
１０…Ｐ型拡散層
１１…Ｐ型拡散層
１２…Ｎ型拡散層
１３…ポリシリコン電極
１４…ポリシリコン電極
１５…Ｎ型拡散層
１６…反射防止膜
１７…Ｎ型エピタキシャル成長層
１８…第１絶縁膜
１９…エッチングストップ膜（容量絶縁膜）
２０…第１配線層
２１…第２絶縁膜
２２…第２配線層
２３…第３絶縁膜
２４…第３配線層
２５…第１保護膜
２６…第２保護膜
３１…第１の開口部
３２…第２の開口部
３３…第３の開口部
３４…第４の開口部
Claims (6)
- 同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置であって、
前記受光素子は、
前記基板の上方に形成された反射防止膜と、
前記反射防止膜上に形成され、前記反射防止膜を露出する状態に開口された絶縁膜とを有し、
前記マイクロミラーは、
前記基板上に形成された前記絶縁膜を一部除去して、前記絶縁膜および前記基板上に保護膜を形成することにより形成されるものであって、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在する前記絶縁膜上の端部にエッチングストップ膜が設けられ、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されていることを特徴とする光半導体装置。 - 前記反射防止膜はシリコン窒化膜から構成され、前記絶縁膜はＢＰＳＧ膜から構成されている請求項１に記載の光半導体装置。
- さらに、前記同一基板に容量素子を備え、
前記エッチングストップ膜は、前記容量素子の容量絶縁膜に兼用されている請求項１または請求項２に記載の光半導体装置。 - 同一基板に集積回路、受光素子およびマイクロミラーを搭載する光半導体装置の製造方法であって、
前記基板の上方に反射防止膜を形成する工程と、
前記反射防止膜上に絶縁膜を形成する工程と、
前記絶縁膜上にエッチングストップ膜を形成する工程とを有し、
前記受光素子は、
前記エッチングストップ膜および前記絶縁膜の一部を前記反射防止膜を露出する状態に開口する工程により形成され、
前記マイクロミラーは、
前記エッチングストップ膜の一部および前記絶縁膜と前記反射防止膜の全部を除去する工程と、
その後、前記基板に保護膜を形成する工程により形成され、
前記エッチングストップ膜は、
前記受光素子に形成された前記開口部の前記絶縁膜上の端部、及び前記マイクロミラーの境界部に存在するとともに、
前記受光素子上の端部の前記エッチングストップ膜が、前記受光素子端に対する入射光の反射膜として構成されていることを特徴とする光半導体装置の製造方法。 - 前記反射防止膜をシリコン窒化膜で形成し、前記絶縁膜をＢＰＳＧ膜で形成する請求項４に記載の光半導体装置の製造方法。
- 前記エッチングストップ膜を容量絶縁膜に兼用する状態で、前記同一基板に容量素子を形成する請求項４または請求項５に記載の光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004179366A JP4152352B2 (ja) | 2004-06-17 | 2004-06-17 | 光半導体装置およびその製造方法 |
| US11/149,258 US7605049B2 (en) | 2004-06-17 | 2005-06-10 | Optical semiconductor device and manufacturing method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004179366A JP4152352B2 (ja) | 2004-06-17 | 2004-06-17 | 光半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006005126A JP2006005126A (ja) | 2006-01-05 |
| JP4152352B2 true JP4152352B2 (ja) | 2008-09-17 |
Family
ID=35479708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004179366A Expired - Fee Related JP4152352B2 (ja) | 2004-06-17 | 2004-06-17 | 光半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7605049B2 (ja) |
| JP (1) | JP4152352B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080041912A (ko) * | 2006-11-08 | 2008-05-14 | 삼성전자주식회사 | 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로 |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| US9123612B2 (en) * | 2013-10-31 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| JP2016111211A (ja) * | 2014-12-08 | 2016-06-20 | セイコーエプソン株式会社 | 光電変換装置および電子機器 |
| CN114284305B (zh) * | 2021-12-07 | 2024-01-12 | 杭州海康微影传感科技有限公司 | 光电探测器及其制备方法、射线探测装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575092A (ja) | 1991-09-10 | 1993-03-26 | Sony Corp | 光電子集積回路装置の製造方法 |
| JPH11274465A (ja) | 1998-01-20 | 1999-10-08 | Nikon Corp | 固体撮像装置、受光素子、並びに半導体の製造方法 |
| JP3628936B2 (ja) * | 2000-05-11 | 2005-03-16 | 日本テキサス・インスツルメンツ株式会社 | フォトダイオードの製造方法 |
| JP3596428B2 (ja) | 2000-05-31 | 2004-12-02 | 松下電器産業株式会社 | 半導体発光装置および半導体基板 |
| US7126740B2 (en) * | 2001-04-03 | 2006-10-24 | Cidra Corporation | Multifunctional optical device having a spatial light modulator with an array of micromirrors |
| US6642498B2 (en) * | 2001-11-21 | 2003-11-04 | Agilent Technologies, Inc. | Micromirror optical multiplexer and method for directing light towards an array of sensors |
| US6945712B1 (en) * | 2003-02-27 | 2005-09-20 | Xilinx, Inc. | Fiber optic field programmable gate array integrated circuit packaging |
| US6838332B1 (en) * | 2003-08-15 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having electrical contact from opposite sides |
-
2004
- 2004-06-17 JP JP2004179366A patent/JP4152352B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-10 US US11/149,258 patent/US7605049B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050280015A1 (en) | 2005-12-22 |
| US7605049B2 (en) | 2009-10-20 |
| JP2006005126A (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4107855B2 (ja) | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 | |
| US20200119072A1 (en) | Image sensor including laser shield pattern | |
| US7507614B2 (en) | Image sensor applied with device isolation technique for reducing dark signals and fabrication method thereof | |
| US20080213936A1 (en) | Alignment mark forming method, alignment method, semiconductor device manufacturing method, and solid-state image capturing apparatus manufacturing method | |
| JP2004214665A (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2008182142A (ja) | 固体撮像装置およびその製造方法、および撮像装置 | |
| JP2008066732A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7605049B2 (en) | Optical semiconductor device and manufacturing method for same | |
| JP4338490B2 (ja) | 光半導体集積回路装置の製造方法 | |
| US7473945B2 (en) | Optical semiconductor integrated circuit device | |
| JP2973948B2 (ja) | 半導体装置の製造方法 | |
| JP2004047544A (ja) | 半導体装置およびこれを備えた光学装置 | |
| JP4778201B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007067161A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006216757A (ja) | 光半導体装置およびその製造方法 | |
| US6498103B2 (en) | Method for manufacturing solid-state imaging device | |
| CN219892189U (zh) | 一种半导体光敏器件 | |
| JP2008027980A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005340475A (ja) | 固体撮像装置 | |
| JPH11214739A (ja) | 回路内蔵受光素子の製造方法 | |
| JP2006216655A (ja) | 電荷転送素子及びその製造方法 | |
| JP2004363473A (ja) | 固体撮像素子およびその製造方法 | |
| JP2005286094A (ja) | 光半導体集積回路装置 | |
| JP2700357B2 (ja) | 回路内蔵受光素子 | |
| JP2005064198A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |