JPH11274465A - 固体撮像装置、受光素子、並びに半導体の製造方法 - Google Patents
固体撮像装置、受光素子、並びに半導体の製造方法Info
- Publication number
- JPH11274465A JPH11274465A JP11009442A JP944299A JPH11274465A JP H11274465 A JPH11274465 A JP H11274465A JP 11009442 A JP11009442 A JP 11009442A JP 944299 A JP944299 A JP 944299A JP H11274465 A JPH11274465 A JP H11274465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- storage layer
- conductivity type
- semiconductor substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 本発明は、埋め込み型構造のホトダイオード
を有する固体撮像装置,受光素子並びに、これらの製造
方法に関し、短波長光の感度を高めることを目的とす
る。 【解決手段】 第1導電型の半導体基体(11)と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第2導電型の蓄積層(12)と、蓄積層の上面に
形成される第1導電型の表面層(13)と、信号転送手
段(15,16,17)とを備え、表面層と蓄積層との
接合深さXjを0.067〜0.2μmに調製する。こ
のような構造により、短波長感度を格段に向上させるこ
とができる。また、完全空乏化状態において、空乏領域
の表面深さを0.2〜0.3μmに調製する。このよう
な構造では、短波長感度の向上と、暗電流ノイズの抑制
とをバランス良く達成することができる。
を有する固体撮像装置,受光素子並びに、これらの製造
方法に関し、短波長光の感度を高めることを目的とす
る。 【解決手段】 第1導電型の半導体基体(11)と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第2導電型の蓄積層(12)と、蓄積層の上面に
形成される第1導電型の表面層(13)と、信号転送手
段(15,16,17)とを備え、表面層と蓄積層との
接合深さXjを0.067〜0.2μmに調製する。こ
のような構造により、短波長感度を格段に向上させるこ
とができる。また、完全空乏化状態において、空乏領域
の表面深さを0.2〜0.3μmに調製する。このよう
な構造では、短波長感度の向上と、暗電流ノイズの抑制
とをバランス良く達成することができる。
Description
【0001】
【発明の属する技術分野】本発明は、埋め込み型構造の
ホトダイオードを有する固体撮像装置,受光素子並び
に、これらの製造方法に関する。特に、本発明は、短波
長光の感度向上を実現するホトダイオードの構造および
その具体的な製造方法に関する。
ホトダイオードを有する固体撮像装置,受光素子並び
に、これらの製造方法に関する。特に、本発明は、短波
長光の感度向上を実現するホトダイオードの構造および
その具体的な製造方法に関する。
【0002】
【従来の技術】(従来例の構造)図17は、従来の固体
撮像装置の上面図である。図18は、従来の固体撮像装
置の断面図である。図17および図18において、p型
シリコン基板81の主面上には、複数のn型蓄積層82
がマトリクス状に形成される。これらのn型蓄積層82
の更に上には、接合深さ0.5μm程度からなる表面p
層83が形成される。このような構造により、p型半導
体の中にn型蓄積層82が埋め込まれた構造となる。
撮像装置の上面図である。図18は、従来の固体撮像装
置の断面図である。図17および図18において、p型
シリコン基板81の主面上には、複数のn型蓄積層82
がマトリクス状に形成される。これらのn型蓄積層82
の更に上には、接合深さ0.5μm程度からなる表面p
層83が形成される。このような構造により、p型半導
体の中にn型蓄積層82が埋め込まれた構造となる。
【0003】この表面p層83の上面を覆って、酸化シ
リコン膜からなる反射防止膜84が形成される。一方、
n型蓄積層82の隣には、信号電荷を垂直転送するため
の埋め込みCCD拡散86が形成される。この埋め込み
CCD拡散86と個々のn型蓄積層82との間には、ト
ランスファゲート拡散85が個別に形成される。さら
に、この埋め込みCCD拡散86の上には、絶縁膜を介
して、1画素当たり2枚ずつの転送電極87が隙間なく
配置される。このような転送電極87などの上には、層
間絶縁膜88,遮光膜89aおよびパッシベーション膜
89が層状に形成される。なお、受光部上方の層間絶縁
膜88およびパッシベーション膜89は、反射防止膜8
4を残して除去され、受光開口部82aを形成する。
リコン膜からなる反射防止膜84が形成される。一方、
n型蓄積層82の隣には、信号電荷を垂直転送するため
の埋め込みCCD拡散86が形成される。この埋め込み
CCD拡散86と個々のn型蓄積層82との間には、ト
ランスファゲート拡散85が個別に形成される。さら
に、この埋め込みCCD拡散86の上には、絶縁膜を介
して、1画素当たり2枚ずつの転送電極87が隙間なく
配置される。このような転送電極87などの上には、層
間絶縁膜88,遮光膜89aおよびパッシベーション膜
89が層状に形成される。なお、受光部上方の層間絶縁
膜88およびパッシベーション膜89は、反射防止膜8
4を残して除去され、受光開口部82aを形成する。
【0004】(従来例の製造方法)図19および図20
は、従来の固体撮像装置の製造方法を説明する図であ
る。なお、これらの図では、公知のフォトリソグラフィ
ー処理などの工程を省略して示す。以下、これらの図1
9および図20に沿って、従来の製造方法を説明する。
まず、不純物濃度2E15/cm3程度のp型シリコン
基板81に対し、公知の選択酸化法を用いて、素子分離
領域81aを形成する(図19(a)参照)。
は、従来の固体撮像装置の製造方法を説明する図であ
る。なお、これらの図では、公知のフォトリソグラフィ
ー処理などの工程を省略して示す。以下、これらの図1
9および図20に沿って、従来の製造方法を説明する。
まず、不純物濃度2E15/cm3程度のp型シリコン
基板81に対し、公知の選択酸化法を用いて、素子分離
領域81aを形成する(図19(a)参照)。
【0005】次に、素子分離領域81a以外の酸化膜8
1bを除去した上に、イオン注入時の表面保護などのた
め、約500Å程度の酸化膜81bを熱酸化により改め
て形成する。ここで、イオン注入およびアニール処理を
行い、埋め込みCCD拡散86およびトランスファゲー
ト拡散85を形成する(図19(b)参照)。なお、特
に図示していないが、固体撮像装置内の垂直駆動回路お
よび水平駆動回路なども、このような形成過程に並行し
て形成される。
1bを除去した上に、イオン注入時の表面保護などのた
め、約500Å程度の酸化膜81bを熱酸化により改め
て形成する。ここで、イオン注入およびアニール処理を
行い、埋め込みCCD拡散86およびトランスファゲー
ト拡散85を形成する(図19(b)参照)。なお、特
に図示していないが、固体撮像装置内の垂直駆動回路お
よび水平駆動回路なども、このような形成過程に並行し
て形成される。
【0006】次に、少なくとも電荷転送部分の酸化膜8
1bを除去した後、1000Å程度の酸化膜81bを熱
酸化により改めて形成する。ここで、ポリシリコンを約
5000Å程度にデポ(堆積)し、n型の不純物である
リンの熱拡散によりポリシリコン中に不純物を導入す
る。その後、このポリシリコンをパターニングし、トラ
ンスファゲート拡散85を覆わない側の転送電極87を
形成する。その後、再び同様の工程を経て、トランスフ
ァゲート拡散85を覆う側の転送電極87も形成する
(図19(c)参照)。
1bを除去した後、1000Å程度の酸化膜81bを熱
酸化により改めて形成する。ここで、ポリシリコンを約
5000Å程度にデポ(堆積)し、n型の不純物である
リンの熱拡散によりポリシリコン中に不純物を導入す
る。その後、このポリシリコンをパターニングし、トラ
ンスファゲート拡散85を覆わない側の転送電極87を
形成する。その後、再び同様の工程を経て、トランスフ
ァゲート拡散85を覆う側の転送電極87も形成する
(図19(c)参照)。
【0007】次に、受光部分の酸化膜81bを除去した
後、500Å程度の酸化膜81bを熱酸化により改めて
形成する。その後、この受光部分に対し、リンのイオン
注入,アニール処理を施し、酸化膜81bの直下にn型
蓄積層82を形成する(図19(d)参照)。次に、n
型蓄積層82に対しボロンをイオン注入する。このと
き、ボロンの投影飛程は、n型蓄積層82の内側に位置
する。この状態で、アニール処理を施し、接合深さ0.
5μm程度の表面p層83を形成する。(図20(e)
参照)。
後、500Å程度の酸化膜81bを熱酸化により改めて
形成する。その後、この受光部分に対し、リンのイオン
注入,アニール処理を施し、酸化膜81bの直下にn型
蓄積層82を形成する(図19(d)参照)。次に、n
型蓄積層82に対しボロンをイオン注入する。このと
き、ボロンの投影飛程は、n型蓄積層82の内側に位置
する。この状態で、アニール処理を施し、接合深さ0.
5μm程度の表面p層83を形成する。(図20(e)
参照)。
【0008】さらに平坦化工程を経た後、基板表面に層
間絶縁膜88を形成する。この層間絶縁膜88の上に、
スタッパ法を用いて、Al−Siを10000Å程度の
厚さで形成する。このAl−Siをドライエッチングし
て遮光膜89aや配線層(図示せず)などをパターン形
成する。さらにその上に、PSG(Phosphor-Silicate
Glass)を常圧CVD法により成長させ、パッシベーシ
ョン膜89を形成する(図20(f)参照)。次に、ド
ライエッチングもしくはウェットエッチングを施して受
光部の上方の層間絶縁膜88などを選択的に除去し、受
光開口部82aを形成する。このとき、エッチングコン
トロールにより受光部上の酸化膜81bを210Å程度
残し、反射防止膜84を形成する(図20(g)参
照)。
間絶縁膜88を形成する。この層間絶縁膜88の上に、
スタッパ法を用いて、Al−Siを10000Å程度の
厚さで形成する。このAl−Siをドライエッチングし
て遮光膜89aや配線層(図示せず)などをパターン形
成する。さらにその上に、PSG(Phosphor-Silicate
Glass)を常圧CVD法により成長させ、パッシベーシ
ョン膜89を形成する(図20(f)参照)。次に、ド
ライエッチングもしくはウェットエッチングを施して受
光部の上方の層間絶縁膜88などを選択的に除去し、受
光開口部82aを形成する。このとき、エッチングコン
トロールにより受光部上の酸化膜81bを210Å程度
残し、反射防止膜84を形成する(図20(g)参
照)。
【0009】(従来例の特性など)図21は、図18中
に示すB−B′断面における不純物の濃度分布を示す図
である。この図21では、(表面p層83)〜(n型蓄
積層82)〜(p型シリコン基板81)に至るまでの不
純物濃度が示される。図21に示すように、表面p層8
3の内部では、深さ方向に沿ってアクセプタ濃度が上昇
し、深さ0.25μmの位置でピークとなる。このピー
ク点を境に、ボロンの濃度が下降し、n型蓄積層82側
のドナー濃度と均衡する深さ0.5μmで極小となる。
その結果、表面p層83とn型蓄積層82との接合深さ
Xjは、約0.5μmに設定される。
に示すB−B′断面における不純物の濃度分布を示す図
である。この図21では、(表面p層83)〜(n型蓄
積層82)〜(p型シリコン基板81)に至るまでの不
純物濃度が示される。図21に示すように、表面p層8
3の内部では、深さ方向に沿ってアクセプタ濃度が上昇
し、深さ0.25μmの位置でピークとなる。このピー
ク点を境に、ボロンの濃度が下降し、n型蓄積層82側
のドナー濃度と均衡する深さ0.5μmで極小となる。
その結果、表面p層83とn型蓄積層82との接合深さ
Xjは、約0.5μmに設定される。
【0010】図22は、図18中に示すB−B′断面に
おけるキャリアの濃度分布を示す図である。図22に示
すように、n型蓄積層82の周辺には、空乏領域が広が
る。このとき、「空乏領域の表面深さ」は、0.35μ
mとなる。なお、本願では、完全空乏化状態においてキ
ャリア濃度(ここではホール濃度)が1E10[/cm
3]以下となる領域を「空乏領域」と定義し、表面層
(ここでは表面p層83)の表面からこの空乏領域まで
の深さを「空乏領域の表面深さ」と定義する。
おけるキャリアの濃度分布を示す図である。図22に示
すように、n型蓄積層82の周辺には、空乏領域が広が
る。このとき、「空乏領域の表面深さ」は、0.35μ
mとなる。なお、本願では、完全空乏化状態においてキ
ャリア濃度(ここではホール濃度)が1E10[/cm
3]以下となる領域を「空乏領域」と定義し、表面層
(ここでは表面p層83)の表面からこの空乏領域まで
の深さを「空乏領域の表面深さ」と定義する。
【0011】この空乏領域に到達する光は、空乏領域内
に電子−ホール対を発生させる。このような自由ホール
は、空乏領域内のポテンシャルに沿って移動し、p型シ
リコン基板81もしくは表面p層83側へ排出される。
残された自由電子は、空乏領域内のポテンシャルの谷間
に移動して蓄積され、受光量に応じた信号電荷となる。
このような状態で、転送電極87に正電位を印加する
と、信号電荷を埋め込みCCD拡散86側へ全て引き出
して、n型蓄積層82を再び完全空乏化することができ
る。
に電子−ホール対を発生させる。このような自由ホール
は、空乏領域内のポテンシャルに沿って移動し、p型シ
リコン基板81もしくは表面p層83側へ排出される。
残された自由電子は、空乏領域内のポテンシャルの谷間
に移動して蓄積され、受光量に応じた信号電荷となる。
このような状態で、転送電極87に正電位を印加する
と、信号電荷を埋め込みCCD拡散86側へ全て引き出
して、n型蓄積層82を再び完全空乏化することができ
る。
【0012】このようにn型蓄積層82を完全空乏化す
ることにより、信号電荷の残留分が、次回撮像時の信号
電荷に混じることがなくなり、固体撮像装置の残像現象
を確実に解消することが可能となる。一方、図22に示
すように、表面p層83を設けたことにより、反射防止
膜84の直下には、0.4μm以上の深さにわたってホ
ールが存在する。そのため、n型蓄積層82周辺の空乏
領域は、反射防止膜84まで届かない。その結果、反射
防止膜84との界面に発生する暗電流ノイズの大部分
は、表面p層83内での拡散および再結合によって閉じ
込められる。したがって、n型蓄積層82周辺の空乏領
域に到達する暗電流ノイズは大幅に減少し、信号電荷の
S/Nを一段と高めることが可能となる。
ることにより、信号電荷の残留分が、次回撮像時の信号
電荷に混じることがなくなり、固体撮像装置の残像現象
を確実に解消することが可能となる。一方、図22に示
すように、表面p層83を設けたことにより、反射防止
膜84の直下には、0.4μm以上の深さにわたってホ
ールが存在する。そのため、n型蓄積層82周辺の空乏
領域は、反射防止膜84まで届かない。その結果、反射
防止膜84との界面に発生する暗電流ノイズの大部分
は、表面p層83内での拡散および再結合によって閉じ
込められる。したがって、n型蓄積層82周辺の空乏領
域に到達する暗電流ノイズは大幅に減少し、信号電荷の
S/Nを一段と高めることが可能となる。
【0013】
【発明が解決しようとする課題】ところで、入射光の波
長が短くなるにつれ、半導体基板中における光吸収率が
大きくなる。図23は、このような「シリコン基板中に
おける光吸収率」を示した図である。例えば、波長40
00Å以下の光の場合、シリコン基板の表面深さ0.4
μmに到達するまでに、ほとんどの光が吸収されてしま
う。
長が短くなるにつれ、半導体基板中における光吸収率が
大きくなる。図23は、このような「シリコン基板中に
おける光吸収率」を示した図である。例えば、波長40
00Å以下の光の場合、シリコン基板の表面深さ0.4
μmに到達するまでに、ほとんどの光が吸収されてしま
う。
【0014】そのため、上記した埋め込み型固体撮像装
置では、短波長光が、n型蓄積層82周辺の空乏領域ま
でほとんど届かない。そのため、短波長光のより発生す
る信号電荷の大部分は、非空乏領域内における再結合に
より消滅する。以上の理由から、埋め込み型固体撮像装
置においては、短波長光の撮像感度が低いという問題点
があった。
置では、短波長光が、n型蓄積層82周辺の空乏領域ま
でほとんど届かない。そのため、短波長光のより発生す
る信号電荷の大部分は、非空乏領域内における再結合に
より消滅する。以上の理由から、埋め込み型固体撮像装
置においては、短波長光の撮像感度が低いという問題点
があった。
【0015】そこで、請求項1または請求項2に記載の
発明では、短波長光の感度を高めた固体撮像装置を提供
することを目的とする。請求項3または請求項4に記載
の発明では、請求項1の目的と同様に、短波長光の感度
を高めた受光素子を提供することを目的とする。請求項
5に記載の発明では、請求項1の目的と同様に、短波長
光の感度を高めた半導体の製造方法を提供することを目
的とする。
発明では、短波長光の感度を高めた固体撮像装置を提供
することを目的とする。請求項3または請求項4に記載
の発明では、請求項1の目的と同様に、短波長光の感度
を高めた受光素子を提供することを目的とする。請求項
5に記載の発明では、請求項1の目的と同様に、短波長
光の感度を高めた半導体の製造方法を提供することを目
的とする。
【0016】請求項6または請求項7に記載の発明で
は、請求項5の目的と併せて、短波長光の感度を一層高
めることができる半導体の製造方法を提供することを目
的とする。請求項8に記載の発明では、請求項5の目的
と併せて、蓄積層における信号電荷の蓄積容量を自在に
コントロールすることができる半導体の製造方法を提供
することを目的とする。
は、請求項5の目的と併せて、短波長光の感度を一層高
めることができる半導体の製造方法を提供することを目
的とする。請求項8に記載の発明では、請求項5の目的
と併せて、蓄積層における信号電荷の蓄積容量を自在に
コントロールすることができる半導体の製造方法を提供
することを目的とする。
【0017】請求項9または請求項10に記載の発明で
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する固体撮像装置を提供することを目的
とする。請求項11または請求項12に記載の発明で
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する受光素子を提供することを目的とす
る。
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する固体撮像装置を提供することを目的
とする。請求項11または請求項12に記載の発明で
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する受光素子を提供することを目的とす
る。
【0018】
【課題を解決するための手段】(請求項1)請求項1に
記載の固体撮像装置は、第1導電型の半導体基体と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第2導電型の蓄積層と、蓄積層の上面に形成され
る第1導電型の表面層と、蓄積層に蓄積された信号電荷
を走査し、画像信号として外部へ出力する信号転送手段
とを備え、表面層と蓄積層との接合深さXjを0.06
7〜0.2μmに設定する。
記載の固体撮像装置は、第1導電型の半導体基体と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第2導電型の蓄積層と、蓄積層の上面に形成され
る第1導電型の表面層と、蓄積層に蓄積された信号電荷
を走査し、画像信号として外部へ出力する信号転送手段
とを備え、表面層と蓄積層との接合深さXjを0.06
7〜0.2μmに設定する。
【0019】このように接合深さXjを0,2μm以下
に設定することにより、表面層内の非空乏領域の幅は
0.2μm以下に抑えられる。そのため、短波長光の多
くは、表面の非空乏領域を通過し、蓄積層周辺の空乏領
域まで到達する。したがって、短波長光により発生する
信号電荷を、空乏領域内で確実に蓄積することができ
る。また、接合深さXjを0.067μmまで薄くして
も、後述する図8および図9に示すように、蓄積層の表
面空乏化を確実に防止することができる。したがって、
このように薄い表面層にあっても、暗電流ノイズの混入
を十分に防ぐことが可能である。以上のような理由か
ら、表面層の接合深さXjを0.067〜0.2μmに
設定することにより、暗電流ノイズの混入を確実に抑え
つつ、短波長光の感度を高めることが可能となる。
に設定することにより、表面層内の非空乏領域の幅は
0.2μm以下に抑えられる。そのため、短波長光の多
くは、表面の非空乏領域を通過し、蓄積層周辺の空乏領
域まで到達する。したがって、短波長光により発生する
信号電荷を、空乏領域内で確実に蓄積することができ
る。また、接合深さXjを0.067μmまで薄くして
も、後述する図8および図9に示すように、蓄積層の表
面空乏化を確実に防止することができる。したがって、
このように薄い表面層にあっても、暗電流ノイズの混入
を十分に防ぐことが可能である。以上のような理由か
ら、表面層の接合深さXjを0.067〜0.2μmに
設定することにより、暗電流ノイズの混入を確実に抑え
つつ、短波長光の感度を高めることが可能となる。
【0020】(請求項2)請求項2に記載の固体撮像装
置は、第1導電型の半導体基体と、半導体基体に複数形
成され、光の入射により信号電荷を蓄積する第2導電型
の蓄積層と、蓄積層の上面に形成される第1導電型の表
面層と、蓄積層に蓄積された信号電荷を走査し、画像信
号として外部へ出力する信号転送手段とを備え、表面層
の不純物濃度が表面層の深さ方向に沿って単調減少す
る。
置は、第1導電型の半導体基体と、半導体基体に複数形
成され、光の入射により信号電荷を蓄積する第2導電型
の蓄積層と、蓄積層の上面に形成される第1導電型の表
面層と、蓄積層に蓄積された信号電荷を走査し、画像信
号として外部へ出力する信号転送手段とを備え、表面層
の不純物濃度が表面層の深さ方向に沿って単調減少す
る。
【0021】従来の固体撮像装置では、図21に示した
ように、表面層の層内に不純物濃度のピーク点が位置し
ていた。そのため、表面層と蓄積層との接合深さXj
は、このピーク点よりもさらに深くなる。そのため、表
面層内の非空乏領域の薄膜化は非常に困難であった。し
かしながら、請求項2に記載の発明では、表面層の層内
に不純物濃度のピーク点を作らない。そのため、表面層
と蓄積層との接合深さXjが、ピーク点よりも深い位置
に制限されることがなく、表面層内の非空乏領域の薄膜
化を確実かつ容易に達成することが可能となる。このよ
うにして、表面層内の非空乏領域が薄くできるので、短
波長光の多くは、蓄積層周辺の空乏領域まで到達する。
したがって、短波長光を空乏領域内で確実に捉えること
が可能となり、短波長光の感度を一段と高めることが可
能となる。
ように、表面層の層内に不純物濃度のピーク点が位置し
ていた。そのため、表面層と蓄積層との接合深さXj
は、このピーク点よりもさらに深くなる。そのため、表
面層内の非空乏領域の薄膜化は非常に困難であった。し
かしながら、請求項2に記載の発明では、表面層の層内
に不純物濃度のピーク点を作らない。そのため、表面層
と蓄積層との接合深さXjが、ピーク点よりも深い位置
に制限されることがなく、表面層内の非空乏領域の薄膜
化を確実かつ容易に達成することが可能となる。このよ
うにして、表面層内の非空乏領域が薄くできるので、短
波長光の多くは、蓄積層周辺の空乏領域まで到達する。
したがって、短波長光を空乏領域内で確実に捉えること
が可能となり、短波長光の感度を一段と高めることが可
能となる。
【0022】(請求項3)請求項3に記載の受光素子
は、第1導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第2
導電型の蓄積層と、蓄積層の上面に形成される第1導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
と蓄積層との接合深さXjを0.067〜0.2μmに
設定する。このような構成の受光素子は、請求項1の発
明と同様の理由から、暗電流ノイズを確実に抑えつつ、
短波長光の感度を一段と高めることが可能となる。
は、第1導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第2
導電型の蓄積層と、蓄積層の上面に形成される第1導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
と蓄積層との接合深さXjを0.067〜0.2μmに
設定する。このような構成の受光素子は、請求項1の発
明と同様の理由から、暗電流ノイズを確実に抑えつつ、
短波長光の感度を一段と高めることが可能となる。
【0023】(請求項4)請求項4に記載の受光素子
は、第1導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第2
導電型の蓄積層と、蓄積層の上面に形成される第1導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
の不純物濃度が、表面層の深さ方向に沿って単調減少す
る。このような構成の受光素子は、請求項2の発明と同
様の理由から、蓄積層の薄膜化を確実かつ容易に達成し
て、短波長光の感度を一段と高めることが可能となる。
は、第1導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第2
導電型の蓄積層と、蓄積層の上面に形成される第1導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
の不純物濃度が、表面層の深さ方向に沿って単調減少す
る。このような構成の受光素子は、請求項2の発明と同
様の理由から、蓄積層の薄膜化を確実かつ容易に達成し
て、短波長光の感度を一段と高めることが可能となる。
【0024】(請求項5)請求項5に記載の製造方法
は、第1導電型の半導体基体に第2導電型の不純物を導
入し、第2導電型の蓄積層を形成する工程と、半導体基
体の表面に反射防止膜を形成する工程と、反射防止膜の
表面に保護膜を形成する工程と、保護膜を介して第1導
電型の不純物を注入し、蓄積層の表面に第1導電型の表
面層を形成する工程と、保護膜を除去する工程とを有す
ることを特徴とする。このように、請求項5に記載の製
造方法では、保護膜および反射防止膜を介して不純物を
注入する。したがって、保護膜により不純物の注入量を
確実に軽減して、薄い表面層を確実かつ容易に形成する
ことが可能となる。
は、第1導電型の半導体基体に第2導電型の不純物を導
入し、第2導電型の蓄積層を形成する工程と、半導体基
体の表面に反射防止膜を形成する工程と、反射防止膜の
表面に保護膜を形成する工程と、保護膜を介して第1導
電型の不純物を注入し、蓄積層の表面に第1導電型の表
面層を形成する工程と、保護膜を除去する工程とを有す
ることを特徴とする。このように、請求項5に記載の製
造方法では、保護膜および反射防止膜を介して不純物を
注入する。したがって、保護膜により不純物の注入量を
確実に軽減して、薄い表面層を確実かつ容易に形成する
ことが可能となる。
【0025】(請求項6)請求項6に記載の製造方法
は、請求項5に記載の半導体の製造方法において、表面
層を形成する工程で、不純物の注入に際し、該不純物の
投影飛程を保護膜もしくは反射防止膜に位置させる。こ
のように不純物の投影飛程を保護膜もしくは反射防止膜
に位置させることにより表面層の層内に不純物濃度のピ
ーク点はできない。したがって、表面層と蓄積層との接
合深さXjが、ピーク点よりも深い位置に制限されるこ
とがなく、薄い表面層を確実かつ容易に形成することが
可能となる。
は、請求項5に記載の半導体の製造方法において、表面
層を形成する工程で、不純物の注入に際し、該不純物の
投影飛程を保護膜もしくは反射防止膜に位置させる。こ
のように不純物の投影飛程を保護膜もしくは反射防止膜
に位置させることにより表面層の層内に不純物濃度のピ
ーク点はできない。したがって、表面層と蓄積層との接
合深さXjが、ピーク点よりも深い位置に制限されるこ
とがなく、薄い表面層を確実かつ容易に形成することが
可能となる。
【0026】(請求項7)請求項7に記載の製造方法
は、請求項5または請求項6に記載の半導体の製造方法
において、表面層を形成する工程で、不純物としてフッ
化ボロンをイオン注入する。このフッ化ボロンは、一般
的な不純物であるボロンに比べて質量が重い。そのた
め、蓄積層の表面近傍にフッ化ボロンを集中させること
ができる。また、アニール処理などを経たとしても、ボ
ロンなどに比べ質量が重いため、さほど拡散しない。こ
のような理由から、フッ化ボロンを注入することによ
り、より薄い表面層を確実かつ容易に形成することが可
能となる。
は、請求項5または請求項6に記載の半導体の製造方法
において、表面層を形成する工程で、不純物としてフッ
化ボロンをイオン注入する。このフッ化ボロンは、一般
的な不純物であるボロンに比べて質量が重い。そのた
め、蓄積層の表面近傍にフッ化ボロンを集中させること
ができる。また、アニール処理などを経たとしても、ボ
ロンなどに比べ質量が重いため、さほど拡散しない。こ
のような理由から、フッ化ボロンを注入することによ
り、より薄い表面層を確実かつ容易に形成することが可
能となる。
【0027】(請求項8)請求項8に記載の製造方法
は、請求項5ないし請求項7のいずれか1項に記載の半
導体の製造方法において、蓄積層を形成する工程では、
エネルギーの異なるイオン注入を複数回行って蓄積層を
形成することを特徴とする。例えば、高エネルギーによ
るイオン注入により、蓄積層の深さを調整することが可
能となる。一方、低エネルギーによるイオン注入によ
り、蓄積層の表面側の不純物濃度を調整することが可能
となる。
は、請求項5ないし請求項7のいずれか1項に記載の半
導体の製造方法において、蓄積層を形成する工程では、
エネルギーの異なるイオン注入を複数回行って蓄積層を
形成することを特徴とする。例えば、高エネルギーによ
るイオン注入により、蓄積層の深さを調整することが可
能となる。一方、低エネルギーによるイオン注入によ
り、蓄積層の表面側の不純物濃度を調整することが可能
となる。
【0028】このようにエネルギーの異なるイオン注入
を複数回行うことにより、「蓄積層の深さ」,「蓄積層
表面の不純物濃度」などを個別に調整することが可能と
なる。したがって、蓄積層の深さ調整により所望の蓄積
容量を得つつ、その一方で、蓄積層表面の不純物濃度調
整により蓄積層と表面層との接合深さXjを調整するこ
とが可能となる。
を複数回行うことにより、「蓄積層の深さ」,「蓄積層
表面の不純物濃度」などを個別に調整することが可能と
なる。したがって、蓄積層の深さ調整により所望の蓄積
容量を得つつ、その一方で、蓄積層表面の不純物濃度調
整により蓄積層と表面層との接合深さXjを調整するこ
とが可能となる。
【0029】(請求項9)請求項9に記載の固体撮像装
置は、第1導電型の半導体基体と、前記半導体基体に複
数形成され、光の入射により信号電荷を蓄積する第2導
電型の蓄積層と、前記蓄積層の上面に形成される第1導
電型の表面層と、前記蓄積層に蓄積された信号電荷を走
査し、画像信号として外部へ出力する信号転送手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記信号転送手段によって完全空
乏化された状態において、0.2〜0.3μmであるこ
とを特徴とする。
置は、第1導電型の半導体基体と、前記半導体基体に複
数形成され、光の入射により信号電荷を蓄積する第2導
電型の蓄積層と、前記蓄積層の上面に形成される第1導
電型の表面層と、前記蓄積層に蓄積された信号電荷を走
査し、画像信号として外部へ出力する信号転送手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記信号転送手段によって完全空
乏化された状態において、0.2〜0.3μmであるこ
とを特徴とする。
【0030】本願の発明者は、空乏領域の表面深さが異
なるサンプルを複数作成し、これらのサンプルに対して
波長193nmの紫外線を照射した状態で、蓄積電荷数
を測定した。図13は、このような測定実験から得た、
完全空乏化状態における空乏領域の表面深さと、紫外線
受光時の蓄積電荷数との関係を示す図である。この実験
結果においても、上述した内容から予想される通り、空
乏領域の表面深さが浅くなるにつれて、蓄積電荷数は増
加し、紫外線の受光感度が向上する。
なるサンプルを複数作成し、これらのサンプルに対して
波長193nmの紫外線を照射した状態で、蓄積電荷数
を測定した。図13は、このような測定実験から得た、
完全空乏化状態における空乏領域の表面深さと、紫外線
受光時の蓄積電荷数との関係を示す図である。この実験
結果においても、上述した内容から予想される通り、空
乏領域の表面深さが浅くなるにつれて、蓄積電荷数は増
加し、紫外線の受光感度が向上する。
【0031】しかしながら、本願の発明者は、この実験
結果から、空乏領域の表面深さが0.3μm以下になる
と、蓄積電荷数の増加傾向が徐々に鈍ることを発見し
た。さらに、空乏領域の表面深さを0.2μm程度にす
ると、蓄積電荷数の増加傾向は顕著に鈍り、0.2μm
未満では、蓄積電荷数がほぼ飽和する傾向であることを
発見した。したがって、空乏領域の表面深さが0.2μ
m未満では、短波長光のさらなる感度向上は期待できな
い。
結果から、空乏領域の表面深さが0.3μm以下になる
と、蓄積電荷数の増加傾向が徐々に鈍ることを発見し
た。さらに、空乏領域の表面深さを0.2μm程度にす
ると、蓄積電荷数の増加傾向は顕著に鈍り、0.2μm
未満では、蓄積電荷数がほぼ飽和する傾向であることを
発見した。したがって、空乏領域の表面深さが0.2μ
m未満では、短波長光のさらなる感度向上は期待できな
い。
【0032】そこで、請求項9に記載する発明のよう
に、空乏領域の表面深さを0.2〜0.3μmの数値範
囲内に設定することにより、短波長光の受光感度を十分
に高めることが可能となる。一方、本願の発明者は、空
乏領域の表面深さが異なる複数サンプルについて、暗電
流の測定を行った。図14は、このような測定実験から
得られた、完全空乏化状態における空乏領域の表面深さ
と、暗電流との関係を示す図である。
に、空乏領域の表面深さを0.2〜0.3μmの数値範
囲内に設定することにより、短波長光の受光感度を十分
に高めることが可能となる。一方、本願の発明者は、空
乏領域の表面深さが異なる複数サンプルについて、暗電
流の測定を行った。図14は、このような測定実験から
得られた、完全空乏化状態における空乏領域の表面深さ
と、暗電流との関係を示す図である。
【0033】本願の発明者は、この実験結果から、空乏
領域の表面深さが0.2μm未満では、暗電流ノイズが
指数関数的に増加することを発見した。したがって、空
乏領域の表面深さを0.2〜0.3μmの数値範囲に設
定することにより、暗電流ノイズを5E−10[A/c
m2]以下に確実に抑制することが可能となる。
領域の表面深さが0.2μm未満では、暗電流ノイズが
指数関数的に増加することを発見した。したがって、空
乏領域の表面深さを0.2〜0.3μmの数値範囲に設
定することにより、暗電流ノイズを5E−10[A/c
m2]以下に確実に抑制することが可能となる。
【0034】これらの理由から、空乏領域の表面深さを
0.2〜0.3μmの数値範囲内に設定することによ
り、短波長光の受光感度向上と、暗電流ノイズの抑制と
をバランスよく実現することが可能となる。なお、上述
した数値範囲の上限0.3μmは、主として、従来品
(0.35μm程度)を発明の技術的範囲から明確に除
くために設けた値である。
0.2〜0.3μmの数値範囲内に設定することによ
り、短波長光の受光感度向上と、暗電流ノイズの抑制と
をバランスよく実現することが可能となる。なお、上述
した数値範囲の上限0.3μmは、主として、従来品
(0.35μm程度)を発明の技術的範囲から明確に除
くために設けた値である。
【0035】(請求項10)請求項10に記載の固体撮
像装置は、請求項9に記載の固体撮像装置において、前
記表面層と前記蓄積層との接合箇所に生じる空乏領域の
表面深さは、前記信号転送手段によって完全空乏化され
た状態において、0.22〜0.25μmであることを
特徴とする。
像装置は、請求項9に記載の固体撮像装置において、前
記表面層と前記蓄積層との接合箇所に生じる空乏領域の
表面深さは、前記信号転送手段によって完全空乏化され
た状態において、0.22〜0.25μmであることを
特徴とする。
【0036】本願の発明者は、図14の実験結果から、
空乏領域の表面深さを0.22〜0.25μmに限定し
た場合に、暗電流ノイズを1E−10[A/cm2]以
下という顕著に低い値にできることを発見した。そこ
で、空乏領域の表面深さを0.22〜0.25μmの数
値範囲内に設定することにより、暗電流ノイズをさらに
一段と抑制することが可能となる。
空乏領域の表面深さを0.22〜0.25μmに限定し
た場合に、暗電流ノイズを1E−10[A/cm2]以
下という顕著に低い値にできることを発見した。そこ
で、空乏領域の表面深さを0.22〜0.25μmの数
値範囲内に設定することにより、暗電流ノイズをさらに
一段と抑制することが可能となる。
【0037】(請求項11)請求項11に記載の受光素
子は、第1導電型の半導体基体と、前記半導体基体に形
成され、光の入射により光電流もしくは電位差を生じる
第2導電型の蓄積層と、前記蓄積層の上面に形成される
第1導電型の表面層と、前記蓄積層の接合部付近で生じ
る光電流もしくは電位差を外部へ出力する出力手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記出力手段によって完全空乏化
された状態において、0.2〜0.3μmであることを
特徴とする。
子は、第1導電型の半導体基体と、前記半導体基体に形
成され、光の入射により光電流もしくは電位差を生じる
第2導電型の蓄積層と、前記蓄積層の上面に形成される
第1導電型の表面層と、前記蓄積層の接合部付近で生じ
る光電流もしくは電位差を外部へ出力する出力手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記出力手段によって完全空乏化
された状態において、0.2〜0.3μmであることを
特徴とする。
【0038】(請求項12)請求項12に記載の受光素
子は、請求項11に記載の固体撮像装置において、前記
表面層と前記蓄積層との接合箇所に生じる空乏領域の表
面深さは、前記出力手段によって完全空乏化された状態
において、0.22〜0.25μmであることを特徴と
する。
子は、請求項11に記載の固体撮像装置において、前記
表面層と前記蓄積層との接合箇所に生じる空乏領域の表
面深さは、前記出力手段によって完全空乏化された状態
において、0.22〜0.25μmであることを特徴と
する。
【0039】
【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。
ける実施の形態を説明する。
【0040】(第1の実施形態の構成)第1の実施形態
は、請求項1,5に記載の発明に対応する実施形態であ
る。図1は、本実施形態における固体撮像装置の構造を
示す断面図である。図1において、p型シリコン基板1
1の主面上には、複数のn型蓄積層12が形成される。
これらのn型蓄積層12の更に上には、接合深さ0.2
μmからなる表面p層13が形成される。
は、請求項1,5に記載の発明に対応する実施形態であ
る。図1は、本実施形態における固体撮像装置の構造を
示す断面図である。図1において、p型シリコン基板1
1の主面上には、複数のn型蓄積層12が形成される。
これらのn型蓄積層12の更に上には、接合深さ0.2
μmからなる表面p層13が形成される。
【0041】この表面p層13の上面を覆って、酸化シ
リコン膜からなる反射防止膜14が形成される。一方、
n型蓄積層12の隣には、信号電荷を垂直転送するため
の埋め込みCCD拡散16が形成される。この埋め込み
CCD拡散16と個々のn型蓄積層12との間には、ト
ランスファゲート拡散15が個別に形成される。さら
に、この埋め込みCCD拡散16の上には、絶縁膜を介
して、1画素当たり複数枚ずつの転送電極17が隙間な
く配置される。
リコン膜からなる反射防止膜14が形成される。一方、
n型蓄積層12の隣には、信号電荷を垂直転送するため
の埋め込みCCD拡散16が形成される。この埋め込み
CCD拡散16と個々のn型蓄積層12との間には、ト
ランスファゲート拡散15が個別に形成される。さら
に、この埋め込みCCD拡散16の上には、絶縁膜を介
して、1画素当たり複数枚ずつの転送電極17が隙間な
く配置される。
【0042】このような転送電極17などの上には、層
間絶縁膜18,遮光膜19aおよびパッシベーション膜
19が層状に形成される。なお、n型蓄積層12の上方
では、層間絶縁膜18およびパッシベーション膜19が
除去され、受光開口部12aを形成する。なお、請求項
1に記載の発明と第1の実施形態との対応関係について
は、半導体基体はp型半導体基板11に対応し、蓄積層
はn型蓄積層12に対応し、表面層は表面p層13に対
応し、信号転送手段は埋め込みCCD拡散16および転
送電極17などに対応する。
間絶縁膜18,遮光膜19aおよびパッシベーション膜
19が層状に形成される。なお、n型蓄積層12の上方
では、層間絶縁膜18およびパッシベーション膜19が
除去され、受光開口部12aを形成する。なお、請求項
1に記載の発明と第1の実施形態との対応関係について
は、半導体基体はp型半導体基板11に対応し、蓄積層
はn型蓄積層12に対応し、表面層は表面p層13に対
応し、信号転送手段は埋め込みCCD拡散16および転
送電極17などに対応する。
【0043】(第1の実施形態の製造方法)図2および
図3は、固体撮像装置の製造方法を説明するための図で
ある。なお、これらの図では、説明を簡単にするため、
公知のフォトリソグラフィー処理などの工程を省略して
示す。以下、図2および図3に沿って、第1の実施形態
における製造方法を説明する。
図3は、固体撮像装置の製造方法を説明するための図で
ある。なお、これらの図では、説明を簡単にするため、
公知のフォトリソグラフィー処理などの工程を省略して
示す。以下、図2および図3に沿って、第1の実施形態
における製造方法を説明する。
【0044】まず、不純物濃度2E15/cm3程度の
p型シリコン基板11に対し、公知の選択酸化法を用い
て、素子分離領域11aを形成する(図2(a)参
照)。次に、素子分離領域11a以外の酸化膜11bを
除去した上に、イオン注入時の表面保護などのため、約
500Å程度の酸化膜11bを熱酸化により改めて形成
する。ここで、イオン注入およびアニール処理を行い、
埋め込みCCD拡散16およびトランスファゲート拡散
15を形成する(図2(b)参照)。
p型シリコン基板11に対し、公知の選択酸化法を用い
て、素子分離領域11aを形成する(図2(a)参
照)。次に、素子分離領域11a以外の酸化膜11bを
除去した上に、イオン注入時の表面保護などのため、約
500Å程度の酸化膜11bを熱酸化により改めて形成
する。ここで、イオン注入およびアニール処理を行い、
埋め込みCCD拡散16およびトランスファゲート拡散
15を形成する(図2(b)参照)。
【0045】なお、特に図示していないが、固体撮像装
置内の垂直駆動回路および水平駆動回路なども、このよ
うな形成過程に並行して形成される。次に、少なくとも
電荷転送部分の酸化膜11bを除去した後、1000Å
程度の酸化膜11bを熱酸化により改めて形成する。こ
こで、ポリシリコンを約5000Å程度にデポ(堆積)
し、n型の不純物であるリンの熱拡散によりポリシリコ
ン中に不純物を導入する。その後、このポリシリコンを
パターニングし、トランスファゲート拡散15を覆わな
い側の転送電極17を形成する。その後、再び同様の工
程を経て、トランスファゲート拡散15を覆う側の転送
電極17も形成する(図2(c)参照)。
置内の垂直駆動回路および水平駆動回路なども、このよ
うな形成過程に並行して形成される。次に、少なくとも
電荷転送部分の酸化膜11bを除去した後、1000Å
程度の酸化膜11bを熱酸化により改めて形成する。こ
こで、ポリシリコンを約5000Å程度にデポ(堆積)
し、n型の不純物であるリンの熱拡散によりポリシリコ
ン中に不純物を導入する。その後、このポリシリコンを
パターニングし、トランスファゲート拡散15を覆わな
い側の転送電極17を形成する。その後、再び同様の工
程を経て、トランスファゲート拡散15を覆う側の転送
電極17も形成する(図2(c)参照)。
【0046】次に、受光部分の酸化膜11bを除去した
後、210〜300Å程度の酸化膜11bを熱酸化によ
り改めて形成する。その後、この受光部分に対し、リン
のイオン注入,アニール処理を施し、酸化膜11bの直
下にn型蓄積層12を形成する。このときのリンの注入
条件は、加速電圧100KeV,ドーズ量2E12/c
m2である。
後、210〜300Å程度の酸化膜11bを熱酸化によ
り改めて形成する。その後、この受光部分に対し、リン
のイオン注入,アニール処理を施し、酸化膜11bの直
下にn型蓄積層12を形成する。このときのリンの注入
条件は、加速電圧100KeV,ドーズ量2E12/c
m2である。
【0047】さらに、この酸化膜11bの上に、LPC
VD法を用いて、約800Åの窒化シリコンを成長させ
る。この窒化シリコンをパターンニングすることによ
り、保護膜20を形成する(図2(d)参照)。次に、
保護膜20を介してn型蓄積層12へボロンをイオン注
入する。なお、このときのボロンの注入条件は、加速電
圧30KeV,ドーズ量2.5E13/cm2である。
その後、アニール処理を経て、表面p層13を形成する
(図3(e)参照)。
VD法を用いて、約800Åの窒化シリコンを成長させ
る。この窒化シリコンをパターンニングすることによ
り、保護膜20を形成する(図2(d)参照)。次に、
保護膜20を介してn型蓄積層12へボロンをイオン注
入する。なお、このときのボロンの注入条件は、加速電
圧30KeV,ドーズ量2.5E13/cm2である。
その後、アニール処理を経て、表面p層13を形成する
(図3(e)参照)。
【0048】さらに、平坦化処理、および層間絶縁膜1
8を形成した後、スパッタ法を用いてAl−Siを10
000Åの厚さで成長させる。このAl−Siをドライ
エッチングして、配線層および遮光膜19aをパターン
形成する。なお、可視光を受光しない用途の固体撮像装
置においては、遮光膜19aを省いてもよい。さらにそ
の上に、PSG(Phosphor-Silicate Glass)を常圧C
VD法により成長させ、パッシベーション膜19を形成
する(図3(f)参照)。
8を形成した後、スパッタ法を用いてAl−Siを10
000Åの厚さで成長させる。このAl−Siをドライ
エッチングして、配線層および遮光膜19aをパターン
形成する。なお、可視光を受光しない用途の固体撮像装
置においては、遮光膜19aを省いてもよい。さらにそ
の上に、PSG(Phosphor-Silicate Glass)を常圧C
VD法により成長させ、パッシベーション膜19を形成
する(図3(f)参照)。
【0049】次に、ドライエッチングもしくはウェット
エッチングを施して受光部の上方の層間絶縁膜18など
を選択的に除去し、受光開口部12aを形成する。この
とき、保護膜20は、エッチングストッパとして働く
(図3(g)参照)。さらに、この保護膜20を、ドラ
イエッチングもしくはウェットエッチングにより除去す
ることにより、受光部上の酸化膜11bを210Å残し
て、反射防止膜14を形成する(図3(h)参照)。ち
なみに、従来の製造工程(図20)では、層間絶縁膜8
8を除去するに際して、反射防止膜84の膜厚をコント
ロールする必要があった。そのため、次のような不具合
(A)〜(C)を生じていた。
エッチングを施して受光部の上方の層間絶縁膜18など
を選択的に除去し、受光開口部12aを形成する。この
とき、保護膜20は、エッチングストッパとして働く
(図3(g)参照)。さらに、この保護膜20を、ドラ
イエッチングもしくはウェットエッチングにより除去す
ることにより、受光部上の酸化膜11bを210Å残し
て、反射防止膜14を形成する(図3(h)参照)。ち
なみに、従来の製造工程(図20)では、層間絶縁膜8
8を除去するに際して、反射防止膜84の膜厚をコント
ロールする必要があった。そのため、次のような不具合
(A)〜(C)を生じていた。
【0050】(A)厚い層間絶縁膜88の除去には、強
度のエッチング処理が必要となる。このような強度のエ
ッチング処理を行いつつ、反射防止膜84の膜厚を同時
にコントロールすることは難しく、反射防止膜84の膜
厚は不均一かつ不正確になりやすいという不具合があっ
た。
度のエッチング処理が必要となる。このような強度のエ
ッチング処理を行いつつ、反射防止膜84の膜厚を同時
にコントロールすることは難しく、反射防止膜84の膜
厚は不均一かつ不正確になりやすいという不具合があっ
た。
【0051】(B)特に、ドライエッチングにより層間
絶縁膜88などを除去した場合には、反射防止膜84の
みならず、受光部分にまで大きなダメージを与えてしま
うという不具合があった。
絶縁膜88などを除去した場合には、反射防止膜84の
みならず、受光部分にまで大きなダメージを与えてしま
うという不具合があった。
【0052】(C)一方、これらの不具合を避けるため
に、エッチング処理を弱めた場合には、厚い層間絶縁膜
88の除去に多大な時間を要してしまうという不具合が
あった。しかしながら、第1の実施形態では、上記した
反射防止膜14の膜厚制御に当たり、層間絶縁膜18の
形成に先だって保護膜20を形成する工程と、保護膜2
0をエッチングストッパにして層間絶縁膜18をエッチ
ング除去する工程と、保護膜20をエッチング除去しつ
つ、反射防止膜14の膜厚制御を行う工程とを有する。
に、エッチング処理を弱めた場合には、厚い層間絶縁膜
88の除去に多大な時間を要してしまうという不具合が
あった。しかしながら、第1の実施形態では、上記した
反射防止膜14の膜厚制御に当たり、層間絶縁膜18の
形成に先だって保護膜20を形成する工程と、保護膜2
0をエッチングストッパにして層間絶縁膜18をエッチ
ング除去する工程と、保護膜20をエッチング除去しつ
つ、反射防止膜14の膜厚制御を行う工程とを有する。
【0053】このように、保護膜20をエッチングスト
ッパにして層間絶縁膜18を除去するので、強いエッチ
ング処理を施すにもかかわらず、反射防止膜14や受光
部分を十分に保護することが可能となる。また、薄い保
護膜20の除去に際しては、弱いエッチング処理を施せ
ば十分である。そのため、弱いエッチング処理を施しつ
つ、反射防止膜14の膜厚を正確かつ均一にコントロー
ルすることが可能となる。その結果、短波長域の反射防
止用に適した、薄い反射防止膜14を確実かつ容易に形
成することが可能となる。
ッパにして層間絶縁膜18を除去するので、強いエッチ
ング処理を施すにもかかわらず、反射防止膜14や受光
部分を十分に保護することが可能となる。また、薄い保
護膜20の除去に際しては、弱いエッチング処理を施せ
ば十分である。そのため、弱いエッチング処理を施しつ
つ、反射防止膜14の膜厚を正確かつ均一にコントロー
ルすることが可能となる。その結果、短波長域の反射防
止用に適した、薄い反射防止膜14を確実かつ容易に形
成することが可能となる。
【0054】その上、保護膜20は窒化シリコンからな
るため、リン酸などのウェットエッチングを使用して除
去することが可能である。そのため、反射防止膜14の
ダメージを格段に小さく抑えることができる。また仮
に、保護膜20の除去にドライエッチングを使用したと
しても、弱いエッチング処理で足りるため、反射防止膜
14へのダメージを小さく抑えることができる。また、
このように小さなダメージは、アニール処理などにより
容易に修復することもできる。
るため、リン酸などのウェットエッチングを使用して除
去することが可能である。そのため、反射防止膜14の
ダメージを格段に小さく抑えることができる。また仮
に、保護膜20の除去にドライエッチングを使用したと
しても、弱いエッチング処理で足りるため、反射防止膜
14へのダメージを小さく抑えることができる。また、
このように小さなダメージは、アニール処理などにより
容易に修復することもできる。
【0055】なお、このような製造方法は、反射防止膜
14の形成のみならず、エッチング処理によって残存膜
を形成する際に広く応用することができる。すなわち、
エッチング処理による残存膜の形成に当たって、エッチ
ング除去部分の形成に先だち保護膜を形成する工程と、
前記保護膜をエッチングストッパにして前記エッチング
除去部分をエッチング除去する工程と、前記保護膜をエ
ッチング除去しつつ、残存膜を形成する工程とを少なく
とも有すればよい。このとき、保護膜の材料は、上述し
たような窒化シリコンに限定されるものではない。一般
的には、エッチング除去部分の除去に際してエッチング
ストッパとして機能する材料であればよい。例えば、こ
のような保護膜としては、ポリシリコン膜などを使用す
ることができる。
14の形成のみならず、エッチング処理によって残存膜
を形成する際に広く応用することができる。すなわち、
エッチング処理による残存膜の形成に当たって、エッチ
ング除去部分の形成に先だち保護膜を形成する工程と、
前記保護膜をエッチングストッパにして前記エッチング
除去部分をエッチング除去する工程と、前記保護膜をエ
ッチング除去しつつ、残存膜を形成する工程とを少なく
とも有すればよい。このとき、保護膜の材料は、上述し
たような窒化シリコンに限定されるものではない。一般
的には、エッチング除去部分の除去に際してエッチング
ストッパとして機能する材料であればよい。例えば、こ
のような保護膜としては、ポリシリコン膜などを使用す
ることができる。
【0056】(第1の実施形態の効果など)図4は、第
1の実施形態における不純物の濃度分布を示す図であ
る。この図4では、(表面p層13)〜(n型蓄積層1
2)〜(p型シリコン基板11)に至るまでの不純物濃
度が示される。図4に示すように、表面p層13の内部
では、深さ方向に沿ってボロン濃度が濃度が下降し、n
型蓄積層12側の不純物濃度と均衡する深さ0.2μm
で極小となる。その結果、表面p層13とn型蓄積層1
2との接合深さXjは、0.2μmに設定される。
1の実施形態における不純物の濃度分布を示す図であ
る。この図4では、(表面p層13)〜(n型蓄積層1
2)〜(p型シリコン基板11)に至るまでの不純物濃
度が示される。図4に示すように、表面p層13の内部
では、深さ方向に沿ってボロン濃度が濃度が下降し、n
型蓄積層12側の不純物濃度と均衡する深さ0.2μm
で極小となる。その結果、表面p層13とn型蓄積層1
2との接合深さXjは、0.2μmに設定される。
【0057】図5は、第1の実施形態におけるキャリア
の濃度分布を示す図である。図5に示すように、表面p
層13を設けたことにより、反射防止膜14の直下0.
15μm程度の深さにわたってホールが存在する。その
ため、n型蓄積層12の表面空乏化を確実に防止するこ
とができる。したがって、反射防止膜14の界面部で発
生する暗電流ノイズの大部分を、表面p層13内での拡
散および再結合により閉じ込められることができる。そ
のため、固体撮像装置の暗電流ノイズを確実に低減する
ことが可能となる。
の濃度分布を示す図である。図5に示すように、表面p
層13を設けたことにより、反射防止膜14の直下0.
15μm程度の深さにわたってホールが存在する。その
ため、n型蓄積層12の表面空乏化を確実に防止するこ
とができる。したがって、反射防止膜14の界面部で発
生する暗電流ノイズの大部分を、表面p層13内での拡
散および再結合により閉じ込められることができる。そ
のため、固体撮像装置の暗電流ノイズを確実に低減する
ことが可能となる。
【0058】また、このように生成される表面p層13
内の非空乏領域は、0.15μm程度と薄いため、短波
長光の多くは、n型蓄積層12周辺の空乏領域まで到達
する。例えば、波長4000Åの短波長光の場合、表面
p層13の非空乏領域の厚さが0.15μmなので、図
23に示すように、光吸収率を70%程度に抑えること
ができる。したがって、第1の実施形態における固体撮
像装置では、短波長光により発生する信号電荷を一段と
効率よく蓄積することが可能となり、短波長光の感度を
一段と高めることができる。次に、別の実施形態につい
て説明する。
内の非空乏領域は、0.15μm程度と薄いため、短波
長光の多くは、n型蓄積層12周辺の空乏領域まで到達
する。例えば、波長4000Åの短波長光の場合、表面
p層13の非空乏領域の厚さが0.15μmなので、図
23に示すように、光吸収率を70%程度に抑えること
ができる。したがって、第1の実施形態における固体撮
像装置では、短波長光により発生する信号電荷を一段と
効率よく蓄積することが可能となり、短波長光の感度を
一段と高めることができる。次に、別の実施形態につい
て説明する。
【0059】(第2の実施形態)第2の実施形態は、請
求項1,5,7に記載の発明に対応する固体撮像装置の
実施形態である。なお、第2の実施形態の構造は、表面
p層13の膜厚を除いて、第1の実施形態の構造(図
1)と同じであるため、ここでの説明を省略する。以
下、図2および図3を流用して、第2の実施形態におけ
る製造方法の特徴点を説明する。
求項1,5,7に記載の発明に対応する固体撮像装置の
実施形態である。なお、第2の実施形態の構造は、表面
p層13の膜厚を除いて、第1の実施形態の構造(図
1)と同じであるため、ここでの説明を省略する。以
下、図2および図3を流用して、第2の実施形態におけ
る製造方法の特徴点を説明する。
【0060】まず、図2(d)に示す工程において、n
型蓄積層12を形成した後、酸化膜11bの上に、LP
CVD法を用いて、約300Åの窒化シリコンを成長さ
せる。この窒化シリコンをパターンニングすることによ
り、保護膜20を形成する。次に、図3(e)に示す工
程において、保護膜20を介してn型蓄積層12へフッ
化ボロンをイオン注入する。なお、このときのフッ化ボ
ロンの注入条件は、加速電圧150KeV,ドーズ量7
E12/cm2である。その後、アニール処理を経て、
表面p層13を形成する。
型蓄積層12を形成した後、酸化膜11bの上に、LP
CVD法を用いて、約300Åの窒化シリコンを成長さ
せる。この窒化シリコンをパターンニングすることによ
り、保護膜20を形成する。次に、図3(e)に示す工
程において、保護膜20を介してn型蓄積層12へフッ
化ボロンをイオン注入する。なお、このときのフッ化ボ
ロンの注入条件は、加速電圧150KeV,ドーズ量7
E12/cm2である。その後、アニール処理を経て、
表面p層13を形成する。
【0061】なお、その他の工程については、第1の実
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第2の実施形態では、表面
p層13の形成に際して、質量の重いフッ化ボロンを注
入する。そのため、フッ化ボロンの濃度分布は表面付近
に集中し、表面p層13とn型蓄積層12との接合深さ
を確実かつ容易に薄くすることができる。
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第2の実施形態では、表面
p層13の形成に際して、質量の重いフッ化ボロンを注
入する。そのため、フッ化ボロンの濃度分布は表面付近
に集中し、表面p層13とn型蓄積層12との接合深さ
を確実かつ容易に薄くすることができる。
【0062】図6は、第2の実施形態における不純物の
濃度分布を示す図である。図6に示すように、表面p層
13とn型蓄積層12との接合深さXjは、約0.1μ
mに設定される。図7は、第2の実施形態におけるキャ
リアの濃度分布を示す図である。図7に示すように、表
面p層13を設けたことにより、反射防止膜14の直下
0.1μmの深さにわたってホールが存在する。そのた
め、n型蓄積層12の表面空乏化を確実に防止し、暗電
流ノイズの混入を抑制することができる。
濃度分布を示す図である。図6に示すように、表面p層
13とn型蓄積層12との接合深さXjは、約0.1μ
mに設定される。図7は、第2の実施形態におけるキャ
リアの濃度分布を示す図である。図7に示すように、表
面p層13を設けたことにより、反射防止膜14の直下
0.1μmの深さにわたってホールが存在する。そのた
め、n型蓄積層12の表面空乏化を確実に防止し、暗電
流ノイズの混入を抑制することができる。
【0063】一方、表面p層13の非空乏領域は0.1
μmまで薄くなる。そのため、例えば、波長4000Å
の短波長光の場合、図23に示すように、光吸収率を6
0%程度に抑えることができる。したがって、短波長光
の感度を一段と向上させることができる。次に、別の実
施形態について説明する。
μmまで薄くなる。そのため、例えば、波長4000Å
の短波長光の場合、図23に示すように、光吸収率を6
0%程度に抑えることができる。したがって、短波長光
の感度を一段と向上させることができる。次に、別の実
施形態について説明する。
【0064】(第3の実施形態)第3の実施形態は、請
求項1,2,5,6,7に記載の発明に対応する固体撮
像装置の実施形態である。なお、第3の実施形態の構造
は、表面p層13の膜厚を除いて、第1の実施形態の構
造(図1)と同じであるため、ここでの説明を省略す
る。
求項1,2,5,6,7に記載の発明に対応する固体撮
像装置の実施形態である。なお、第3の実施形態の構造
は、表面p層13の膜厚を除いて、第1の実施形態の構
造(図1)と同じであるため、ここでの説明を省略す
る。
【0065】以下、図2および図3を流用して、第3の
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、n型蓄積層12を形成
した後、酸化膜11bの上に、LPCVD法を用いて、
約300Åの窒化シリコンを成長させる。この窒化シリ
コンをパターンニングすることにより、保護膜20を形
成する。
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、n型蓄積層12を形成
した後、酸化膜11bの上に、LPCVD法を用いて、
約300Åの窒化シリコンを成長させる。この窒化シリ
コンをパターンニングすることにより、保護膜20を形
成する。
【0066】次に、図3(e)に示す工程において、保
護膜20を介してn型蓄積層12へフッ化ボロンをイオ
ン注入する。なお、このときのフッ化ボロンの注入条件
は、加速電圧50KeV,ドーズ量2E14/cm2で
ある。このように低い加速電圧により、フッ化ボロンの
投影飛程は保護膜20内もしくは反射防止膜14内にと
どまる。その後、アニール処理を経て、表面p層13を
形成する。
護膜20を介してn型蓄積層12へフッ化ボロンをイオ
ン注入する。なお、このときのフッ化ボロンの注入条件
は、加速電圧50KeV,ドーズ量2E14/cm2で
ある。このように低い加速電圧により、フッ化ボロンの
投影飛程は保護膜20内もしくは反射防止膜14内にと
どまる。その後、アニール処理を経て、表面p層13を
形成する。
【0067】なお、その他の工程については、第1の実
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第3の実施形態では、表面
p層13の形成に際して、質量の重いフッ化ボロンを低
い加速電圧で注入する。その結果、フッ化ボロンの投影
飛程は表面p層13の位置まで到達しない。
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第3の実施形態では、表面
p層13の形成に際して、質量の重いフッ化ボロンを低
い加速電圧で注入する。その結果、フッ化ボロンの投影
飛程は表面p層13の位置まで到達しない。
【0068】このような投影飛程の設定では、表面p層
13中に不純物分布のテール部分が位置する。したがっ
て、表面p層13中に不純物濃度のピーク点が存在せ
ず、表面p層13を一段と薄くすることができる。な
お、反射防止膜14にはフッ化イオンが注入されるた
め、フッ素による暗電流ノイズの発生が心配される。し
かしながら、暗電流ノイズの発生量は、ボロンを注入し
た場合と同程度であることが実験により確認されてい
る。
13中に不純物分布のテール部分が位置する。したがっ
て、表面p層13中に不純物濃度のピーク点が存在せ
ず、表面p層13を一段と薄くすることができる。な
お、反射防止膜14にはフッ化イオンが注入されるた
め、フッ素による暗電流ノイズの発生が心配される。し
かしながら、暗電流ノイズの発生量は、ボロンを注入し
た場合と同程度であることが実験により確認されてい
る。
【0069】図8は、第3の実施形態における不純物の
濃度分布を示す図である。図8に示すように、表面p層
13の内部では、深さ方向に沿ってアクセプタ濃度が単
調減少し、n型蓄積層12側のドナー濃度と均衡する深
さ0.067μmで極小となる。その結果、表面p層1
3とn型蓄積層12との接合深さXjは、0.067μ
mに設定される。
濃度分布を示す図である。図8に示すように、表面p層
13の内部では、深さ方向に沿ってアクセプタ濃度が単
調減少し、n型蓄積層12側のドナー濃度と均衡する深
さ0.067μmで極小となる。その結果、表面p層1
3とn型蓄積層12との接合深さXjは、0.067μ
mに設定される。
【0070】図9は、第3の実施形態におけるキャリア
の濃度分布を示す図である。図9に示すように、表面p
層13を設けたことにより、反射防止膜14の直下0.
067μm程度の深さにわたってホールが存在する。そ
のため、n型蓄積層12の表面空乏化を確実に防止し
て、暗電流ノイズの混入を抑制することができる。ま
た、表面p層13の非空乏領域が0.067μmまで薄
くなる。したがって、図23に示すように、波長400
0Åの短波長光の場合、光吸収率を40%程度まで抑え
ることができる。次に、別の実施形態について説明す
る。
の濃度分布を示す図である。図9に示すように、表面p
層13を設けたことにより、反射防止膜14の直下0.
067μm程度の深さにわたってホールが存在する。そ
のため、n型蓄積層12の表面空乏化を確実に防止し
て、暗電流ノイズの混入を抑制することができる。ま
た、表面p層13の非空乏領域が0.067μmまで薄
くなる。したがって、図23に示すように、波長400
0Åの短波長光の場合、光吸収率を40%程度まで抑え
ることができる。次に、別の実施形態について説明す
る。
【0071】(第4の実施形態)第4の実施形態は、請
求項1,5,7,8に記載の発明に対応する固体撮像装
置の実施形態である。なお、第4の実施形態の構造は、
表面p層13の膜厚を除いて、第1の実施形態の構造
(図1)と同じであるため、ここでの説明を省略する。
求項1,5,7,8に記載の発明に対応する固体撮像装
置の実施形態である。なお、第4の実施形態の構造は、
表面p層13の膜厚を除いて、第1の実施形態の構造
(図1)と同じであるため、ここでの説明を省略する。
【0072】以下、図2および図3を流用して、第4の
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、受光部分の酸化膜11
bを除去した後、300Å程度の酸化膜11bを熱酸化
により改めて形成する。その後、この受光部分に対し、
加速電圧を変えてリンのイオン注入を2回行った後,ア
ニール処理を施し、酸化膜11bの直下にn型蓄積層1
2を形成する。このときのリンの注入条件は、次の通り
である。
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、受光部分の酸化膜11
bを除去した後、300Å程度の酸化膜11bを熱酸化
により改めて形成する。その後、この受光部分に対し、
加速電圧を変えてリンのイオン注入を2回行った後,ア
ニール処理を施し、酸化膜11bの直下にn型蓄積層1
2を形成する。このときのリンの注入条件は、次の通り
である。
【0073】 低加速側: 加速電圧 50KeV ドーズ量1E12/cm2 高加速側: 加速電圧300KeV ドーズ量1E12/cm2 なお、その他の工程については、第2の実施形態の製造
工程と同一のため、ここでの説明を省略する。図10
は、第4の実施形態における不純物の濃度分布を示す図
である。
工程と同一のため、ここでの説明を省略する。図10
は、第4の実施形態における不純物の濃度分布を示す図
である。
【0074】図11は、第4の実施形態におけるキャリ
アの濃度分布を示す図である。第4の実施形態では、半
分のドーズ量で低加速側のイオン注入を実施することに
より、基板表面付近のドナー濃度が、第2の実施形態
(図6)に比べて低くなる。したがって、表面p層13
への空乏層の伸びを抑え、n型蓄積層12の表面空乏化
を一層確実に防止することができる。一方、残り半分の
ドーズ量で高加速側のイオン注入を実施することによ
り、n型蓄積層12の深さが、第2の実施形態(図6)
よりも深くなる。したがって、n型蓄積層12における
信号電荷の蓄積容量をさらに高めることができる。次
に、別の実施形態について説明する。
アの濃度分布を示す図である。第4の実施形態では、半
分のドーズ量で低加速側のイオン注入を実施することに
より、基板表面付近のドナー濃度が、第2の実施形態
(図6)に比べて低くなる。したがって、表面p層13
への空乏層の伸びを抑え、n型蓄積層12の表面空乏化
を一層確実に防止することができる。一方、残り半分の
ドーズ量で高加速側のイオン注入を実施することによ
り、n型蓄積層12の深さが、第2の実施形態(図6)
よりも深くなる。したがって、n型蓄積層12における
信号電荷の蓄積容量をさらに高めることができる。次
に、別の実施形態について説明する。
【0075】(第5の実施形態)第5の実施形態は、請
求項3〜7,11,12に記載の発明に対応した受光素
子の実施形態である。図12は、第5の実施形態の構造
を示す断面図である。図12において、p型シリコン基
板31の主面上には、n型蓄積層32が形成される。こ
のn型蓄積層32の更に上には、接合深さXjを0.0
67〜0.2μm、または完全空乏化状態において空乏
領域の表面深さを0.2〜0.3μm(更に好ましくは
0.22〜0.25μm)に調製したp型表面層33が
形成される。
求項3〜7,11,12に記載の発明に対応した受光素
子の実施形態である。図12は、第5の実施形態の構造
を示す断面図である。図12において、p型シリコン基
板31の主面上には、n型蓄積層32が形成される。こ
のn型蓄積層32の更に上には、接合深さXjを0.0
67〜0.2μm、または完全空乏化状態において空乏
領域の表面深さを0.2〜0.3μm(更に好ましくは
0.22〜0.25μm)に調製したp型表面層33が
形成される。
【0076】このp型表面層33とp型シリコン基板3
1とに接するように、p++層31aが設けられる。こ
のp++層31aを介して、p型表面層33とp型シリ
コン基板31とが同電位に保たれる。そのため、電気的
には、n型蓄積層32がp型基板の中に埋め込まれた構
造となる。p型表面層33の上面を覆って、酸化シリコ
ン膜などからなる酸化膜34が形成される。
1とに接するように、p++層31aが設けられる。こ
のp++層31aを介して、p型表面層33とp型シリ
コン基板31とが同電位に保たれる。そのため、電気的
には、n型蓄積層32がp型基板の中に埋め込まれた構
造となる。p型表面層33の上面を覆って、酸化シリコ
ン膜などからなる酸化膜34が形成される。
【0077】また、p型シリコン基板31にはアノード
電極35が接続される。一方、n型蓄積層32にはカソ
ード電極36が接続される。これらのアノード電極35
およびカソード電極36の間には、逆バイアス電圧源3
7を介して逆バイアス電圧が印加される。なお、請求項
3,4に記載の発明と第5の実施形態との対応関係につ
いては、半導体基体はp型シリコン基板31に対応し、
蓄積層はn型蓄積層32に対応し、表面層はp型表面層
33に対応し、出力手段はアノード電極35およびカソ
ード電極36に対応する。
電極35が接続される。一方、n型蓄積層32にはカソ
ード電極36が接続される。これらのアノード電極35
およびカソード電極36の間には、逆バイアス電圧源3
7を介して逆バイアス電圧が印加される。なお、請求項
3,4に記載の発明と第5の実施形態との対応関係につ
いては、半導体基体はp型シリコン基板31に対応し、
蓄積層はn型蓄積層32に対応し、表面層はp型表面層
33に対応し、出力手段はアノード電極35およびカソ
ード電極36に対応する。
【0078】ここで、上記のp型表面層33は、下記の
工程を経て形成される。まず、n型蓄積層32を形成し
た後、酸化膜34の上に保護膜を一旦形成する。次に、
この保護膜もしくは酸化膜34に投影飛程が位置するよ
うな加速電圧で、フッ化ボロンをイオン注入する。次
に、アニール処理を施した後に、保護膜を除去してp型
表面層33が完成する。
工程を経て形成される。まず、n型蓄積層32を形成し
た後、酸化膜34の上に保護膜を一旦形成する。次に、
この保護膜もしくは酸化膜34に投影飛程が位置するよ
うな加速電圧で、フッ化ボロンをイオン注入する。次
に、アニール処理を施した後に、保護膜を除去してp型
表面層33が完成する。
【0079】ここで、p型表面層33とn型蓄積層32
との接合深さXjを0.067〜0.2μmに調製した
場合、短波長域の感度を確実に高めることが可能とな
る。また、完全空乏化状態において、空乏領域の表面深
さを0,2〜0.3μm(更に好ましくは0.22〜
0.25μm)に調製した場合、短波長域の感度を高め
つつ、暗電流ノイズを低減することが可能となる。した
がって、このような構成の受光素子は、短波長化がます
ます要求される光通信,光記録および光磁気記録などの
分野において、特に好適な受光素子となる。次に、別の
実施形態について説明する。
との接合深さXjを0.067〜0.2μmに調製した
場合、短波長域の感度を確実に高めることが可能とな
る。また、完全空乏化状態において、空乏領域の表面深
さを0,2〜0.3μm(更に好ましくは0.22〜
0.25μm)に調製した場合、短波長域の感度を高め
つつ、暗電流ノイズを低減することが可能となる。した
がって、このような構成の受光素子は、短波長化がます
ます要求される光通信,光記録および光磁気記録などの
分野において、特に好適な受光素子となる。次に、別の
実施形態について説明する。
【0080】(第6の実施形態)第6の実施形態は、請
求項5,7,9に記載の発明に対応する固体撮像装置の
実施形態である。なお、第6の実施形態の構造は、表面
p層13の膜厚を除いて、第1の実施形態の構造(図
1)と同じであるため、ここでの説明を省略する。以
下、図2および図3を流用して、第6の実施形態におけ
る製造方法の特徴点を説明する。
求項5,7,9に記載の発明に対応する固体撮像装置の
実施形態である。なお、第6の実施形態の構造は、表面
p層13の膜厚を除いて、第1の実施形態の構造(図
1)と同じであるため、ここでの説明を省略する。以
下、図2および図3を流用して、第6の実施形態におけ
る製造方法の特徴点を説明する。
【0081】まず、図2(d)に示す工程において、受
光部分の酸化膜11bを除去した後、500Å程度の酸
化膜11bを熱酸化により改めて形成する。その後、こ
の受光部分に対し、リンのイオン注入,アニール処理を
施し、酸化膜11bの直下にn型蓄積層12を形成す
る。このときのリンの注入条件は、加速電圧180Ke
V,ドーズ量2.6E12/cm2である。また、アニ
ール条件は1000゜C,10分である。
光部分の酸化膜11bを除去した後、500Å程度の酸
化膜11bを熱酸化により改めて形成する。その後、こ
の受光部分に対し、リンのイオン注入,アニール処理を
施し、酸化膜11bの直下にn型蓄積層12を形成す
る。このときのリンの注入条件は、加速電圧180Ke
V,ドーズ量2.6E12/cm2である。また、アニ
ール条件は1000゜C,10分である。
【0082】さらに、受光部表面の酸化膜11bを剥離
した後、熱酸化により酸化膜を約300Å形成する。こ
の酸化膜の上に、LPCVD法を用いて、約300Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜20を形成す
る。次に、図3(e)に示す工程において、保護膜20
を介してn型蓄積層12へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧120KeV,ドーズ量1.3E13/cm2であ
る。その後、アニール処理を経て、表面p層13を形成
する。
した後、熱酸化により酸化膜を約300Å形成する。こ
の酸化膜の上に、LPCVD法を用いて、約300Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜20を形成す
る。次に、図3(e)に示す工程において、保護膜20
を介してn型蓄積層12へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧120KeV,ドーズ量1.3E13/cm2であ
る。その後、アニール処理を経て、表面p層13を形成
する。
【0083】なお、その他の工程については、第1の実
施形態に示した工程と同一のため、ここでの説明を省略
する。図15は、第6の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図15に示す
ように、空乏領域の表面深さは0.2μmとなる。その
ため、上述した図13および図14の実験データより、
第6の実施形態では、 紫外線受光時の蓄積電荷数・・6E15/cm2以上 暗電流・・4E−10[A/cm2]以下 という良好な特性が実現する。このような特性により、
第6の実施形態では、短波長光の受光感度向上と、暗電
流ノイズの抑制とをバランスよく実現することができ
る。
施形態に示した工程と同一のため、ここでの説明を省略
する。図15は、第6の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図15に示す
ように、空乏領域の表面深さは0.2μmとなる。その
ため、上述した図13および図14の実験データより、
第6の実施形態では、 紫外線受光時の蓄積電荷数・・6E15/cm2以上 暗電流・・4E−10[A/cm2]以下 という良好な特性が実現する。このような特性により、
第6の実施形態では、短波長光の受光感度向上と、暗電
流ノイズの抑制とをバランスよく実現することができ
る。
【0084】(第7の実施形態)第7の実施形態は、請
求項5,7,9,10に記載の発明に対応する固体撮像
装置の実施形態である。なお、第7の実施形態の構造
は、表面p層13の膜厚を除いて、第1の実施形態の構
造(図1)と同じであるため、ここでの説明を省略す
る。
求項5,7,9,10に記載の発明に対応する固体撮像
装置の実施形態である。なお、第7の実施形態の構造
は、表面p層13の膜厚を除いて、第1の実施形態の構
造(図1)と同じであるため、ここでの説明を省略す
る。
【0085】以下、図2および図3を流用して、第7の
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、受光部分の酸化膜11
bを除去した後、500Å程度の酸化膜11bを熱酸化
により改めて形成する。その後、この受光部分に対し、
リンのイオン注入,アニール処理を施し、酸化膜11b
の直下にn型蓄積層12を形成する。このときのリンの
注入条件は、加速電圧180KeV,ドーズ量3.4E
12/cm2である。また、アニール条件は1000゜
C,10分である。
実施形態における製造方法の特徴点を説明する。まず、
図2(d)に示す工程において、受光部分の酸化膜11
bを除去した後、500Å程度の酸化膜11bを熱酸化
により改めて形成する。その後、この受光部分に対し、
リンのイオン注入,アニール処理を施し、酸化膜11b
の直下にn型蓄積層12を形成する。このときのリンの
注入条件は、加速電圧180KeV,ドーズ量3.4E
12/cm2である。また、アニール条件は1000゜
C,10分である。
【0086】さらに、受光部表面の酸化膜11bを剥離
した後、熱酸化により酸化膜を約300Å形成する。こ
の酸化膜の上に、LPCVD法を用いて、約300Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜20を形成す
る。次に、図3(e)に示す工程において、保護膜20
を介してn型蓄積層12へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧120KeV,ドーズ量3.0E13/cm2であ
る。その後、900゜C,10分のアニール処理を経
て、表面p層13を形成する。
した後、熱酸化により酸化膜を約300Å形成する。こ
の酸化膜の上に、LPCVD法を用いて、約300Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜20を形成す
る。次に、図3(e)に示す工程において、保護膜20
を介してn型蓄積層12へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧120KeV,ドーズ量3.0E13/cm2であ
る。その後、900゜C,10分のアニール処理を経
て、表面p層13を形成する。
【0087】なお、その他の工程については、第1の実
施形態に示した工程と同一のため、ここでの説明を省略
する。図16は、第7の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図16に示す
ように、空乏領域の表面深さは0.23μmに設定され
る。そのため、上述した図13および図14の実験デー
タより、第7の実施形態では、 紫外線受光時の蓄積電荷数・・6E15/cm2以上 暗電流・・1E−10[A/cm2]以下 という良好な特性が実現する。このように、第7の実施
形態では、暗電流ノイズを、第6の実施形態よりも更に
低減することが可能となる。
施形態に示した工程と同一のため、ここでの説明を省略
する。図16は、第7の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図16に示す
ように、空乏領域の表面深さは0.23μmに設定され
る。そのため、上述した図13および図14の実験デー
タより、第7の実施形態では、 紫外線受光時の蓄積電荷数・・6E15/cm2以上 暗電流・・1E−10[A/cm2]以下 という良好な特性が実現する。このように、第7の実施
形態では、暗電流ノイズを、第6の実施形態よりも更に
低減することが可能となる。
【0088】(実施形態の補足事項など)なお、上述し
た第1〜第7の実施形態では、第1導電型をp型とし、
第2導電型をn型とした場合について説明したが、これ
に限定されるものではない。例えば、第1導電型をn型
とし、第2導電型をp型としても勿論よい。さらに、上
述した第1〜第7の実施形態では、表面層のアニール処
理について特に説明していないが、例えば、レーザーア
ニールなどの短時間アニール処理を施すことが好まし
い。このような短時間アニール処理により、不純物の広
がりを抑え、表面層を一段と薄膜化することが可能とな
る。
た第1〜第7の実施形態では、第1導電型をp型とし、
第2導電型をn型とした場合について説明したが、これ
に限定されるものではない。例えば、第1導電型をn型
とし、第2導電型をp型としても勿論よい。さらに、上
述した第1〜第7の実施形態では、表面層のアニール処
理について特に説明していないが、例えば、レーザーア
ニールなどの短時間アニール処理を施すことが好まし
い。このような短時間アニール処理により、不純物の広
がりを抑え、表面層を一段と薄膜化することが可能とな
る。
【0089】また、上述した第1,2,3,4,6,7
の実施形態では、反射防止膜14にシリコン酸化膜を使
用しているが、これに限定されるものではない。例え
ば、反射防止膜14としてシリコン窒化膜などを使用し
てもよい。さらに、上述した第1,2,3,4,6,7
の実施形態では、保護膜20にシリコン窒化膜を使用し
ているが、これに限定されるものではない。例えば、保
護膜20としてポリシリコンなどを使用してもよい。
の実施形態では、反射防止膜14にシリコン酸化膜を使
用しているが、これに限定されるものではない。例え
ば、反射防止膜14としてシリコン窒化膜などを使用し
てもよい。さらに、上述した第1,2,3,4,6,7
の実施形態では、保護膜20にシリコン窒化膜を使用し
ているが、これに限定されるものではない。例えば、保
護膜20としてポリシリコンなどを使用してもよい。
【0090】なお、上述した、第1,2,3,4,6,
7の実施形態では、信号転送手段として、CCD転送方
式を使用したが、本発明は転送方式により限定されるも
のではない。例えば、MOS転送方式などを使用しても
よい。また、上述した、第1および第2の実施形態で
は、n型蓄積層12が二次元マトリクス状に配列された
場合について説明したが、この構成に限定されるもので
はない。例えば、複数の蓄積層を一次元マトリクス状に
配列することによってリニアセンサを構成してもよい。
7の実施形態では、信号転送手段として、CCD転送方
式を使用したが、本発明は転送方式により限定されるも
のではない。例えば、MOS転送方式などを使用しても
よい。また、上述した、第1および第2の実施形態で
は、n型蓄積層12が二次元マトリクス状に配列された
場合について説明したが、この構成に限定されるもので
はない。例えば、複数の蓄積層を一次元マトリクス状に
配列することによってリニアセンサを構成してもよい。
【0091】
【発明の効果】(請求項1,3)以上説明したように、
請求項1または請求項3に記載の発明では、表面層と蓄
積層との接合深さXjを0.067〜0.2μmに設定
する。このように、接合深さXjを0.2μm以下にす
ることにより、例えば、波長4000Åの短波長光の2
0%以上を蓄積層周辺の空乏領域まで到達させることが
可能となる。したがって、短波長域の感度を一段と向上
させることが可能となる。
請求項1または請求項3に記載の発明では、表面層と蓄
積層との接合深さXjを0.067〜0.2μmに設定
する。このように、接合深さXjを0.2μm以下にす
ることにより、例えば、波長4000Åの短波長光の2
0%以上を蓄積層周辺の空乏領域まで到達させることが
可能となる。したがって、短波長域の感度を一段と向上
させることが可能となる。
【0092】また、図8に示したように接合深さXjを
0.067μm近くまで浅くしても、図9に示したよう
に蓄積層の表面空乏化を防止することができる。したが
って、Xj=0.067μmの条件においても、暗電流
の混入を十分に防止することが可能となる。これらの理
由から、接合深さXjを0.067〜0.2μmの範囲
に設定することにより、「短波長域の高感度化」と「暗
電流の混入防止」という相反する課題を確実に改善する
ことができる。
0.067μm近くまで浅くしても、図9に示したよう
に蓄積層の表面空乏化を防止することができる。したが
って、Xj=0.067μmの条件においても、暗電流
の混入を十分に防止することが可能となる。これらの理
由から、接合深さXjを0.067〜0.2μmの範囲
に設定することにより、「短波長域の高感度化」と「暗
電流の混入防止」という相反する課題を確実に改善する
ことができる。
【0093】(請求項2,4)請求項2または請求項3
に記載の発明では、表面層の層内に不純物濃度のピーク
点が存在しない。そのため、表面層と蓄積層との接合深
さXjが浅くなり、表面層内の非空乏領域の薄膜化を確
実かつ容易に達成することが可能となる。このように表
面層内の非空乏領域を薄膜化することにより、短波長域
の感度を向上させることが可能となる。
に記載の発明では、表面層の層内に不純物濃度のピーク
点が存在しない。そのため、表面層と蓄積層との接合深
さXjが浅くなり、表面層内の非空乏領域の薄膜化を確
実かつ容易に達成することが可能となる。このように表
面層内の非空乏領域を薄膜化することにより、短波長域
の感度を向上させることが可能となる。
【0094】(請求項5)請求項5に記載の発明では、
表面層の形成工程において、保護膜および反射防止膜を
介して不純物を注入する。したがって、保護膜により不
純物の注入量や注入の深さが軽減され、薄い表面層を確
実かつ容易に形成することが可能となる。また、保護膜
の膜厚や材質などを制御することにより、不純物の注入
量や注入の深さをより自在にコントロールすることが可
能となる。したがって、薄い表面層をより精密に形成す
ることも可能となる。
表面層の形成工程において、保護膜および反射防止膜を
介して不純物を注入する。したがって、保護膜により不
純物の注入量や注入の深さが軽減され、薄い表面層を確
実かつ容易に形成することが可能となる。また、保護膜
の膜厚や材質などを制御することにより、不純物の注入
量や注入の深さをより自在にコントロールすることが可
能となる。したがって、薄い表面層をより精密に形成す
ることも可能となる。
【0095】(請求項6)請求項6に記載の発明では、
表面層の形成工程において、不純物の投影飛程を保護膜
もしくは反射防止膜に位置させる。したがって、表面層
の層内に不純物濃度のピーク点は存在せず、薄い表面層
を確実に形成することが可能となる。
表面層の形成工程において、不純物の投影飛程を保護膜
もしくは反射防止膜に位置させる。したがって、表面層
の層内に不純物濃度のピーク点は存在せず、薄い表面層
を確実に形成することが可能となる。
【0096】(請求項7)請求項7に記載の発明では、
表面層の形成工程において、不純物としてフッ化ボロン
を注入する。このフッ化ボロンはボロンなどに比べて質
量が重いので、蓄積層の表面近傍に限定してフッ化ボロ
ンを集中させることができる。また、アニール処理など
を経たとしても、ボロンなどに比べ質量が重いためにさ
ほど拡散しない。このような理由から、フッ化ボロンを
注入することにより、より薄い表面層を確実かつ容易に
形成することができる。
表面層の形成工程において、不純物としてフッ化ボロン
を注入する。このフッ化ボロンはボロンなどに比べて質
量が重いので、蓄積層の表面近傍に限定してフッ化ボロ
ンを集中させることができる。また、アニール処理など
を経たとしても、ボロンなどに比べ質量が重いためにさ
ほど拡散しない。このような理由から、フッ化ボロンを
注入することにより、より薄い表面層を確実かつ容易に
形成することができる。
【0097】(請求項8)請求項8に記載の発明では、
蓄積層の形成工程において、エネルギーの異なるイオン
注入を複数回行うので、蓄積層内の不純物濃度の分布を
綿密に調整することが可能となる。したがって、蓄積層
の深い側の不純物濃度調整により所望の蓄積容量を得つ
つ、その一方で、蓄積層表面の不純物濃度調整により蓄
積層と表面層との接合深さXjを調整することが可能と
なる。
蓄積層の形成工程において、エネルギーの異なるイオン
注入を複数回行うので、蓄積層内の不純物濃度の分布を
綿密に調整することが可能となる。したがって、蓄積層
の深い側の不純物濃度調整により所望の蓄積容量を得つ
つ、その一方で、蓄積層表面の不純物濃度調整により蓄
積層と表面層との接合深さXjを調整することが可能と
なる。
【0098】(請求項9,11)請求項9,11に記載
の発明では、図13および図14の実験結果に示される
ように、空乏領域の表面深さを0.2〜0.3μmの数
値範囲に設定することで、短波長光の受光感度向上と、
暗電流ノイズの抑制とをバランスよく実現する。
の発明では、図13および図14の実験結果に示される
ように、空乏領域の表面深さを0.2〜0.3μmの数
値範囲に設定することで、短波長光の受光感度向上と、
暗電流ノイズの抑制とをバランスよく実現する。
【0099】(請求項10,12)請求項10,12に
記載の発明では、図14の実験結果に示されるように、
空乏領域の表面深さを0.22〜0.25μmの数値範
囲にさらに限定することにより、暗電流ノイズを格段に
抑制することができる。
記載の発明では、図14の実験結果に示されるように、
空乏領域の表面深さを0.22〜0.25μmの数値範
囲にさらに限定することにより、暗電流ノイズを格段に
抑制することができる。
【図1】固体撮像装置の構造を示す断面図である。
【図2】固体撮像装置の製造方法を説明するための図
(1/2)である。
(1/2)である。
【図3】固体撮像装置の製造方法を説明するための図
(2/2)である。
(2/2)である。
【図4】第1の実施形態における不純物の濃度分布を示
す図である。
す図である。
【図5】第1の実施形態におけるキャリアの濃度分布を
示す図である。
示す図である。
【図6】第2の実施形態における不純物の濃度分布を示
す図である。
す図である。
【図7】第2の実施形態におけるキャリアの濃度分布を
示す図である。
示す図である。
【図8】第3の実施形態における不純物の濃度分布を示
す図である。
す図である。
【図9】第3の実施形態におけるキャリアの濃度分布を
示す図である。
示す図である。
【図10】第4の実施形態における不純物の濃度分布を
示す図である。
示す図である。
【図11】第4の実施形態におけるキャリアの濃度分布
を示す図である。
を示す図である。
【図12】第5の実施形態における受光素子の構造を示
す断面図である。
す断面図である。
【図13】空乏領域の表面深さと短波長感度との関係を
示す図である。
示す図である。
【図14】空乏領域の表面深さと暗電流ノイズとの関係
を示す図である。
を示す図である。
【図15】第6の実施形態におけるキャリアの濃度分布
を示す図である。
を示す図である。
【図16】第7の実施形態におけるキャリアの濃度分布
を示す図である。
を示す図である。
【図17】従来の固体撮像装置の上面図である。
【図18】従来の固体撮像装置の断面図である。
【図19】従来の固体撮像装置の製造方法を説明する図
(1/2)である。
(1/2)である。
【図20】従来の固体撮像装置の製造方法を説明する図
(2/2)である。
(2/2)である。
【図21】図18中に示すB−B′断面における不純物
の濃度分布を示す図である。
の濃度分布を示す図である。
【図22】図18中に示すB−B′断面におけるキャリ
アの濃度分布を示す図である。
アの濃度分布を示す図である。
【図23】シリコン基板中における光吸収率を示す図で
ある。
ある。
11 p型シリコン基板 11b 酸化膜 12 n型蓄積層 12a 受光開口部 13 表面p層 14 反射防止膜 15 トランスファゲート拡散 16 埋め込みCCD拡散 17 転送電極 18 層間絶縁膜 19 パッシベーション膜 19a 遮光膜 20 保護膜 31 p型シリコン基板 31a p++層 32 n型蓄積層 33 p型表面層 34 酸化膜 81 p型シリコン基板 81a 素子分離領域 81b 酸化膜 82 n型蓄積層 82a 受光開口部 83 表面p層 84 反射防止膜 85 トランスファゲート拡散 86 埋め込みCCD拡散 87 転送電極 88 層間絶縁膜 89 パッシベーション膜 89a 遮光膜 90 垂直駆動回路
Claims (12)
- 【請求項1】 第1導電型の半導体基体と、 前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、 前記表面層と前記蓄積層との接合深さXjが0.067
〜0.2μmであることを特徴とする固体撮像装置。 - 【請求項2】 第1導電型の半導体基体と、 前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、 前記表面層の不純物濃度が、前記表面層の深さ方向に沿
って単調減少することを特徴とする固体撮像装置。 - 【請求項3】 第1導電型の半導体基体と、 前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、 前記表面層と前記蓄積層との接合深さXjが0.067
〜0.2μmであることを特徴とする受光素子。 - 【請求項4】 第1導電型の半導体基体と、 前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、 前記表面層の不純物濃度が、前記表面層の深さ方向に沿
って単調減少することを特徴とする受光素子。 - 【請求項5】 第1導電型の半導体基体に第2導電型の
不純物を導入し、第2導電型の蓄積層を形成する工程
と、 前記半導体基体の表面に反射防止膜を形成する工程と、 前記反射防止膜の表面に保護膜を形成する工程と、 前記保護膜を介して第1導電型の不純物を注入し、蓄積
層の表面に第1導電型の表面層を形成する工程と、 前記保護膜を除去する工程とを有することを特徴とする
半導体の製造方法。 - 【請求項6】 請求項5に記載の半導体の製造方法にお
いて、 前記表面層を形成する工程では、 不純物の注入に際し、該不純物の投影飛程を前記保護膜
もしくは前記反射防止膜に位置させることを特徴とする
半導体の製造方法。 - 【請求項7】 請求項5または請求項6に記載の半導体
の製造方法において、 前記表面層を形成する工程では、 不純物としてフッ化ボロンをイオン注入することを特徴
とする半導体の製造方法。 - 【請求項8】 請求項5ないし請求項7のいずれか1項
に記載の半導体の製造方法において、 前記蓄積層を形成する工程では、 エネルギーの異なるイオン注入を複数回行って前記蓄積
層を形成することを特徴とする半導体の製造方法。 - 【請求項9】 第1導電型の半導体基体と、 前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、 前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記信号転送手段によって完全空乏化さ
れた状態において、0.2〜0.3μmであることを特
徴とする固体撮像装置。 - 【請求項10】 請求項9に記載の固体撮像装置におい
て、 前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記信号転送手段によって完全空乏化さ
れた状態において、0.22〜0.25μmであること
を特徴とする固体撮像装置。 - 【請求項11】 第1導電型の半導体基体と、 前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第2導電型の蓄積層と、 前記蓄積層の上面に形成される第1導電型の表面層と、 前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、 前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記出力手段によって完全空乏化された
状態において、0.2〜0.3μmであることを特徴と
する受光素子。 - 【請求項12】 請求項11に記載の固体撮像装置にお
いて、 前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記出力手段によって完全空乏化された
状態において、0.22〜0.25μmであることを特
徴とする受光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11009442A JPH11274465A (ja) | 1998-01-20 | 1999-01-18 | 固体撮像装置、受光素子、並びに半導体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP882698 | 1998-01-20 | ||
JP10-8826 | 1998-01-20 | ||
JP11009442A JPH11274465A (ja) | 1998-01-20 | 1999-01-18 | 固体撮像装置、受光素子、並びに半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11274465A true JPH11274465A (ja) | 1999-10-08 |
Family
ID=26343421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11009442A Pending JPH11274465A (ja) | 1998-01-20 | 1999-01-18 | 固体撮像装置、受光素子、並びに半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11274465A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7285438B2 (en) | 2001-10-03 | 2007-10-23 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device |
JP2008103764A (ja) * | 2007-12-27 | 2008-05-01 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
US7605049B2 (en) | 2004-06-17 | 2009-10-20 | Panasonic Corporation | Optical semiconductor device and manufacturing method for same |
JP2013179334A (ja) * | 2007-06-29 | 2013-09-09 | Intellectual Venturesii Llc | 裏面照射イメージセンサを動作させる方法 |
JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
-
1999
- 1999-01-18 JP JP11009442A patent/JPH11274465A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7285438B2 (en) | 2001-10-03 | 2007-10-23 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device |
US7605049B2 (en) | 2004-06-17 | 2009-10-20 | Panasonic Corporation | Optical semiconductor device and manufacturing method for same |
JP2013179334A (ja) * | 2007-06-29 | 2013-09-09 | Intellectual Venturesii Llc | 裏面照射イメージセンサを動作させる方法 |
JP2008103764A (ja) * | 2007-12-27 | 2008-05-01 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
JP2015188049A (ja) * | 2014-03-14 | 2015-10-29 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
US10462400B2 (en) | 2014-03-14 | 2019-10-29 | Canon Kabushiki Kaisha | Solid-state imaging device and imaging system |
US11019291B2 (en) | 2014-03-14 | 2021-05-25 | Canon Kabushiki Kaisha | Solid-state imaging device and imaging system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101594927B1 (ko) | 후면-조명된 cmos 이미지 센서들 | |
US8946818B2 (en) | Dark current reduction in back-illuminated imaging sensors | |
US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
KR20070035066A (ko) | 이미지 센서용 중수소화 구조 및 그 형성 방법 | |
JPH08241977A (ja) | 半導体装置の製造方法 | |
KR20080026526A (ko) | 배면 조사형 촬상 소자, 반도체 기판, 촬상 장치 및 배면조사형 촬상 소자의 제조 방법 | |
JP2011522421A (ja) | 極薄シリコン・オン・インシュレータ基板を使用した背面照射型撮像装置 | |
JPH09331058A (ja) | 固体撮像素子 | |
US5270221A (en) | Method of fabricating high quantum efficiency solid state sensors | |
JPH0629506A (ja) | 半導体エネルギー検出器 | |
JP2651323B2 (ja) | 半導体エネルギー検出器 | |
US11973093B2 (en) | Visible-to-longwave infrared single photon avalanche photodetector on silicon | |
JPH11274465A (ja) | 固体撮像装置、受光素子、並びに半導体の製造方法 | |
US9520441B2 (en) | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a UTSOI wafer | |
EP0144264A1 (fr) | Photo-diode à l'antimoniure d'indium, et procédé de fabrication | |
CN110544667A (zh) | 一种深耗尽的图像传感器像素单元结构及制作方法 | |
JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
US7982277B2 (en) | High-efficiency thinned imager with reduced boron updiffusion | |
JP2003037262A (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
US5362978A (en) | Method for establishing an electrical field at a surface of a semiconductor device | |
US6228674B1 (en) | CMOS sensor and method of manufacture | |
US11837619B2 (en) | Semiconductor arrangement with isolation structure | |
JP3009118B2 (ja) | 固体撮像素子の製造方法 | |
JP2005534186A (ja) | 放射線硬化された可視p−i−n型検出器 | |
JPH06268243A (ja) | 半導体エネルギー検出器の製造方法 |