JPH11274465A

JPH11274465A - 固体撮像装置、受光素子、並びに半導体の製造方法

Info

Publication number: JPH11274465A
Application number: JP11009442A
Authority: JP
Inventors: Tei Narui; 禎成井
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1998-01-20
Filing date: 1999-01-18
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】本発明は、埋め込み型構造のホトダイオード
を有する固体撮像装置，受光素子並びに、これらの製造
方法に関し、短波長光の感度を高めることを目的とす
る。【解決手段】第１導電型の半導体基体（１１）と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第２導電型の蓄積層（１２）と、蓄積層の上面に
形成される第１導電型の表面層（１３）と、信号転送手
段（１５，１６，１７）とを備え、表面層と蓄積層との
接合深さＸｊを０．０６７〜０．２μｍに調製する。こ
のような構造により、短波長感度を格段に向上させるこ
とができる。また、完全空乏化状態において、空乏領域
の表面深さを０．２〜０．３μｍに調製する。このよう
な構造では、短波長感度の向上と、暗電流ノイズの抑制
とをバランス良く達成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、埋め込み型構造の
ホトダイオードを有する固体撮像装置，受光素子並び
に、これらの製造方法に関する。特に、本発明は、短波
長光の感度向上を実現するホトダイオードの構造および
その具体的な製造方法に関する。

【０００２】

【従来の技術】（従来例の構造）図１７は、従来の固体
撮像装置の上面図である。図１８は、従来の固体撮像装
置の断面図である。図１７および図１８において、ｐ型
シリコン基板８１の主面上には、複数のｎ型蓄積層８２
がマトリクス状に形成される。これらのｎ型蓄積層８２
の更に上には、接合深さ０．５μｍ程度からなる表面ｐ
層８３が形成される。このような構造により、ｐ型半導
体の中にｎ型蓄積層８２が埋め込まれた構造となる。

【０００３】この表面ｐ層８３の上面を覆って、酸化シ
リコン膜からなる反射防止膜８４が形成される。一方、
ｎ型蓄積層８２の隣には、信号電荷を垂直転送するため
の埋め込みＣＣＤ拡散８６が形成される。この埋め込み
ＣＣＤ拡散８６と個々のｎ型蓄積層８２との間には、ト
ランスファゲート拡散８５が個別に形成される。さら
に、この埋め込みＣＣＤ拡散８６の上には、絶縁膜を介
して、１画素当たり２枚ずつの転送電極８７が隙間なく
配置される。このような転送電極８７などの上には、層
間絶縁膜８８，遮光膜８９ａおよびパッシベーション膜
８９が層状に形成される。なお、受光部上方の層間絶縁
膜８８およびパッシベーション膜８９は、反射防止膜８
４を残して除去され、受光開口部８２ａを形成する。

【０００４】（従来例の製造方法）図１９および図２０
は、従来の固体撮像装置の製造方法を説明する図であ
る。なお、これらの図では、公知のフォトリソグラフィ
ー処理などの工程を省略して示す。以下、これらの図１
９および図２０に沿って、従来の製造方法を説明する。
まず、不純物濃度２Ｅ１５／ｃｍ³程度のｐ型シリコン
基板８１に対し、公知の選択酸化法を用いて、素子分離
領域８１ａを形成する（図１９（ａ）参照）。

【０００５】次に、素子分離領域８１ａ以外の酸化膜８
１ｂを除去した上に、イオン注入時の表面保護などのた
め、約５００Å程度の酸化膜８１ｂを熱酸化により改め
て形成する。ここで、イオン注入およびアニール処理を
行い、埋め込みＣＣＤ拡散８６およびトランスファゲー
ト拡散８５を形成する（図１９（ｂ）参照）。なお、特
に図示していないが、固体撮像装置内の垂直駆動回路お
よび水平駆動回路なども、このような形成過程に並行し
て形成される。

【０００６】次に、少なくとも電荷転送部分の酸化膜８
１ｂを除去した後、１０００Å程度の酸化膜８１ｂを熱
酸化により改めて形成する。ここで、ポリシリコンを約
５０００Å程度にデポ（堆積）し、ｎ型の不純物である
リンの熱拡散によりポリシリコン中に不純物を導入す
る。その後、このポリシリコンをパターニングし、トラ
ンスファゲート拡散８５を覆わない側の転送電極８７を
形成する。その後、再び同様の工程を経て、トランスフ
ァゲート拡散８５を覆う側の転送電極８７も形成する
（図１９（ｃ）参照）。

【０００７】次に、受光部分の酸化膜８１ｂを除去した
後、５００Å程度の酸化膜８１ｂを熱酸化により改めて
形成する。その後、この受光部分に対し、リンのイオン
注入，アニール処理を施し、酸化膜８１ｂの直下にｎ型
蓄積層８２を形成する（図１９（ｄ）参照）。次に、ｎ
型蓄積層８２に対しボロンをイオン注入する。このと
き、ボロンの投影飛程は、ｎ型蓄積層８２の内側に位置
する。この状態で、アニール処理を施し、接合深さ０．
５μｍ程度の表面ｐ層８３を形成する。（図２０（ｅ）
参照）。

【０００８】さらに平坦化工程を経た後、基板表面に層
間絶縁膜８８を形成する。この層間絶縁膜８８の上に、
スタッパ法を用いて、Ａｌ−Ｓｉを１００００Å程度の
厚さで形成する。このＡｌ−Ｓｉをドライエッチングし
て遮光膜８９ａや配線層（図示せず）などをパターン形
成する。さらにその上に、ＰＳＧ（Phosphor-Silicate
Glass）を常圧ＣＶＤ法により成長させ、パッシベーシ
ョン膜８９を形成する（図２０（ｆ）参照）。次に、ド
ライエッチングもしくはウェットエッチングを施して受
光部の上方の層間絶縁膜８８などを選択的に除去し、受
光開口部８２ａを形成する。このとき、エッチングコン
トロールにより受光部上の酸化膜８１ｂを２１０Å程度
残し、反射防止膜８４を形成する（図２０（ｇ）参
照）。

【０００９】（従来例の特性など）図２１は、図１８中
に示すＢ−Ｂ′断面における不純物の濃度分布を示す図
である。この図２１では、（表面ｐ層８３）〜（ｎ型蓄
積層８２）〜（ｐ型シリコン基板８１）に至るまでの不
純物濃度が示される。図２１に示すように、表面ｐ層８
３の内部では、深さ方向に沿ってアクセプタ濃度が上昇
し、深さ０．２５μｍの位置でピークとなる。このピー
ク点を境に、ボロンの濃度が下降し、ｎ型蓄積層８２側
のドナー濃度と均衡する深さ０．５μｍで極小となる。
その結果、表面ｐ層８３とｎ型蓄積層８２との接合深さ
Ｘｊは、約０．５μｍに設定される。

【００１０】図２２は、図１８中に示すＢ−Ｂ′断面に
おけるキャリアの濃度分布を示す図である。図２２に示
すように、ｎ型蓄積層８２の周辺には、空乏領域が広が
る。このとき、「空乏領域の表面深さ」は、０．３５μ
ｍとなる。なお、本願では、完全空乏化状態においてキ
ャリア濃度（ここではホール濃度）が１Ｅ１０［／ｃｍ
³］以下となる領域を「空乏領域」と定義し、表面層
（ここでは表面ｐ層８３）の表面からこの空乏領域まで
の深さを「空乏領域の表面深さ」と定義する。

【００１１】この空乏領域に到達する光は、空乏領域内
に電子−ホール対を発生させる。このような自由ホール
は、空乏領域内のポテンシャルに沿って移動し、ｐ型シ
リコン基板８１もしくは表面ｐ層８３側へ排出される。
残された自由電子は、空乏領域内のポテンシャルの谷間
に移動して蓄積され、受光量に応じた信号電荷となる。
このような状態で、転送電極８７に正電位を印加する
と、信号電荷を埋め込みＣＣＤ拡散８６側へ全て引き出
して、ｎ型蓄積層８２を再び完全空乏化することができ
る。

【００１２】このようにｎ型蓄積層８２を完全空乏化す
ることにより、信号電荷の残留分が、次回撮像時の信号
電荷に混じることがなくなり、固体撮像装置の残像現象
を確実に解消することが可能となる。一方、図２２に示
すように、表面ｐ層８３を設けたことにより、反射防止
膜８４の直下には、０．４μｍ以上の深さにわたってホ
ールが存在する。そのため、ｎ型蓄積層８２周辺の空乏
領域は、反射防止膜８４まで届かない。その結果、反射
防止膜８４との界面に発生する暗電流ノイズの大部分
は、表面ｐ層８３内での拡散および再結合によって閉じ
込められる。したがって、ｎ型蓄積層８２周辺の空乏領
域に到達する暗電流ノイズは大幅に減少し、信号電荷の
Ｓ／Ｎを一段と高めることが可能となる。

【００１３】

【発明が解決しようとする課題】ところで、入射光の波
長が短くなるにつれ、半導体基板中における光吸収率が
大きくなる。図２３は、このような「シリコン基板中に
おける光吸収率」を示した図である。例えば、波長４０
００Å以下の光の場合、シリコン基板の表面深さ０．４
μｍに到達するまでに、ほとんどの光が吸収されてしま
う。

【００１４】そのため、上記した埋め込み型固体撮像装
置では、短波長光が、ｎ型蓄積層８２周辺の空乏領域ま
でほとんど届かない。そのため、短波長光のより発生す
る信号電荷の大部分は、非空乏領域内における再結合に
より消滅する。以上の理由から、埋め込み型固体撮像装
置においては、短波長光の撮像感度が低いという問題点
があった。

【００１５】そこで、請求項１または請求項２に記載の
発明では、短波長光の感度を高めた固体撮像装置を提供
することを目的とする。請求項３または請求項４に記載
の発明では、請求項１の目的と同様に、短波長光の感度
を高めた受光素子を提供することを目的とする。請求項
５に記載の発明では、請求項１の目的と同様に、短波長
光の感度を高めた半導体の製造方法を提供することを目
的とする。

【００１６】請求項６または請求項７に記載の発明で
は、請求項５の目的と併せて、短波長光の感度を一層高
めることができる半導体の製造方法を提供することを目
的とする。請求項８に記載の発明では、請求項５の目的
と併せて、蓄積層における信号電荷の蓄積容量を自在に
コントロールすることができる半導体の製造方法を提供
することを目的とする。

【００１７】請求項９または請求項１０に記載の発明で
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する固体撮像装置を提供することを目的
とする。請求項１１または請求項１２に記載の発明で
は、短波長光の高感度化と、暗電流ノイズの抑制とをバ
ランス良く実現する受光素子を提供することを目的とす
る。

【００１８】

【課題を解決するための手段】（請求項１）請求項１に
記載の固体撮像装置は、第１導電型の半導体基体と、半
導体基体に複数形成され、光の入射により信号電荷を蓄
積する第２導電型の蓄積層と、蓄積層の上面に形成され
る第１導電型の表面層と、蓄積層に蓄積された信号電荷
を走査し、画像信号として外部へ出力する信号転送手段
とを備え、表面層と蓄積層との接合深さＸｊを０．０６
７〜０．２μｍに設定する。

【００１９】このように接合深さＸｊを０，２μｍ以下
に設定することにより、表面層内の非空乏領域の幅は
０．２μｍ以下に抑えられる。そのため、短波長光の多
くは、表面の非空乏領域を通過し、蓄積層周辺の空乏領
域まで到達する。したがって、短波長光により発生する
信号電荷を、空乏領域内で確実に蓄積することができ
る。また、接合深さＸｊを０．０６７μｍまで薄くして
も、後述する図８および図９に示すように、蓄積層の表
面空乏化を確実に防止することができる。したがって、
このように薄い表面層にあっても、暗電流ノイズの混入
を十分に防ぐことが可能である。以上のような理由か
ら、表面層の接合深さＸｊを０．０６７〜０．２μｍに
設定することにより、暗電流ノイズの混入を確実に抑え
つつ、短波長光の感度を高めることが可能となる。

【００２０】（請求項２）請求項２に記載の固体撮像装
置は、第１導電型の半導体基体と、半導体基体に複数形
成され、光の入射により信号電荷を蓄積する第２導電型
の蓄積層と、蓄積層の上面に形成される第１導電型の表
面層と、蓄積層に蓄積された信号電荷を走査し、画像信
号として外部へ出力する信号転送手段とを備え、表面層
の不純物濃度が表面層の深さ方向に沿って単調減少す
る。

【００２１】従来の固体撮像装置では、図２１に示した
ように、表面層の層内に不純物濃度のピーク点が位置し
ていた。そのため、表面層と蓄積層との接合深さＸｊ
は、このピーク点よりもさらに深くなる。そのため、表
面層内の非空乏領域の薄膜化は非常に困難であった。し
かしながら、請求項２に記載の発明では、表面層の層内
に不純物濃度のピーク点を作らない。そのため、表面層
と蓄積層との接合深さＸｊが、ピーク点よりも深い位置
に制限されることがなく、表面層内の非空乏領域の薄膜
化を確実かつ容易に達成することが可能となる。このよ
うにして、表面層内の非空乏領域が薄くできるので、短
波長光の多くは、蓄積層周辺の空乏領域まで到達する。
したがって、短波長光を空乏領域内で確実に捉えること
が可能となり、短波長光の感度を一段と高めることが可
能となる。

【００２２】（請求項３）請求項３に記載の受光素子
は、第１導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第２
導電型の蓄積層と、蓄積層の上面に形成される第１導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
と蓄積層との接合深さＸｊを０．０６７〜０．２μｍに
設定する。このような構成の受光素子は、請求項１の発
明と同様の理由から、暗電流ノイズを確実に抑えつつ、
短波長光の感度を一段と高めることが可能となる。

【００２３】（請求項４）請求項４に記載の受光素子
は、第１導電型の半導体基体と、半導体基体に形成さ
れ、光の入射により光電流もしくは電位差を生じる第２
導電型の蓄積層と、蓄積層の上面に形成される第１導電
型の表面層と、蓄積層の接合部付近で生じる光電流もし
くは電位差を外部へ出力する出力手段とを備え、表面層
の不純物濃度が、表面層の深さ方向に沿って単調減少す
る。このような構成の受光素子は、請求項２の発明と同
様の理由から、蓄積層の薄膜化を確実かつ容易に達成し
て、短波長光の感度を一段と高めることが可能となる。

【００２４】（請求項５）請求項５に記載の製造方法
は、第１導電型の半導体基体に第２導電型の不純物を導
入し、第２導電型の蓄積層を形成する工程と、半導体基
体の表面に反射防止膜を形成する工程と、反射防止膜の
表面に保護膜を形成する工程と、保護膜を介して第１導
電型の不純物を注入し、蓄積層の表面に第１導電型の表
面層を形成する工程と、保護膜を除去する工程とを有す
ることを特徴とする。このように、請求項５に記載の製
造方法では、保護膜および反射防止膜を介して不純物を
注入する。したがって、保護膜により不純物の注入量を
確実に軽減して、薄い表面層を確実かつ容易に形成する
ことが可能となる。

【００２５】（請求項６）請求項６に記載の製造方法
は、請求項５に記載の半導体の製造方法において、表面
層を形成する工程で、不純物の注入に際し、該不純物の
投影飛程を保護膜もしくは反射防止膜に位置させる。こ
のように不純物の投影飛程を保護膜もしくは反射防止膜
に位置させることにより表面層の層内に不純物濃度のピ
ーク点はできない。したがって、表面層と蓄積層との接
合深さＸｊが、ピーク点よりも深い位置に制限されるこ
とがなく、薄い表面層を確実かつ容易に形成することが
可能となる。

【００２６】（請求項７）請求項７に記載の製造方法
は、請求項５または請求項６に記載の半導体の製造方法
において、表面層を形成する工程で、不純物としてフッ
化ボロンをイオン注入する。このフッ化ボロンは、一般
的な不純物であるボロンに比べて質量が重い。そのた
め、蓄積層の表面近傍にフッ化ボロンを集中させること
ができる。また、アニール処理などを経たとしても、ボ
ロンなどに比べ質量が重いため、さほど拡散しない。こ
のような理由から、フッ化ボロンを注入することによ
り、より薄い表面層を確実かつ容易に形成することが可
能となる。

【００２７】（請求項８）請求項８に記載の製造方法
は、請求項５ないし請求項７のいずれか１項に記載の半
導体の製造方法において、蓄積層を形成する工程では、
エネルギーの異なるイオン注入を複数回行って蓄積層を
形成することを特徴とする。例えば、高エネルギーによ
るイオン注入により、蓄積層の深さを調整することが可
能となる。一方、低エネルギーによるイオン注入によ
り、蓄積層の表面側の不純物濃度を調整することが可能
となる。

【００２８】このようにエネルギーの異なるイオン注入
を複数回行うことにより、「蓄積層の深さ」，「蓄積層
表面の不純物濃度」などを個別に調整することが可能と
なる。したがって、蓄積層の深さ調整により所望の蓄積
容量を得つつ、その一方で、蓄積層表面の不純物濃度調
整により蓄積層と表面層との接合深さＸｊを調整するこ
とが可能となる。

【００２９】（請求項９）請求項９に記載の固体撮像装
置は、第１導電型の半導体基体と、前記半導体基体に複
数形成され、光の入射により信号電荷を蓄積する第２導
電型の蓄積層と、前記蓄積層の上面に形成される第１導
電型の表面層と、前記蓄積層に蓄積された信号電荷を走
査し、画像信号として外部へ出力する信号転送手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記信号転送手段によって完全空
乏化された状態において、０．２〜０．３μｍであるこ
とを特徴とする。

【００３０】本願の発明者は、空乏領域の表面深さが異
なるサンプルを複数作成し、これらのサンプルに対して
波長１９３ｎｍの紫外線を照射した状態で、蓄積電荷数
を測定した。図１３は、このような測定実験から得た、
完全空乏化状態における空乏領域の表面深さと、紫外線
受光時の蓄積電荷数との関係を示す図である。この実験
結果においても、上述した内容から予想される通り、空
乏領域の表面深さが浅くなるにつれて、蓄積電荷数は増
加し、紫外線の受光感度が向上する。

【００３１】しかしながら、本願の発明者は、この実験
結果から、空乏領域の表面深さが０．３μｍ以下になる
と、蓄積電荷数の増加傾向が徐々に鈍ることを発見し
た。さらに、空乏領域の表面深さを０．２μｍ程度にす
ると、蓄積電荷数の増加傾向は顕著に鈍り、０．２μｍ
未満では、蓄積電荷数がほぼ飽和する傾向であることを
発見した。したがって、空乏領域の表面深さが０．２μ
ｍ未満では、短波長光のさらなる感度向上は期待できな
い。

【００３２】そこで、請求項９に記載する発明のよう
に、空乏領域の表面深さを０．２〜０．３μｍの数値範
囲内に設定することにより、短波長光の受光感度を十分
に高めることが可能となる。一方、本願の発明者は、空
乏領域の表面深さが異なる複数サンプルについて、暗電
流の測定を行った。図１４は、このような測定実験から
得られた、完全空乏化状態における空乏領域の表面深さ
と、暗電流との関係を示す図である。

【００３３】本願の発明者は、この実験結果から、空乏
領域の表面深さが０．２μｍ未満では、暗電流ノイズが
指数関数的に増加することを発見した。したがって、空
乏領域の表面深さを０．２〜０．３μｍの数値範囲に設
定することにより、暗電流ノイズを５Ｅ−１０［Ａ／ｃ
ｍ²］以下に確実に抑制することが可能となる。

【００３４】これらの理由から、空乏領域の表面深さを
０．２〜０．３μｍの数値範囲内に設定することによ
り、短波長光の受光感度向上と、暗電流ノイズの抑制と
をバランスよく実現することが可能となる。なお、上述
した数値範囲の上限０．３μｍは、主として、従来品
（０．３５μｍ程度）を発明の技術的範囲から明確に除
くために設けた値である。

【００３５】（請求項１０）請求項１０に記載の固体撮
像装置は、請求項９に記載の固体撮像装置において、前
記表面層と前記蓄積層との接合箇所に生じる空乏領域の
表面深さは、前記信号転送手段によって完全空乏化され
た状態において、０．２２〜０．２５μｍであることを
特徴とする。

【００３６】本願の発明者は、図１４の実験結果から、
空乏領域の表面深さを０．２２〜０．２５μｍに限定し
た場合に、暗電流ノイズを１Ｅ−１０［Ａ／ｃｍ²］以
下という顕著に低い値にできることを発見した。そこ
で、空乏領域の表面深さを０．２２〜０．２５μｍの数
値範囲内に設定することにより、暗電流ノイズをさらに
一段と抑制することが可能となる。

【００３７】（請求項１１）請求項１１に記載の受光素
子は、第１導電型の半導体基体と、前記半導体基体に形
成され、光の入射により光電流もしくは電位差を生じる
第２導電型の蓄積層と、前記蓄積層の上面に形成される
第１導電型の表面層と、前記蓄積層の接合部付近で生じ
る光電流もしくは電位差を外部へ出力する出力手段とを
備え、前記表面層と前記蓄積層との接合箇所に生じる空
乏領域の表面深さは、前記出力手段によって完全空乏化
された状態において、０．２〜０．３μｍであることを
特徴とする。

【００３８】（請求項１２）請求項１２に記載の受光素
子は、請求項１１に記載の固体撮像装置において、前記
表面層と前記蓄積層との接合箇所に生じる空乏領域の表
面深さは、前記出力手段によって完全空乏化された状態
において、０．２２〜０．２５μｍであることを特徴と
する。

【００３９】

【発明の実施の形態】以下、図面に基づいて本発明にお
ける実施の形態を説明する。

【００４０】（第１の実施形態の構成）第１の実施形態
は、請求項１，５に記載の発明に対応する実施形態であ
る。図１は、本実施形態における固体撮像装置の構造を
示す断面図である。図１において、ｐ型シリコン基板１
１の主面上には、複数のｎ型蓄積層１２が形成される。
これらのｎ型蓄積層１２の更に上には、接合深さ０．２
μｍからなる表面ｐ層１３が形成される。

【００４１】この表面ｐ層１３の上面を覆って、酸化シ
リコン膜からなる反射防止膜１４が形成される。一方、
ｎ型蓄積層１２の隣には、信号電荷を垂直転送するため
の埋め込みＣＣＤ拡散１６が形成される。この埋め込み
ＣＣＤ拡散１６と個々のｎ型蓄積層１２との間には、ト
ランスファゲート拡散１５が個別に形成される。さら
に、この埋め込みＣＣＤ拡散１６の上には、絶縁膜を介
して、１画素当たり複数枚ずつの転送電極１７が隙間な
く配置される。

【００４２】このような転送電極１７などの上には、層
間絶縁膜１８，遮光膜１９ａおよびパッシベーション膜
１９が層状に形成される。なお、ｎ型蓄積層１２の上方
では、層間絶縁膜１８およびパッシベーション膜１９が
除去され、受光開口部１２ａを形成する。なお、請求項
１に記載の発明と第１の実施形態との対応関係について
は、半導体基体はｐ型半導体基板１１に対応し、蓄積層
はｎ型蓄積層１２に対応し、表面層は表面ｐ層１３に対
応し、信号転送手段は埋め込みＣＣＤ拡散１６および転
送電極１７などに対応する。

【００４３】（第１の実施形態の製造方法）図２および
図３は、固体撮像装置の製造方法を説明するための図で
ある。なお、これらの図では、説明を簡単にするため、
公知のフォトリソグラフィー処理などの工程を省略して
示す。以下、図２および図３に沿って、第１の実施形態
における製造方法を説明する。

【００４４】まず、不純物濃度２Ｅ１５／ｃｍ³程度の
ｐ型シリコン基板１１に対し、公知の選択酸化法を用い
て、素子分離領域１１ａを形成する（図２（ａ）参
照）。次に、素子分離領域１１ａ以外の酸化膜１１ｂを
除去した上に、イオン注入時の表面保護などのため、約
５００Å程度の酸化膜１１ｂを熱酸化により改めて形成
する。ここで、イオン注入およびアニール処理を行い、
埋め込みＣＣＤ拡散１６およびトランスファゲート拡散
１５を形成する（図２（ｂ）参照）。

【００４５】なお、特に図示していないが、固体撮像装
置内の垂直駆動回路および水平駆動回路なども、このよ
うな形成過程に並行して形成される。次に、少なくとも
電荷転送部分の酸化膜１１ｂを除去した後、１０００Å
程度の酸化膜１１ｂを熱酸化により改めて形成する。こ
こで、ポリシリコンを約５０００Å程度にデポ（堆積）
し、ｎ型の不純物であるリンの熱拡散によりポリシリコ
ン中に不純物を導入する。その後、このポリシリコンを
パターニングし、トランスファゲート拡散１５を覆わな
い側の転送電極１７を形成する。その後、再び同様の工
程を経て、トランスファゲート拡散１５を覆う側の転送
電極１７も形成する（図２（ｃ）参照）。

【００４６】次に、受光部分の酸化膜１１ｂを除去した
後、２１０〜３００Å程度の酸化膜１１ｂを熱酸化によ
り改めて形成する。その後、この受光部分に対し、リン
のイオン注入，アニール処理を施し、酸化膜１１ｂの直
下にｎ型蓄積層１２を形成する。このときのリンの注入
条件は、加速電圧１００ＫｅＶ，ドーズ量２Ｅ１２／ｃ
ｍ²である。

【００４７】さらに、この酸化膜１１ｂの上に、ＬＰＣ
ＶＤ法を用いて、約８００Åの窒化シリコンを成長させ
る。この窒化シリコンをパターンニングすることによ
り、保護膜２０を形成する（図２（ｄ）参照）。次に、
保護膜２０を介してｎ型蓄積層１２へボロンをイオン注
入する。なお、このときのボロンの注入条件は、加速電
圧３０ＫｅＶ，ドーズ量２．５Ｅ１３／ｃｍ²である。
その後、アニール処理を経て、表面ｐ層１３を形成する
（図３（ｅ）参照）。

【００４８】さらに、平坦化処理、および層間絶縁膜１
８を形成した後、スパッタ法を用いてＡｌ−Ｓｉを１０
０００Åの厚さで成長させる。このＡｌ−Ｓｉをドライ
エッチングして、配線層および遮光膜１９ａをパターン
形成する。なお、可視光を受光しない用途の固体撮像装
置においては、遮光膜１９ａを省いてもよい。さらにそ
の上に、ＰＳＧ（Phosphor-Silicate Glass）を常圧Ｃ
ＶＤ法により成長させ、パッシベーション膜１９を形成
する（図３（ｆ）参照）。

【００４９】次に、ドライエッチングもしくはウェット
エッチングを施して受光部の上方の層間絶縁膜１８など
を選択的に除去し、受光開口部１２ａを形成する。この
とき、保護膜２０は、エッチングストッパとして働く
（図３（ｇ）参照）。さらに、この保護膜２０を、ドラ
イエッチングもしくはウェットエッチングにより除去す
ることにより、受光部上の酸化膜１１ｂを２１０Å残し
て、反射防止膜１４を形成する（図３（ｈ）参照）。ち
なみに、従来の製造工程（図２０）では、層間絶縁膜８
８を除去するに際して、反射防止膜８４の膜厚をコント
ロールする必要があった。そのため、次のような不具合
（Ａ）〜（Ｃ）を生じていた。

【００５０】（Ａ）厚い層間絶縁膜８８の除去には、強
度のエッチング処理が必要となる。このような強度のエ
ッチング処理を行いつつ、反射防止膜８４の膜厚を同時
にコントロールすることは難しく、反射防止膜８４の膜
厚は不均一かつ不正確になりやすいという不具合があっ
た。

【００５１】（Ｂ）特に、ドライエッチングにより層間
絶縁膜８８などを除去した場合には、反射防止膜８４の
みならず、受光部分にまで大きなダメージを与えてしま
うという不具合があった。

【００５２】（Ｃ）一方、これらの不具合を避けるため
に、エッチング処理を弱めた場合には、厚い層間絶縁膜
８８の除去に多大な時間を要してしまうという不具合が
あった。しかしながら、第１の実施形態では、上記した
反射防止膜１４の膜厚制御に当たり、層間絶縁膜１８の
形成に先だって保護膜２０を形成する工程と、保護膜２
０をエッチングストッパにして層間絶縁膜１８をエッチ
ング除去する工程と、保護膜２０をエッチング除去しつ
つ、反射防止膜１４の膜厚制御を行う工程とを有する。

【００５３】このように、保護膜２０をエッチングスト
ッパにして層間絶縁膜１８を除去するので、強いエッチ
ング処理を施すにもかかわらず、反射防止膜１４や受光
部分を十分に保護することが可能となる。また、薄い保
護膜２０の除去に際しては、弱いエッチング処理を施せ
ば十分である。そのため、弱いエッチング処理を施しつ
つ、反射防止膜１４の膜厚を正確かつ均一にコントロー
ルすることが可能となる。その結果、短波長域の反射防
止用に適した、薄い反射防止膜１４を確実かつ容易に形
成することが可能となる。

【００５４】その上、保護膜２０は窒化シリコンからな
るため、リン酸などのウェットエッチングを使用して除
去することが可能である。そのため、反射防止膜１４の
ダメージを格段に小さく抑えることができる。また仮
に、保護膜２０の除去にドライエッチングを使用したと
しても、弱いエッチング処理で足りるため、反射防止膜
１４へのダメージを小さく抑えることができる。また、
このように小さなダメージは、アニール処理などにより
容易に修復することもできる。

【００５５】なお、このような製造方法は、反射防止膜
１４の形成のみならず、エッチング処理によって残存膜
を形成する際に広く応用することができる。すなわち、
エッチング処理による残存膜の形成に当たって、エッチ
ング除去部分の形成に先だち保護膜を形成する工程と、
前記保護膜をエッチングストッパにして前記エッチング
除去部分をエッチング除去する工程と、前記保護膜をエ
ッチング除去しつつ、残存膜を形成する工程とを少なく
とも有すればよい。このとき、保護膜の材料は、上述し
たような窒化シリコンに限定されるものではない。一般
的には、エッチング除去部分の除去に際してエッチング
ストッパとして機能する材料であればよい。例えば、こ
のような保護膜としては、ポリシリコン膜などを使用す
ることができる。

【００５６】（第１の実施形態の効果など）図４は、第
１の実施形態における不純物の濃度分布を示す図であ
る。この図４では、（表面ｐ層１３）〜（ｎ型蓄積層１
２）〜（ｐ型シリコン基板１１）に至るまでの不純物濃
度が示される。図４に示すように、表面ｐ層１３の内部
では、深さ方向に沿ってボロン濃度が濃度が下降し、ｎ
型蓄積層１２側の不純物濃度と均衡する深さ０．２μｍ
で極小となる。その結果、表面ｐ層１３とｎ型蓄積層１
２との接合深さＸｊは、０．２μｍに設定される。

【００５７】図５は、第１の実施形態におけるキャリア
の濃度分布を示す図である。図５に示すように、表面ｐ
層１３を設けたことにより、反射防止膜１４の直下０．
１５μｍ程度の深さにわたってホールが存在する。その
ため、ｎ型蓄積層１２の表面空乏化を確実に防止するこ
とができる。したがって、反射防止膜１４の界面部で発
生する暗電流ノイズの大部分を、表面ｐ層１３内での拡
散および再結合により閉じ込められることができる。そ
のため、固体撮像装置の暗電流ノイズを確実に低減する
ことが可能となる。

【００５８】また、このように生成される表面ｐ層１３
内の非空乏領域は、０．１５μｍ程度と薄いため、短波
長光の多くは、ｎ型蓄積層１２周辺の空乏領域まで到達
する。例えば、波長４０００Åの短波長光の場合、表面
ｐ層１３の非空乏領域の厚さが０．１５μｍなので、図
２３に示すように、光吸収率を７０％程度に抑えること
ができる。したがって、第１の実施形態における固体撮
像装置では、短波長光により発生する信号電荷を一段と
効率よく蓄積することが可能となり、短波長光の感度を
一段と高めることができる。次に、別の実施形態につい
て説明する。

【００５９】（第２の実施形態）第２の実施形態は、請
求項１，５，７に記載の発明に対応する固体撮像装置の
実施形態である。なお、第２の実施形態の構造は、表面
ｐ層１３の膜厚を除いて、第１の実施形態の構造（図
１）と同じであるため、ここでの説明を省略する。以
下、図２および図３を流用して、第２の実施形態におけ
る製造方法の特徴点を説明する。

【００６０】まず、図２（ｄ）に示す工程において、ｎ
型蓄積層１２を形成した後、酸化膜１１ｂの上に、ＬＰ
ＣＶＤ法を用いて、約３００Åの窒化シリコンを成長さ
せる。この窒化シリコンをパターンニングすることによ
り、保護膜２０を形成する。次に、図３（ｅ）に示す工
程において、保護膜２０を介してｎ型蓄積層１２へフッ
化ボロンをイオン注入する。なお、このときのフッ化ボ
ロンの注入条件は、加速電圧１５０ＫｅＶ，ドーズ量７
Ｅ１２／ｃｍ²である。その後、アニール処理を経て、
表面ｐ層１３を形成する。

【００６１】なお、その他の工程については、第１の実
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第２の実施形態では、表面
ｐ層１３の形成に際して、質量の重いフッ化ボロンを注
入する。そのため、フッ化ボロンの濃度分布は表面付近
に集中し、表面ｐ層１３とｎ型蓄積層１２との接合深さ
を確実かつ容易に薄くすることができる。

【００６２】図６は、第２の実施形態における不純物の
濃度分布を示す図である。図６に示すように、表面ｐ層
１３とｎ型蓄積層１２との接合深さＸｊは、約０．１μ
ｍに設定される。図７は、第２の実施形態におけるキャ
リアの濃度分布を示す図である。図７に示すように、表
面ｐ層１３を設けたことにより、反射防止膜１４の直下
０．１μｍの深さにわたってホールが存在する。そのた
め、ｎ型蓄積層１２の表面空乏化を確実に防止し、暗電
流ノイズの混入を抑制することができる。

【００６３】一方、表面ｐ層１３の非空乏領域は０．１
μｍまで薄くなる。そのため、例えば、波長４０００Å
の短波長光の場合、図２３に示すように、光吸収率を６
０％程度に抑えることができる。したがって、短波長光
の感度を一段と向上させることができる。次に、別の実
施形態について説明する。

【００６４】（第３の実施形態）第３の実施形態は、請
求項１，２，５，６，７に記載の発明に対応する固体撮
像装置の実施形態である。なお、第３の実施形態の構造
は、表面ｐ層１３の膜厚を除いて、第１の実施形態の構
造（図１）と同じであるため、ここでの説明を省略す
る。

【００６５】以下、図２および図３を流用して、第３の
実施形態における製造方法の特徴点を説明する。まず、
図２（ｄ）に示す工程において、ｎ型蓄積層１２を形成
した後、酸化膜１１ｂの上に、ＬＰＣＶＤ法を用いて、
約３００Åの窒化シリコンを成長させる。この窒化シリ
コンをパターンニングすることにより、保護膜２０を形
成する。

【００６６】次に、図３（ｅ）に示す工程において、保
護膜２０を介してｎ型蓄積層１２へフッ化ボロンをイオ
ン注入する。なお、このときのフッ化ボロンの注入条件
は、加速電圧５０ＫｅＶ，ドーズ量２Ｅ１４／ｃｍ²で
ある。このように低い加速電圧により、フッ化ボロンの
投影飛程は保護膜２０内もしくは反射防止膜１４内にと
どまる。その後、アニール処理を経て、表面ｐ層１３を
形成する。

【００６７】なお、その他の工程については、第１の実
施形態に示した工程と同一のため、ここでの説明を省略
する。以上説明したように、第３の実施形態では、表面
ｐ層１３の形成に際して、質量の重いフッ化ボロンを低
い加速電圧で注入する。その結果、フッ化ボロンの投影
飛程は表面ｐ層１３の位置まで到達しない。

【００６８】このような投影飛程の設定では、表面ｐ層
１３中に不純物分布のテール部分が位置する。したがっ
て、表面ｐ層１３中に不純物濃度のピーク点が存在せ
ず、表面ｐ層１３を一段と薄くすることができる。な
お、反射防止膜１４にはフッ化イオンが注入されるた
め、フッ素による暗電流ノイズの発生が心配される。し
かしながら、暗電流ノイズの発生量は、ボロンを注入し
た場合と同程度であることが実験により確認されてい
る。

【００６９】図８は、第３の実施形態における不純物の
濃度分布を示す図である。図８に示すように、表面ｐ層
１３の内部では、深さ方向に沿ってアクセプタ濃度が単
調減少し、ｎ型蓄積層１２側のドナー濃度と均衡する深
さ０．０６７μｍで極小となる。その結果、表面ｐ層１
３とｎ型蓄積層１２との接合深さＸｊは、０．０６７μ
ｍに設定される。

【００７０】図９は、第３の実施形態におけるキャリア
の濃度分布を示す図である。図９に示すように、表面ｐ
層１３を設けたことにより、反射防止膜１４の直下０．
０６７μｍ程度の深さにわたってホールが存在する。そ
のため、ｎ型蓄積層１２の表面空乏化を確実に防止し
て、暗電流ノイズの混入を抑制することができる。ま
た、表面ｐ層１３の非空乏領域が０．０６７μｍまで薄
くなる。したがって、図２３に示すように、波長４００
０Åの短波長光の場合、光吸収率を４０％程度まで抑え
ることができる。次に、別の実施形態について説明す
る。

【００７１】（第４の実施形態）第４の実施形態は、請
求項１，５，７，８に記載の発明に対応する固体撮像装
置の実施形態である。なお、第４の実施形態の構造は、
表面ｐ層１３の膜厚を除いて、第１の実施形態の構造
（図１）と同じであるため、ここでの説明を省略する。

【００７２】以下、図２および図３を流用して、第４の
実施形態における製造方法の特徴点を説明する。まず、
図２（ｄ）に示す工程において、受光部分の酸化膜１１
ｂを除去した後、３００Å程度の酸化膜１１ｂを熱酸化
により改めて形成する。その後、この受光部分に対し、
加速電圧を変えてリンのイオン注入を２回行った後，ア
ニール処理を施し、酸化膜１１ｂの直下にｎ型蓄積層１
２を形成する。このときのリンの注入条件は、次の通り
である。

【００７３】低加速側：加速電圧５０ＫｅＶドーズ量１Ｅ１２／ｃｍ² 高加速側：加速電圧３００ＫｅＶドーズ量１Ｅ１２／ｃｍ² なお、その他の工程については、第２の実施形態の製造
工程と同一のため、ここでの説明を省略する。図１０
は、第４の実施形態における不純物の濃度分布を示す図
である。

【００７４】図１１は、第４の実施形態におけるキャリ
アの濃度分布を示す図である。第４の実施形態では、半
分のドーズ量で低加速側のイオン注入を実施することに
より、基板表面付近のドナー濃度が、第２の実施形態
（図６）に比べて低くなる。したがって、表面ｐ層１３
への空乏層の伸びを抑え、ｎ型蓄積層１２の表面空乏化
を一層確実に防止することができる。一方、残り半分の
ドーズ量で高加速側のイオン注入を実施することによ
り、ｎ型蓄積層１２の深さが、第２の実施形態（図６）
よりも深くなる。したがって、ｎ型蓄積層１２における
信号電荷の蓄積容量をさらに高めることができる。次
に、別の実施形態について説明する。

【００７５】（第５の実施形態）第５の実施形態は、請
求項３〜７，１１，１２に記載の発明に対応した受光素
子の実施形態である。図１２は、第５の実施形態の構造
を示す断面図である。図１２において、ｐ型シリコン基
板３１の主面上には、ｎ型蓄積層３２が形成される。こ
のｎ型蓄積層３２の更に上には、接合深さＸｊを０．０
６７〜０．２μｍ、または完全空乏化状態において空乏
領域の表面深さを０．２〜０．３μｍ（更に好ましくは
０．２２〜０．２５μｍ）に調製したｐ型表面層３３が
形成される。

【００７６】このｐ型表面層３３とｐ型シリコン基板３
１とに接するように、ｐ＋＋層３１ａが設けられる。こ
のｐ＋＋層３１ａを介して、ｐ型表面層３３とｐ型シリ
コン基板３１とが同電位に保たれる。そのため、電気的
には、ｎ型蓄積層３２がｐ型基板の中に埋め込まれた構
造となる。ｐ型表面層３３の上面を覆って、酸化シリコ
ン膜などからなる酸化膜３４が形成される。

【００７７】また、ｐ型シリコン基板３１にはアノード
電極３５が接続される。一方、ｎ型蓄積層３２にはカソ
ード電極３６が接続される。これらのアノード電極３５
およびカソード電極３６の間には、逆バイアス電圧源３
７を介して逆バイアス電圧が印加される。なお、請求項
３，４に記載の発明と第５の実施形態との対応関係につ
いては、半導体基体はｐ型シリコン基板３１に対応し、
蓄積層はｎ型蓄積層３２に対応し、表面層はｐ型表面層
３３に対応し、出力手段はアノード電極３５およびカソ
ード電極３６に対応する。

【００７８】ここで、上記のｐ型表面層３３は、下記の
工程を経て形成される。まず、ｎ型蓄積層３２を形成し
た後、酸化膜３４の上に保護膜を一旦形成する。次に、
この保護膜もしくは酸化膜３４に投影飛程が位置するよ
うな加速電圧で、フッ化ボロンをイオン注入する。次
に、アニール処理を施した後に、保護膜を除去してｐ型
表面層３３が完成する。

【００７９】ここで、ｐ型表面層３３とｎ型蓄積層３２
との接合深さＸｊを０．０６７〜０．２μｍに調製した
場合、短波長域の感度を確実に高めることが可能とな
る。また、完全空乏化状態において、空乏領域の表面深
さを０，２〜０．３μｍ（更に好ましくは０．２２〜
０．２５μｍ）に調製した場合、短波長域の感度を高め
つつ、暗電流ノイズを低減することが可能となる。した
がって、このような構成の受光素子は、短波長化がます
ます要求される光通信，光記録および光磁気記録などの
分野において、特に好適な受光素子となる。次に、別の
実施形態について説明する。

【００８０】（第６の実施形態）第６の実施形態は、請
求項５，７，９に記載の発明に対応する固体撮像装置の
実施形態である。なお、第６の実施形態の構造は、表面
ｐ層１３の膜厚を除いて、第１の実施形態の構造（図
１）と同じであるため、ここでの説明を省略する。以
下、図２および図３を流用して、第６の実施形態におけ
る製造方法の特徴点を説明する。

【００８１】まず、図２（ｄ）に示す工程において、受
光部分の酸化膜１１ｂを除去した後、５００Å程度の酸
化膜１１ｂを熱酸化により改めて形成する。その後、こ
の受光部分に対し、リンのイオン注入，アニール処理を
施し、酸化膜１１ｂの直下にｎ型蓄積層１２を形成す
る。このときのリンの注入条件は、加速電圧１８０Ｋｅ
Ｖ，ドーズ量２．６Ｅ１２／ｃｍ²である。また、アニ
ール条件は１０００゜Ｃ，１０分である。

【００８２】さらに、受光部表面の酸化膜１１ｂを剥離
した後、熱酸化により酸化膜を約３００Å形成する。こ
の酸化膜の上に、ＬＰＣＶＤ法を用いて、約３００Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜２０を形成す
る。次に、図３（ｅ）に示す工程において、保護膜２０
を介してｎ型蓄積層１２へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧１２０ＫｅＶ，ドーズ量１．３Ｅ１３／ｃｍ²であ
る。その後、アニール処理を経て、表面ｐ層１３を形成
する。

【００８３】なお、その他の工程については、第１の実
施形態に示した工程と同一のため、ここでの説明を省略
する。図１５は、第６の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図１５に示す
ように、空乏領域の表面深さは０．２μｍとなる。その
ため、上述した図１３および図１４の実験データより、
第６の実施形態では、紫外線受光時の蓄積電荷数・・６Ｅ１５／ｃｍ²以上暗電流・・４Ｅ−１０［Ａ／ｃｍ²］以下という良好な特性が実現する。このような特性により、
第６の実施形態では、短波長光の受光感度向上と、暗電
流ノイズの抑制とをバランスよく実現することができ
る。

【００８４】（第７の実施形態）第７の実施形態は、請
求項５，７，９，１０に記載の発明に対応する固体撮像
装置の実施形態である。なお、第７の実施形態の構造
は、表面ｐ層１３の膜厚を除いて、第１の実施形態の構
造（図１）と同じであるため、ここでの説明を省略す
る。

【００８５】以下、図２および図３を流用して、第７の
実施形態における製造方法の特徴点を説明する。まず、
図２（ｄ）に示す工程において、受光部分の酸化膜１１
ｂを除去した後、５００Å程度の酸化膜１１ｂを熱酸化
により改めて形成する。その後、この受光部分に対し、
リンのイオン注入，アニール処理を施し、酸化膜１１ｂ
の直下にｎ型蓄積層１２を形成する。このときのリンの
注入条件は、加速電圧１８０ＫｅＶ，ドーズ量３．４Ｅ
１２／ｃｍ²である。また、アニール条件は１０００゜
Ｃ，１０分である。

【００８６】さらに、受光部表面の酸化膜１１ｂを剥離
した後、熱酸化により酸化膜を約３００Å形成する。こ
の酸化膜の上に、ＬＰＣＶＤ法を用いて、約３００Åの
窒化シリコンを成長させる。この窒化シリコンをドライ
エッチングでパターンニングして、保護膜２０を形成す
る。次に、図３（ｅ）に示す工程において、保護膜２０
を介してｎ型蓄積層１２へフッ化ボロンをイオン注入す
る。なお、このときのフッ化ボロンの注入条件は、加速
電圧１２０ＫｅＶ，ドーズ量３．０Ｅ１３／ｃｍ²であ
る。その後、９００゜Ｃ，１０分のアニール処理を経
て、表面ｐ層１３を形成する。

【００８７】なお、その他の工程については、第１の実
施形態に示した工程と同一のため、ここでの説明を省略
する。図１６は、第７の実施形態における、完全空乏化
状態のキャリア濃度分布を示す図である。図１６に示す
ように、空乏領域の表面深さは０．２３μｍに設定され
る。そのため、上述した図１３および図１４の実験デー
タより、第７の実施形態では、紫外線受光時の蓄積電荷数・・６Ｅ１５／ｃｍ²以上暗電流・・１Ｅ−１０［Ａ／ｃｍ²］以下という良好な特性が実現する。このように、第７の実施
形態では、暗電流ノイズを、第６の実施形態よりも更に
低減することが可能となる。

【００８８】（実施形態の補足事項など）なお、上述し
た第１〜第７の実施形態では、第１導電型をｐ型とし、
第２導電型をｎ型とした場合について説明したが、これ
に限定されるものではない。例えば、第１導電型をｎ型
とし、第２導電型をｐ型としても勿論よい。さらに、上
述した第１〜第７の実施形態では、表面層のアニール処
理について特に説明していないが、例えば、レーザーア
ニールなどの短時間アニール処理を施すことが好まし
い。このような短時間アニール処理により、不純物の広
がりを抑え、表面層を一段と薄膜化することが可能とな
る。

【００８９】また、上述した第１，２，３，４，６，７
の実施形態では、反射防止膜１４にシリコン酸化膜を使
用しているが、これに限定されるものではない。例え
ば、反射防止膜１４としてシリコン窒化膜などを使用し
てもよい。さらに、上述した第１，２，３，４，６，７
の実施形態では、保護膜２０にシリコン窒化膜を使用し
ているが、これに限定されるものではない。例えば、保
護膜２０としてポリシリコンなどを使用してもよい。

【００９０】なお、上述した、第１，２，３，４，６，
７の実施形態では、信号転送手段として、ＣＣＤ転送方
式を使用したが、本発明は転送方式により限定されるも
のではない。例えば、ＭＯＳ転送方式などを使用しても
よい。また、上述した、第１および第２の実施形態で
は、ｎ型蓄積層１２が二次元マトリクス状に配列された
場合について説明したが、この構成に限定されるもので
はない。例えば、複数の蓄積層を一次元マトリクス状に
配列することによってリニアセンサを構成してもよい。

【００９１】

【発明の効果】（請求項１，３）以上説明したように、
請求項１または請求項３に記載の発明では、表面層と蓄
積層との接合深さＸｊを０．０６７〜０．２μｍに設定
する。このように、接合深さＸｊを０．２μｍ以下にす
ることにより、例えば、波長４０００Åの短波長光の２
０％以上を蓄積層周辺の空乏領域まで到達させることが
可能となる。したがって、短波長域の感度を一段と向上
させることが可能となる。

【００９２】また、図８に示したように接合深さＸｊを
０．０６７μｍ近くまで浅くしても、図９に示したよう
に蓄積層の表面空乏化を防止することができる。したが
って、Ｘｊ＝０．０６７μｍの条件においても、暗電流
の混入を十分に防止することが可能となる。これらの理
由から、接合深さＸｊを０．０６７〜０．２μｍの範囲
に設定することにより、「短波長域の高感度化」と「暗
電流の混入防止」という相反する課題を確実に改善する
ことができる。

【００９３】（請求項２，４）請求項２または請求項３
に記載の発明では、表面層の層内に不純物濃度のピーク
点が存在しない。そのため、表面層と蓄積層との接合深
さＸｊが浅くなり、表面層内の非空乏領域の薄膜化を確
実かつ容易に達成することが可能となる。このように表
面層内の非空乏領域を薄膜化することにより、短波長域
の感度を向上させることが可能となる。

【００９４】（請求項５）請求項５に記載の発明では、
表面層の形成工程において、保護膜および反射防止膜を
介して不純物を注入する。したがって、保護膜により不
純物の注入量や注入の深さが軽減され、薄い表面層を確
実かつ容易に形成することが可能となる。また、保護膜
の膜厚や材質などを制御することにより、不純物の注入
量や注入の深さをより自在にコントロールすることが可
能となる。したがって、薄い表面層をより精密に形成す
ることも可能となる。

【００９５】（請求項６）請求項６に記載の発明では、
表面層の形成工程において、不純物の投影飛程を保護膜
もしくは反射防止膜に位置させる。したがって、表面層
の層内に不純物濃度のピーク点は存在せず、薄い表面層
を確実に形成することが可能となる。

【００９６】（請求項７）請求項７に記載の発明では、
表面層の形成工程において、不純物としてフッ化ボロン
を注入する。このフッ化ボロンはボロンなどに比べて質
量が重いので、蓄積層の表面近傍に限定してフッ化ボロ
ンを集中させることができる。また、アニール処理など
を経たとしても、ボロンなどに比べ質量が重いためにさ
ほど拡散しない。このような理由から、フッ化ボロンを
注入することにより、より薄い表面層を確実かつ容易に
形成することができる。

【００９７】（請求項８）請求項８に記載の発明では、
蓄積層の形成工程において、エネルギーの異なるイオン
注入を複数回行うので、蓄積層内の不純物濃度の分布を
綿密に調整することが可能となる。したがって、蓄積層
の深い側の不純物濃度調整により所望の蓄積容量を得つ
つ、その一方で、蓄積層表面の不純物濃度調整により蓄
積層と表面層との接合深さＸｊを調整することが可能と
なる。

【００９８】（請求項９，１１）請求項９，１１に記載
の発明では、図１３および図１４の実験結果に示される
ように、空乏領域の表面深さを０．２〜０．３μｍの数
値範囲に設定することで、短波長光の受光感度向上と、
暗電流ノイズの抑制とをバランスよく実現する。

【００９９】（請求項１０，１２）請求項１０，１２に
記載の発明では、図１４の実験結果に示されるように、
空乏領域の表面深さを０．２２〜０．２５μｍの数値範
囲にさらに限定することにより、暗電流ノイズを格段に
抑制することができる。

【図面の簡単な説明】

【図１】固体撮像装置の構造を示す断面図である。

【図２】固体撮像装置の製造方法を説明するための図
（１／２）である。

【図３】固体撮像装置の製造方法を説明するための図
（２／２）である。

【図４】第１の実施形態における不純物の濃度分布を示
す図である。

【図５】第１の実施形態におけるキャリアの濃度分布を
示す図である。

【図６】第２の実施形態における不純物の濃度分布を示
す図である。

【図７】第２の実施形態におけるキャリアの濃度分布を
示す図である。

【図８】第３の実施形態における不純物の濃度分布を示
す図である。

【図９】第３の実施形態におけるキャリアの濃度分布を
示す図である。

【図１０】第４の実施形態における不純物の濃度分布を
示す図である。

【図１１】第４の実施形態におけるキャリアの濃度分布
を示す図である。

【図１２】第５の実施形態における受光素子の構造を示
す断面図である。

【図１３】空乏領域の表面深さと短波長感度との関係を
示す図である。

【図１４】空乏領域の表面深さと暗電流ノイズとの関係
を示す図である。

【図１５】第６の実施形態におけるキャリアの濃度分布
を示す図である。

【図１６】第７の実施形態におけるキャリアの濃度分布
を示す図である。

【図１７】従来の固体撮像装置の上面図である。

【図１８】従来の固体撮像装置の断面図である。

【図１９】従来の固体撮像装置の製造方法を説明する図
（１／２）である。

【図２０】従来の固体撮像装置の製造方法を説明する図
（２／２）である。

【図２１】図１８中に示すＢ−Ｂ′断面における不純物
の濃度分布を示す図である。

【図２２】図１８中に示すＢ−Ｂ′断面におけるキャリ
アの濃度分布を示す図である。

【図２３】シリコン基板中における光吸収率を示す図で
ある。

【符号の説明】

１１ｐ型シリコン基板１１ｂ酸化膜１２ｎ型蓄積層１２ａ受光開口部１３表面ｐ層１４反射防止膜１５トランスファゲート拡散１６埋め込みＣＣＤ拡散１７転送電極１８層間絶縁膜１９パッシベーション膜１９ａ遮光膜２０保護膜３１ｐ型シリコン基板３１ａｐ＋＋層３２ｎ型蓄積層３３ｐ型表面層３４酸化膜８１ｐ型シリコン基板８１ａ素子分離領域８１ｂ酸化膜８２ｎ型蓄積層８２ａ受光開口部８３表面ｐ層８４反射防止膜８５トランスファゲート拡散８６埋め込みＣＣＤ拡散８７転送電極８８層間絶縁膜８９パッシベーション膜８９ａ遮光膜９０垂直駆動回路

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基体と、前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、前記表面層と前記蓄積層との接合深さＸｊが０．０６７
〜０．２μｍであることを特徴とする固体撮像装置。
【請求項２】第１導電型の半導体基体と、前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、前記表面層の不純物濃度が、前記表面層の深さ方向に沿
って単調減少することを特徴とする固体撮像装置。
【請求項３】第１導電型の半導体基体と、前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、前記表面層と前記蓄積層との接合深さＸｊが０．０６７
〜０．２μｍであることを特徴とする受光素子。
【請求項４】第１導電型の半導体基体と、前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、前記表面層の不純物濃度が、前記表面層の深さ方向に沿
って単調減少することを特徴とする受光素子。
【請求項５】第１導電型の半導体基体に第２導電型の
不純物を導入し、第２導電型の蓄積層を形成する工程
と、前記半導体基体の表面に反射防止膜を形成する工程と、前記反射防止膜の表面に保護膜を形成する工程と、前記保護膜を介して第１導電型の不純物を注入し、蓄積
層の表面に第１導電型の表面層を形成する工程と、前記保護膜を除去する工程とを有することを特徴とする
半導体の製造方法。
【請求項６】請求項５に記載の半導体の製造方法にお
いて、前記表面層を形成する工程では、不純物の注入に際し、該不純物の投影飛程を前記保護膜
もしくは前記反射防止膜に位置させることを特徴とする
半導体の製造方法。
【請求項７】請求項５または請求項６に記載の半導体
の製造方法において、前記表面層を形成する工程では、不純物としてフッ化ボロンをイオン注入することを特徴
とする半導体の製造方法。
【請求項８】請求項５ないし請求項７のいずれか１項
に記載の半導体の製造方法において、前記蓄積層を形成する工程では、エネルギーの異なるイオン注入を複数回行って前記蓄積
層を形成することを特徴とする半導体の製造方法。
【請求項９】第１導電型の半導体基体と、前記半導体基体に複数形成され、光の入射により信号電
荷を蓄積する第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層に蓄積された信号電荷を走査し、画像信号と
して外部へ出力する信号転送手段とを備え、前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記信号転送手段によって完全空乏化さ
れた状態において、０．２〜０．３μｍであることを特
徴とする固体撮像装置。
【請求項１０】請求項９に記載の固体撮像装置におい
て、前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記信号転送手段によって完全空乏化さ
れた状態において、０．２２〜０．２５μｍであること
を特徴とする固体撮像装置。
【請求項１１】第１導電型の半導体基体と、前記半導体基体に形成され、光の入射により光電流もし
くは電位差を生じる第２導電型の蓄積層と、前記蓄積層の上面に形成される第１導電型の表面層と、前記蓄積層の接合部付近で生じる光電流もしくは電位差
を外部へ出力する出力手段とを備え、前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記出力手段によって完全空乏化された
状態において、０．２〜０．３μｍであることを特徴と
する受光素子。
【請求項１２】請求項１１に記載の固体撮像装置にお
いて、前記表面層と前記蓄積層との接合箇所に生じる空乏領域
の表面深さは、前記出力手段によって完全空乏化された
状態において、０．２２〜０．２５μｍであることを特
徴とする受光素子。