JP2651323B2 - 半導体エネルギー検出器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、紫外線や放射線、粒子
線などの吸収係数が極めて大きいエネルギー線の照射に
対して有効な、裏面照射型の電荷転送型半導体エネルギ
ー検出器に関するものである。

【０００２】

【従来の技術】電荷転送素子（ＣＣＤ）は、アナログ電
荷群を外部からクロックパルスに同期した速度で一方向
に順繰りに送るものであり、一端に出力部を設けておけ
ば、空間情報を時系列信号に変換できる極めて巧妙な機
能デバイスである。しかし、２次元の画像情報を時系列
信号として取り出すには、デバイスの構成上工夫が必要
である。上述のデバイスに光を照射したままで電荷を転
送したのでは、それぞれの場所で光励起された電荷と転
送されてきた電荷が混じり合って映像信号が劣化する。
これを避けるためには、光を照射している期間（電荷蓄
積期間）と電荷を転送する時間（電荷転送期間）とを時
間的に分けるいわゆる時分割動作が考えられる。したが
って、映像信号が出力される時間は電荷の転送時間内に
限られ、間欠的な信号となる。

【０００３】一般に実用的な撮像デバイスとしては、フ
レーム転送（ＦＴ）、フル・フレーム転送（ＦＦＴ）、
インターライン転送（ＩＴ）構成の三つの方式が代表的
なものとして挙げられる。このうち計測用としては、お
もにフル・フレーム転送方式が用いられる。

【０００４】以下、フル・フレーム転送方式について説
明する。図６及び図７はフル・フレーム転送方式の構成
を示すものであり、図６はその上面図、図７はその要部
の断面図である。図６に示すようにこの方式では、基板
に形成されたチャンネルストップ拡散層１によって電荷
転送のチャンネルが垂直方向に分割され、水平画素数に
対応する画素列を形成する。一方、このチャンネルスト
ップ拡散層１に直交して転送電極群２が配置されてい
る。前述のフレーム転送方式では、この電極群は上下２
つにグルーピングされ、上半分を受光用のＣＣＤ、下半
分を信号電荷を一時蓄積するＣＣＤとして使うが、同図
に示すフル・フレーム転送方式ＣＣＤでは蓄積部はな
い。したがって、電荷を転送する時間中、即ち読み出し
時間中は、シャッタを閉じるなどしてＣＣＤに光が入射
しないようにしなければいけない。なお、垂直方向の４
列の画素列の間には、３本のオーバーフロードレイン５
が形成されている。

【０００５】図７に示すように、一画素はこのようにＣ
ＣＤの一段分を構成するクロックパルス（φ₁ 〜φ₄ ）
の相数（４）に対応する数の電極とチャンネルストップ
拡散層１で囲まれた面積となる。垂直転送クロックパル
ス電極群２は、クロックパルスφ₁ 〜φ₄ をシリコン電
極２０に供給する。ＰＳＧ（リンガラス）による層間絶
縁膜１９はポリシリコン電極２０の上に堆積され、この
電極２０とシリコン基板２２の間にはゲート酸化膜２１
が介在されている。

【０００６】受光領域に光が入射すると、図７に示すよ
うに励起された信号電荷が一つの転送電極（蓄積電
極）、即ち立ち上がったクロックパルスφ₁ が加えられ
たポリシリコン電極２０下のポテンシャル井戸３に集め
られる。

【０００７】光信号を信号電荷に変換する電荷蓄積時間
が終わると、受光領域上にある垂直転送電極群２に与え
られたクロック電圧φ₁ 〜φ₄ が順次立ち上がり、信号
電荷の読み出しが開始される。しかしフル・フレーム転
送ＣＣＤにおいては、前述したＦＴ−ＣＣＤのような受
光部とは別のいわゆる蓄積部というものが無い。このた
め、信号読み出しを開始する前にシャッタを閉じるなど
して光信号の入力を遮断しなければ、転送している途中
の信号に新たに光信号が混入してくることになり、信号
純度が低下する。但し、単発現象を捕らえる場合には、
信号電荷の転送中に新たな光入力は無いと考えられるか
ら、シャッタ等は必要ない。

【０００８】ここで、図６を用いて信号読み出し動作に
ついて説明をする。信号電荷は垂直転送用クロックパル
ス電極群２によって与えられるパルスφ₁ 〜φ₄ によっ
て１行ずつ下方に送られ、水平読み出しレジスタ６を通
して出力端に転送される。すなわち同図において、まず
一番下の行にある信号電荷が同時に水平読み出しレジス
タ６に送り込まれ、水平方向に高い周波数のクロックφ
₅ 、φ₆ で転送され、時系列信号として出力端から読み
出される。なお、水平転送クロックφ₅ 、φ₆は水平転
送用クロックパルス電極群７から加えられる。このとき
すでに次の信号電荷が一段下方に移動しているので、次
の垂直転送クロックパルスで水平読み出しレジスタ６に
入り、出力端に読み出される。このようにして１画面分
の信号電荷がすべて水平読み出しレジスタを通して読み
出されると、シャッタを開き新たな信号蓄積動作を開始
する。以上のように、水平読み出しレジスタ６は垂直レ
ジスタに比べて高速で動作するので、２相クロックパル
スφ₅ 、φ₆ として高速転送を可能にしている。

【０００９】ここで、図８（ａ）にＣＣＤにオンチップ
された読み出し回路の例を、同図（ｂ）に印加クロック
パルスと出力波形の例を示す。パルスの基準点は０Ｖ
で、＋１２Ｖの振幅である。クロックφ₅ 、φ₆ が与え
られた電極下の領域１７、１８は水平レジスタ６の最終
部を表している。なお、基板２２には＋１２Ｖ_DC、アウ
トプットゲート（ＯＧ）１３には＋７Ｖ_DC、リセットド
レイン（ＲＤ）１６には＋１２Ｖ_DCが加えられている。
また、増幅用のＭＯＳＦＥＴのドレイン８には１５
Ｖ_DC、ソース９は負荷抵抗を介して接地されている。し
たがって、このＭＯＳＦＥＴはソースフォロワ回路とし
て動作している。以下、同図（ｂ）を用いて動作を説明
する。

【００１０】水平レジスタ６によって信号電荷が次々と
読み出し回路に転送されてくると仮定する。今時刻ｔ₁
において、クロックパルスφ₅ はハイレベルになってい
るので、クロックφ₅ が加えられた電極７の下の領域１
７にポテンシャル井戸が形成されていて、信号電荷は領
域１７に転送されている。次に時刻ｔ₂ でφ₅ がローレ
ベル、φ₆ がハイレベルになるので、クロックφ₅ が加
えられた電極７下の領域１７におけるポテンシャル井戸
は消え、クロックφ₆ が加えられた電極７下の領域１８
にポテンシャル井戸が形成される。したがって、前述の
信号電荷は領域１８に転送される。時刻ｔ₃ においては
リセットゲート（ＲＧ）１５にパルスが加えられるの
で、フローティングディフュージョン（ＦＤ）１４の電
位はＲＤ１６の電位である１２Ｖにリセットされる。時
刻ｔ₄ では、ＦＤ１４にまだ信号電荷は転送されてきて
いないので、電位はリセット値を維持している。時刻ｔ
₅ においては、クロックパルスφ₆ がローレベルになる
ので、水平レジスタ６の最終部の領域１８に存在した信
号電荷はＯＧ１３に加えられた低いＤＣバイアスによっ
て形成されている低いポテンシャル障壁を乗り越え、Ｆ
Ｄ１４に至り、その電位を変化させる。図８（ｂ）の出
力電圧の例でもわかるように、電子が流れ込んでくるの
で、クロックφ₆ がローレベルになると出力は下に向か
って伸びる。ＦＤ１４は、配線によってソースフォロワ
回路（ＭＯＳＦＥＴ）のゲートにつながれており、その
ソースからはゲートに入力されたのと同じ大きさの出力
を低インピーダンスで得ることができる。

【００１１】このようにフル・フレーム転送方式の特徴
は、蓄積部がなく受光部の面積が大きくとれるので光の
利用率が高く、したがって計測用など微弱光の用途に広
く用いられる。反面、入射光が転送電極で吸収されるの
で、吸収係数が大きい入力、例えば波長が短い青色の光
に対する感度低下が著しい。先に述べたように、図７は
典型的な受光部を示すものであるが、ポリシリコン電極
２０が隙間なく表面を覆い、またそれぞれの電極の分離
のため、厚さ数ミクロンにも及ぶＰＳＧ膜１９が重ねら
れている。特にポリシリコンは、４００ｎｍ以下の波長
の光や低エネルギーの電子線などを吸収してしまうの
で、これらは光電変換に寄与することができない。

【００１２】このような光検出器に関しては、基板２２
を１５μｍから２０μｍ程度に薄くして、図９に示すよ
うに光を裏面から照射するようにしたものがある。基板
２２の表面はゲート酸化膜２１を挟んで設けられて、ポ
リシリコン電極２０が隙間無く覆い、短波長光を吸収し
てしまうが、基板２２の裏面には薄い酸化膜２３の他に
障害物はなく、短波長光に対して高感度が期待できる。
この裏面照射型ＣＣＤは２００ｎｍ程度の短波長光まで
感度があり、さらに、電子衝撃型ＣＣＤ撮像デバイスに
も応用される。このデバイスは電子衝撃により生じる信
号電荷の増倍作用を利用できるので、高感度撮像デバイ
スとして期待される。

【００１３】ここで、裏面照射型ＣＣＤの製造プロセス
の代表例を説明する。まず、ウエファとしてＰ／Ｐ⁺ 型
エピウエファを用いる。このエピ層の比抵抗及び厚さ
は、それぞれ３０Ω−ｃｍ、３０μｍであり、サブのエ
ピ層の比抵抗及び厚さは、それぞれ０．０１Ω−ｃｍ、
５００μｍである。このエピウエファに対し、予めアル
ミニウム（Ａｌ）配線まで含めたすべてのＣＣＤ製造プ
ロセスを終了させる。後の工程で、受光部シリコンを薄
形化後にＡｌ配線を施すことも当然考えられるが、薄形
化した膜の部分に写真食刻法を用いるのは困難であり、
また、Ａｌ配線プロセス中に薄形化した部分が割れるな
どのおそれがある。このため、歩留まりを低くしないた
めに、薄形化する前にできる限り多くのプロセスを終了
しておく必要がある。

【００１４】次に、ウエファ裏面についているシリコン
窒化膜及びシリコン酸化膜を除去する。その後、クロー
ムと金が積層されてなるクローム／金層を堆積する。そ
して、受光面に相当する部分、即ち薄形化したい裏面入
射面に相当する領域のみ、上述のクローム／金層を除去
する。上記エピウエファをチップに分割後、ホルダにワ
ックスで取り付ける。

【００１５】その後、ＨＦ：ＨＮＯ₃ ：ＣＨ₃ ＣＯＯＨ
＝１：３：８の割合のエッチング液を用い、チップの周
辺部を厚く残したまま裏面からシリコン基板をエッチン
グする。このエッチング液は硝酸リッチであるため、弗
酸による溶解律速でエッチングが進む。溶解律速のため
液の撹拌を十分に行い、常に新しいエッチャントをエッ
チング面に接触させないと、膜厚が著しく不均一にな
る。

【００１６】ここで、溶解律速のエッチャントが広く使
用されている理由を説明する。もし弗酸リッチならば、
酸化律速でエッチングが進む。使用ウエファがＰ／Ｐ⁺
型なので、Ｐ⁺ 層のみを選択的にエッチングすれば膜厚
の絶対値及び面内の均一性において優れたものが製作で
き、短波長感度の再現性や均一性のコントロールが非常
に行い易い。酸化律速のエッチング液はＰ⁺ 層の酸化速
度が速いので、膜厚の均一性や再現性が優れたものを作
り得る可能性がある。

【００１７】しかし現実には、Ｐ⁺ 層の中には多数の結
晶欠陥があり、結晶欠陥はＰ⁺ 層より更に酸化速度が速
いのでエッチングも速く行われることになり、結局エッ
チングの途中にあった全ての結晶欠陥がエッチング面の
膜厚を不均一にさせ、受光面を曇らせる結果になる。こ
の為、酸化律速のエッチャントは使用できず、膜厚のコ
ントロールは行いにくいが溶解律速のエッチャントを使
用せざるを得ないことになる。また、エッチャントとし
てアルカリ系のものを使用した場合、膜厚の均一性のコ
ントロールのし易さにおいて優れるが、アルカリ金属に
よってＣＣＤのようなＭＯＳデバイスのゲート酸化膜が
汚染され、しきい値電圧等を設計値と違ったものとして
動作不良を引き起こす。したがって、従来プロセスにお
いてはアルカリ系のエッチャントを使用することを避け
てきた。

【００１８】上述の方法に従いエッチングが終了した
ら、膜厚の測定を行う。この結果、膜厚が所望の値とし
て不十分である場合は、再度エッチングを行う。十分な
膜厚が得られたら、上述のウエファを１２０℃の蒸気中
で４８時間、裏面酸化を行う。

【００１９】この後、裏面酸化膜に負イオンを照射す
る、いわゆる裏面アキュームレーションを行う。短波長
に対する感度を上げるためには裏面シリコンをアキュー
ムレーション状態にし、光電子が効率良くＣＣＤのポテ
ンシャル井戸に到達できる構造とする必要があるからで
ある。

【００２０】ここで、裏面アキュームレーションの重要
性について説明する。前述したように裏面照射型ＣＣＤ
は、ＣＣＤの裏面が光の入射面となる。通常ＣＣＤを形
成するシリコンウエファの厚さは数百ミクロンである。
また、２００ｎｍから３００ｎｍの光は吸収係数が非常
に大きく、そのほとんどが表面からわずかに入ったとこ
ろで吸収されてしまう。したがって、数百ミクロンの厚
さを有するＣＣＤをそのまま裏面照射型として使用して
も、裏面で発生した光電子は表面にあるＣＣＤのポテン
シャル井戸に拡散していくことができず、ほとんどは再
結合して失われてしまう。また、そのうちのいくらかは
ポテンシャル井戸まで到達できたとしても、長い道のり
を拡散してくる間に信号同士が混じり合い、いわゆる解
像度を著しく低下させる。したがって裏面照射型ＣＣＤ
では、受光面である裏面をエッチング、あるいは研磨に
よって薄くし、発生した電子が最短距離で表面のポテン
シャル井戸に到達できるようにしなくてはいけない。

【００２１】図９に示すような、代表的なシリコンによ
る検出素子の厚さは１５〜２０μｍである。ここで酸化
膜２３は、厚さ数十オングストロームから数百オングス
トロームである。

【００２２】図１０は、図９において薄形化したシリコ
ン検出素子について、受光面から表面のＣＣＤに至るま
での断面のポテンシャルプロファイルを示したものであ
る。図面に向かって左側が裏面、右側が表面を表してい
る。なお、基板２２はＰ型である。基板２２の裏面に
は、保護膜であるシリコン酸化膜２３が成長されてい
る。

【００２３】しかしシリコン酸化膜２３には酸化膜電荷
や界面準位が必ず存在し、これらはいずれもＰ型シリコ
ン基板２２の表面を空乏化させるように働く。即ちポテ
ンシャルプロファイルでみれば、図１０中の実線で示し
たように裏面のシリコン酸化膜２３に近付くにしたがっ
て電子に対するポテンシャルが低くなり、即ち裏面から
浅いところで生じた光電子はＣＣＤのポテンシャル井戸
に到達することができず、裏面シリコン酸化膜２３とシ
リコンの界面に押しやられ、再結合するのを待つ運命と
なる。したがって、受光部を薄形化し裏面を酸化後、負
に帯電したイオンを照射することによりシリコン酸化膜
２３をチャージし、それによってシリコン表面をアキュ
ームレーション状態にし、図１０中の点線に示したよう
なポテンシャルプロファイルを作る。これにより、裏面
の浅いところで生じた光電子も効率よくＣＣＤのポテン
シャル井戸に到達することができる。

【００２４】なお、一般的にアキュームレーションを行
う際には、Ｐ型シリコン基板に対してボロンをイオン注
入すればよいが、イオン注入層はアモルファス状とな
り、その後の熱処理で再結晶化とイオン注入したボロン
原子の活性化を行わなくてはいけない。通常この熱処理
（アニール）は６００℃付近と１０００℃付近の熱処理
を連続して行う、いわゆる２ステップアニールを行う必
要がある。アニールが不足すれば、少数キャリアの寿命
が短いままで、短波長感度を上げることはできないから
である。しかし前述したように、歩留まりを低下させな
いため既にＡｌ配線が施されているので、Ａｌの溶解温
度以上の高温のアニールを行うことができない。したが
ってボロンのイオン注入による裏面シリコンのアキュー
ムレーションはできない。このため、実際には前述した
ように、酸化膜に負イオンを照射するというような、消
極的なアキュームレーション方法を採用している。

【００２５】最後に、上述の操作を経たウエファをパッ
ケージ内に実装する。ＣＣＤを冷却してリーク電流やｒ
ｍｓノイズを下げることは、微弱光を計測する上で重要
な技術である。したがって、この工程においては、薄形
化したシリコン基板の表面、即ちＣＣＤが形成してある
面を熱抵抗が小さい非導電性の樹脂などを介して、パッ
ケージに接着する。

【００２６】

【発明が解決しようとする課題】しかし上述のアキュー
ムレーションは、その効果の持続性に問題がある。この
ため、吸収係数が大きい短波長光に対する感度を向上さ
せるためにこの様な作業を施したにも関わらず、逆に入
射光のエネルギーで裏面酸化膜についた負イオンが除
去、中和されやすくなる。即ち、アキュームレーション
されていた状態が再び空乏状態となり、短波長光に対す
る感度が失われてしまうという問題がある。

【００２７】さらにここで、イオン注入によりアキュー
ムレーションを行う場合について考えてみる。この場
合、理想的なアニールを行うためにはＡｌ配線前に薄形
化し、ボロン原子を受光面にイオン注入してからアニー
ルを行わなければいけない。

【００２８】アニールは、前述したように６００℃付近
と１０００℃付近の熱処理を連続して行う、いわゆる２
ステップアニールが望ましい。しかし熱処理時のできる
だけ速い段階で酸化膜を形成し、イオン注入したボロン
原子のアウトディフュージョンを避けなければ、表面の
ボロン濃度が低くなり、意図したポテンシャルプロファ
イルを形成できない。しかし例え酸化膜を形成したとし
ても、ボロン原子は酸化膜中にたいへん取り込まれやす
く、いわゆる不純物原子の再分布現象が発生する。この
ため、結局酸化膜をつけてもつけなくても、表面のボロ
ン濃度は少し深いところのボロン濃度より低くなり、意
図したポテンシャルプロファイルは形成できない。

【００２９】以上のようにＰ型ウエファを用いた場合、
受光面にボロンをイオン注入してアニールすることによ
りアキュームレーション状態を作ろうとしても、表面付
近では理想の状態と逆のポテンシャルプロファイルが形
成されてしまう。このため、信号電荷である電子にとっ
ては内部より表面のほうが安定であり、浅いところで生
じた信号電荷は表面に集められて、シリコンと酸化膜の
界面で再結合される。したがって、当然短波長感度の向
上は期待されるよりも低い値となる。

【００３０】この他、上述の検出器を製造するプロセス
においても多少の問題点を有している。例えば、基板の
エッチングには溶解律速のエッチャントを用いるため、
エッチング液の撹拌を十分に行い、常に新しいエッチャ
ントをエッチング面に供給しないと膜厚が著しく不均一
になる。しかしどんなに撹拌を行っても、エッチング部
分とエッチングしない部分の境界部には、エッチャント
の回り込みなどにより段差が生じ、ある程度の膜厚の不
均一は避けられない。

【００３１】実装工程においては、薄形化した厚さ１５
μｍから２０μｍのシリコンにダイボンド樹脂を付けて
硬化させた場合、樹脂の硬化時に圧縮応力が生じ、薄膜
部にその力が集中して波打った状態になり、ひび割れな
どの破損に至ることがある。

【００３２】以上述べたように、従来の裏面照射型ＣＣ
Ｄはその構成を得るプロセスをも含めて問題点を有して
いる。即ち、基板を薄形化後にアルミニウム配線を行う
場合は、裏面のアキュームレーション用処理の自由度が
大きくなり、ボロン原子のイオン注入後、２ステップア
ニールを行うことができる。しかし酸化膜なしでアニー
ルした場合はボロン原子のアウトディフュージョンによ
って、また酸化膜を付けてアニールを行った場合はボロ
ン原子が大量に酸化膜中に取り込まれてしまうことによ
って、結局どちらにしても表面濃度が下がりＰ型ウエフ
ァの表面をアキュームレーションするのが非常に困難に
なる。さらに、アルミニウム配線時の写真食刻法が困難
であると共に、ダイボンド樹脂硬化時に薄膜部が破損す
る可能性がが高く、歩留まりを低下させる。

【００３３】一方、アルミニウム配線後に薄形化を行う
場合、薄形化後は組み立てを行うのみなので、プロセス
中に薄膜部を破損する確率は小さくなる。しかし、裏面
アキュームレーションが困難である。また、ダイボンド
樹脂の硬化時に、薄膜部が破損する可能性がある。

【００３４】また上述のようにＡｌ配線前に薄膜化する
場合、あるいはＡｌ配線後に薄膜化する場合の双方と
も、ＣＣＤ部の保護がなされていないために膜厚の均一
性、コントロール性に優れたアルカリ系エッチャントを
用いることができない。

【００３５】以上に示したように、従来の裏面照射型Ｃ
ＣＤ製造プロセスは問題が多く、前述したどちらを用い
たとしても、満足できる特性をもつ裏面照射型エネルギ
ー検出器を製造することは非常に困難である。

【００３６】そこで本発明は、上記の問題点を解決した
半導体エネルギー検出器を提供することを目的とする。

【００３７】

【課題を解決するための手段】請求項１記載の発明は、
Ｎ型の半導体薄板の裏面側から入射されるエネルギー線
を半導体薄板の表面に形成された電荷読出し部で検出す
る半導体エネルギー検出器の製造方法において、半導体
薄板の裏面に不純物をドープすることによりＮ⁺型高濃
度層を形成する第１の工程と、半導体薄板のＮ⁺型高濃
度層側にＮ型のエピタキシャル層を成長させる第２の工
程と、エピタキシャル層の表面に電荷読出し部を形成す
る第３の工程と、半導体薄板をエッチングしてＮ⁺型高
濃度層を露出させる第４の工程と、Ｎ⁺型高濃度層を露
出させた後、Ｎ⁺型高濃度層を酸化することによりＮ⁺型
高濃度層上に酸化膜を形成する第５の工程とを備えるこ
とを特徴とする。また、請求項２記載の発明は、第３の
工程と第４の工程との間に、電荷読出し部をサブストレ
イトに突き合わせた状態でバンプを介してバンプボンデ
ィングする第６の工程と、電荷読出し部が形成されてい
る側の突き合わせ面に樹脂を充填する第７の工程とを備
え、第４の工程において、半導体薄板を樹脂が耐えるこ
とのできるエッチャントによりエッチングすることを特
徴とする。

【００３８】前述の電荷読み出し部は、電荷転送素子が
複数配列されてなるものであることが可能である。さら
に、エネルギー線は電子線であってもよい。

【００３９】

【作用】請求項１に係る発明によれば、製造の初期段階
でＮ⁺型高濃度層が形成され、熱処理の自由度が大きく
なるため、活性化が十分で結晶欠陥の少ないアキューム
レーション状態が形成される。また、エピタキシャル層
の表面に電荷読出し部が形成された後、露出されたＮ⁺
型高濃度層上に酸化膜が形成される。この結果、半導体
エネルギー検出器において、光電荷に対するポテンシャ
ルプロファイルが、Ｎ型の半導体薄板の裏面から表面の
電荷読出し部に向かって低くなるように形成され、エネ
ルギー線の入射により裏面付近で生じた正孔を効率よく
電荷読出し部のポテンシャル井戸に到達させることがで
きる。また、請求項２に係る発明によれば、エッチング
を開始するときには既に電荷読出し部が樹脂により保護
されていてエッチャントに触れることはない。また、そ
の後、樹脂、サブストレイトは電荷読出し部から離され
ることはなく、従って、エッチャントを使用しても電荷
読出し部は清浄さが保たれ、動作が確実なものとなる。

【００４０】

【実施例】以下、本発明の実施例について図を用いて説
明する。

【００４１】図１は、実施例に係る半導体エネルギー検
出器の断面構造を示すものである。

【００４２】同図に示すように、パッケージ３８内の底
部に固定されているシリコンウエファ３５上には、その
シリコンウエファ３５に対向する面にＣＣＤ３１を有す
るＮ型シリコン薄板としてのＮ型エピ層２４が、金属バ
ンプ３２を介して設置されている。このＮ型エピ層２４
には、シリコンウエファ３５に対向していない面にＮ⁺
型層２７が設けられている。Ｎ型エピ層２４は、さらに
その上側にサブウエファとしてのシリコンウエファ２９
を有している。このシリコンウエファ２９は、パッケー
ジ３８の上部に設けられている窓材４０から入射する短
波長光を受光する領域のみ、エッチングにより除去され
開孔を形成する構造となっている。なお、短波長光が入
射する側、即ちＣＣＤ３１が形成されているエピ層２４
の裏面には、全面に酸化膜４７が形成されている。

【００４３】上述の裏面照射型の半導体エネルギー検出
器では、エピ層２４の受光面にＮ⁺層２７が設けられ、
これによりアキュームレーション状態が維持されてい
る。したがって、短波長光に対する感度が同一チップ内
で均一に、しかも安定している検出器となる。特に、本
発明ではＮ型半導体薄板（Ｎ型エピ層２４）の受光面側
にアキュームレーション用のＮ⁺ 層２７を設けているの
で、電子管内に封入して電子照射したときの感度劣化が
少ない。これに対し、Ｐ型半導体薄板の受光面側にアキ
ュームレーション用のＰ⁺ 層を設けたときは、高速動作
は得られるが電子照射型としたときの感度劣化が大き
い。また、受光面にボロンを注入してＰ⁺ 型とし、アキ
ュームレーション状態を形成しようとしても、表面では
逆のポテンシャルプロファイルとなり、意図したプロフ
ァイルは得られにくい。

【００４４】次に、上述の実施例に係る半導体エネルギ
ー検出器の製造方法について図を用いて説明する。

【００４５】図２（ａ）は、Ｎ型のエピタキシャル層
（以下、エピ層という）のサブストレイトになるシリコ
ンウエファ２９の第１の表面に、そのシリコンウエファ
２９のバルク部分と同じ導電タイプのＮ⁺ 型高不純物層
２７を形成した状態を示す。Ｎ⁺ 型不純物層２７を形成
するための不純物は、燐、ヒ素、アンチモンなどである
が、ヒ素やアンチモン等拡散しにくい原子を用いた方が
意図したポテンシャルプロファイルを作るのに都合がよ
い。

【００４６】なお、Ｎ⁺ 型不純物層２７の不純物濃度
は、受光面エッチング直前までのプロセスが終了した段
階で、後の工程で形成するエピ層の不純物濃度より一桁
以上高濃度であることが望ましい。但し、余りに高濃度
では少数キャリアの寿命が短くなってしまうので、５×
１０¹⁵ｃｍ^-3から１×１０²⁰ｃｍ^-3が望ましい。ここ
で、サブストレイトとなるシリコンウエファ２９の比抵
抗及び膜厚は、それぞれ１０Ω−ｃｍ、５００μｍであ
るが、Ｎ⁺ 型不純物層２７と同じ比抵抗でもよい。さら
に、シリコンウエファの面方位は＜１００＞である。

【００４７】次に、エピタキシャル成長を行う。同図
（ｂ）は、同図（ａ）のシリコンウエファ２９の第１の
表面にエピ層２４を形成した状態を示している。エピ層
２４の比抵抗及び膜厚は、それぞれ１０Ω−ｃｍ、１５
μｍである。このエピ層２４の比抵抗は、ＣＣＤの性能
だけを考慮して決めてよい。

【００４８】次に、図２（ｂ）のエピ層２４の表面側を
加工する。同図（ｃ）は、エピ層２４の上面にＣＣＤ３
１を形成し、さらに金属配線３０を施した状態を示して
いる。

【００４９】次に、同図（ｃ）までの工程を終了したシ
リコンウエファ２９の表面と裏面の全面に、シリコン窒
化膜３３を堆積する。その後、ＣＣＤ３１が形成されて
いる面上であって金属バンプ３２を成長させたい領域の
シリコン窒化膜３３を除去する。また、ＣＣＤ３１が形
成された面と反対の面では、薄形化したい部分のシリコ
ン窒化膜３３を除去する。

【００５０】ここで金属バンプ３２の形成方法として、
半田バンプを超音波法にて形成する例を示す。

【００５１】図３は、超音波半田付け装置の概略図であ
る。半田槽４５内を満たす半田４３は、半田槽４５の内
部に設置されている撹拌子４４によって噴流されてい
る。この半田槽４５の上部には、噴流している半田４３
の中にＣＣＤウエファ４１が垂直に配置され、半田槽４
５の外部からそのＣＣＤウエファ４１の垂直面に対向す
るように、超音波振動子４２が置かれている。この装置
では、超音波振動子４２に対向するＣＣＤウエファ４１
の面に、常に新鮮な半田が送られており、また、半田槽
４５にＮ₂ を流入させることによって半田の酸化を防い
でいる。

【００５２】次に、上述の装置を用いた超音波半田付け
のメカニズムを説明する。まず、超音波の作用で半田４
３中にキャビティが生じ、このキャビティがＣＣＤウエ
ファ４１の表面で圧損すると、ウエファ４１に形成され
ているＡｌ電極上の自然酸化膜が破壊される。この自然
酸化膜が取り除かれると、形成されているＡｌ電極との
間で共晶反応が起こり、バンプが形成される。パッシベ
ーション膜など金属でない部分には共晶反応は起こらな
いため、半田の付着はない。したがって、シリコン窒化
膜３３が形成されている部分には半田の成長はなく、ま
たＣＣＤ３１が形成されている側と反対の面は、一部シ
リコン窒化膜３３は無いがそこには薄い自然酸化膜がつ
いたシリコンウエファ２９が存在するため、やはり半田
の成長はない。

【００５３】図２（ｄ）に示される半田バンプ３２は、
上述の方法によって形成されたものである。超音波法で
は、１００ミクロン平方のＡｌパターンに対して、数十
ミクロンの高さのバンプが形成されるが、下地のＡｌの
膜厚が厚いほど、形成されるバンプの高さも高くできる
のでその調整が可能である。また、バンプの形成法とし
ては他に蒸着法やメッキ法もあり、それらの方法によっ
ても形成されるバンプの高さを変えることができる。

【００５４】ここまでのプロセスは、全てウエファの形
で行われるので、トータルでみた労力は多くはない。

【００５５】最後に、ダイシングなどによって個々のチ
ップに分割される。これにより、図２（ｄ）の状態とな
る。

【００５６】以上の手順とは別に、サブストレイトを用
意する。図４（ａ）は、ＣＣＤチップをサポートするた
めのサブストレイトを示したものであり、シリコンウエ
ファか、あるいはＣＣＤチップと熱膨脹係数が等しい硝
子が好ましい。ここでは、サブストレイトとしてシリコ
ンウエファ３５を用いたときについて説明する。まず、
シリコンウエファ３５を酸化して適当な厚さの酸化膜３
７を形成し、Ａｌ等の金属配線３４を施す。この金属配
線３４は、ＣＣＤチップ上に形成した金属バンプ３２と
パッケージの電極を間接的に結ぶものである。その後、
シリコンのエッチャントに触れる部分をガードするため
シリコン窒化膜３６を両面に堆積し、後の工程でＣＣＤ
チップがシリコンウエファ３５に突き合わされる領域
を、エッチングにより除去する。しかる後、図２（ｄ）
及び図４（ａ）に示すものを一体にする。

【００５７】図４（ｂ）は、前述の金属バンプ３２を形
成したＣＣＤチップと金属配線３４を施したシリコンウ
エファ３５をバンプボンディングした状態を示してい
る。図示されるように、ＣＣＤ３１が形成されている側
が突き合わせ面となっている。また、同図においてはそ
の突き合わせた面に、後に使用されるシリコンのエッチ
ャントが入り込まないように樹脂５０を充填する。この
樹脂５０は、例えば日本化薬株式会社製 カヤトロン
ＭＬ−２３０Ｐである。樹脂５０の硬化は熱処理によっ
て行う。前述したように、ほとんどの樹脂は硬化時に圧
縮応力を生じるが、ＣＣＤ受光部はまだ薄形化する前な
ので、圧縮応力はＣＣＤチップ全体に分散され、薄形化
後に受光面にひびが入ったり割れたりすることはない。
なお、樹脂５０に必要とされる特徴は、非導電性である
こと、後のプロセスで使用するエッチャントに耐えるこ
と、アルカリ金属等を含まないこと、硬化時に適当な収
縮応力が働きバンプボンディング部のコンタクトを良好
に保つこと、ダイボンドやワイヤボンド時の１５０℃程
度の熱に耐えることである。

【００５８】次に、シリコンウエファ２９のエッチング
を行う。図４（ｃ）は、同図（ｂ）で形成したものをエ
ッチャントに浸し、受光面にあたる部分のシリコンウエ
ファ２９をエッチングして、薄形化した状態を示してい
る。エッチャントの組成は、８規定ＫＯＨ：Ｈ₂ Ｏ：イ
ソプロピルアルコール＝９５０ｍｌ：１１５０ｍｌ：７
００ｍｌなどのアルカリ系エッチャントである。エッチ
ングは、最初に形成したＮ⁺ 型層２７を残した状態で止
めることが重要である。エッチャントの組成と温度が一
定ならばエッチングレートは変わらず、したがって、２
〜３回エッチング途中に膜厚を測定すれば、意図したと
ころでエッチングを終了できる。

【００５９】本実施例ではエッチャントを７８℃に加熱
し、シリコンウエファ３５にバンプボンディングされた
ＣＣＤチップを自公転するように回転させ、エッチング
面に発生する泡を取り除く。泡の除去が不十分な場合、
エッチング面の荒れや膜厚の不均一が生じる可能性があ
るからである。エッチングレートは、およそ０．６μｍ
／分が得られる。

【００６０】弗硝酸系の酸エッチャントの場合、結晶欠
陥によって受光面を曇らせないために、弗酸の量を少な
くした溶解律速のエッチングが用いられるが、溶解律速
のエッチャントは膜厚が不均一になり易い。しかしアル
カリ系エッチャントでは、異方性エッチングが可能であ
るため膜厚は均一になる。

【００６１】本実施例のＣＣＤはＭＯＳ系のデバイスで
あるから、当然面方位＜１００＞のシリコンウエファが
使用される。アルカリ系エッチャントは、例えばＫＯＨ
を含む場合＜１１１＞面のエッチング速度が＜１１０＞
面や＜１００＞に比べて数百倍遅く、したがって泡など
がエッチング面につかないようにさえしておけば、＜１
００＞面に沿ってエッチングが進むので、膜厚は均一に
なる。

【００６２】シリコンエッチング終了後、表面のシリコ
ン窒化膜３３を除去する。その後、同図（ｄ）に示すよ
うに、１２０℃で４８時間程度、ウェット雰囲気で受光
面にシリコン酸化膜４７を成長させる。燐やヒ素は酸化
膜中に取り込まれにくい原子であり、酸化することによ
ってさらにシリコン表面はＮ⁺ 型になり、ポテンシャル
プロファイルはより理想的なものに近付く。

【００６３】シリコン酸化膜４７成長後、シリコンウエ
ファ３５の電極３４上に堆積されているシリコン窒化膜
３６を除去し、金属配線３４を表面に出す。シリコン酸
化膜成長後に窒化シリコン膜３６を除去するのは、電極
３４を構成する金属の酸化防止のためである。

【００６４】先に裏面受光面のアキュームレーションの
重要さについて述べたが、図２（ａ）において表面をＮ
⁺ 型にしておいたことが、図４（ｄ）において受光面を
アキュームレーション状態にするのに役立っている。即
ちこの構造では，新たにアキュームレーション状態を作
るプロセスは必要ない。光電荷に対するポテンシャルプ
ロファイルは、裏面の受光面から表面のＣＣＤに向かっ
て低くなるように形成されているから、受光面付近で生
じた正孔も効率よく反対面のＣＣＤのポテンシャル井戸
に到達することができる。即ち短波長光に対する感度を
高く、また安定にできる。さらに図２（ａ）で示したよ
うに、プロセスの極初期の段階でＮ⁺ 型とするので、拡
散、イオン注入どちらを用いるにしても熱処理の自由度
は大きく、活性化が十分で、結晶欠陥が少ないアキュー
ムレーション状態とすることができる。

【００６５】図５は、上述の方法により形成された裏面
照射型ＣＣＤをセラミック等のパッケージ３８に組み込
み、シリコンウエファ３５とパッケージ３８間をボンデ
ィング３９によって接続した状態を示す。なお、Ｘ線検
出や素粒子検出などの場合は、窓材４０は不要である。

【００６６】上述の実施例では、ＣＣＤチップの裏面の
シリコンをエッチングするのにＫＯＨなどアルカリ金属
を含むエッチャントを使用した例を示した。通常ＣＣＤ
などのＭＯＳ系のデバイスは、非常に高い酸化膜の清浄
度を必要とするので、Ｎａ⁺、Ｋ⁺ 等のアルカリイオン
を極度に嫌う。しかしここに示した例では、エッチング
を開始するときには既にＣＣＤチップは樹脂５０で保護
されていてエッチャントに触れることはない。またその
後樹脂層３５、サブストレイト３１はＣＣＤから離され
ることはなく、結局ＣＣＤチップが形成された面は二度
と外部に触れることはなく、このプロセスにおいてはア
ルカリ系エッチャントを使用してもＣＣＤ部は清浄さが
保たれ、動作を確実なものとしている。

【００６７】

【発明の効果】以上説明したように請求項１に係る発明
によれば、エネルギー線に対する感度が向上した半導体
エネルギー検出器を得ることができる。また、請求項２
に係る発明によれば、エッチングの際に、電荷読出し部
が樹脂によってエッチャントから保護されるため、電荷
読出し部での動作が確実なものとなる。

【図面の簡単な説明】

【図１】本発明に係る実施例の断面構造を示す概略図で
ある。

【図２】本発明に係る半導体エネルギー検出器の製造工
程図である。

【図３】金属バンプを形成するための装置を示す図であ
る。

【図４】本発明に係る半導体エネルギー検出器の製造工
程図である。

【図５】本発明に係る半導体エネルギー検出器の製造工
程図である。

【図６】フル・フレーム転送方式の構成を示す上面図で
ある。

【図７】フル・フレーム転送方式の要部を示す断面図で
ある。

【図８】読み出し回路図とクロックパルス出力波形を示
す図である。

【図９】従来の裏面照射型検出器を示す図である。

【図１０】従来の裏面照射型検出器のポテンシャルプロ
ファイルを示す図である。

【符号の説明】

２４…Ｎ型エピ層、２７…Ｎ⁺ 型層、２９、３５…シリ
コンウエファ、３１…ＣＣＤ、３２…金属バンプ、３８
…パッケージ、４０…窓材、４７…シリコン酸化膜。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 Ｎ型の半導体薄板の裏面側から入射され
   るエネルギー線を前記半導体薄板の表面に形成された電
   荷読出し部で検出する半導体エネルギー検出器の製造方
   法において、 前記半導体薄板の裏面に不純物をドープすることにより
   Ｎ⁺型高濃度層を形成する第１の工程と、 前記半導体薄板の前記Ｎ⁺型高濃度層側にＮ型のエピタ
   キシャル層を成長させる第２の工程と、 前記エピタキシャル層の表面に電荷読出し部を形成する
   第３の工程と、 前記半導体薄板をエッチングして前記Ｎ⁺型高濃度層を
   露出させる第４の工程と、 前記Ｎ⁺型高濃度層を露出させた後、前記Ｎ⁺型高濃度層
   を酸化することにより前記Ｎ⁺型高濃度層上に酸化膜を
   形成する第５の工程と、 を備えることを特徴とする半導体エネルギー検出器の製
   造方法。
2. 【請求項２】 前記第３の工程と前記第４の工程との間
   に、前記電荷読出し部をサブストレイトに突き合わせた
   状態でバンプを介してバンプボンディングする第６の工
   程と、前記電荷読出し部が形成されている側の突き合わ
   せ面に樹脂を充填する第７の工程とを備え、前記第４の
   工程において、前記半導体薄板を前記樹脂が耐えること
   のできるエッチャントによりエッチングすることを特徴
   とする請求項１記載の半導体エネルギー検出器の製造方
   法。