JP4451864B2 - 配線基板及び固体撮像装置 - Google Patents

配線基板及び固体撮像装置 Download PDF

Info

Publication number
JP4451864B2
JP4451864B2 JP2006190475A JP2006190475A JP4451864B2 JP 4451864 B2 JP4451864 B2 JP 4451864B2 JP 2006190475 A JP2006190475 A JP 2006190475A JP 2006190475 A JP2006190475 A JP 2006190475A JP 4451864 B2 JP4451864 B2 JP 4451864B2
Authority
JP
Japan
Prior art keywords
state imaging
solid
imaging device
wiring board
charge transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006190475A
Other languages
English (en)
Other versions
JP2008021724A (ja
Inventor
康人 米田
久則 鈴木
宏也 小林
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2006190475A priority Critical patent/JP4451864B2/ja
Priority to KR1020087027765A priority patent/KR20090029189A/ko
Priority to US12/373,106 priority patent/US20090243024A1/en
Priority to PCT/JP2007/063494 priority patent/WO2008007613A1/ja
Priority to CN2007800263397A priority patent/CN101490844B/zh
Priority to EP07768243A priority patent/EP2043153A4/en
Publication of JP2008021724A publication Critical patent/JP2008021724A/ja
Application granted granted Critical
Publication of JP4451864B2 publication Critical patent/JP4451864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Description

本発明は、固体撮像素子を搭載するための配線基板、及び固体撮像装置に関する。
固体撮像素子が配線基板に搭載された固体撮像装置として、従来から表面入射型固体撮像装置及び裏面入射型固体撮像装置が知られている。表面入射型固体撮像装置は、光検出部と、この光検出部と電気的に接続された端子電極とが一方の面に設けられ、且つこの一方の面を受光面とする固体撮像素子を備え、その他方の面と配線基板とが対向するように固体撮像素子が配線基板に搭載され、固体撮像素子の端子電極と、配線基板の電極パッドとがワイヤボンディングにより接続されたものである。（例えば、特許文献１参照）。
一方、裏面入射型固体撮像装置は、光検出部と、この光検出部と電気的に接続された端子電極とが一方の面に設けられ、且つ他方の面を受光面とする固体撮像素子を備え、その一方の面と配線基板とが対向するように配線基板に搭載され、固体撮像素子の端子電極と、配線基板の電極パッドとがバンプボンディングにより接続されたものである。（例えば、特許文献２参照）。
また、裏面入射型固体撮像装置は、固体撮像素子に薄型化部が形成されるため表面入射型固体撮像装置に比べて高価となる。よって、製造コストの観点から表面入射型固体撮像素子と裏面入射型固体撮像素子とのプラットフォームを共通化（すなわち、薄型化部形成前までのプロセスの共通化）することが行われている。
特開平１０−１０７２５５号公報 特開平６−４５５７４号公報
ところで、表面入射型固体撮像素子と裏面入射型固体撮像素子とでは、配線基板との電気的な接続形式がワイヤボンディングとバンプボンディングとでそれぞれ異なるために、配線基板における電極パッドの形成位置もそれぞれ異なることになる。よって、共通のプラットフォームの固体撮像素子を用いても、表面入射型固体撮像素子を搭載するための配線基板と裏面入射型固体撮像素子を搭載するための配線基板とをそれぞれ準備する必要があり、製造コスト上問題があった。
そこで本発明では、表面入射型又は裏面入射型何れの固体撮像素子でも搭載することが可能な汎用性の高い配線基板、及びこの配線基板を用いた固体撮像装置を提供することを目的とする。
本発明の配線基板は、固体撮像素子が配置される配置予定領域を有する配線基板であって、配置予定領域内に形成された複数の第１の電極パッドと、配置予定領域外に形成され、第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備えることを特徴とする。
この配線基板では、配置予定領域内に複数の第１の電極パッドが形成され、配置予定領域外に複数の第２の電極パッドが形成されている。そのため、裏面入射型固体撮像素子を搭載する場合は、その端子電極と第１の電極パッドとをバンプボンディングにより電気的に接続することができる。一方、表面入射型固体撮像素子を搭載する場合は、その端子電極と第２の電極パッドとをワイヤボンディングにより電気的に接続することができる。さらに、対応する第１の電極パッドと第２の電極パッドとは、電気的に接続されているので、共通の入出力信号を伝送することができる。従って、表面入射型又は裏面入射型何れの固体撮像素子でも搭載することが可能な汎用性の高い配線基板を提供することができる。
また、本発明の配線基板は、配置予定領域を示す位置合せマークを備えることが好ましい。この配線基板によれば、位置合せマークを基準として、固体撮像素子を配置予定領域に精度よく配置することができる。
本発明の固体撮像装置は、配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であって、配線基板は、配置予定領域内に形成された複数の第１の電極パッドと、配置予定領域外に形成され、第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備え、固体撮像素子は、受光面と対向する面に設けられた光検出部と、光検出部と電気的に接続された端子電極と、を備え、光検出部は、垂直電荷転送部と、垂直電荷転送部の両側に設けられた水平電荷転送部と、水平電荷転送部のそれぞれに設けられ、水平電荷転送部からの信号を読み出す信号読出し部と、を有し、端子電極は、第１の電極パッドとバンプボンディングにより電気的に接続されていることを特徴とする。
本発明の固体撮像装置は、配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であって、配線基板は、配置予定領域内に形成された複数の第１の電極パッドと、配置予定領域外に形成され、第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備え、固体撮像素子は、受光面に設けられた光検出部と、光検出部と電気的に接続された端子電極と、を備え、光検出部は、垂直電荷転送部と、垂直電荷転送部の両側に設けられた水平電荷転送部と、水平電荷転送部のそれぞれに設けられ、水平電荷転送部からの信号を読み出す信号読出し部と、を有し、端子電極は、第２の電極パッドとワイヤボンディングにより電気的に接続されていることを特徴とする。
このように上述した本発明の配線基板の適用によって、表面入射型固体撮像装置及び裏面入射型固体撮像装置を安価に提供することができる。
また、本発明の固体撮像装置においては、配置予定領域において配線基板と固体撮像素子との間には電気絶縁層が設けられていることが好ましい。この固体撮像装置によれば、電気絶縁層によって、表面入射型固体撮像素子と、配線基板の第２の電極パッドとを電気的に絶縁することができる。従って、表面入射型固体撮像装置に対し、配線基板を介して入出力信号を確実に伝送することができる。
本発明によれば、表面入射型又は裏面入射型何れの固体撮像素子でも搭載することが可能な汎用性の高い配線基板、及びこの配線基板を用いた固体撮像装置を提供することができる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
図１及び図２を参照して本実施形態の配線基板について説明する。図１は、本発明の配線基板の一実施形態を示す平面図である。図２は、図１における配線基板のII−II線に沿った断面図である。配線基板１は、平面視矩形状のセラミックス多層基板（セラミックス材料は、例えば、窒化アルミニウム）１１を備え、その表面の所定位置には、第１の電極パッド１２、第２の電極パッド１３、位置合せマーク１４が形成されている。また、基板１１内部には内部配線１５が形成され、基板１１の側面には外部端子１６が形成されている。
第１の電極パッド１２は、基板１１の表面上であって配置予定領域１ａの内側に複数形成されている。ここで、配置予定領域１ａは、固体撮像素子が配置される領域であって、平面視矩形状の基板１１の略中央に基板１１の長辺方向に延びた矩形状をなしている。第１の電極パッド１２は、矩形状の配置予定領域１ａの周縁部に渡って一列に配列されている。なお、この第１の電極パッド１２は、裏面入射型固体撮像素子の端子電極とバンプボンディングするためのものであり、第１の電極パッド１２の形成位置は、配置される裏面入射型固体撮像素子の端子電極の形成位置に対応している。
第２の電極パッド１３は、基板１１の表面上であって配置予定領域１ａの外側に複数形成されている。すなわち、矩形状の配置予定領域１ａを取り囲むように配置予定領域１ａの外側に一列に配列されている。また、第２の電極パッド１３は、第１の電極パッド１２と同一数形成されている。なお、この第２電極パッド１３は、表面入射型固体撮像素子の端子電極とワイヤボンディングするためのものであり、第２の電極パッド１３の形成位置は、配置される表面入射型固体撮像素子の端子電極の形成位置に対応している。これら第１の電極パッド１２及び第２の電極パッド１３は、金属等の導電性材料を用いて、印刷法やスパッタ等の方法により形成される。
位置合せマーク１４は、固体撮像素子が配置される配置予定領域１ａを示すために形成されている。具体的には、位置合せマーク１４は第１の電極パッド１２の配列と第２電極パッド１３の配列との間に４箇所形成されている。固体撮像装置を配置する場合、固体撮像素子は、この素子の４つの角部を４つの位置合せマーク１４のそれぞれに合わせるように固定される。位置合せマーク１４は、第１の電極パッド１２及び第２の電極パッド１３と同様に、印刷法やスパッタ等の方法により形成することができる。
対応する第１の電極パッド１２と第２の電極パッド１３とは、内部配線１５により電気的に接続されている。また、各内部配線１５は、基板１１の側面から下方に延びるように形成された複数の外部端子１６と電気的に接続されている。その結果、対応する第１の電極パッド１２と第２の電極パッド１３とには、内部配線１５及び外部端子１６を介して共通の入出力信号が伝送されることになる。例えば、第１の電極パッド１２１と第２の電極パッド１３１とが電気的に接続され、共に外部端子１６１に電気的に接続されている場合において、この外部端子１６１から垂直電荷転送用パルスを入力すると、内部配線１５１を介して第１の電極パッド１２１と第２の電極パッド１３１とには共に垂直電荷転送パルスが伝送されることになる。
従って、内部配線１５により電気的に接続される第１の電極パッド１２と第２の電極パッド１３は、配線基板に配置される表面入射型固体撮像素子及び裏面入射型固体撮像素子それぞれの端子電極の配置に応じて適宜決定される。配線基板１に配置される表面入射型固体撮像素子及び裏面入射型固体撮像素子それぞれの端子電極配置が表面入射型と裏面入射型で入出力互換をもつ配置の場合には、矩形状の配置予定領域１ａの外周を挟んで対向する第１の電極パッド１２と第２の電極パッド１３とが内部配線１５により結線されることになる。この場合、隣接する電極パッド１２，１３同士を結線するので、内部配線１５の取回しを単純化することができる。
ここで、表面入射型と裏面入射型で入出力互換の端子電極配置をもつ表面入射型固体撮像素子及び裏面入射型固体撮像素子について説明する。図３は、表面入射型と裏面入射型で入出力互換の端子電極配置をもつ固体撮像素子の一例を示す図である。この固体撮像素子２はＣＣＤ２０を備え、このＣＣＤ２０は、垂直電荷転送部２０１と、垂直電荷転送部２０１の両側に水平電荷転送部２０２，２０３とを有している。また、信号読出し部２０４，２０５が水平電荷転送部２０２，２０３それぞれに設けられており、信号読出し部２０４，２０５の何れからでも信号を読み出すことができる。また、端子電極２２（Ｐ１Ｖ，Ｐ２Ｖ，Ｐ３Ｖ，ＴＧＡ，ＴＧＢ，ＯＦＧ，ＯＦＤ，Ｐ１Ｈ，Ｐ２Ｈ，ＯＳ，ＯＤ，ＲＧ，ＲＤ等（一部図示せず））は、固体撮像素子２の長手方向に延びる中心線２１を軸に線対称になるように配置されている。これにより、裏面Ｓ２側から配線基板に配置した場合と、この素子の中心線２１を軸に裏返して表面Ｓ１側から配線基板に配置した場合とで、電荷の転送方向（実線矢印が裏面Ｓ２側から配線基板に配置した場合の転送方向を示し、点線矢印が表面Ｓ１側から配線基板に配置した場合の転送方向を示す）や信号の入出力位置は変わらない共通入出力の装置となる。なお、端子電極２２の配置を固体撮像素子２の幅方向に延びる中心線を軸に線対称になるようにしても表面入射型と裏面入射型で入出力互換を保つことができる。この場合、水平電荷転送部は垂直電荷転送部の一端側のみに形成すればよい。
以上のように、配線基板１においては、配置予定領域内１ａに複数の第１の電極パッド１２が形成され、配置予定領域１ａ外に第２の電極パッド１３が形成されている。そのため、裏面入射型固体撮像素子を搭載する場合は、その端子電極と第１の電極パッド１２とをバンプボンディングにより電気的に接続することができる。一方、表面入射型固体撮像素子を搭載する場合は、その端子電極と第２の電極パッド１３とをワイヤボンディングにより電気的に接続することができる。また、対応する第１の電極パッド１２と第２の電極パッド１３とは、電気的に接続されているので、共通の入出力信号を伝送することができる。従って、表面入射型及び裏面入射型何れの固体撮像素子でも搭載することが可能な汎用性の高い配線基板１を提供することができる。
また、配線基板１は、配置予定領域１ａを示す位置合せマーク１４を備えているので、この位置合せマーク１４を基準として、固体撮像素子を配置予定領域１ａに精度よく配置することができる。
続いて、図４及び図５を参照して本発明の固体撮像装置の一実施形態について説明する。図４は、本発明の固体撮像装置の一実施形態を示す平面図である。図５は、図４における固体撮像装置のV−V線に沿った断面図である。
裏面入射型固体撮像装置３は、配線基板１、裏面入射型固体撮像素子３０及び導電性バンプ３１を備えている。裏面入射型固体撮像装置３は、前述の一実施形態に係る配線基板上に、図３に示した表面入射型と裏面入射型で入出力互換の端子電極配置をもつ裏面入射型固体撮像素子を搭載した装置である。
裏面入射型固体撮像素子３０は、配線基板１の配置予定領域１ａに対応するような大きさの平面視矩形状をなしている。裏面入射型固体撮像素子３０は、例えばシリコンのＰ＋層とその上に形成されたＰエピ層とで構成される。その表面Ｓ１側の表層の一部に光検出部としてのＣＣＤ３２が形成されている。ＣＣＤ３２は、例えば、１０２４ピクセル×１２８ピクセルの二次元的に配列された複数の画素を有している。また、ＣＣＤ３２は図３に示すような垂直電荷転送部３２１及び水平電荷転送部３２２，３２３を有している。
また、裏面入射型固体撮像素子３０には、裏面Ｓ２のＣＣＤ３２に対向する領域がエッチングされることにより薄型化された薄型化部分３３が形成されている。薄型化部分３３は、エッチングされている側の面が矩形状の平坦な受光面Ｓ３となっており、この受光面Ｓ３はＣＣＤ３２と略同じ大きさに形成されている。
裏面入射型固体撮像素子３０の厚さは、例えば、薄型化部分３３が約１０〜１００μｍ、薄型化部分３３の外縁部３４が約３００〜６００μｍである。なお、薄型化部分３３の外縁部３４とは、裏面入射型固体撮像素子３０のうち薄型化部分３３の周囲の、薄型化部分３３よりも厚い部分をいう。
裏面入射型固体撮像素子３０の表面Ｓ１上の周縁部には、端子電極３５が形成されている。この端子電極３５は、図３に示すような表面入射型と裏面入射型で入出力互換をもつように配置されている。また、端子電極３５は、配線（図示せず）によりＣＣＤ３２と電気的に接続されている。また、裏面入射型固体撮像素子３０の裏面Ｓ２は、受光面Ｓ３を含めて全体がアキュムレーション層（図示せず）によって覆われている。アキュムレーション層は、裏面入射型固体撮像素子３０と同じ導電型を有するが、その不純物濃度は裏面入射型固体撮像素子３０よりも高い。
裏面入射型固体撮像素子３０は、バンプボンディングにより配線基板１に実装されている。すなわち、配線基板１は、裏面入射型固体撮像素子３０の表面Ｓ１側に対向配置されている。その際、裏面入射型固体撮像素子３０は、配線基板１の位置合せマーク１４により位置調整され配置予定領域１ａに配置される。また、裏面入射型固体撮像素子３０の表面Ｓ１に形成された端子電極３５と、配線基板１の配置予定領域１ａ内に形成された第１の電極パッド１２とはそれぞれ導電性バンプ３１を介して接続されている。
また、配線基板１には、裏面入射型固体撮像素子３０を覆うように中央が開口したパッケージ（図示せず）が設けられる。パッケージの開口部分には窓部材（図示せず）が嵌め込まれている。
以上のように、汎用性の高い配線基板１を用いているので、安価に裏面入射型固体撮像装置３を提供することができる。
続いて、図６及び図７を参照して本発明の固体撮像装置の他の実施形態について説明する。図６は、本発明の固体撮像装置の他の実施形態を示す平面図である。図７は、図６における固体撮像装置のVII−VII線に沿った断面図である。
表面入射型固体撮像装置４は、配線基板１、表面入射型固体撮像素子４０、導電性ワイヤ４１及び電気絶縁層４２を備えている。表面入射型固体撮像装置４は、前述の一実施形態に係る配線基板上に、図３に示した表面入射型と裏面入射型で入出力互換の端子電極配置をもつ表面入射型固体撮像素子を配置した装置である。
表面入射型固体撮像素子４０は、薄型化部分が形成されていない点で裏面入射型固体撮像素子３０と異なり、他の構成は裏面入射型固体撮像素子３０と同一である。すなわち、表面入射型固体撮像素子４０は、配線基板１の配置予定領域１ａに対応するような大きさの平面視矩形状をなしている。その表面Ｓ１側の表層の一部に光検出部としてＣＣＤ４３が形成されている。ＣＣＤ４３は、例えば、１０２４ピクセル×１２８ピクセルの二次元的に配列された複数の画素を有している。ＣＣＤ４３は、図３に示すような垂直電荷転送部４３１及び水平電荷転送部４３２，４３３を有している。
表面入射型固体撮像素子４０の厚さは、例えば、約３００〜６００μｍである。表面入射型固体撮像素子４０の表面Ｓ１上の周縁部には、端子電極４４が形成されている。この端子電極４４は、図３に示すような表面入射型と裏面入射型で入出力互換をもつように配置されている。また、端子電極４４は、配線（図示せず）によりＣＣＤ４３と電気的に接続されている。
表面入射型固体撮像素子４０は、ワイヤボンディングにより配線基板１に実装されている。すなわち、配線基板１は、表面入射型固体撮像素子４０の裏面Ｓ２側に対向配置されている。その際、表面入射型固体撮像素子４０は、配線基板１の位置合せマーク１４により位置調整され配置予定領域１ａに配置される。また、表面入射型固体撮像素子４０と配線基板１との間には、電気絶縁層４２が形成されている。電気絶縁層４２は、平面視矩形状であって表面入射型固体撮像素子４０の裏面を覆う程度の大きさを有している。表面入射型固体撮像素子４０の表面Ｓ１上に形成された端子電極４４と、配線基板１の配置予定領域１ａ外に形成された第２の電極パッド１３とはそれぞれ導電性ワイヤ４１を介して接続されている。
また、配線基板１には、表面入射型固体撮像素子４０を覆うように中央が開口したパッケージ（図示せず）が設けられる。パッケージの開口部分には、窓部材（図示せず）が嵌め込まれている。
以上のように、汎用性の高い配線基板１を用いているので、安価に表面入射型固体撮像装置４を提供することができる。
また、表面入射型固体撮像装置４によれば、表面入射型固体撮像素子３１を配線基板１に搭載する際に電気絶縁層４２を介しているので、表面入射型固体撮像素子４０と配線基板１に設けられた第２の電極パッド１３とを電気的に絶縁することができる。表面入射型固体撮像装置４に対し、配線基板１を介して入出力信号を確実に伝送することができる。
また、本発明の固体撮像装置は、前述した実施形態に限られない。配線基板に搭載する裏面入射型固体撮像素子は、前述したように部分的に薄型化されたものだけでなく、これにかえて全面的に薄型化されたものを用いてもよい。
本発明の配線基板の一実施形態を示す平面図である。 図１における配線基板のII−II線に沿った断面図である。 表面入射型と裏面入射型で入出力互換の端子電極配置をもつ固体撮像素子の一例を示す図である。 本発明の固体撮像装置の一実施形態を示す平面図である。 図４における固体撮像装置のV−V線に沿った断面図である。 本発明の固体撮像装置の他の実施形態を示す平面図である 図６における固体撮像装置のVII−VII線に沿った断面図である。
符号の説明
１…配線基板、２…固体撮像素子、３…裏面入射型固体撮像装置、４…表面入射型固体撮像装置、１１…基板、１２…第１の電極パッド、１３…第２の電極パッド、１４…位置合せマーク、１５…内部配線、１６…外部端子、２２，３５，４４…端子電極、３１…導電性バンプ、４１…導電性ワイヤ、４２…電気絶縁層

Claims (5)

  1. 固体撮像素子が配置される配置予定領域を有する配線基板であって、
    前記配置予定領域内に形成された複数の第１の電極パッドと、
    前記配置予定領域外に形成され、前記第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備えることを特徴とする配線基板。
  2. 前記配置予定領域を示す位置合せマークを備えることを特徴とする請求項１に記載の配線基板。
  3. 配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であって、
    前記配線基板は、
    前記配置予定領域内に形成された複数の第１の電極パッドと、
    前記配置予定領域外に形成され、前記第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備え、
    前記固体撮像素子は、
    受光面と対向する面に設けられた光検出部と、
    前記光検出部と電気的に接続された端子電極と、を備え、
    前記光検出部は、
    垂直電荷転送部と、
    前記垂直電荷転送部の両側に設けられた水平電荷転送部と、
    前記水平電荷転送部のそれぞれに設けられ、前記水平電荷転送部からの信号を読み出す信号読出し部と、を有し、
    前記端子電極は、前記第１の電極パッドとバンプボンディングにより電気的に接続されていることを特徴とする固体撮像装置。
  4. 配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であって、
    前記配線基板は、
    前記配置予定領域内に形成された複数の第１の電極パッドと、
    前記配置予定領域外に形成され、前記第１の電極パッドのそれぞれと電気的に接続された複数の第２の電極パッドと、を備え、
    前記固体撮像素子は、
    受光面に設けられた光検出部と、
    前記光検出部と電気的に接続された端子電極と、を備え、
    前記光検出部は、
    垂直電荷転送部と、
    前記垂直電荷転送部の両側に設けられた水平電荷転送部と、
    前記水平電荷転送部のそれぞれに設けられ、前記水平電荷転送部からの信号を読み出す信号読出し部と、を有し、
    前記端子電極は、前記第２の電極パッドとワイヤボンディングにより電気的に接続されていることを特徴とする固体撮像装置。
  5. 前記配置予定領域において前記配線基板と前記固体撮像素子との間には電気絶縁層が設けられていることを特徴とする請求項４に記載の固体撮像装置。
JP2006190475A 2006-07-11 2006-07-11 配線基板及び固体撮像装置 Active JP4451864B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006190475A JP4451864B2 (ja) 2006-07-11 2006-07-11 配線基板及び固体撮像装置
KR1020087027765A KR20090029189A (ko) 2006-07-11 2007-07-05 배선 기판 및 고체 촬상 장치
US12/373,106 US20090243024A1 (en) 2006-07-11 2007-07-05 Wiring board and solid-state imaging device
PCT/JP2007/063494 WO2008007613A1 (en) 2006-07-11 2007-07-05 Wiring board and solid-state imaging device
CN2007800263397A CN101490844B (zh) 2006-07-11 2007-07-05 配线基板以及固体摄像装置
EP07768243A EP2043153A4 (en) 2006-07-11 2007-07-05 CONNECTION CHART AND SEMICONDUCTOR IMAGING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006190475A JP4451864B2 (ja) 2006-07-11 2006-07-11 配線基板及び固体撮像装置

Publications (2)

Publication Number Publication Date
JP2008021724A JP2008021724A (ja) 2008-01-31
JP4451864B2 true JP4451864B2 (ja) 2010-04-14

Family

ID=38923174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190475A Active JP4451864B2 (ja) 2006-07-11 2006-07-11 配線基板及び固体撮像装置

Country Status (6)

Country Link
US (1) US20090243024A1 (ja)
EP (1) EP2043153A4 (ja)
JP (1) JP4451864B2 (ja)
KR (1) KR20090029189A (ja)
CN (1) CN101490844B (ja)
WO (1) WO2008007613A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
JP4490406B2 (ja) * 2006-10-11 2010-06-23 浜松ホトニクス株式会社 固体撮像装置
JP5844580B2 (ja) * 2011-09-05 2016-01-20 浜松ホトニクス株式会社 固体撮像素子及び固体撮像素子の実装構造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478812A1 (en) 1990-10-01 1992-04-08 Societe Des Produits Nestle S.A. Package for food product
JP2651323B2 (ja) 1992-07-22 1997-09-10 浜松ホトニクス株式会社 半導体エネルギー検出器
JP2888207B2 (ja) 1996-10-01 1999-05-10 日本電気株式会社 固体撮像装置及びその駆動方法
JP2897825B2 (ja) * 1996-12-20 1999-05-31 日本電気株式会社 固体撮像装置
US5821532A (en) * 1997-06-16 1998-10-13 Eastman Kodak Company Imager package substrate
US6501157B1 (en) * 1998-04-15 2002-12-31 Micron Technology, Inc. Substrate for accepting wire bonded or flip-chip components
JP3494948B2 (ja) * 2000-03-22 2004-02-09 シャープ株式会社 固体撮像装置およびその製造方法
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6765801B1 (en) * 2001-06-25 2004-07-20 Amkor Technology, Inc. Optical track drain package
DE10235332A1 (de) 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
JP4195594B2 (ja) 2002-09-06 2008-12-10 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー オフセット補正用ベクトル切替方法およびｘ線ｃｔ装置
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4364514B2 (ja) * 2003-01-08 2009-11-18 浜松ホトニクス株式会社 配線基板、及びそれを用いた放射線検出器
JP2004219318A (ja) * 2003-01-16 2004-08-05 Hamamatsu Photonics Kk 放射線検出器
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units

Also Published As

Publication number Publication date
CN101490844A (zh) 2009-07-22
JP2008021724A (ja) 2008-01-31
EP2043153A1 (en) 2009-04-01
KR20090029189A (ko) 2009-03-20
WO2008007613A1 (en) 2008-01-17
EP2043153A4 (en) 2012-08-15
CN101490844B (zh) 2011-02-16
US20090243024A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP4490406B2 (ja) 固体撮像装置
CN101494232B (zh) 背照式固态图像拾取器件及使用该器件的相机模块
TWI302742B (en) Solid-state image sensing device
JP4378394B2 (ja) 半導体装置およびそれを備えた光学装置用モジュール
US11488994B2 (en) Solid-state imaging device and solid-state imaging element
WO2012005075A1 (ja) 撮像装置および撮像装置の製造方法
JP2008130738A (ja) 固体撮像素子
JP4451864B2 (ja) 配線基板及び固体撮像装置
TWI544610B (zh) The mounting structure of the solid-state imaging element and the solid-state imaging device
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
JP2008053287A (ja) 半導体装置及び半導体装置の製造方法
JP4923967B2 (ja) 固体撮像装置及び電子機器
US20110227181A1 (en) Photoelectric conversion film-stacked solid-state imaging device without microlenses, its manufacturing method, and imaging apparatus
JPH07231074A (ja) 固体撮像モジュール
JP2009111130A (ja) 撮像装置及びその製造方法
JP2009064982A (ja) 固体撮像素子
JP7214870B2 (ja) 撮像素子ユニット及び撮像装置
WO2016166889A1 (ja) 撮像装置
JP4467362B2 (ja) 固体撮像装置
JPH0777411B2 (ja) 固体撮像装置
JPH10116973A (ja) 固体撮像装置
WO2015107849A1 (ja) 半導体装置、及び撮像モジュール
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2006217564A (ja) 撮像素子パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Ref document number: 4451864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250