JPH08241977A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08241977A JPH08241977A JP7044175A JP4417595A JPH08241977A JP H08241977 A JPH08241977 A JP H08241977A JP 7044175 A JP7044175 A JP 7044175A JP 4417595 A JP4417595 A JP 4417595A JP H08241977 A JPH08241977 A JP H08241977A
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- layer
- silicon layer
- etching
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 裏面照射型ＣＣＤのエピタキシャルウエハ裏
面の薄形化を行う際に、ケミカルエッチングによるエッ
チング斑の発生を防止すると共に、効果的で安定した裏
面アキュームレーションを行い、品質及び歩留まりの向
上を実現できる半導体装置の製造方法を提供することを
目的とする。 【構成】 Ｐ+ 型シリコン基板１０上にＰ+ 型シリコン
層１２、Ｐ型シリコン層１４を連続的にエピタキシャル
成長させてＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ
１６を形成し、Ｐ型シリコン層１４表面に電荷転送素子
２２を形成した後、メカニカルエッチングによりＰ+ 型
シリコン基板１０及びＰ+ 型シリコン層１２の一部を除
去し、更に弗酸−硝酸−酢酸系のケミカルエッチングに
より、Ｐ+型シリコン層１２の一部を除去し、所定の厚
さに残存させたＰ+ 型シリコン層１２をＰ+ 型アキュー
ムレーション層１２ａとする。
面の薄形化を行う際に、ケミカルエッチングによるエッ
チング斑の発生を防止すると共に、効果的で安定した裏
面アキュームレーションを行い、品質及び歩留まりの向
上を実現できる半導体装置の製造方法を提供することを
目的とする。 【構成】 Ｐ+ 型シリコン基板１０上にＰ+ 型シリコン
層１２、Ｐ型シリコン層１４を連続的にエピタキシャル
成長させてＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ
１６を形成し、Ｐ型シリコン層１４表面に電荷転送素子
２２を形成した後、メカニカルエッチングによりＰ+ 型
シリコン基板１０及びＰ+ 型シリコン層１２の一部を除
去し、更に弗酸−硝酸−酢酸系のケミカルエッチングに
より、Ｐ+型シリコン層１２の一部を除去し、所定の厚
さに残存させたＰ+ 型シリコン層１２をＰ+ 型アキュー
ムレーション層１２ａとする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に紫外線、電子線、放射線、又は荷電粒子線な
どの吸収係数が極めて大きいエネルギー線の照射やゲー
ト酸化膜に悪影響を及ぼすエネルギー線の照射に対して
有効な、裏面照射型の電荷転送型半導体装置の製造方法
に関するものである。
係り、特に紫外線、電子線、放射線、又は荷電粒子線な
どの吸収係数が極めて大きいエネルギー線の照射やゲー
ト酸化膜に悪影響を及ぼすエネルギー線の照射に対して
有効な、裏面照射型の電荷転送型半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】電荷転送型半導体装置（ＣＣＤ）を用い
た実用的なＣＣＤ撮像デバイスでは、フレーム転送（Ｆ
Ｔ）、フル・フレーム転送（ＦＦＴ）、インターライン
転送（ＩＴ）構成の三つの方式が代表的である。このう
ち計測用としては主にフル・フレーム転送方式が用いら
れる。
た実用的なＣＣＤ撮像デバイスでは、フレーム転送（Ｆ
Ｔ）、フル・フレーム転送（ＦＦＴ）、インターライン
転送（ＩＴ）構成の三つの方式が代表的である。このう
ち計測用としては主にフル・フレーム転送方式が用いら
れる。
【０００３】このフルフレーム転送方式は、蓄積部がな
く受光部の面積が大きくとれるという特長があるため、
光の利用率が高く、従って計測用など微弱光の用途に広
く用いられている。その反面、入射光が転送電極で吸収
されるため、吸収係数が大きい入力、例えば波長が短い
青色の光に対する感度低下が著しいという欠点がある。
そしてその受光部は、通常、ポリシリコン電極が隙間な
く表面を覆い、それぞれの電極の分離のために厚さ数ミ
クロンにも及ぶＰＳＧ（リンガラス）膜が重ねられた構
造となっており、特にポリシリコン電極は４００ｎｍ以
下の波長の光や低エネルギーの電子線などを吸収してし
まうため、光電変換に寄与することができないという問
題があった。
く受光部の面積が大きくとれるという特長があるため、
光の利用率が高く、従って計測用など微弱光の用途に広
く用いられている。その反面、入射光が転送電極で吸収
されるため、吸収係数が大きい入力、例えば波長が短い
青色の光に対する感度低下が著しいという欠点がある。
そしてその受光部は、通常、ポリシリコン電極が隙間な
く表面を覆い、それぞれの電極の分離のために厚さ数ミ
クロンにも及ぶＰＳＧ（リンガラス）膜が重ねられた構
造となっており、特にポリシリコン電極は４００ｎｍ以
下の波長の光や低エネルギーの電子線などを吸収してし
まうため、光電変換に寄与することができないという問
題があった。
【０００４】この問題を解決するものとして、基板裏面
を薄形化して、光を裏面から照射する構造にした裏面照
射型ＣＣＤがある。この裏面入射型ＣＣＤについて、図
３を用いて説明する。図３は、裏面入射型ＣＣＤの要部
の断面図である。
を薄形化して、光を裏面から照射する構造にした裏面照
射型ＣＣＤがある。この裏面入射型ＣＣＤについて、図
３を用いて説明する。図３は、裏面入射型ＣＣＤの要部
の断面図である。
【０００５】図３に示すように、Ｐ型シリコンウエハ４
０表面に電荷転送領域４２が形成され、この電荷転送領
域４２上にはゲート酸化膜４４を介して複数のポリシリ
コン転送電極４６が配置され、これらポリシリコン転送
電極４６は、クロックパルスφ1 〜φ3 を供給するクロ
ックパルス電極群４８に接続している。こうしてＰ型シ
リコンウエハ４０表面に電荷転送素子５０が形成されて
いる。また、Ｐ型シリコンウエハ４０裏面上にはシリコ
ン酸化膜５２が形成されているが、電荷転送領域４２に
対応する部分、即ち図中に矢印で示すエネルギー線（ｈ
ν）が入射する部分のＰ型シリコンウエハ４０裏面は薄
形化されている。
０表面に電荷転送領域４２が形成され、この電荷転送領
域４２上にはゲート酸化膜４４を介して複数のポリシリ
コン転送電極４６が配置され、これらポリシリコン転送
電極４６は、クロックパルスφ1 〜φ3 を供給するクロ
ックパルス電極群４８に接続している。こうしてＰ型シ
リコンウエハ４０表面に電荷転送素子５０が形成されて
いる。また、Ｐ型シリコンウエハ４０裏面上にはシリコ
ン酸化膜５２が形成されているが、電荷転送領域４２に
対応する部分、即ち図中に矢印で示すエネルギー線（ｈ
ν）が入射する部分のＰ型シリコンウエハ４０裏面は薄
形化されている。
【０００６】ここで、裏面入射型ＣＣＤにおける裏面薄
形化の必要性について説明する。
形化の必要性について説明する。
【０００７】前述のように、裏面照射型ＣＣＤは、電荷
転送素子５０が形成されているＰ型シリコンウエハ４０
の裏面が光の入射面となる。通常の表面照射型のＣＣＤ
の場合、シリコンウエハの厚さは４００〜６００μｍで
ある。例えば吸収係数が大きいエネルギー線の代表例と
して、例えば波長２００〜３００ｎｍの光（紫外線）を
照射した場合、このような短波長光は、その殆どが表面
から僅かに入ったところ、具体的には表面から０．０１
μｍの深さのところで吸収されてしまう。
転送素子５０が形成されているＰ型シリコンウエハ４０
の裏面が光の入射面となる。通常の表面照射型のＣＣＤ
の場合、シリコンウエハの厚さは４００〜６００μｍで
ある。例えば吸収係数が大きいエネルギー線の代表例と
して、例えば波長２００〜３００ｎｍの光（紫外線）を
照射した場合、このような短波長光は、その殆どが表面
から僅かに入ったところ、具体的には表面から０．０１
μｍの深さのところで吸収されてしまう。
【０００８】このため、数百μｍの厚さがある通常の表
面照射型のＣＣＤをそのまま裏面照射型として使用して
も、裏面からの光照射によって裏面近傍に発生した光電
子は、シリコンウエハ表面にある電荷転送素子のポテン
シャル井戸にまで効率よく拡散していくことができず、
殆ど途中で再結合して消失してしまう。また、そのうち
のいくらかは運良くポテンシャル井戸まで到達できたと
しても、長い道程を拡散している間に信号同士が混じり
合い、いわゆる解像度を著しく低下させることになる。
面照射型のＣＣＤをそのまま裏面照射型として使用して
も、裏面からの光照射によって裏面近傍に発生した光電
子は、シリコンウエハ表面にある電荷転送素子のポテン
シャル井戸にまで効率よく拡散していくことができず、
殆ど途中で再結合して消失してしまう。また、そのうち
のいくらかは運良くポテンシャル井戸まで到達できたと
しても、長い道程を拡散している間に信号同士が混じり
合い、いわゆる解像度を著しく低下させることになる。
【０００９】従って、裏面照射型ＣＣＤでは、受光面で
ある裏面を研磨やエッチングによって薄くし、裏面近傍
に発生した電子が最短距離でシリコンウエハ表面のポテ
ンシャル井戸に到達できるようにしなくてはいけない。
上記図３に示す代表的な裏面入射型ＣＣＤの受光部分に
おけるＰ型シリコンウエハ４０の厚さは、１５〜２０μ
ｍである。
ある裏面を研磨やエッチングによって薄くし、裏面近傍
に発生した電子が最短距離でシリコンウエハ表面のポテ
ンシャル井戸に到達できるようにしなくてはいけない。
上記図３に示す代表的な裏面入射型ＣＣＤの受光部分に
おけるＰ型シリコンウエハ４０の厚さは、１５〜２０μ
ｍである。
【００１０】このように、裏面照射型ＣＣＤは、表面を
ポリシリコン電極やＰＳＧ膜等によって隙間無く覆われ
ているため、表面へ照射する短波長光は、ポリシリコン
電極やＰＳＧ膜等の障害物に吸収されてしまい、検出が
難しいが、裏面にはこの様な障害物はないため、裏面へ
の照射に対しては、短波長光等の吸収係数が大きいエネ
ルギー線であっても、高感度な検出を期待することがで
きる。一般に、裏面入射型ＣＣＤは２００ｎｍ程度の短
波長光まで感度があり、軟Ｘ線ダイレクト検出装置や電
子衝撃型ＣＣＤ撮像デバイスにも応用されている。この
電子衝撃型ＣＣＤ撮像デバイスは、電子衝撃により生じ
る信号電荷の増倍作用を利用できるため、高感度撮像デ
バイスとして期待される。
ポリシリコン電極やＰＳＧ膜等によって隙間無く覆われ
ているため、表面へ照射する短波長光は、ポリシリコン
電極やＰＳＧ膜等の障害物に吸収されてしまい、検出が
難しいが、裏面にはこの様な障害物はないため、裏面へ
の照射に対しては、短波長光等の吸収係数が大きいエネ
ルギー線であっても、高感度な検出を期待することがで
きる。一般に、裏面入射型ＣＣＤは２００ｎｍ程度の短
波長光まで感度があり、軟Ｘ線ダイレクト検出装置や電
子衝撃型ＣＣＤ撮像デバイスにも応用されている。この
電子衝撃型ＣＣＤ撮像デバイスは、電子衝撃により生じ
る信号電荷の増倍作用を利用できるため、高感度撮像デ
バイスとして期待される。
【００１１】次に、裏面入射型ＣＣＤの製造プロセスの
代表例を、図４及び図５を用いて説明する。ここで、図
１及び図２は従来の裏面入射型ＣＣＤの製造方法を示す
工程図である。なお、このプロセスは、R.Winzenread,e
tc., Improved Uniformity in Thinned Scientific CCD
s"Proc. of SPIE,Vol.1161(1989)、及びR.Winzenread,e
tc., Flat, Thinned Scientific CCDs"Proc. of SPIE,V
ol.2198(1994) を参照したものであり、上記図３に示す
裏面入射型ＣＣＤとは裏面の構造が少し異なっている。
代表例を、図４及び図５を用いて説明する。ここで、図
１及び図２は従来の裏面入射型ＣＣＤの製造方法を示す
工程図である。なお、このプロセスは、R.Winzenread,e
tc., Improved Uniformity in Thinned Scientific CCD
s"Proc. of SPIE,Vol.1161(1989)、及びR.Winzenread,e
tc., Flat, Thinned Scientific CCDs"Proc. of SPIE,V
ol.2198(1994) を参照したものであり、上記図３に示す
裏面入射型ＣＣＤとは裏面の構造が少し異なっている。
【００１２】先ず、サブストレイトとして、ＣＺ（チョ
クラルスキー）法によって結晶成長した比抵抗０．０１
Ω−ｃｍ、厚さ５００μｍのＰ+ 型シリコン基板６０を
用意する。そしてこのＰ+ 型シリコン基板６０上に、比
抵抗３０Ω−ｃｍ、厚さ２０μｍのＰ型シリコン層６２
をエピタキシャル成長させる。こうして、Ｐ+ 型シリコ
ン基板６０上にＰ型シリコン層６２を積層したＰ／Ｐ+
エピタキシャルウエハ６４を形成する。
クラルスキー）法によって結晶成長した比抵抗０．０１
Ω−ｃｍ、厚さ５００μｍのＰ+ 型シリコン基板６０を
用意する。そしてこのＰ+ 型シリコン基板６０上に、比
抵抗３０Ω−ｃｍ、厚さ２０μｍのＰ型シリコン層６２
をエピタキシャル成長させる。こうして、Ｐ+ 型シリコ
ン基板６０上にＰ型シリコン層６２を積層したＰ／Ｐ+
エピタキシャルウエハ６４を形成する。
【００１３】次いで、Ｐ／Ｐ+ エピタキシャルウエハ６
４のＰ型シリコン層６２表面に電荷転送領域６６を形成
し、この電荷転送領域６６上にゲート酸化膜（図示せ
ず）を介してポリシリコン転送電極（図示せず）を形成
し、これらのポリシリコン転送電極を接続するアルミニ
ウム配線層６８を形成する。こうして、Ｐ型シリコン層
６２表面に電荷転送素子７０を形成し、いわゆる表面プ
ロセスを終了する（図４（ａ）参照）。
４のＰ型シリコン層６２表面に電荷転送領域６６を形成
し、この電荷転送領域６６上にゲート酸化膜（図示せ
ず）を介してポリシリコン転送電極（図示せず）を形成
し、これらのポリシリコン転送電極を接続するアルミニ
ウム配線層６８を形成する。こうして、Ｐ型シリコン層
６２表面に電荷転送素子７０を形成し、いわゆる表面プ
ロセスを終了する（図４（ａ）参照）。
【００１４】次いで、電荷転送素子７０を形成したＰ型
シリコン層６２上面を、接着剤７２を用いてホルダ７４
に張り付ける（図４（ｂ）参照）。
シリコン層６２上面を、接着剤７２を用いてホルダ７４
に張り付ける（図４（ｂ）参照）。
【００１５】次いで、電荷転送素子７０を形成したＰ／
Ｐ+ エピタキシャルウエハ６４の裏面を薄形化する。先
ず、Ｐ+ 型シリコン基板６０裏面に対してグラインダを
用いた研磨などのメカニカルエッチングを行い、Ｐ+ 型
シリコン基板６０を残り厚が１０μｍ程度になるまで除
去する。このとき、ケミカルエッチングを用いることも
考えられるが、ケミカルエッチングではどうしても欠陥
部分におけるエッチング速度が速くなり、エッチング面
に斑や曇りを生じ易い。このため、バルク中に多くの結
晶欠陥が誘起されているＰ+ 型シリコン基板６０のエッ
チングには、メカニカルエッチングを採用することが好
ましい（図４（ｃ）参照）。
Ｐ+ エピタキシャルウエハ６４の裏面を薄形化する。先
ず、Ｐ+ 型シリコン基板６０裏面に対してグラインダを
用いた研磨などのメカニカルエッチングを行い、Ｐ+ 型
シリコン基板６０を残り厚が１０μｍ程度になるまで除
去する。このとき、ケミカルエッチングを用いることも
考えられるが、ケミカルエッチングではどうしても欠陥
部分におけるエッチング速度が速くなり、エッチング面
に斑や曇りを生じ易い。このため、バルク中に多くの結
晶欠陥が誘起されているＰ+ 型シリコン基板６０のエッ
チングには、メカニカルエッチングを採用することが好
ましい（図４（ｃ）参照）。
【００１６】続いて、残り厚１０μｍ程度のＰ+ 型シリ
コン基板６０を、弗酸（ＨＦ）−硝酸（ＨＮＯ3 ）−酢
酸（ＣＨ3 ＣＯＯＨ）系のエッチャントを使用してケミ
カルエッチングする。所定の混合比の弗酸−硝酸−酢酸
系のエッチャントを使用すると、Ｐ+ 型シリコン基板６
０のエッチングは数μｍ／分の速度で進行するが、不純
物濃度の低いＰ型シリコン層６２はエッチングされない
ため、このエッチングはＰ+ 型シリコン基板６０とＰ型
シリコン層６２との境界面で自動的にストップする。即
ち、Ｐ／Ｐ+ エピタキシャルウエハ６４のエピタキシャ
ル層／バルク界面がケミカルエッチングのエッチングス
トッパとして働く。従って、Ｐ／Ｐ+ エピタキシャルウ
エハ６４裏面のＰ+ 型シリコン基板６０は除去され、残
存するＰ型シリコン層６２の厚さはエピタキシャル成長
させた際の２０μｍの厚さにコントロールされることに
なる。こうして、電荷転送素子７０を形成したＰ／Ｐ+
エピタキシャルウエハ６４の薄形化を行うことができる
（図４（ｄ）参照）。
コン基板６０を、弗酸（ＨＦ）−硝酸（ＨＮＯ3 ）−酢
酸（ＣＨ3 ＣＯＯＨ）系のエッチャントを使用してケミ
カルエッチングする。所定の混合比の弗酸−硝酸−酢酸
系のエッチャントを使用すると、Ｐ+ 型シリコン基板６
０のエッチングは数μｍ／分の速度で進行するが、不純
物濃度の低いＰ型シリコン層６２はエッチングされない
ため、このエッチングはＰ+ 型シリコン基板６０とＰ型
シリコン層６２との境界面で自動的にストップする。即
ち、Ｐ／Ｐ+ エピタキシャルウエハ６４のエピタキシャ
ル層／バルク界面がケミカルエッチングのエッチングス
トッパとして働く。従って、Ｐ／Ｐ+ エピタキシャルウ
エハ６４裏面のＰ+ 型シリコン基板６０は除去され、残
存するＰ型シリコン層６２の厚さはエピタキシャル成長
させた際の２０μｍの厚さにコントロールされることに
なる。こうして、電荷転送素子７０を形成したＰ／Ｐ+
エピタキシャルウエハ６４の薄形化を行うことができる
（図４（ｄ）参照）。
【００１７】次いで、水蒸気中において、温度１２０
℃、４８時間の条件で酸化を行い、露出したＰ型シリコ
ン層６２裏面にシリコン酸化膜７６を成長させる。この
シリコン酸化膜７６は、エネルギー線がＵＶ光である場
合に反射防止膜として機能するものである（図４（ｅ）
参照）。
℃、４８時間の条件で酸化を行い、露出したＰ型シリコ
ン層６２裏面にシリコン酸化膜７６を成長させる。この
シリコン酸化膜７６は、エネルギー線がＵＶ光である場
合に反射防止膜として機能するものである（図４（ｅ）
参照）。
【００１８】次いで、Ｐ型シリコン層６２裏面のシリコ
ン酸化膜７６に、図中に矢印で示すようなＵＶ照射を行
い、シリコン酸化膜７６中に負電荷ｅ- を引き起こし、
シリコン酸化膜７６を負に帯電する。これはＵＶフラッ
ドによる裏面アキュームレーションと呼ばれるものであ
る（図４（ｆ）参照）。
ン酸化膜７６に、図中に矢印で示すようなＵＶ照射を行
い、シリコン酸化膜７６中に負電荷ｅ- を引き起こし、
シリコン酸化膜７６を負に帯電する。これはＵＶフラッ
ドによる裏面アキュームレーションと呼ばれるものであ
る（図４（ｆ）参照）。
【００１９】次いで、シリコン酸化膜７６及びＰ型シリ
コン層６２を選択的にエッチングして、アルミニウム配
線層６８の一部を露出させ、ボンディングパッド６８ａ
とする（図５（ａ）参照） 次いで、ダイシングを行い、個々のチップ７８に分割す
る（図５（ｂ）参照）。続いて、このチップ７８をセラ
ミックパッケージ８０内に実装した後、ワイヤ・ボンデ
ィングを行い、チップ７８のボンディングパッド６８ａ
とセラミックパッケージ８０のボンディングパッド８２
とをワイヤ８４で接続する。こうして、裏面入射型ＣＣ
Ｄの組み立てを完了する（図５（ｃ）参照）。
コン層６２を選択的にエッチングして、アルミニウム配
線層６８の一部を露出させ、ボンディングパッド６８ａ
とする（図５（ａ）参照） 次いで、ダイシングを行い、個々のチップ７８に分割す
る（図５（ｂ）参照）。続いて、このチップ７８をセラ
ミックパッケージ８０内に実装した後、ワイヤ・ボンデ
ィングを行い、チップ７８のボンディングパッド６８ａ
とセラミックパッケージ８０のボンディングパッド８２
とをワイヤ８４で接続する。こうして、裏面入射型ＣＣ
Ｄの組み立てを完了する（図５（ｃ）参照）。
【００２０】ここで、裏面アキュームレーションの必要
性について、図６を用いて説明する。図６は、裏面入射
型ＣＣＤのＰ型シリコン層６２の裏面からその表面に至
るまでの断面のポテンシャルプロファイルを示す図であ
る。なお、図中の●は信号電荷である電子を示し、縦軸
の下向きに電子のポテンシャルをとっている。
性について、図６を用いて説明する。図６は、裏面入射
型ＣＣＤのＰ型シリコン層６２の裏面からその表面に至
るまでの断面のポテンシャルプロファイルを示す図であ
る。なお、図中の●は信号電荷である電子を示し、縦軸
の下向きに電子のポテンシャルをとっている。
【００２１】図６に示すように、Ｐ型シリコン層６２表
面の電荷転送領域６６上に、ゲート酸化膜８６を介して
ポリシリコン転送電極８８が配置され、このポリシリコ
ン転送電極８８直下の電荷転送領域６６には、ポリシリ
コン転送電極８８に印加される電圧に応じてポテンシャ
ル井戸９０が形成されている。また、Ｐ型シリコン層６
２裏面上には、入射光に対する反射防止膜としてのシリ
コン酸化膜７６が形成されている。
面の電荷転送領域６６上に、ゲート酸化膜８６を介して
ポリシリコン転送電極８８が配置され、このポリシリコ
ン転送電極８８直下の電荷転送領域６６には、ポリシリ
コン転送電極８８に印加される電圧に応じてポテンシャ
ル井戸９０が形成されている。また、Ｐ型シリコン層６
２裏面上には、入射光に対する反射防止膜としてのシリ
コン酸化膜７６が形成されている。
【００２２】上記図４（ｆ）に示したように、シリコン
酸化膜７６にＵＶ光を照射して負電荷を引き起こし、シ
リコン酸化膜７６を負に帯電するという、ＵＶフラッド
による裏面アキュームレーションを行った。しかし、こ
うした裏面アキュームレーションがなされていない場
合、シリコン酸化膜７６には酸化膜電荷や界面準位が必
ず存在し、これらはいずれもＰ型シリコン層６２の界面
近傍を空乏化させるように働くため、Ｐ型シリコン層６
２中のポテンシャルプロファイルでみれば、図６中の一
点鎖線で示すように、裏面のシリコン酸化膜７６に近付
くにつれて電子に対するポテンシャルが下向きに曲が
る。このため、裏面入射によってＰ型シリコン層６２裏
面から浅いところに生じた光電子はＰ型シリコン層６２
表面のポテンシャル井戸９０に向かうことができず、却
ってＰ型シリコン層６２とシリコン酸化膜７６との界面
に押しやられ、再結合により消滅することになる。
酸化膜７６にＵＶ光を照射して負電荷を引き起こし、シ
リコン酸化膜７６を負に帯電するという、ＵＶフラッド
による裏面アキュームレーションを行った。しかし、こ
うした裏面アキュームレーションがなされていない場
合、シリコン酸化膜７６には酸化膜電荷や界面準位が必
ず存在し、これらはいずれもＰ型シリコン層６２の界面
近傍を空乏化させるように働くため、Ｐ型シリコン層６
２中のポテンシャルプロファイルでみれば、図６中の一
点鎖線で示すように、裏面のシリコン酸化膜７６に近付
くにつれて電子に対するポテンシャルが下向きに曲が
る。このため、裏面入射によってＰ型シリコン層６２裏
面から浅いところに生じた光電子はＰ型シリコン層６２
表面のポテンシャル井戸９０に向かうことができず、却
ってＰ型シリコン層６２とシリコン酸化膜７６との界面
に押しやられ、再結合により消滅することになる。
【００２３】従って、前述のＵＶフラッドによる裏面ア
キュームレーションを行い、シリコン酸化膜７６を負に
帯電させることにより、Ｐ型シリコン層６２のシリコン
酸化膜７６との界面に近付くにつれて上向きに曲がるポ
テンシャルのスロープを設け、図６中の実線で示すよう
なポテンシャルプロファイルにする。これにより、Ｐ型
シリコン層６２裏面から浅いところに生じた光電子もＰ
型シリコン層６２表面のポテンシャル井戸９０に効率よ
く到達することができる。
キュームレーションを行い、シリコン酸化膜７６を負に
帯電させることにより、Ｐ型シリコン層６２のシリコン
酸化膜７６との界面に近付くにつれて上向きに曲がるポ
テンシャルのスロープを設け、図６中の実線で示すよう
なポテンシャルプロファイルにする。これにより、Ｐ型
シリコン層６２裏面から浅いところに生じた光電子もＰ
型シリコン層６２表面のポテンシャル井戸９０に効率よ
く到達することができる。
【００２４】なお、ＵＶフラッドによる裏面アキューム
レーションの他、Ｐ型シリコン層６２裏面にイオン注入
法を用いて例えばボロン原子を打ち込み、Ｐ+ 型高濃度
不純物領域を形成することによっても、裏面アキューム
レーションを達成することができる。
レーションの他、Ｐ型シリコン層６２裏面にイオン注入
法を用いて例えばボロン原子を打ち込み、Ｐ+ 型高濃度
不純物領域を形成することによっても、裏面アキューム
レーションを達成することができる。
【００２５】
【発明が解決しようとする課題】上記従来の裏面照射型
ＣＣＤの製造方法において、サブストレイトとしてＣＺ
法によって結晶成長したＰ+ 型シリコン基板６０を用
い、このＰ+ 型シリコン基板６０上にＰ型シリコン層６
２をエピタキシャル成長させた後、このＰ／Ｐ+ エピタ
キシャルウエハ６４のＰ型シリコン層６２表面に電荷転
送素子７０を形成しているが、その理由について述べ
る。
ＣＣＤの製造方法において、サブストレイトとしてＣＺ
法によって結晶成長したＰ+ 型シリコン基板６０を用
い、このＰ+ 型シリコン基板６０上にＰ型シリコン層６
２をエピタキシャル成長させた後、このＰ／Ｐ+ エピタ
キシャルウエハ６４のＰ型シリコン層６２表面に電荷転
送素子７０を形成しているが、その理由について述べ
る。
【００２６】ＣＺ法による結晶成長は、石英（Ｓｉ
Ｏ2 ）のルツボ内に溶融させたシリコンからの引き上げ
によって行われるため、成長した単結晶シリコン中に
は、ルツボから溶け出した酸素が高濃度（〜１×１０18
ｃｍ-3）に含有されている。そして結晶中に酸素が高濃
度に含有されていることにより、ＦＺ法に比較して堅い
結晶ができ、熱処理にも強いという特長を有する。更
に、裏面照射型ＣＣＤの製造方法において重要なこと
は、ＣＺ法によって結晶成長したＰ+ 型シリコン基板６
０をサブストレイトとして用いることにより、いわゆる
インターナルゲッタ作用が期待できることである。
Ｏ2 ）のルツボ内に溶融させたシリコンからの引き上げ
によって行われるため、成長した単結晶シリコン中に
は、ルツボから溶け出した酸素が高濃度（〜１×１０18
ｃｍ-3）に含有されている。そして結晶中に酸素が高濃
度に含有されていることにより、ＦＺ法に比較して堅い
結晶ができ、熱処理にも強いという特長を有する。更
に、裏面照射型ＣＣＤの製造方法において重要なこと
は、ＣＺ法によって結晶成長したＰ+ 型シリコン基板６
０をサブストレイトとして用いることにより、いわゆる
インターナルゲッタ作用が期待できることである。
【００２７】即ち、裏面照射型ＣＣＤの製造プロセスに
おける熱処理により、ＣＺ法によって結晶成長したＰ+
型シリコン基板６０に多数含有される酸素を核として、
積層欠陥、転位、ピットなどの結晶欠陥が形成される。
他方、このＰ+ 型シリコン基板６０上にエピタキシャル
成長させたＰ型シリコン層６２は酸素を高濃度には含有
しないため、このような結晶欠陥は生じない。
おける熱処理により、ＣＺ法によって結晶成長したＰ+
型シリコン基板６０に多数含有される酸素を核として、
積層欠陥、転位、ピットなどの結晶欠陥が形成される。
他方、このＰ+ 型シリコン基板６０上にエピタキシャル
成長させたＰ型シリコン層６２は酸素を高濃度には含有
しないため、このような結晶欠陥は生じない。
【００２８】この様子を、模式的に図７に示す。この図
７において、Ｐ+ 型シリコン基板６０のバルク中に析出
した酸素が核になった結晶欠陥９２を×印で表す。ま
た、こうした結晶欠陥の１つであるスワール９４を、模
式的に図８に示す。このスワール９４は渦巻き状に現れ
る微小欠陥であり、例えば弗酸：硝酸：酢酸＝１：３：
１２のエッチャントを用いてＰ+ 型シリコン基板６０を
ＤＡＳＨエッチングすると、その表面に目視観察され、
酸素濃度が異なった領域が同心円状の輪になって肉眼で
観察される。
７において、Ｐ+ 型シリコン基板６０のバルク中に析出
した酸素が核になった結晶欠陥９２を×印で表す。ま
た、こうした結晶欠陥の１つであるスワール９４を、模
式的に図８に示す。このスワール９４は渦巻き状に現れ
る微小欠陥であり、例えば弗酸：硝酸：酢酸＝１：３：
１２のエッチャントを用いてＰ+ 型シリコン基板６０を
ＤＡＳＨエッチングすると、その表面に目視観察され、
酸素濃度が異なった領域が同心円状の輪になって肉眼で
観察される。
【００２９】こうして、Ｐ+ 型シリコン基板６０のバル
クは結晶欠陥のシンクとして作用し、Ｐ型シリコン層６
２はデニューデッドゾーンとして作用する。従って、Ｐ
+ 型シリコン基板６０上にＰ型シリコン層６２が積層さ
れたＰ／Ｐ+ エピタキシャルウエハ６４のＰ型シリコン
層６２表面に電荷転送素子７０を形成することにより、
裏面照射型ＣＣＤを高歩留まりで製造することができ
る。
クは結晶欠陥のシンクとして作用し、Ｐ型シリコン層６
２はデニューデッドゾーンとして作用する。従って、Ｐ
+ 型シリコン基板６０上にＰ型シリコン層６２が積層さ
れたＰ／Ｐ+ エピタキシャルウエハ６４のＰ型シリコン
層６２表面に電荷転送素子７０を形成することにより、
裏面照射型ＣＣＤを高歩留まりで製造することができ
る。
【００３０】しかしながら、Ｐ+ 型シリコン基板６０上
にＰ型シリコン層６２をエピタキシャル成長させる際、
そのエピタキシャル成長の特に初期段階においては、Ｐ
+ 型シリコン基板６０表面に前述した積層欠陥や転位が
あると、それら結晶欠陥もエピタキシャル成長と共にＰ
型シリコン層６２内に成長していく。更に、Ｐ+ 型シリ
コン基板６０表面の、除去しきれなかった自然酸化膜や
その他の汚染物質等の影響により、Ｐ／Ｐ+ エピタキシ
ャルウエハ６４のエピタキシャル層／バルク界面には、
他よりも高密度な結晶欠陥層が発生すると考えられる。
こうした界面欠陥９６を、図７中に○印で表す。
にＰ型シリコン層６２をエピタキシャル成長させる際、
そのエピタキシャル成長の特に初期段階においては、Ｐ
+ 型シリコン基板６０表面に前述した積層欠陥や転位が
あると、それら結晶欠陥もエピタキシャル成長と共にＰ
型シリコン層６２内に成長していく。更に、Ｐ+ 型シリ
コン基板６０表面の、除去しきれなかった自然酸化膜や
その他の汚染物質等の影響により、Ｐ／Ｐ+ エピタキシ
ャルウエハ６４のエピタキシャル層／バルク界面には、
他よりも高密度な結晶欠陥層が発生すると考えられる。
こうした界面欠陥９６を、図７中に○印で表す。
【００３１】従って、上記従来の裏面照射型ＣＣＤの製
造方法の上記図４（ｄ）に示す工程においては、弗酸−
硝酸−酢酸系のエッチャントによりＰ+ 型シリコン基板
６０をエッチングする際、Ｐ／Ｐ+ エピタキシャルウエ
ハ６４のエピタキシャル層／バルク界面をケミカルエッ
チングのエッチングストッパとして働かせているが、前
述のように、このＰ／Ｐ+ エピタキシャルウエハ６４の
エピタキシャル層／バルク界面は界面欠陥９６が高密度
に存在する高密度欠陥層となっているため、ケミカルエ
ッチングのエッチングストッパとして働かないばかり
か、欠陥部分のエッチング速度が通常のシリコンのエッ
チング速度と異なるため、エッチングむらを生じ、エッ
チング面が荒れたり、曇ったりすることになった。
造方法の上記図４（ｄ）に示す工程においては、弗酸−
硝酸−酢酸系のエッチャントによりＰ+ 型シリコン基板
６０をエッチングする際、Ｐ／Ｐ+ エピタキシャルウエ
ハ６４のエピタキシャル層／バルク界面をケミカルエッ
チングのエッチングストッパとして働かせているが、前
述のように、このＰ／Ｐ+ エピタキシャルウエハ６４の
エピタキシャル層／バルク界面は界面欠陥９６が高密度
に存在する高密度欠陥層となっているため、ケミカルエ
ッチングのエッチングストッパとして働かないばかり
か、欠陥部分のエッチング速度が通常のシリコンのエッ
チング速度と異なるため、エッチングむらを生じ、エッ
チング面が荒れたり、曇ったりすることになった。
【００３２】また、上記従来の裏面照射型ＣＣＤの製造
方法においては、ＵＶフラッドによる裏面アキュームレ
ーションを行っているが、この方法による裏面アキュー
ムレーションは効果の持続性に問題がある。更に、イオ
ン注入法を用いたＰ+ 型高濃度不純物領域の形成による
裏面アキュームレーションの場合、アモルファス状とな
ったイオン注入層の再結晶化とイオン注入したボロン原
子の活性化を行うために、通常、６００℃付近と１００
０℃付近のいわゆる２ステップアニールを行う必要があ
るが、既にアルミニウム配線層６８を形成しているた
め、このような高温のアニールを行うことができず、ア
ニール不足によるリーク電流の発生を招くという問題が
ある。
方法においては、ＵＶフラッドによる裏面アキュームレ
ーションを行っているが、この方法による裏面アキュー
ムレーションは効果の持続性に問題がある。更に、イオ
ン注入法を用いたＰ+ 型高濃度不純物領域の形成による
裏面アキュームレーションの場合、アモルファス状とな
ったイオン注入層の再結晶化とイオン注入したボロン原
子の活性化を行うために、通常、６００℃付近と１００
０℃付近のいわゆる２ステップアニールを行う必要があ
るが、既にアルミニウム配線層６８を形成しているた
め、このような高温のアニールを行うことができず、ア
ニール不足によるリーク電流の発生を招くという問題が
ある。
【００３３】このように、上記従来の裏面照射型ＣＣＤ
の製造方法においては、Ｐ／Ｐ+ エピタキシャルウエハ
６４のエピタキシャル層／バルク界面の高密度欠陥層を
エッチングストップ面としたため、Ｐ+ 型シリコン基板
６０のケミカルエッチングのエッチングストップを意図
したように行うことができず、電荷転送素子７０を形成
するＰ型シリコン層６２の厚さにばらつきを生じ、歩留
まりの低下を招くという問題が生じた。また、エッチン
グむらによるエッチング面の荒れや曇り等のエッチング
斑を生じ、裏面照射型ＣＣＤを用いたＣＣＤ撮像デバイ
スにおける画像上の感度むら等の画像欠陥を引き起こす
という問題が生じた。更に、効果的で安定した裏面アキ
ュームレーションが行われず、感度の劣化を招くという
問題が生じた。
の製造方法においては、Ｐ／Ｐ+ エピタキシャルウエハ
６４のエピタキシャル層／バルク界面の高密度欠陥層を
エッチングストップ面としたため、Ｐ+ 型シリコン基板
６０のケミカルエッチングのエッチングストップを意図
したように行うことができず、電荷転送素子７０を形成
するＰ型シリコン層６２の厚さにばらつきを生じ、歩留
まりの低下を招くという問題が生じた。また、エッチン
グむらによるエッチング面の荒れや曇り等のエッチング
斑を生じ、裏面照射型ＣＣＤを用いたＣＣＤ撮像デバイ
スにおける画像上の感度むら等の画像欠陥を引き起こす
という問題が生じた。更に、効果的で安定した裏面アキ
ュームレーションが行われず、感度の劣化を招くという
問題が生じた。
【００３４】そこで本発明は、上記の事情を鑑みてなさ
れたものであり、裏面照射型ＣＣＤの製造に用いるエピ
タキシャルウエハの裏面の薄形化を行う際に、ケミカル
エッチングによるエッチング斑の発生を防止すると共
に、効果的で安定した裏面アキュームレーションを行
い、品質及び歩留まりの向上を実現することができる半
導体装置の製造方法を提供することを目的とする。
れたものであり、裏面照射型ＣＣＤの製造に用いるエピ
タキシャルウエハの裏面の薄形化を行う際に、ケミカル
エッチングによるエッチング斑の発生を防止すると共
に、効果的で安定した裏面アキュームレーションを行
い、品質及び歩留まりの向上を実現することができる半
導体装置の製造方法を提供することを目的とする。
【００３５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、（ａ）半導体基板上に、第１導電型の高濃度
不純物エピタキシャル層を成長させ、続いて、この高濃
度不純物エピタキシャル層上に、第１導電型の低濃度不
純物エピタキシャル層を成長させる第１の工程と、
（ｂ）低濃度不純物エピタキシャル層表面に、電荷転送
素子を形成する第２の工程と、（ｃ）半導体基板及び半
導体基板上の高濃度不純物エピタキシャル層の一部をエ
ッチング除去して、残存する高濃度不純物エピタキシャ
ル層をアキュームレーション層とする第３の工程と、
（ｄ）前記アキュームレーション層の露出面上に、反射
防止膜を形成する第４の工程とを備えることを特徴とす
る。
造方法は、（ａ）半導体基板上に、第１導電型の高濃度
不純物エピタキシャル層を成長させ、続いて、この高濃
度不純物エピタキシャル層上に、第１導電型の低濃度不
純物エピタキシャル層を成長させる第１の工程と、
（ｂ）低濃度不純物エピタキシャル層表面に、電荷転送
素子を形成する第２の工程と、（ｃ）半導体基板及び半
導体基板上の高濃度不純物エピタキシャル層の一部をエ
ッチング除去して、残存する高濃度不純物エピタキシャ
ル層をアキュームレーション層とする第３の工程と、
（ｄ）前記アキュームレーション層の露出面上に、反射
防止膜を形成する第４の工程とを備えることを特徴とす
る。
【００３６】また、前記第３の工程は、半導体基板の裏
面から半導体基板及び高濃度不純物エピタキシャル層の
一部をメカニカルエッチングした後、露出した高濃度不
純物エピタキシャル層をケミカルエッチングして、残存
する高濃度不純物エピタキシャル層をアキュームレーシ
ョン層とする工程であることを特徴とする。
面から半導体基板及び高濃度不純物エピタキシャル層の
一部をメカニカルエッチングした後、露出した高濃度不
純物エピタキシャル層をケミカルエッチングして、残存
する高濃度不純物エピタキシャル層をアキュームレーシ
ョン層とする工程であることを特徴とする。
【００３７】また、前記第３の工程におけるケミカルエ
ッチングは、エッチャントとして酸を用いる酸エッチン
グであることが好ましい。
ッチングは、エッチャントとして酸を用いる酸エッチン
グであることが好ましい。
【００３８】
【作用】本発明の半導体装置の製造方法によれば、半導
体基板上に、第１導電型の高濃度不純物エピタキシャル
層、第１導電型の低濃度不純物エピタキシャル層を順に
成長させ、この低濃度不純物エピタキシャル層表面に電
荷転送素子を形成した後、半導体基板及び高濃度不純物
エピタキシャル層の一部をエッチング除去して、残存す
る高濃度不純物エピタキシャル層をアキュームレーショ
ン層とする。従って、従来のようにＵＶフラッドによる
裏面アキュームレーションやイオン注入法を用いた高濃
度不純物領域の形成による裏面アキュームレーションを
行う工程を別に設ける必要がなくなると共に、アキュー
ムレーション層として要求される不純物濃度が高精度に
コントロールされる。これにより、工程を省略化し、歩
留まりを向上することができると共に、エネルギー線の
照射に対する感度を効果的かつ安定的に向上することが
できる。
体基板上に、第１導電型の高濃度不純物エピタキシャル
層、第１導電型の低濃度不純物エピタキシャル層を順に
成長させ、この低濃度不純物エピタキシャル層表面に電
荷転送素子を形成した後、半導体基板及び高濃度不純物
エピタキシャル層の一部をエッチング除去して、残存す
る高濃度不純物エピタキシャル層をアキュームレーショ
ン層とする。従って、従来のようにＵＶフラッドによる
裏面アキュームレーションやイオン注入法を用いた高濃
度不純物領域の形成による裏面アキュームレーションを
行う工程を別に設ける必要がなくなると共に、アキュー
ムレーション層として要求される不純物濃度が高精度に
コントロールされる。これにより、工程を省略化し、歩
留まりを向上することができると共に、エネルギー線の
照射に対する感度を効果的かつ安定的に向上することが
できる。
【００３９】また、本発明の半導体装置の製造方法によ
れば、半導体基板及び高濃度不純物エピタキシャル層の
一部のエッチング除去は、半導体基板の裏面から半導体
基板及び高濃度不純物エピタキシャル層の一部をメカニ
カルエッチングした後、露出した高濃度不純物エピタキ
シャル層をケミカルエッチングすることにより行う。従
って、半導体基板と高濃度不純物エピタキシャル層との
エピタキシャル層／バルク界面における高密度欠陥層は
メカニカルエッチングによって除去し、メカニカルエッ
チングによって生じた高濃度不純物エピタキシャル層の
露出面の表面破砕層はケミカルエッチングによって除去
するため、アキュームレーション層となる高濃度不純物
エピタキシャル層の残存する厚さを高精度にコントロー
ルすることができ、しかもエッチング面の荒れや曇り等
が生ずることもなくなる。これにより、エネルギー線の
照射に対する感度を向上し、品質及び歩留まりを向上す
ることができる。
れば、半導体基板及び高濃度不純物エピタキシャル層の
一部のエッチング除去は、半導体基板の裏面から半導体
基板及び高濃度不純物エピタキシャル層の一部をメカニ
カルエッチングした後、露出した高濃度不純物エピタキ
シャル層をケミカルエッチングすることにより行う。従
って、半導体基板と高濃度不純物エピタキシャル層との
エピタキシャル層／バルク界面における高密度欠陥層は
メカニカルエッチングによって除去し、メカニカルエッ
チングによって生じた高濃度不純物エピタキシャル層の
露出面の表面破砕層はケミカルエッチングによって除去
するため、アキュームレーション層となる高濃度不純物
エピタキシャル層の残存する厚さを高精度にコントロー
ルすることができ、しかもエッチング面の荒れや曇り等
が生ずることもなくなる。これにより、エネルギー線の
照射に対する感度を向上し、品質及び歩留まりを向上す
ることができる。
【００４０】
【実施例】以下、本発明に係る半導体装置の製造方法の
実施例について図を用いて説明する。
実施例について図を用いて説明する。
【００４１】図１及び図２は、本発明の実施例に係る裏
面入射型ＣＣＤの製造方法を示す工程図である。
面入射型ＣＣＤの製造方法を示す工程図である。
【００４２】先ず、サブストレイトとして、例えば比抵
抗０．０１Ω−ｃｍ、厚さ５００μｍのＰ+ 型シリコン
基板１０を用意する。そしてこのＰ+ 型シリコン基板１
０上に、例えば比抵抗０．０１Ω−ｃｍ、厚さ２０μｍ
の高不純物濃度のＰ+ 型シリコン層１２をエピタキシャ
ル成長させる。続いて、このＰ+ 型シリコン層１２上
に、例えば比抵抗３０Ω−ｃｍ、厚さ２０μｍの低不純
物濃度のＰ型シリコン層１４を連続的にエピタキシャル
成長させる。こうして、Ｐ+ 型シリコン基板１０上にＰ
+ 型シリコン層１２及びＰ型シリコン層１４を順に積層
したＰＰ+ ／Ｐ+ダブル・エピタキシャルウエハ１６を
形成する。
抗０．０１Ω−ｃｍ、厚さ５００μｍのＰ+ 型シリコン
基板１０を用意する。そしてこのＰ+ 型シリコン基板１
０上に、例えば比抵抗０．０１Ω−ｃｍ、厚さ２０μｍ
の高不純物濃度のＰ+ 型シリコン層１２をエピタキシャ
ル成長させる。続いて、このＰ+ 型シリコン層１２上
に、例えば比抵抗３０Ω−ｃｍ、厚さ２０μｍの低不純
物濃度のＰ型シリコン層１４を連続的にエピタキシャル
成長させる。こうして、Ｐ+ 型シリコン基板１０上にＰ
+ 型シリコン層１２及びＰ型シリコン層１４を順に積層
したＰＰ+ ／Ｐ+ダブル・エピタキシャルウエハ１６を
形成する。
【００４３】なお、このとき、Ｐ+ 型シリコン基板１０
は、ＣＺ法によって結晶成長したものを用い、インター
ナル・ゲッタ（ＩＧ）作用が期待できるように含有酸素
が高濃度にコントロールされている。従って、プロセス
中の熱処理によって多数の結晶欠陥が誘起されるが、こ
うした結晶欠陥のシンクとなり、後の工程において電荷
転送素子を形成するＰ型シリコン層１４表面付近には結
晶欠陥が生じない。また、Ｐ+ 型シリコン基板１０とＰ
+ 型シリコン層１２との界面には高密度の界面欠陥が誘
起されるが、Ｐ+ 型シリコン層１２とＰ型シリコン層１
４との界面には界面欠陥は殆ど生じない。Ｐ+ 型シリコ
ン層１２とＰ型シリコン層１４との界面は、連続エピタ
キシャル成長を行ったエピタキシャル成長層内であるた
めである。
は、ＣＺ法によって結晶成長したものを用い、インター
ナル・ゲッタ（ＩＧ）作用が期待できるように含有酸素
が高濃度にコントロールされている。従って、プロセス
中の熱処理によって多数の結晶欠陥が誘起されるが、こ
うした結晶欠陥のシンクとなり、後の工程において電荷
転送素子を形成するＰ型シリコン層１４表面付近には結
晶欠陥が生じない。また、Ｐ+ 型シリコン基板１０とＰ
+ 型シリコン層１２との界面には高密度の界面欠陥が誘
起されるが、Ｐ+ 型シリコン層１２とＰ型シリコン層１
４との界面には界面欠陥は殆ど生じない。Ｐ+ 型シリコ
ン層１２とＰ型シリコン層１４との界面は、連続エピタ
キシャル成長を行ったエピタキシャル成長層内であるた
めである。
【００４４】次いで、ＰＰ+ ／Ｐ+ ダブル・エピタキシ
ャルウエハ１６のＰ型シリコン層１４表面に電荷転送領
域１８を形成し、この電荷転送領域１８上にゲート酸化
膜（図示せず）を介してポリシリコン転送電極（図示せ
ず）を形成し、これらのポリシリコン転送電極を接続す
るアルミニウム配線層２０を形成する。こうして、Ｐ型
シリコン層１４表面に電荷転送素子２２を形成し、いわ
ゆる表面プロセスを終了する（図１（ａ）参照）。
ャルウエハ１６のＰ型シリコン層１４表面に電荷転送領
域１８を形成し、この電荷転送領域１８上にゲート酸化
膜（図示せず）を介してポリシリコン転送電極（図示せ
ず）を形成し、これらのポリシリコン転送電極を接続す
るアルミニウム配線層２０を形成する。こうして、Ｐ型
シリコン層１４表面に電荷転送素子２２を形成し、いわ
ゆる表面プロセスを終了する（図１（ａ）参照）。
【００４５】次いで、電荷転送素子２２を形成したＰ型
シリコン層１４上面を、接着剤２４を用いてホルダ２６
に張り付ける（図１（ｂ）参照）。
シリコン層１４上面を、接着剤２４を用いてホルダ２６
に張り付ける（図１（ｂ）参照）。
【００４６】次いで、電荷転送素子２２を形成したＰＰ
+ ／Ｐ+ ダブル・エピタキシャルウエハ１６の裏面を薄
形化する。先ず、Ｐ+ 型シリコン基板１０裏面に対して
グラインダを用いた研磨などのメカニカルエッチングを
行い、Ｐ+ 型シリコン基板１０を除去した後、更にＰ+
型シリコン層１２を残り厚が１０μｍ程度になるまで除
去する。このとき、Ｐ+ 型シリコン基板１０のバルク内
及びＰ+ 型シリコン基板１０とＰ+ 型シリコン層１２と
の界面には多くの結晶欠陥が誘起されているが、メカニ
カルエッチングによる薄形化であるため、面荒れや曇り
等は生じない（図１（ｃ）参照）。
+ ／Ｐ+ ダブル・エピタキシャルウエハ１６の裏面を薄
形化する。先ず、Ｐ+ 型シリコン基板１０裏面に対して
グラインダを用いた研磨などのメカニカルエッチングを
行い、Ｐ+ 型シリコン基板１０を除去した後、更にＰ+
型シリコン層１２を残り厚が１０μｍ程度になるまで除
去する。このとき、Ｐ+ 型シリコン基板１０のバルク内
及びＰ+ 型シリコン基板１０とＰ+ 型シリコン層１２と
の界面には多くの結晶欠陥が誘起されているが、メカニ
カルエッチングによる薄形化であるため、面荒れや曇り
等は生じない（図１（ｃ）参照）。
【００４７】続いて、残り厚１０μｍ程度のＰ+ 型シリ
コン層１２を、弗酸−硝酸−酢酸系のエッチャントを使
用してケミカルエッチングする。例えば、弗酸：硝酸：
酢酸＝１：３：８のエッチャントを使用すると、Ｐ+ 型
シリコン層１２のエッチングは１μｍ／分の速度で進行
するが、０．０４８Ω−ｃｍ以上の抵抗のＰ+ 層及びＰ
層１４は全くエッチングされない。従って、このケミカ
ルエッチングにより、メカニカルエッチングによって生
じたＰ+ 型シリコン層１２露出面の表面破砕層を取り除
き、所定の不純物濃度のＰ+ 型シリコン層１２が残存す
るようにコントロールすることができる。しかも、この
とき、Ｐ+ 型シリコン層１２には結晶欠陥がないため、
面荒れや曇り等が生ずることもない。
コン層１２を、弗酸−硝酸−酢酸系のエッチャントを使
用してケミカルエッチングする。例えば、弗酸：硝酸：
酢酸＝１：３：８のエッチャントを使用すると、Ｐ+ 型
シリコン層１２のエッチングは１μｍ／分の速度で進行
するが、０．０４８Ω−ｃｍ以上の抵抗のＰ+ 層及びＰ
層１４は全くエッチングされない。従って、このケミカ
ルエッチングにより、メカニカルエッチングによって生
じたＰ+ 型シリコン層１２露出面の表面破砕層を取り除
き、所定の不純物濃度のＰ+ 型シリコン層１２が残存す
るようにコントロールすることができる。しかも、この
とき、Ｐ+ 型シリコン層１２には結晶欠陥がないため、
面荒れや曇り等が生ずることもない。
【００４８】こうして、メカニカルエッチングとケミカ
ルエッチングとを組み合わせて、表面に電荷転送素子２
２を形成したＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエ
ハ１６裏面の薄形化を行うと共に、所定の不純物濃度の
Ｐ+ 型シリコン層１２をＰ+型アキュームレーション層
１２ａとする（図１（ｄ）参照）。
ルエッチングとを組み合わせて、表面に電荷転送素子２
２を形成したＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエ
ハ１６裏面の薄形化を行うと共に、所定の不純物濃度の
Ｐ+ 型シリコン層１２をＰ+型アキュームレーション層
１２ａとする（図１（ｄ）参照）。
【００４９】次いで、水蒸気中において、温度１２０
℃、４８時間の条件で酸化を行い、Ｐ+ 型アキュームレ
ーション層１２ａ裏面にシリコン酸化膜２８を成長させ
る。このシリコン酸化膜２８は、エネルギー線がＵＶ光
である場合に反射防止膜として機能するものである（図
１（ｅ）参照）。
℃、４８時間の条件で酸化を行い、Ｐ+ 型アキュームレ
ーション層１２ａ裏面にシリコン酸化膜２８を成長させ
る。このシリコン酸化膜２８は、エネルギー線がＵＶ光
である場合に反射防止膜として機能するものである（図
１（ｅ）参照）。
【００５０】次いで、シリコン酸化膜２８、Ｐ+ 型アキ
ュームレーション層１２ａ、及びＰ型シリコン層１４を
選択的にエッチングして、アルミニウム配線層２０の一
部を露出させ、ボンディングパッド２０ａとする（図２
（ａ）参照） 次いで、ダイシングを行い、個々のチップ３０に分割す
る（図２（ｂ）参照）。続いて、このチップ３０をセラ
ミックパッケージ３２内に実装した後、ワイヤ・ボンデ
ィングを行い、チップ３０のボンディングパッド２０ａ
とセラミックパッケージ３２のボンディングパッド３４
とをワイヤ３６で接続する。こうして、裏面入射型ＣＣ
Ｄの組み立てを完了する（図２（ｃ）参照）。
ュームレーション層１２ａ、及びＰ型シリコン層１４を
選択的にエッチングして、アルミニウム配線層２０の一
部を露出させ、ボンディングパッド２０ａとする（図２
（ａ）参照） 次いで、ダイシングを行い、個々のチップ３０に分割す
る（図２（ｂ）参照）。続いて、このチップ３０をセラ
ミックパッケージ３２内に実装した後、ワイヤ・ボンデ
ィングを行い、チップ３０のボンディングパッド２０ａ
とセラミックパッケージ３２のボンディングパッド３４
とをワイヤ３６で接続する。こうして、裏面入射型ＣＣ
Ｄの組み立てを完了する（図２（ｃ）参照）。
【００５１】このように本実施例に係る裏面入射型ＣＣ
Ｄの製造方法によれば、サブストレイトとしてのＰ+ 型
シリコン基板１０上にＰ+ 型シリコン層１２及びＰ型シ
リコン層１４を順にエピタキシャル成長させてＰＰ+ ／
Ｐ+ ダブル・エピタキシャルウエハ１６を形成し、この
ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１６のＰ型
シリコン層１４表面に電荷転送素子２２を形成した後、
ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１６裏面の
Ｐ+ 型シリコン基板１０及びＰ+ 型シリコン層１２の一
部をエッチング除去して、残存するＰ+ 型シリコン層１
２をアキュームレーション層１２ａとする。このため、
従来のようにＵＶフラッドによる裏面アキュームレーシ
ョンやイオン注入法を用いた高濃度不純物領域の形成に
よる裏面アキュームレーションを行う工程を別に設ける
必要がなくなり、工程を省略化することができる。ま
た、エピタキシャル成長させるＰ+ 型シリコン層１２は
所望の不純物濃度にコントロールすることが容易である
ため、アキュームレーション層１２ａとして要求される
不純物濃度を容易かつ高精度にコントロールすることが
できる。
Ｄの製造方法によれば、サブストレイトとしてのＰ+ 型
シリコン基板１０上にＰ+ 型シリコン層１２及びＰ型シ
リコン層１４を順にエピタキシャル成長させてＰＰ+ ／
Ｐ+ ダブル・エピタキシャルウエハ１６を形成し、この
ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１６のＰ型
シリコン層１４表面に電荷転送素子２２を形成した後、
ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１６裏面の
Ｐ+ 型シリコン基板１０及びＰ+ 型シリコン層１２の一
部をエッチング除去して、残存するＰ+ 型シリコン層１
２をアキュームレーション層１２ａとする。このため、
従来のようにＵＶフラッドによる裏面アキュームレーシ
ョンやイオン注入法を用いた高濃度不純物領域の形成に
よる裏面アキュームレーションを行う工程を別に設ける
必要がなくなり、工程を省略化することができる。ま
た、エピタキシャル成長させるＰ+ 型シリコン層１２は
所望の不純物濃度にコントロールすることが容易である
ため、アキュームレーション層１２ａとして要求される
不純物濃度を容易かつ高精度にコントロールすることが
できる。
【００５２】また、ＰＰ+ ／Ｐ+ ダブル・エピタキシャ
ルウエハ１６裏面の薄形化は、研磨などのメカニカルエ
ッチングによりＰ+ 型シリコン基板１０及びＰ+ 型シリ
コン層１２の一部の除去した後、露出したＰ+ 型シリコ
ン層１２をケミカルエッチングすることにより行う。こ
のため、ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１
６のＰ+ 型シリコン層１２とＰ+ 型シリコン基板１０と
のエピタキシャル層／バルク界面における高密度欠陥層
はメカニカルエッチングによって除去され、メカニカル
エッチングによって生じたＰ+ 型シリコン層１２露出面
の表面破砕層はケミカルエッチングによって除去され、
また、Ｐ+ 型シリコン層１２の残存する厚さをケミカル
エッチングによって高精度にコントロールされるため、
アキュームレーション層１２ａとして要求される厚さを
容易かつ高精度にコントロールすることができる。しか
も、エッチング面の荒れや曇り等のエッチング斑の発生
を防止することができる。
ルウエハ１６裏面の薄形化は、研磨などのメカニカルエ
ッチングによりＰ+ 型シリコン基板１０及びＰ+ 型シリ
コン層１２の一部の除去した後、露出したＰ+ 型シリコ
ン層１２をケミカルエッチングすることにより行う。こ
のため、ＰＰ+ ／Ｐ+ ダブル・エピタキシャルウエハ１
６のＰ+ 型シリコン層１２とＰ+ 型シリコン基板１０と
のエピタキシャル層／バルク界面における高密度欠陥層
はメカニカルエッチングによって除去され、メカニカル
エッチングによって生じたＰ+ 型シリコン層１２露出面
の表面破砕層はケミカルエッチングによって除去され、
また、Ｐ+ 型シリコン層１２の残存する厚さをケミカル
エッチングによって高精度にコントロールされるため、
アキュームレーション層１２ａとして要求される厚さを
容易かつ高精度にコントロールすることができる。しか
も、エッチング面の荒れや曇り等のエッチング斑の発生
を防止することができる。
【００５３】従って、裏面照射型ＣＣＤの製造プロセス
における品質及び歩留まりを向上し、エネルギー線の照
射に対する感度を従来より効果的かつ安定的に向上する
ことができる。これにより、裏面照射型ＣＣＤを用いた
ＣＣＤ撮像デバイスにおける画像上の感度むら等の画像
欠陥の発生を防止することができ、品質及び特性の向上
を実現することができる。
における品質及び歩留まりを向上し、エネルギー線の照
射に対する感度を従来より効果的かつ安定的に向上する
ことができる。これにより、裏面照射型ＣＣＤを用いた
ＣＣＤ撮像デバイスにおける画像上の感度むら等の画像
欠陥の発生を防止することができ、品質及び特性の向上
を実現することができる。
【００５４】なお、本発明は、上記実施例に限定される
ものではなく、様々の変形が可能である。例えば、上記
実施例においてはＰ型の導電型半導体を使用したが、こ
の代わりに、Ｎ型の導電型半導体を使用してもよい。
ものではなく、様々の変形が可能である。例えば、上記
実施例においてはＰ型の導電型半導体を使用したが、こ
の代わりに、Ｎ型の導電型半導体を使用してもよい。
【００５５】また、上記実施例においては、サブストレ
イトとしてのＰ+ 型シリコン基板１０上にＰ+ 型シリコ
ン層１２及びＰ型シリコン層１４を連続的にエピタキシ
ャル成長させてＰＰ+ ／Ｐ+ ダブル・エピタキシャルウ
エハ１６を形成し、このＰＰ+ ／Ｐ+ ダブル・エピタキ
シャルウエハ１６のＰ型シリコン層１４表面に電荷転送
素子２２を形成しているが、この代わりに、サブストレ
イトとしてのＰ++型シリコン基板上にＰ++型シリコン
層、Ｐ+ 型シリコン層、及びＰ型シリコン層を連続的に
エピタキシャル成長させたＰＰ+ Ｐ++／Ｐ++トリプル・
エピタキシャルウエハを形成し、このＰＰ+ Ｐ++／Ｐ++
トリプル・エピタキシャルウエハのＰ型シリコン層表面
に電荷転送素子を形成してもよい。
イトとしてのＰ+ 型シリコン基板１０上にＰ+ 型シリコ
ン層１２及びＰ型シリコン層１４を連続的にエピタキシ
ャル成長させてＰＰ+ ／Ｐ+ ダブル・エピタキシャルウ
エハ１６を形成し、このＰＰ+ ／Ｐ+ ダブル・エピタキ
シャルウエハ１６のＰ型シリコン層１４表面に電荷転送
素子２２を形成しているが、この代わりに、サブストレ
イトとしてのＰ++型シリコン基板上にＰ++型シリコン
層、Ｐ+ 型シリコン層、及びＰ型シリコン層を連続的に
エピタキシャル成長させたＰＰ+ Ｐ++／Ｐ++トリプル・
エピタキシャルウエハを形成し、このＰＰ+ Ｐ++／Ｐ++
トリプル・エピタキシャルウエハのＰ型シリコン層表面
に電荷転送素子を形成してもよい。
【００５６】そしてこのＰＰ+ Ｐ++／Ｐ++トリプル・エ
ピタキシャルウエハ裏面の薄形化は、Ｐ++型シリコン基
板及びＰ++型シリコン層の一部のメカニカルエッチング
と、残存するＰ++型シリコン層のケミカルエッチングと
によって行うが、このケミカルエッチングに使用する弗
酸−硝酸−酢酸系のエッチャントの混合比をＰ++型シリ
コン層及びＰ+ 型シリコン層の不純物濃度に基づいて調
整し、Ｐ++型シリコン層とＰ+ 型シリコン層との不純物
濃度の差を利用してＰ++型シリコン層とＰ+ 型シリコン
層との界面がケミカルエッチングのエッチングストッパ
として働くようにする。こうして、ケミカルエッチング
はＰ++型シリコン層とＰ+ 型シリコン層との境界面で自
動的にストップし、Ｐ+ 型シリコン層をＰ+ 型アキュー
ムレーション層とする。
ピタキシャルウエハ裏面の薄形化は、Ｐ++型シリコン基
板及びＰ++型シリコン層の一部のメカニカルエッチング
と、残存するＰ++型シリコン層のケミカルエッチングと
によって行うが、このケミカルエッチングに使用する弗
酸−硝酸−酢酸系のエッチャントの混合比をＰ++型シリ
コン層及びＰ+ 型シリコン層の不純物濃度に基づいて調
整し、Ｐ++型シリコン層とＰ+ 型シリコン層との不純物
濃度の差を利用してＰ++型シリコン層とＰ+ 型シリコン
層との界面がケミカルエッチングのエッチングストッパ
として働くようにする。こうして、ケミカルエッチング
はＰ++型シリコン層とＰ+ 型シリコン層との境界面で自
動的にストップし、Ｐ+ 型シリコン層をＰ+ 型アキュー
ムレーション層とする。
【００５７】この場合、Ｐ+ 型シリコン層の残存する厚
さ、即ちアキュームレーション層の厚さは、上記実施例
の場合よりもいっそう容易かつ高精度にコントロールす
ることができるため、更なる品質及び歩留まりの向上を
期待することができる。
さ、即ちアキュームレーション層の厚さは、上記実施例
の場合よりもいっそう容易かつ高精度にコントロールす
ることができるため、更なる品質及び歩留まりの向上を
期待することができる。
【００５８】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置の製造方法によれば、半導体基板上に、第１導
電型の高濃度不純物エピタキシャル層、第１導電型の低
濃度不純物エピタキシャル層を順に成長させ、この低濃
度不純物エピタキシャル層表面に電荷転送素子を形成し
た後、半導体基板及び高濃度不純物エピタキシャル層の
一部をエッチング除去して、残存する高濃度不純物エピ
タキシャル層をアキュームレーション層とするため、従
来のように裏面アキュームレーションを行う工程を別に
設ける必要がなくなって工程を省略化することができる
と共に、アキュームレーション層として要求される不純
物濃度を高精度にコントロールすることができる。
導体装置の製造方法によれば、半導体基板上に、第１導
電型の高濃度不純物エピタキシャル層、第１導電型の低
濃度不純物エピタキシャル層を順に成長させ、この低濃
度不純物エピタキシャル層表面に電荷転送素子を形成し
た後、半導体基板及び高濃度不純物エピタキシャル層の
一部をエッチング除去して、残存する高濃度不純物エピ
タキシャル層をアキュームレーション層とするため、従
来のように裏面アキュームレーションを行う工程を別に
設ける必要がなくなって工程を省略化することができる
と共に、アキュームレーション層として要求される不純
物濃度を高精度にコントロールすることができる。
【００５９】また、半導体基板及び高濃度不純物エピタ
キシャル層の一部のエッチング除去を、半導体基板の裏
面から半導体基板及び高濃度不純物エピタキシャル層の
一部をメカニカルエッチングした後、露出した高濃度不
純物エピタキシャル層表面をケミカルエッチングするこ
とにより行うため、アキュームレーション層となる高濃
度不純物エピタキシャル層の残存する厚さを高精度にコ
ントロールすることができ、しかもエッチング面の荒れ
や曇り等が生ずることもなくなる。
キシャル層の一部のエッチング除去を、半導体基板の裏
面から半導体基板及び高濃度不純物エピタキシャル層の
一部をメカニカルエッチングした後、露出した高濃度不
純物エピタキシャル層表面をケミカルエッチングするこ
とにより行うため、アキュームレーション層となる高濃
度不純物エピタキシャル層の残存する厚さを高精度にコ
ントロールすることができ、しかもエッチング面の荒れ
や曇り等が生ずることもなくなる。
【００６０】これにより、半導体装置の製造プロセスに
おける品質及び歩留まりの向上を実現し、この半導体装
置を用いた例えば撮像デバイスの品質及び特性の向上を
実現することができる。
おける品質及び歩留まりの向上を実現し、この半導体装
置を用いた例えば撮像デバイスの品質及び特性の向上を
実現することができる。
【図１】本発明の実施例に係る裏面入射型ＣＣＤの製造
方法を示す工程図（その１）である。
方法を示す工程図（その１）である。
【図２】本発明の実施例に係る裏面入射型ＣＣＤの製造
方法を示す工程図（その２）である。
方法を示す工程図（その２）である。
【図３】裏面入射型ＣＣＤの要部の断面図である。
【図４】従来の裏面入射型ＣＣＤの製造方法を示す工程
図（その１）である。
図（その１）である。
【図５】従来の裏面入射型ＣＣＤの製造方法を示す工程
図（その２）である。す図である。
図（その２）である。す図である。
【図６】裏面照射型ＣＣＤの断面のポテンシャルプロフ
ァイルを示す図である。
ァイルを示す図である。
【図７】Ｐ／Ｐ+ エピタキシャルウエハのバルク中及び
エピタキシャル層／バルク界面における結晶欠陥を表す
模式図である。
エピタキシャル層／バルク界面における結晶欠陥を表す
模式図である。
【図８】巻き状に現れる微小欠陥であるスワールを表す
模式図である。
模式図である。
１０…Ｐ+ 型シリコン基板、１２…Ｐ+ 型シリコン層、
１２ａ…Ｐ+ 型アキュームレーション層、１４…Ｐ型シ
リコン層、１６…ＰＰ+ ／Ｐ+ ダブル・エピタキシャル
ウエハ、１８…電荷転送領域、２０…アルミニウム配線
層、２２ａ…ボンディングパッド、２２…電荷転送素
子、２４…接着剤、２６…ホルダ、２８…シリコン酸化
膜、３０…チップ、３２…セラミックパッケージ、３４
…ボンディングパッド、３６…ワイヤ、４０…Ｐ型シリ
コンウエハ、４２…電荷転送領域、４４…ゲート酸化
膜、４６…ポリシリコン転送電極、４８…クロックパル
ス電極群、５０…電荷転送素子、５２…シリコン酸化
膜、６０…Ｐ+ 型シリコン基板、６２…Ｐ型シリコン
層、６４…Ｐ／Ｐ+ エピタキシャルウエハ、６６…電荷
転送領域、６８…アルミニウム配線層、６８ａ…ボンデ
ィングパッド、７０…電荷転送素子、７２…接着剤、７
４…ホルダ、７６…シリコン酸化膜、７８…チップ、８
０…セラミックパッケージ、８２…ボンディングパッ
ド、８４…ワイヤ、８６…ゲート酸化膜、８８…ポリシ
リコン転送電極、９０…ポテンシャル井戸、９２…結晶
欠陥、９４…スワール、９６…界面欠陥。
１２ａ…Ｐ+ 型アキュームレーション層、１４…Ｐ型シ
リコン層、１６…ＰＰ+ ／Ｐ+ ダブル・エピタキシャル
ウエハ、１８…電荷転送領域、２０…アルミニウム配線
層、２２ａ…ボンディングパッド、２２…電荷転送素
子、２４…接着剤、２６…ホルダ、２８…シリコン酸化
膜、３０…チップ、３２…セラミックパッケージ、３４
…ボンディングパッド、３６…ワイヤ、４０…Ｐ型シリ
コンウエハ、４２…電荷転送領域、４４…ゲート酸化
膜、４６…ポリシリコン転送電極、４８…クロックパル
ス電極群、５０…電荷転送素子、５２…シリコン酸化
膜、６０…Ｐ+ 型シリコン基板、６２…Ｐ型シリコン
層、６４…Ｐ／Ｐ+ エピタキシャルウエハ、６６…電荷
転送領域、６８…アルミニウム配線層、６８ａ…ボンデ
ィングパッド、７０…電荷転送素子、７２…接着剤、７
４…ホルダ、７６…シリコン酸化膜、７８…チップ、８
０…セラミックパッケージ、８２…ボンディングパッ
ド、８４…ワイヤ、８６…ゲート酸化膜、８８…ポリシ
リコン転送電極、９０…ポテンシャル井戸、９２…結晶
欠陥、９４…スワール、９６…界面欠陥。
Claims (3)
- 【請求項１】 半導体基板上に、第１導電型の高濃度不
純物エピタキシャル層を成長させ、続いて、前記高濃度
不純物エピタキシャル層上に、第１導電型の低濃度不純
物エピタキシャル層を成長させる第１の工程と、 前記低濃度不純物エピタキシャル層表面に、電荷転送素
子を形成する第２の工程と、 前記半導体基板及び前記高濃度不純物エピタキシャル層
の一部をエッチング除去して、残存する前記高濃度不純
物エピタキシャル層をアキュームレーション層とする第
３の工程と、 前記アキュームレーション層の露出面上に、反射防止膜
を形成する第４の工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第３の工程は、前記半導体基板の裏
面から前記半導体基板及び前記高濃度不純物エピタキシ
ャル層の一部をメカニカルエッチングした後、露出した
前記高濃度不純物エピタキシャル層をケミカルエッチン
グして、残存する前記高濃度不純物エピタキシャル層を
アキュームレーション層とする工程である、ことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第３の工程におけるケミカルエッチ
ングは、エッチャントとして酸を用いる酸エッチングで
ある、ことを特徴とする請求項２記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7044175A JPH08241977A (ja) | 1995-03-03 | 1995-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7044175A JPH08241977A (ja) | 1995-03-03 | 1995-03-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08241977A true JPH08241977A (ja) | 1996-09-17 |
Family
ID=12684252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7044175A Pending JPH08241977A (ja) | 1995-03-03 | 1995-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08241977A (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093195A1 (ja) * | 2003-04-16 | 2004-10-28 | Hamamatsu Photonics K.K. | 裏面照射型光検出装置の製造方法 |
| JP2006054263A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置およびその製造方法 |
| JPWO2005033794A1 (ja) * | 2003-10-09 | 2006-12-14 | ソニー株式会社 | 画像処理システムおよび画像処理方法、画像撮像装置および方法、並びに画像表示装置および方法 |
| JP2009016431A (ja) * | 2007-07-02 | 2009-01-22 | Fujifilm Corp | 半導体基板及び半導体素子の製造方法 |
| US7547927B2 (en) | 2001-07-11 | 2009-06-16 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| JP2009278129A (ja) * | 2009-08-17 | 2009-11-26 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2010093229A (ja) * | 2008-09-10 | 2010-04-22 | Sony Corp | 固体撮像装置の製造方法、固体撮像装置および固体撮像装置の製造基板 |
| WO2010087367A1 (ja) * | 2009-01-30 | 2010-08-05 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| JP2011086702A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| JP2011086706A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| KR101341132B1 (ko) * | 2010-12-09 | 2013-12-13 | 가부시키가이샤 사무코 | 이면조사형 고체촬상소자용 에피택셜 기판 및 그 제조방법 |
| US8941199B2 (en) | 2011-03-29 | 2015-01-27 | Samsung Electronics Co., Ltd. | Image sensors |
| JP2015520939A (ja) * | 2012-04-10 | 2015-07-23 | ケーエルエー−テンカー コーポレイション | ボロン層を有する裏面照光センサ |
| US9748294B2 (en) | 2014-01-10 | 2017-08-29 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US9748729B2 (en) | 2014-10-03 | 2017-08-29 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US9767986B2 (en) | 2014-08-29 | 2017-09-19 | Kla-Tencor Corporation | Scanning electron microscope and methods of inspecting and reviewing samples |
| US9793673B2 (en) | 2011-06-13 | 2017-10-17 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US9860466B2 (en) | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US9935421B2 (en) | 2013-02-13 | 2018-04-03 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US10175555B2 (en) | 2017-01-03 | 2019-01-08 | KLA—Tencor Corporation | 183 nm CW laser and inspection system |
| US10199197B2 (en) | 2012-08-03 | 2019-02-05 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US10197501B2 (en) | 2011-12-12 | 2019-02-05 | Kla-Tencor Corporation | Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors |
| US10313622B2 (en) | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10462391B2 (en) | 2015-08-14 | 2019-10-29 | Kla-Tencor Corporation | Dark-field inspection using a low-noise sensor |
| US10748730B2 (en) | 2015-05-21 | 2020-08-18 | Kla-Tencor Corporation | Photocathode including field emitter array on a silicon substrate with boron layer |
| US10778925B2 (en) | 2016-04-06 | 2020-09-15 | Kla-Tencor Corporation | Multiple column per channel CCD sensor architecture for inspection and metrology |
| US10943760B2 (en) | 2018-10-12 | 2021-03-09 | Kla Corporation | Electron gun and electron microscope |
| US11114491B2 (en) | 2018-12-12 | 2021-09-07 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US11114489B2 (en) | 2018-06-18 | 2021-09-07 | Kla-Tencor Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| CN115881525A (zh) * | 2022-12-07 | 2023-03-31 | 清华大学 | 一种超薄晶圆及柔性芯片制备方法及柔性芯片 |
| US11848350B2 (en) | 2020-04-08 | 2023-12-19 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor using a silicon on insulator wafer |
-
1995
- 1995-03-03 JP JP7044175A patent/JPH08241977A/ja active Pending
Cited By (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8623690B2 (en) | 2001-07-11 | 2014-01-07 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8604575B2 (en) | 2001-07-11 | 2013-12-10 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8471317B2 (en) | 2001-07-11 | 2013-06-25 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9443897B2 (en) | 2001-07-11 | 2016-09-13 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8519460B2 (en) | 2001-07-11 | 2013-08-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US7547927B2 (en) | 2001-07-11 | 2009-06-16 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9455293B2 (en) | 2001-07-11 | 2016-09-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8994083B2 (en) | 2001-07-11 | 2015-03-31 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8552483B2 (en) | 2001-07-11 | 2013-10-08 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US7592644B2 (en) | 2001-07-11 | 2009-09-22 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| WO2004093195A1 (ja) * | 2003-04-16 | 2004-10-28 | Hamamatsu Photonics K.K. | 裏面照射型光検出装置の製造方法 |
| US7556975B2 (en) | 2003-04-16 | 2009-07-07 | Hamamatsu Photonics K.K. | Method for manufacturing backside-illuminated optical sensor |
| CN100459137C (zh) * | 2003-04-16 | 2009-02-04 | 浜松光子学株式会社 | 背面照射型光检测装置的制造方法 |
| JPWO2005033794A1 (ja) * | 2003-10-09 | 2006-12-14 | ソニー株式会社 | 画像処理システムおよび画像処理方法、画像撮像装置および方法、並びに画像表示装置および方法 |
| JP4821322B2 (ja) * | 2003-10-09 | 2011-11-24 | ソニー株式会社 | 画像処理システムおよび画像処理方法、画像表示装置および方法、並びに、画像処理装置 |
| US8008108B2 (en) | 2004-08-10 | 2011-08-30 | Sony Corporation | Solid-state imaging device, method of producing the same, and camera |
| US8669634B2 (en) | 2004-08-10 | 2014-03-11 | Sony Corporation | Solid-state imaging device with a hole storage layer |
| US7998778B2 (en) | 2004-08-10 | 2011-08-16 | Sony Corporation | Method of producing a solid-state imaging device |
| JP2006054263A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置およびその製造方法 |
| US8349638B2 (en) | 2004-08-10 | 2013-01-08 | Sony Corporation | Method of manufacturing back illuminated solid-state imaging device with improved transmittance of visible light |
| US7737520B2 (en) | 2004-08-10 | 2010-06-15 | Sony Corporation | Solid-state imaging device and camera implementing the same |
| JP4610586B2 (ja) * | 2007-07-02 | 2011-01-12 | 富士フイルム株式会社 | 半導体素子の製造方法 |
| JP2009016431A (ja) * | 2007-07-02 | 2009-01-22 | Fujifilm Corp | 半導体基板及び半導体素子の製造方法 |
| JP2010093229A (ja) * | 2008-09-10 | 2010-04-22 | Sony Corp | 固体撮像装置の製造方法、固体撮像装置および固体撮像装置の製造基板 |
| US8633556B2 (en) | 2008-09-10 | 2014-01-21 | Sony Corporation | Solid-state imaging device and method for making the same, and manufacturing substrate for solid-state imaging device |
| US8345135B2 (en) | 2009-01-30 | 2013-01-01 | Hamamatsu Photonics K.K. | Solid-state image sensing device containing electron multiplication function |
| JP2010177590A (ja) * | 2009-01-30 | 2010-08-12 | Hamamatsu Photonics Kk | 電子増倍機能内蔵型の固体撮像素子 |
| WO2010087367A1 (ja) * | 2009-01-30 | 2010-08-05 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| JP2009278129A (ja) * | 2009-08-17 | 2009-11-26 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2011086702A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| JP2011086706A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
| KR101341132B1 (ko) * | 2010-12-09 | 2013-12-13 | 가부시키가이샤 사무코 | 이면조사형 고체촬상소자용 에피택셜 기판 및 그 제조방법 |
| US8941199B2 (en) | 2011-03-29 | 2015-01-27 | Samsung Electronics Co., Ltd. | Image sensors |
| US9793673B2 (en) | 2011-06-13 | 2017-10-17 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US10193293B2 (en) | 2011-06-13 | 2019-01-29 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US9972959B2 (en) | 2011-06-13 | 2018-05-15 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US10197501B2 (en) | 2011-12-12 | 2019-02-05 | Kla-Tencor Corporation | Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors |
| US9818887B2 (en) | 2012-04-10 | 2017-11-14 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| US10446696B2 (en) | 2012-04-10 | 2019-10-15 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| JP2022109263A (ja) * | 2012-04-10 | 2022-07-27 | ケーエルエー コーポレイション | 検査システム、画像センサ、及び、画像センサを製造する方法。 |
| JP2015520939A (ja) * | 2012-04-10 | 2015-07-23 | ケーエルエー−テンカー コーポレイション | ボロン層を有する裏面照光センサ |
| US10121914B2 (en) | 2012-04-10 | 2018-11-06 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| US11081310B2 (en) | 2012-08-03 | 2021-08-03 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US10199197B2 (en) | 2012-08-03 | 2019-02-05 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US9935421B2 (en) | 2013-02-13 | 2018-04-03 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US10439355B2 (en) | 2013-02-13 | 2019-10-08 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US9748294B2 (en) | 2014-01-10 | 2017-08-29 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US10269842B2 (en) | 2014-01-10 | 2019-04-23 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US10466212B2 (en) | 2014-08-29 | 2019-11-05 | KLA—Tencor Corporation | Scanning electron microscope and methods of inspecting and reviewing samples |
| US9767986B2 (en) | 2014-08-29 | 2017-09-19 | Kla-Tencor Corporation | Scanning electron microscope and methods of inspecting and reviewing samples |
| US9748729B2 (en) | 2014-10-03 | 2017-08-29 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US10199149B2 (en) | 2014-10-03 | 2019-02-05 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US9860466B2 (en) | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US10194108B2 (en) | 2015-05-14 | 2019-01-29 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US10748730B2 (en) | 2015-05-21 | 2020-08-18 | Kla-Tencor Corporation | Photocathode including field emitter array on a silicon substrate with boron layer |
| US10462391B2 (en) | 2015-08-14 | 2019-10-29 | Kla-Tencor Corporation | Dark-field inspection using a low-noise sensor |
| US10764527B2 (en) | 2016-04-06 | 2020-09-01 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10778925B2 (en) | 2016-04-06 | 2020-09-15 | Kla-Tencor Corporation | Multiple column per channel CCD sensor architecture for inspection and metrology |
| US10313622B2 (en) | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10175555B2 (en) | 2017-01-03 | 2019-01-08 | KLA—Tencor Corporation | 183 nm CW laser and inspection system |
| US10429719B2 (en) | 2017-01-03 | 2019-10-01 | Kla-Tencor Corporation | 183 nm CW laser and inspection system |
| US11114489B2 (en) | 2018-06-18 | 2021-09-07 | Kla-Tencor Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US10943760B2 (en) | 2018-10-12 | 2021-03-09 | Kla Corporation | Electron gun and electron microscope |
| US11114491B2 (en) | 2018-12-12 | 2021-09-07 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US11848350B2 (en) | 2020-04-08 | 2023-12-19 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor using a silicon on insulator wafer |
| CN115881525A (zh) * | 2022-12-07 | 2023-03-31 | 清华大学 | 一种超薄晶圆及柔性芯片制备方法及柔性芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08241977A (ja) | 半導体装置の製造方法 | |
| US6100570A (en) | Semiconductor device having a semiconductor film of low oxygen concentration | |
| EP1612863B1 (en) | Method of producing a solid-state imaging device | |
| TWI431768B (zh) | 固體攝像裝置之製造方法 | |
| US7521335B2 (en) | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device | |
| USRE47208E1 (en) | Manufacturing method of solid-state image sensor | |
| US9276022B2 (en) | Low crosstalk, front-side illuminated, back-side contact photodiode array | |
| US20060186560A1 (en) | Back-illuminated imaging device and method of fabricating same | |
| TW201010070A (en) | Backside illuminated image sensor with reduced dark current | |
| US9159766B2 (en) | Solid-state image pick-up device and manufacturing method thereof, image-pickup apparatus, semiconductor device and manufacturing method thereof, and semiconductor substrate | |
| US5270221A (en) | Method of fabricating high quantum efficiency solid state sensors | |
| JP2821062B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| JP2651323B2 (ja) | 半導体エネルギー検出器 | |
| JP2005268238A (ja) | 裏面照射型固体撮像装置及びその製造方法 | |
| US5362978A (en) | Method for establishing an electrical field at a surface of a semiconductor device | |
| EP0573921A2 (en) | Semiconductor device having a semiconductor film of low oxygen concentration | |
| JP3290703B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| Huang et al. | A new process for thinned, back-illuminated CCD imager devices | |
| JPH11274465A (ja) | 固体撮像装置、受光素子、並びに半導体の製造方法 | |
| JPH0982585A (ja) | シリコンウエハの貼り合わせ方法 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| JPH06268243A (ja) | 半導体エネルギー検出器の製造方法 | |
| KR20120074859A (ko) | 실리콘 기판의 제조방법 |