JPH06350068A - 半導体エネルギー線検出器の製造方法 - Google Patents
半導体エネルギー線検出器の製造方法Info
- Publication number
- JPH06350068A JPH06350068A JP5133666A JP13366693A JPH06350068A JP H06350068 A JPH06350068 A JP H06350068A JP 5133666 A JP5133666 A JP 5133666A JP 13366693 A JP13366693 A JP 13366693A JP H06350068 A JPH06350068 A JP H06350068A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- metal bump
- ccd
- energy ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体基板が補強後に均一な厚さに薄板化さ
れ、エネルギー線入射面に凹凸を生じないように組立ら
れる裏面照射型の半導体エネルギー検出器の製造方法で
ある。 【構成】 まず、Ｐ／Ｐ＋型シリコン基板２５の表面側
にＣＣＤ２６及び金属配線２７を形成する（ａ）。次
に、ボンディングパッドを除く２５の露出面上にシリコ
ン窒化膜２８を堆積し、金属配線２７上に金属バンプ３
５を成形する（ｂ）。３５に対向配置するようにサブス
トレイト３６上に凹部３９を形成し、金属配線３７を形
成する（ｃ）。３５を凹部３９に挿着した後、３５と３
７を接続する。ＣＣＤ２６と３６の間隙に絶縁性の低融
点ガラス４１を充填硬化させる（ｄ）。型基板２５全体
を裏面側から薄板化して裏面シリコン酸化膜を形成し、
その内部にＰ＋型アキュームレイション層を形成してア
クティベーションを行う。３６をセラミックパッケージ
内部の底面にダイボンディングして、ボンディングパッ
ドおよびリードをボンディングする。さらに、パッケー
ジ上部に入射窓を設置する。
れ、エネルギー線入射面に凹凸を生じないように組立ら
れる裏面照射型の半導体エネルギー検出器の製造方法で
ある。 【構成】 まず、Ｐ／Ｐ＋型シリコン基板２５の表面側
にＣＣＤ２６及び金属配線２７を形成する（ａ）。次
に、ボンディングパッドを除く２５の露出面上にシリコ
ン窒化膜２８を堆積し、金属配線２７上に金属バンプ３
５を成形する（ｂ）。３５に対向配置するようにサブス
トレイト３６上に凹部３９を形成し、金属配線３７を形
成する（ｃ）。３５を凹部３９に挿着した後、３５と３
７を接続する。ＣＣＤ２６と３６の間隙に絶縁性の低融
点ガラス４１を充填硬化させる（ｄ）。型基板２５全体
を裏面側から薄板化して裏面シリコン酸化膜を形成し、
その内部にＰ＋型アキュームレイション層を形成してア
クティベーションを行う。３６をセラミックパッケージ
内部の底面にダイボンディングして、ボンディングパッ
ドおよびリードをボンディングする。さらに、パッケー
ジ上部に入射窓を設置する。
Description
【０００１】
【産業上の利用分野】本発明は、紫外線、電子線、放射
線および素粒子線などの吸収係数が極めて大きいエネル
ギー線の照射、またはゲート酸化膜に悪影響を及ぼすエ
ネルギー線の照射に対して有効な感度が得られる裏面照
射型ダイオード、裏面照射型電荷転送型半導体検出器等
の半導体エネルギー線検出器の製造方法に関する。
線および素粒子線などの吸収係数が極めて大きいエネル
ギー線の照射、またはゲート酸化膜に悪影響を及ぼすエ
ネルギー線の照射に対して有効な感度が得られる裏面照
射型ダイオード、裏面照射型電荷転送型半導体検出器等
の半導体エネルギー線検出器の製造方法に関する。
【０００２】
【従来の技術】表面入射型ＣＣＤ（電荷転送素子）で
は、入射光が転送電極等で吸収されるので、吸収係数が
大きい入力、例えば波長が短い青色の光に対する感度低
下が著しいという問題がある。このＣＣＤの受光部で
は、ポリシリコン電極２０が隙間なく表面を被覆し、さ
らに各ポリシリコン電極２０を分離するために厚さ数μ
ｍにも及ぶＰＳＧ膜１９が積層されている。特に、ポリ
シリコンは、４００ｎｍ以下の波長の光や低エネルギー
の電子線などを吸収してしまうので、光電変換に寄与す
ることができない。
は、入射光が転送電極等で吸収されるので、吸収係数が
大きい入力、例えば波長が短い青色の光に対する感度低
下が著しいという問題がある。このＣＣＤの受光部で
は、ポリシリコン電極２０が隙間なく表面を被覆し、さ
らに各ポリシリコン電極２０を分離するために厚さ数μ
ｍにも及ぶＰＳＧ膜１９が積層されている。特に、ポリ
シリコンは、４００ｎｍ以下の波長の光や低エネルギー
の電子線などを吸収してしまうので、光電変換に寄与す
ることができない。
【０００３】図２１は、従来の裏面照射型ＣＣＤの構成
を示す要部断面図である。上記のような問題点に鑑み、
Ｐ型シリコン基板２４の内側部を１５〜２０μｍ程度に
薄板化し、光を裏面から照射するように形成された裏面
照射型ＣＣＤがある。このＰ型シリコン基板２４の表面
はゲート酸化膜２１を挟んでポリシリコン電極２０によ
り隙間無く被覆されているので、入射した短波長光を吸
収してしまうが、Ｐ型シリコン基板２４の裏面には薄い
裏面シリコン酸化膜２３の他に障害物はないので、短波
長光に対して高感度が期待できる。
を示す要部断面図である。上記のような問題点に鑑み、
Ｐ型シリコン基板２４の内側部を１５〜２０μｍ程度に
薄板化し、光を裏面から照射するように形成された裏面
照射型ＣＣＤがある。このＰ型シリコン基板２４の表面
はゲート酸化膜２１を挟んでポリシリコン電極２０によ
り隙間無く被覆されているので、入射した短波長光を吸
収してしまうが、Ｐ型シリコン基板２４の裏面には薄い
裏面シリコン酸化膜２３の他に障害物はないので、短波
長光に対して高感度が期待できる。
【０００４】また、通常のＣＣＤでは、Ｐ型シリコン基
板２４の厚さは４００〜６００μｍであり、これに対し
て入射した波長２００〜３００ｎｍの紫外線は裏面から
わずか１０ｎｍ程度の位置で吸収されてしまい、発生し
た信号電荷子は転送電極群２から電圧を供給されたポリ
シリコン電極２０によりＮ型チャネル層２２のポテンシ
ャル井戸に効率良く拡散していくことができずにほとん
どは再結合して失われるか、ポテンシャル井戸に到達す
ることができてもその拡散してきた過程で混じり合うの
で、解像度が著しく低下する。そのため、このような裏
面照射型ＣＣＤでは、Ｐ型シリコン基板２４を裏面側か
ら機械的研磨または化学エッチングで薄板化し、発生し
た信号電荷が最短距離で表面付近にあるポテンシャル井
戸に到達できるようにする必要がある。この薄板化され
たＰ型シリコン基板２４の内側部における代表的な厚さ
は、１５μｍである。
板２４の厚さは４００〜６００μｍであり、これに対し
て入射した波長２００〜３００ｎｍの紫外線は裏面から
わずか１０ｎｍ程度の位置で吸収されてしまい、発生し
た信号電荷子は転送電極群２から電圧を供給されたポリ
シリコン電極２０によりＮ型チャネル層２２のポテンシ
ャル井戸に効率良く拡散していくことができずにほとん
どは再結合して失われるか、ポテンシャル井戸に到達す
ることができてもその拡散してきた過程で混じり合うの
で、解像度が著しく低下する。そのため、このような裏
面照射型ＣＣＤでは、Ｐ型シリコン基板２４を裏面側か
ら機械的研磨または化学エッチングで薄板化し、発生し
た信号電荷が最短距離で表面付近にあるポテンシャル井
戸に到達できるようにする必要がある。この薄板化され
たＰ型シリコン基板２４の内側部における代表的な厚さ
は、１５μｍである。
【０００５】従って、この裏面照射型ＣＣＤは２００ｎ
ｍ程度の短波長光まで感度があり、さらに電子衝撃型Ｃ
ＣＤ撮像デバイスにも応用される。このデバイスは電子
衝撃により生じる信号電荷の増倍作用を利用できるの
で、高感度撮像デバイスとして期待される。なお、裏面
シリコン酸化膜２３は反射膜として厚さ１〜数十ｎｍを
有しており、電子線を検出する場合には薄いか、または
無いことが望まれる。
ｍ程度の短波長光まで感度があり、さらに電子衝撃型Ｃ
ＣＤ撮像デバイスにも応用される。このデバイスは電子
衝撃により生じる信号電荷の増倍作用を利用できるの
で、高感度撮像デバイスとして期待される。なお、裏面
シリコン酸化膜２３は反射膜として厚さ１〜数十ｎｍを
有しており、電子線を検出する場合には薄いか、または
無いことが望まれる。
【０００６】図２２は、従来の裏面照射型ＣＣＤの製造
方法を示す工程断面図である。まず、Ｐ層及びＰ+ 層を
積層したエピウエファであるＰ／Ｐ+ 型シリコン基板２
５に対して、ＣＣＤ２６およびアルミニウム配線２７な
どを形成する工程を順次行い、予め全てのＣＣＤ製造プ
ロセスを終了させる。次に、Ｐ／Ｐ+ 型シリコン基板２
５の裏面に形成されているシリコン窒化膜及びシリコン
酸化膜を除去する。次に、使用するアルカリエッチャン
トのＫＯＨに対するエッチングマスク材であるシリコン
窒化膜２８をＣＣＤ２６およびアルミニウム配線２７の
表面、Ｐ／Ｐ+型シリコン基板２５の裏面などに堆積す
る。次に、ＣＣＤ２６に対向配置されたＰ／Ｐ+ 型シリ
コン基板２５の内側領域の裏面におけるシリコン窒化膜
２８を除去する（図２２（ａ））。このＰ／Ｐ+ 型シリ
コン基板２５では、エピ層の比抵抗及び厚さはそれぞれ
３０Ω・ｃｍ、３０μｍであり、サブのエピ層の比抵抗
及び厚さはそれぞれ０．０１Ω・ｃｍ、５００μｍであ
る。
方法を示す工程断面図である。まず、Ｐ層及びＰ+ 層を
積層したエピウエファであるＰ／Ｐ+ 型シリコン基板２
５に対して、ＣＣＤ２６およびアルミニウム配線２７な
どを形成する工程を順次行い、予め全てのＣＣＤ製造プ
ロセスを終了させる。次に、Ｐ／Ｐ+ 型シリコン基板２
５の裏面に形成されているシリコン窒化膜及びシリコン
酸化膜を除去する。次に、使用するアルカリエッチャン
トのＫＯＨに対するエッチングマスク材であるシリコン
窒化膜２８をＣＣＤ２６およびアルミニウム配線２７の
表面、Ｐ／Ｐ+型シリコン基板２５の裏面などに堆積す
る。次に、ＣＣＤ２６に対向配置されたＰ／Ｐ+ 型シリ
コン基板２５の内側領域の裏面におけるシリコン窒化膜
２８を除去する（図２２（ａ））。このＰ／Ｐ+ 型シリ
コン基板２５では、エピ層の比抵抗及び厚さはそれぞれ
３０Ω・ｃｍ、３０μｍであり、サブのエピ層の比抵抗
及び厚さはそれぞれ０．０１Ω・ｃｍ、５００μｍであ
る。
【０００７】なお、この後の工程においてＰ／Ｐ+ 型シ
リコン基板２５の受光部を薄板化した後にＡｌ配線を施
すことも当然考えられるが、薄板化した部分に写真食刻
法を用いるのは困難である上に、アルミニウム配線工程
中に薄板化した部分が割れるなどのおそれがある。その
ため、歩留まりを低くしないように、Ｐ／Ｐ+ 型シリコ
ン基板２５の受光部を薄板化する前に、できる限り多く
のＣＣＤ製造プロセスプロセスを終了しておく必要があ
る。また、Ｐ／Ｐ+ 型エピウエファを用いてＣＣＤ内臓
読み出し回路のＦＥＴをＮ型チャネルとすることによ
り、Ｐ型チャネルと比較して同じゲートサイズに対して
オン抵抗を小さくし、発生する熱雑音（ジョンソンノイ
ズ）を低減することができる。また、Ｐ／Ｐ+ 型エピウ
エファの基板としてＰ+ 型を用いることにより、バルク
中の少数キャリアのライフタイムを短くするので、バル
ク中の暗電流成分がＣＣＤ２６のポテンシャル井戸３に
流れ込んで発生する暗電流を低減することができる。さ
らに、通常バルク領域では酸素濃度が高いことにより、
プロセス中の熱処理で多くの結晶欠陥が誘起されて欠陥
のシンクとなるので、ＣＣＤ２６が形成されるＰ層の表
面付近に結晶欠陥が生じない。
リコン基板２５の受光部を薄板化した後にＡｌ配線を施
すことも当然考えられるが、薄板化した部分に写真食刻
法を用いるのは困難である上に、アルミニウム配線工程
中に薄板化した部分が割れるなどのおそれがある。その
ため、歩留まりを低くしないように、Ｐ／Ｐ+ 型シリコ
ン基板２５の受光部を薄板化する前に、できる限り多く
のＣＣＤ製造プロセスプロセスを終了しておく必要があ
る。また、Ｐ／Ｐ+ 型エピウエファを用いてＣＣＤ内臓
読み出し回路のＦＥＴをＮ型チャネルとすることによ
り、Ｐ型チャネルと比較して同じゲートサイズに対して
オン抵抗を小さくし、発生する熱雑音（ジョンソンノイ
ズ）を低減することができる。また、Ｐ／Ｐ+ 型エピウ
エファの基板としてＰ+ 型を用いることにより、バルク
中の少数キャリアのライフタイムを短くするので、バル
ク中の暗電流成分がＣＣＤ２６のポテンシャル井戸３に
流れ込んで発生する暗電流を低減することができる。さ
らに、通常バルク領域では酸素濃度が高いことにより、
プロセス中の熱処理で多くの結晶欠陥が誘起されて欠陥
のシンクとなるので、ＣＣＤ２６が形成されるＰ層の表
面付近に結晶欠陥が生じない。
【０００８】次に、ＣＣＤ２６に対向配置されたＰ／Ｐ
+ 型シリコン基板２５の内側部における裏面を化学エッ
チングで凹状に薄板化する。次に、この薄板化されたＰ
／Ｐ+ 型シリコン基板２５の内側部における厚さを測定
する。この結果、厚さが２０μｍ以上になる場合、再び
化学エッチングを行う。次に、１２０℃の蒸気中で４８
時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面全体を酸化す
る。例えば、検出対象のエネルギー線を紫外線とする場
合、反射防止膜としてシリコン酸化膜３０を成長形成す
る。次に、イオン注入装置でボロン原子をイオン注入す
るアキュームレーションを行い、シリコン酸化膜３０に
接するＰ／Ｐ+ 型シリコン基板２５の内部にＰ+ 型アキ
ュームレーション層２９を形成する。次に、電気炉によ
る加熱、ランプアニールまたはレーザーアニール等によ
りＰ+ 型アキュームレーション層２９内部のボロン原子
にアクティベーションを行う。次に、ＣＣＤ２６および
金属配線２７などの表面上からシリコン窒化膜２８をプ
ラズマエッチング等により除去し、金属配線２７のボン
ディングパッドを露出する（図２２（ｂ））。
+ 型シリコン基板２５の内側部における裏面を化学エッ
チングで凹状に薄板化する。次に、この薄板化されたＰ
／Ｐ+ 型シリコン基板２５の内側部における厚さを測定
する。この結果、厚さが２０μｍ以上になる場合、再び
化学エッチングを行う。次に、１２０℃の蒸気中で４８
時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面全体を酸化す
る。例えば、検出対象のエネルギー線を紫外線とする場
合、反射防止膜としてシリコン酸化膜３０を成長形成す
る。次に、イオン注入装置でボロン原子をイオン注入す
るアキュームレーションを行い、シリコン酸化膜３０に
接するＰ／Ｐ+ 型シリコン基板２５の内部にＰ+ 型アキ
ュームレーション層２９を形成する。次に、電気炉によ
る加熱、ランプアニールまたはレーザーアニール等によ
りＰ+ 型アキュームレーション層２９内部のボロン原子
にアクティベーションを行う。次に、ＣＣＤ２６および
金属配線２７などの表面上からシリコン窒化膜２８をプ
ラズマエッチング等により除去し、金属配線２７のボン
ディングパッドを露出する（図２２（ｂ））。
【０００９】なお、化学エッチングで用いるアルカリエ
ッチャントの組成は、８規定ＫＯＨ９５０ｍｌ、Ｈ2 Ｏ
１１５０ｍｌ、イソプロピルアルコール７００ｍｌなど
である。このアルカリエッチャントは７８℃程度に加熱
され、Ｐ／Ｐ+ 型シリコン基板２５を自公転するように
回転させることにより、良く攪拌される。攪拌が不十分
である場合、エッチング面の荒れや基板厚さの不均一が
生じるので、エネルギー線に対する感度が不均一にな
る。攪拌が良好である場合、エッチレートは約０．６μ
ｍ／分となる。また、酸系のエッチャントを用いる場合
でも、良く攪拌することが重要である。
ッチャントの組成は、８規定ＫＯＨ９５０ｍｌ、Ｈ2 Ｏ
１１５０ｍｌ、イソプロピルアルコール７００ｍｌなど
である。このアルカリエッチャントは７８℃程度に加熱
され、Ｐ／Ｐ+ 型シリコン基板２５を自公転するように
回転させることにより、良く攪拌される。攪拌が不十分
である場合、エッチング面の荒れや基板厚さの不均一が
生じるので、エネルギー線に対する感度が不均一にな
る。攪拌が良好である場合、エッチレートは約０．６μ
ｍ／分となる。また、酸系のエッチャントを用いる場合
でも、良く攪拌することが重要である。
【００１０】次に、Ｐ／Ｐ+ 型シリコン基板２５の薄板
化されていない周辺部における裏面をセラミックパッケ
ージ３２内部の底面にダイボンディングし、金属配線２
７のボンディングパッドおよびセラミックパッケージ３
２のリードをワイヤー３１でワイヤーボンディングす
る。次に、セラミックパッケージ３２内側に非導電性の
低融点ガラス３３を流し込んで、硬化する。さらに、検
出対象のエネルギー線を紫外線とする場合、セラミック
パッケージ３２の下部に入射窓３４を形成する（図２２
（ｃ））。なお、通常は暗電流を低減するため、冷却ブ
ロックを低融点ガラス３３に接触し、これを介してＣＣ
Ｄ２６を冷却して使用する。
化されていない周辺部における裏面をセラミックパッケ
ージ３２内部の底面にダイボンディングし、金属配線２
７のボンディングパッドおよびセラミックパッケージ３
２のリードをワイヤー３１でワイヤーボンディングす
る。次に、セラミックパッケージ３２内側に非導電性の
低融点ガラス３３を流し込んで、硬化する。さらに、検
出対象のエネルギー線を紫外線とする場合、セラミック
パッケージ３２の下部に入射窓３４を形成する（図２２
（ｃ））。なお、通常は暗電流を低減するため、冷却ブ
ロックを低融点ガラス３３に接触し、これを介してＣＣ
Ｄ２６を冷却して使用する。
【００１１】図２３は、従来の裏面照射型ＣＣＤにおけ
るポテンシャルプロファイルを示す説明図である。Ｐ型
シリコン基板２４の裏面に対するアキュームレーション
を行わない場合、裏面シリコン酸化膜２３には酸化膜電
荷や界面準位が必ず存在するので、これらはいずれもＰ
型シリコン基板２４の表面を空乏化させるように働く。
すなわち、実線で図示したように裏面シリコン酸化膜２
３に近付くにしたがって電子に対するポテンシャルが低
くなっているので、裏面から浅いところで生じた光電子
は表面付近のポテンシャル井戸３に到達することができ
ず、逆に裏面シリコン酸化膜２３とＰ型シリコン基板２
４の界面に押しやられて再結合することになる。一方、
Ｐ型シリコン基板２４の裏面に対するアキュームレーシ
ョンを行った場合、点線で図示したようなポテンシャル
プロファイルが得られるので、裏面の極浅いところで生
じた光電子も効率よく表面付近のポテンシャル井戸３に
到達することができる。
るポテンシャルプロファイルを示す説明図である。Ｐ型
シリコン基板２４の裏面に対するアキュームレーション
を行わない場合、裏面シリコン酸化膜２３には酸化膜電
荷や界面準位が必ず存在するので、これらはいずれもＰ
型シリコン基板２４の表面を空乏化させるように働く。
すなわち、実線で図示したように裏面シリコン酸化膜２
３に近付くにしたがって電子に対するポテンシャルが低
くなっているので、裏面から浅いところで生じた光電子
は表面付近のポテンシャル井戸３に到達することができ
ず、逆に裏面シリコン酸化膜２３とＰ型シリコン基板２
４の界面に押しやられて再結合することになる。一方、
Ｐ型シリコン基板２４の裏面に対するアキュームレーシ
ョンを行った場合、点線で図示したようなポテンシャル
プロファイルが得られるので、裏面の極浅いところで生
じた光電子も効率よく表面付近のポテンシャル井戸３に
到達することができる。
【００１２】
【発明が解決しようとする課題】上記従来の製造方法に
よる裏面照射型ＣＣＤは、化学エッチング、アキューム
レーションおよび組立等の各工程で破損することがない
ように、シリコン基板の周辺部が薄板化されずにフレー
ム状に厚いままに残されていることにより、機械的強度
を保持している。
よる裏面照射型ＣＣＤは、化学エッチング、アキューム
レーションおよび組立等の各工程で破損することがない
ように、シリコン基板の周辺部が薄板化されずにフレー
ム状に厚いままに残されていることにより、機械的強度
を保持している。
【００１３】しかしながら、化学エッチング工程では、
エッチング液の攪拌を十分に行って常に新たなエッチャ
ントをエッチング面に供給しないと、シリコン基板の厚
さが著しく不均一になる。また、どんなに攪拌を行って
も、エッチング部分とエッチングしない部分の境界部で
はエッチャントの回り込みなどによりシリコン基板の内
側部に比較してエッチレートが大きいので、スパイク状
に厚さが薄くなりやすい。そのため、シリコン基板の内
側部における裏面に形成された入射面から表面のＣＣＤ
に至るまでの距離が部分的に変化するので、光電変換感
度が不均一になるという問題がある。
エッチング液の攪拌を十分に行って常に新たなエッチャ
ントをエッチング面に供給しないと、シリコン基板の厚
さが著しく不均一になる。また、どんなに攪拌を行って
も、エッチング部分とエッチングしない部分の境界部で
はエッチャントの回り込みなどによりシリコン基板の内
側部に比較してエッチレートが大きいので、スパイク状
に厚さが薄くなりやすい。そのため、シリコン基板の内
側部における裏面に形成された入射面から表面のＣＣＤ
に至るまでの距離が部分的に変化するので、光電変換感
度が不均一になるという問題がある。
【００１４】さらに、化学エッチング後のシリコン基板
厚さの測定の際や、アキュームレーションおよび組立等
の工程では、シリコン基板の薄板化された内側部は直接
に補強されていない。そのため、この内側領域は破損し
やすいので、歩留まり低下をもたらすという問題があ
る。
厚さの測定の際や、アキュームレーションおよび組立等
の工程では、シリコン基板の薄板化された内側部は直接
に補強されていない。そのため、この内側領域は破損し
やすいので、歩留まり低下をもたらすという問題があ
る。
【００１５】また、組立工程では、部分的に薄板化され
たシリコン基板に対して低融点ガラスを流し込むので、
硬化時に低融点ガラスの体積変化により薄板化されたシ
リコン基板の内側部における裏面に形成された入射面に
凹凸が生じることがある。そのため、入射面で入射した
エネルギー線の乱反射が生じるので、実際のダイナミッ
クレンジが極端に狭められる。極端な場合では、ＣＣＤ
の垂直方向から見た画素サイズが変化するので、固体撮
像素子としての長所の一つである幾何学的な安定が失わ
れるという問題がある。
たシリコン基板に対して低融点ガラスを流し込むので、
硬化時に低融点ガラスの体積変化により薄板化されたシ
リコン基板の内側部における裏面に形成された入射面に
凹凸が生じることがある。そのため、入射面で入射した
エネルギー線の乱反射が生じるので、実際のダイナミッ
クレンジが極端に狭められる。極端な場合では、ＣＣＤ
の垂直方向から見た画素サイズが変化するので、固体撮
像素子としての長所の一つである幾何学的な安定が失わ
れるという問題がある。
【００１６】従って、上記従来の裏面照射型ＣＣＤの製
造方法には以上のような問題があり、商品化することが
非常に困難である。
造方法には以上のような問題があり、商品化することが
非常に困難である。
【００１７】そこで、本発明は以上の問題点に鑑みてな
されたものであり、半導体基板が補強された後に均一な
厚さに薄板化され、エネルギー線の入射面に凹凸を生じ
ないように組み立てられる裏面照射型の半導体エネルギ
ー検出器の製造方法を提供することを目的とする。
されたものであり、半導体基板が補強された後に均一な
厚さに薄板化され、エネルギー線の入射面に凹凸を生じ
ないように組み立てられる裏面照射型の半導体エネルギ
ー検出器の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、薄板化された半導体基板の裏面に入射
したエネルギー線を検出する半導体エネルギー線検出器
の製造方法において、前記半導体基板上にエネルギー線
検出素子に接続された金属バンプを所定高さに成形する
第１の工程と、サブストレイト上に金属バンプに対向配
置された凹部を所定深さに形成し、該凹部を含む該サブ
ストレイト上に金属配線を形成する第２の工程と、金属
バンプを凹部に挿着して形成された半導体基板およびサ
ブストレイトの間隙に絶縁性を有する充填剤を充填して
硬化する第３の工程と、充填剤を介してサブストレイト
を固着された表面に対向配置された裏面側から半導体基
板を薄板化する第４の工程とを備えることを特徴とす
る。
達成するために、薄板化された半導体基板の裏面に入射
したエネルギー線を検出する半導体エネルギー線検出器
の製造方法において、前記半導体基板上にエネルギー線
検出素子に接続された金属バンプを所定高さに成形する
第１の工程と、サブストレイト上に金属バンプに対向配
置された凹部を所定深さに形成し、該凹部を含む該サブ
ストレイト上に金属配線を形成する第２の工程と、金属
バンプを凹部に挿着して形成された半導体基板およびサ
ブストレイトの間隙に絶縁性を有する充填剤を充填して
硬化する第３の工程と、充填剤を介してサブストレイト
を固着された表面に対向配置された裏面側から半導体基
板を薄板化する第４の工程とを備えることを特徴とす
る。
【００１９】また、本発明は、上記の目的を達成するた
めに、上記第３の工程は、凹部に導電性を有する液状物
を注入した後、金属バンプを該凹部に挿着し、該液状物
を焼結して該金属バンプおよび金属配線を接続し、間隙
に充填剤を充填して硬化することを特徴とする。
めに、上記第３の工程は、凹部に導電性を有する液状物
を注入した後、金属バンプを該凹部に挿着し、該液状物
を焼結して該金属バンプおよび金属配線を接続し、間隙
に充填剤を充填して硬化することを特徴とする。
【００２０】また、本発明は、上記の目的を達成するた
めに、上記第３の工程は、絶縁性を有するシートに形成
された金属バンプに対向配置された貫通孔に該金属バン
プを挿通した後、該金属バンプを凹部に挿着し、該シー
トを溶融して半導体基板およびサブストレイトを密着
し、該シートを硬化して該半導体基板および該サブスト
レイトを固着することを特徴とする。
めに、上記第３の工程は、絶縁性を有するシートに形成
された金属バンプに対向配置された貫通孔に該金属バン
プを挿通した後、該金属バンプを凹部に挿着し、該シー
トを溶融して半導体基板およびサブストレイトを密着
し、該シートを硬化して該半導体基板および該サブスト
レイトを固着することを特徴とする。
【００２１】また、本発明は、上記の目的を達成するた
めに、薄板化された半導体基板の裏面に入射したエネル
ギー線を検出する半導体エネルギー線検出器の製造方法
において、前記半導体基板上にエネルギー線検出素子に
接続された金属バンプを所定高さに成形する第１の工程
と、サブストレイト上に金属バンプに対向配置された貫
通孔を形成し、該貫通孔の内側面を含む該サブストレイ
ト上に金属配線を形成する第２の工程と、金属バンプを
貫通孔に挿着して形成された半導体基板およびサブスト
レイトの間隙に絶縁性を有する充填剤を充填して硬化す
る第３の工程と、充填剤を介してサブストレイトを固着
された表面に対向配置された裏面側から半導体基板を薄
板化する第４の工程とを備えることを特徴とする。
めに、薄板化された半導体基板の裏面に入射したエネル
ギー線を検出する半導体エネルギー線検出器の製造方法
において、前記半導体基板上にエネルギー線検出素子に
接続された金属バンプを所定高さに成形する第１の工程
と、サブストレイト上に金属バンプに対向配置された貫
通孔を形成し、該貫通孔の内側面を含む該サブストレイ
ト上に金属配線を形成する第２の工程と、金属バンプを
貫通孔に挿着して形成された半導体基板およびサブスト
レイトの間隙に絶縁性を有する充填剤を充填して硬化す
る第３の工程と、充填剤を介してサブストレイトを固着
された表面に対向配置された裏面側から半導体基板を薄
板化する第４の工程とを備えることを特徴とする。
【００２２】また、本発明は、上記の目的を達成するた
めに、上記第３の工程は、絶縁性を有するシートに形成
された金属バンプに対向配置された貫通孔に該金属バン
プを挿通した後、該金属バンプをサブストレイトに形成
された貫通孔に挿着し、該シートを溶融して半導体基板
および該サブストレイトを密着し、該シートを硬化して
該半導体基板および該サブストレイトを固着することを
特徴とする。
めに、上記第３の工程は、絶縁性を有するシートに形成
された金属バンプに対向配置された貫通孔に該金属バン
プを挿通した後、該金属バンプをサブストレイトに形成
された貫通孔に挿着し、該シートを溶融して半導体基板
および該サブストレイトを密着し、該シートを硬化して
該半導体基板および該サブストレイトを固着することを
特徴とする。
【００２３】また、本発明は、上記の目的を達成するた
めに、上記サブストレイトは、半導体基板との間隙に充
填剤を注入する貫通した注入孔を有することを特徴とす
る。
めに、上記サブストレイトは、半導体基板との間隙に充
填剤を注入する貫通した注入孔を有することを特徴とす
る。
【００２４】また、本発明は、上記の目的を達成するた
めに、上記サブストレイトは、半導体基板との間隙から
空気を押出する貫通した複数の細孔を有することを特徴
とする。
めに、上記サブストレイトは、半導体基板との間隙から
空気を押出する貫通した複数の細孔を有することを特徴
とする。
【００２５】さらに、本発明は、上記の目的を達成する
ために、上記サブストレイトは、通気性の多孔質材から
形成されていることを特徴とする。
ために、上記サブストレイトは、通気性の多孔質材から
形成されていることを特徴とする。
【００２６】
【作用】本発明によれば、第３の工程で半導体基板上の
金属バンプをサブストレイトの凹部または貫通孔に挿着
することにより、半導体基板およびサブストレイトの位
置合わせが行われる。そのため、金属バンプを介してエ
ネルギー線検出素子およびサブストレイト上の金属配線
が機械的、電気的に接続される。従って、容易かつ安価
に、半導体基板およびサブストレイトをフリップチップ
ボンディングすることができる。
金属バンプをサブストレイトの凹部または貫通孔に挿着
することにより、半導体基板およびサブストレイトの位
置合わせが行われる。そのため、金属バンプを介してエ
ネルギー線検出素子およびサブストレイト上の金属配線
が機械的、電気的に接続される。従って、容易かつ安価
に、半導体基板およびサブストレイトをフリップチップ
ボンディングすることができる。
【００２７】また、本発明によれば、第３工程で半導体
基板上の金属バンプを絶縁性を有するシートの貫通孔、
サブストレイトの凹部または貫通孔に順次挿通すること
により、半導体基板およびサブストレイトの位置合わせ
が行われる。そのため、金属バンプを介してエネルギー
線検出素子およびサブストレイト上の金属配線が機械
的、電気的に接続される。従って、容易かつ安価に、半
導体基板およびサブストレイトをフリップチップボンデ
ィングすることができる。
基板上の金属バンプを絶縁性を有するシートの貫通孔、
サブストレイトの凹部または貫通孔に順次挿通すること
により、半導体基板およびサブストレイトの位置合わせ
が行われる。そのため、金属バンプを介してエネルギー
線検出素子およびサブストレイト上の金属配線が機械
的、電気的に接続される。従って、容易かつ安価に、半
導体基板およびサブストレイトをフリップチップボンデ
ィングすることができる。
【００２８】また、本発明によれば、第４工程で半導体
基板を薄板化する前に、第３工程で半導体基板およびサ
ブストレイトの間隙に絶縁性の充填剤が充填される。そ
のため、硬化時に充填剤が体積減少を生じても、半導体
基板の機械的強度が十分であるので、エネルギー線検出
器に歪み等の損傷が与えられることはない。さらに、第
３工程で充填剤を硬化させた後に、第４工程で半導体基
板を裏面側から薄板化するので、エネルギー線の入射面
となる半導体基板の裏面に凹凸などが生じることもな
い。
基板を薄板化する前に、第３工程で半導体基板およびサ
ブストレイトの間隙に絶縁性の充填剤が充填される。そ
のため、硬化時に充填剤が体積減少を生じても、半導体
基板の機械的強度が十分であるので、エネルギー線検出
器に歪み等の損傷が与えられることはない。さらに、第
３工程で充填剤を硬化させた後に、第４工程で半導体基
板を裏面側から薄板化するので、エネルギー線の入射面
となる半導体基板の裏面に凹凸などが生じることもな
い。
【００２９】また、本発明によれば、第４工程で半導体
基板の全体を裏面側から薄板化することにより、半導体
基板の厚さを均一に保持して薄板化することができる。
そのため、半導体基板の裏面側からの入射光に対応する
信号電荷が表面側に形成されているエネルギー線検出器
に到達するために要する距離が、裏面上の位置に対して
等しくなる。従って、エネルギー線に対する感度が、半
導体基板の裏面における入射位置に対して均一になる。
基板の全体を裏面側から薄板化することにより、半導体
基板の厚さを均一に保持して薄板化することができる。
そのため、半導体基板の裏面側からの入射光に対応する
信号電荷が表面側に形成されているエネルギー線検出器
に到達するために要する距離が、裏面上の位置に対して
等しくなる。従って、エネルギー線に対する感度が、半
導体基板の裏面における入射位置に対して均一になる。
【００３０】また、本発明によれば、第３工程で半導体
基板およびサブストレイトの間隙に充填剤を注入するこ
とにより、残存している空気層がサブストレイトの貫通
した細孔を通過して除去され、低融点ガラスが充填され
る。そのため、半導体基板およびサブストレイトが一層
密着されるので、エネルギー線検出器とサブストレイト
との間の熱伝導性が大きくなる。従って、エネルギー線
検出器の冷却使用時に冷却効率が向上するので、発生す
る暗電流が低減される。
基板およびサブストレイトの間隙に充填剤を注入するこ
とにより、残存している空気層がサブストレイトの貫通
した細孔を通過して除去され、低融点ガラスが充填され
る。そのため、半導体基板およびサブストレイトが一層
密着されるので、エネルギー線検出器とサブストレイト
との間の熱伝導性が大きくなる。従って、エネルギー線
検出器の冷却使用時に冷却効率が向上するので、発生す
る暗電流が低減される。
【００３１】さらに、本発明によれば、第３工程で半導
体基板およびサブストレイトの間隙にサブストレイトの
貫通した注入孔から充填剤を注入することにより、残存
している空気層が除去され、低融点ガラスが充填され
る。そのため、半導体基板およびサブストレイトが一層
密着されるので、エネルギー線検出器とサブストレイト
との間の熱伝導性が大きくなる。従って、エネルギー線
検出器の冷却使用時に冷却効率が向上するので、発生す
る暗電流が低減される。
体基板およびサブストレイトの間隙にサブストレイトの
貫通した注入孔から充填剤を注入することにより、残存
している空気層が除去され、低融点ガラスが充填され
る。そのため、半導体基板およびサブストレイトが一層
密着されるので、エネルギー線検出器とサブストレイト
との間の熱伝導性が大きくなる。従って、エネルギー線
検出器の冷却使用時に冷却効率が向上するので、発生す
る暗電流が低減される。
【００３２】
【実施例】以下、本発明に係る実施例について、図１な
いし図２０を参照して説明する。なお、図面の説明にお
いては同一要素には同一符号を付し、重複する説明を省
略する。また、図面の寸法比率は、説明のものと必ずし
も一致していない。
いし図２０を参照して説明する。なお、図面の説明にお
いては同一要素には同一符号を付し、重複する説明を省
略する。また、図面の寸法比率は、説明のものと必ずし
も一致していない。
【００３３】図１および図２は、本発明に係る半導体エ
ネルギー線検出器の第１製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図１（ａ））。なお、Ｐ／Ｐ+ 型シリコン基板２５で
は、エピ層の比抵抗及び厚さはそれぞれ３０Ω・ｃｍ、
３０μｍであり、サブのエピ層の比抵抗及び厚さはそれ
ぞれ０．０１Ω・ｃｍ、５００μｍである。
ネルギー線検出器の第１製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図１（ａ））。なお、Ｐ／Ｐ+ 型シリコン基板２５で
は、エピ層の比抵抗及び厚さはそれぞれ３０Ω・ｃｍ、
３０μｍであり、サブのエピ層の比抵抗及び厚さはそれ
ぞれ０．０１Ω・ｃｍ、５００μｍである。
【００３４】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１（ｂ））。なお、金属バンプ３
５は、直径６０μｍ、高さ８０μｍである。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１（ｂ））。なお、金属バンプ３
５は、直径６０μｍ、高さ８０μｍである。
【００３５】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部３９を形成し、その凹部３９の表面
を含むサブストレイト３６上に金属配線３７を形成する
（図１（ｃ））。なお、サブストレイト３６は、ＣＣＤ
２６と比較して熱膨張係数がほぼ等しくて熱伝導性が良
好であるセラミックから形成されており、薄板化された
Ｐ／Ｐ+ 型シリコン基板２５を補強するように厚さ数百
μｍを有することが望ましく、例えば厚さ３００μｍを
有する。また、凹部３９は、この後の工程で金属バンプ
３５を挿着するために対応した径と深さを有する。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部３９を形成し、その凹部３９の表面
を含むサブストレイト３６上に金属配線３７を形成する
（図１（ｃ））。なお、サブストレイト３６は、ＣＣＤ
２６と比較して熱膨張係数がほぼ等しくて熱伝導性が良
好であるセラミックから形成されており、薄板化された
Ｐ／Ｐ+ 型シリコン基板２５を補強するように厚さ数百
μｍを有することが望ましく、例えば厚さ３００μｍを
有する。また、凹部３９は、この後の工程で金属バンプ
３５を挿着するために対応した径と深さを有する。
【００３６】次に、金属バンプ３５を凹部３９に挿着し
た後、加熱および加重により金属バンプ３５と金属配線
３７を接続し、ＣＣＤ２６およびサブストレイト３６を
フリップチップボンディングする。さらに、ＣＣＤ２６
およびサブストレイト３６の間隙に絶縁性の低融点ガラ
ス４１を充填して硬化させる（図１（ｄ））。なお、金
属バンプ３５と金属配線３７が金から形成されている場
合、温度３５０℃の雰囲気で圧力３０ｇ／バンプを１０
分間加えることが代表的であり、双方の金が完全に融着
して接合する。ここでは、個々の金属バンプ３５に均一
な圧力を加える必要があるが、金属バンプ３５の高さの
差異、Ｐ／Ｐ+ 型シリコン基板２５およびサブストレイ
ト３６の反りなどがわずかにあっても、圧力が不十分と
なってバンプボンディングが不良になる可能性がある。
なお、凹部３９が形成されたサブストレイト３６の表面
上に低融点ガラス４１を設置した後、ＣＣＤ２６および
サブストレイト３６をフリップチップボンディングして
もよい。
た後、加熱および加重により金属バンプ３５と金属配線
３７を接続し、ＣＣＤ２６およびサブストレイト３６を
フリップチップボンディングする。さらに、ＣＣＤ２６
およびサブストレイト３６の間隙に絶縁性の低融点ガラ
ス４１を充填して硬化させる（図１（ｄ））。なお、金
属バンプ３５と金属配線３７が金から形成されている場
合、温度３５０℃の雰囲気で圧力３０ｇ／バンプを１０
分間加えることが代表的であり、双方の金が完全に融着
して接合する。ここでは、個々の金属バンプ３５に均一
な圧力を加える必要があるが、金属バンプ３５の高さの
差異、Ｐ／Ｐ+ 型シリコン基板２５およびサブストレイ
ト３６の反りなどがわずかにあっても、圧力が不十分と
なってバンプボンディングが不良になる可能性がある。
なお、凹部３９が形成されたサブストレイト３６の表面
上に低融点ガラス４１を設置した後、ＣＣＤ２６および
サブストレイト３６をフリップチップボンディングして
もよい。
【００３７】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う。（図２（ａ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う。（図２（ａ））。
【００３８】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図２（ｂ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図２（ｂ））。
【００３９】上記の製造方法によれば、金属バンプ３５
を凹部３９に挿着することにより、ＣＣＤ２６およびサ
ブストレイト３６の位置合わせが行われる。そのため、
重りを乗せて加圧し、オーブンで加熱することにより、
金属バンプ３５および金属配線３７が機械的、電気的に
接続される。この結果、従来使用していたフリップチッ
プボンディングマシーンが不要になる。この装置は、２
枚の基板間にハーフミラーを挿着したＣＣＤカメラを挿
入して両基板を面同士で位置合わせし、ＣＣＤカメラを
除いた後、合わせた位置を保持しつつ垂直方向に両基板
を接近させて加熱、加圧するという高度な技術を要する
ので、非常に高価である。従って、容易かつ安価に、Ｃ
ＣＤ２６およびサブストレイト３６をフリップチップボ
ンディングすることができる。
を凹部３９に挿着することにより、ＣＣＤ２６およびサ
ブストレイト３６の位置合わせが行われる。そのため、
重りを乗せて加圧し、オーブンで加熱することにより、
金属バンプ３５および金属配線３７が機械的、電気的に
接続される。この結果、従来使用していたフリップチッ
プボンディングマシーンが不要になる。この装置は、２
枚の基板間にハーフミラーを挿着したＣＣＤカメラを挿
入して両基板を面同士で位置合わせし、ＣＣＤカメラを
除いた後、合わせた位置を保持しつつ垂直方向に両基板
を接近させて加熱、加圧するという高度な技術を要する
ので、非常に高価である。従って、容易かつ安価に、Ｃ
ＣＤ２６およびサブストレイト３６をフリップチップボ
ンディングすることができる。
【００４０】また、Ｐ／Ｐ+ 型シリコン基板２５を薄板
化する前に、ＣＣＤ２６およびサブストレイト３６の間
隙に低融点ガラス４１が充填される。そのため、硬化時
に低融点ガラス４１が体積減少を生じても、Ｐ／Ｐ+ 型
シリコン基板２５の機械的強度が十分であるので、ＣＣ
Ｄ２６に歪み等の損傷が与えられることはない。さら
に、低融点ガラス４１が硬化した後にＰ／Ｐ+ 型シリコ
ン基板２５を裏面側から薄板化するので、エネルギー線
の入射面となるＰ／Ｐ+ 型シリコン基板２５の裏面に凹
凸などが生じることもない。
化する前に、ＣＣＤ２６およびサブストレイト３６の間
隙に低融点ガラス４１が充填される。そのため、硬化時
に低融点ガラス４１が体積減少を生じても、Ｐ／Ｐ+ 型
シリコン基板２５の機械的強度が十分であるので、ＣＣ
Ｄ２６に歪み等の損傷が与えられることはない。さら
に、低融点ガラス４１が硬化した後にＰ／Ｐ+ 型シリコ
ン基板２５を裏面側から薄板化するので、エネルギー線
の入射面となるＰ／Ｐ+ 型シリコン基板２５の裏面に凹
凸などが生じることもない。
【００４１】また、低融点ガラス４１は熱抵抗が小さい
ので、ＣＣＤ２６を冷却使用する際に高効率で冷却する
ことができる。
ので、ＣＣＤ２６を冷却使用する際に高効率で冷却する
ことができる。
【００４２】さらに、Ｐ／Ｐ+ 型シリコン基板２５の全
体を裏面側から薄板化することにより、化学エッチング
工程においてエッチャントの回り込みなどが生じない。
そのため、Ｐ／Ｐ+ 型シリコン基板２５の厚さを均一に
保持して薄板化することができる。なお、化学エッチン
グと併用してＰ／Ｐ+ 型シリコン基板２５のＰ+ 層をグ
ラインダー（ディスコ社製）などで機械的研磨をするこ
とにより、高密度欠陥における大きなエッチレートのた
めにＰ+ 層に生じる非常に不均一なエッチングを防ぐこ
とができる。そのため、エッチング面におけるくもりな
どの発生が抑制される。
体を裏面側から薄板化することにより、化学エッチング
工程においてエッチャントの回り込みなどが生じない。
そのため、Ｐ／Ｐ+ 型シリコン基板２５の厚さを均一に
保持して薄板化することができる。なお、化学エッチン
グと併用してＰ／Ｐ+ 型シリコン基板２５のＰ+ 層をグ
ラインダー（ディスコ社製）などで機械的研磨をするこ
とにより、高密度欠陥における大きなエッチレートのた
めにＰ+ 層に生じる非常に不均一なエッチングを防ぐこ
とができる。そのため、エッチング面におけるくもりな
どの発生が抑制される。
【００４３】ここで、ＣＣＤ２６について説明する。Ｃ
ＣＤは、アナログ電荷群を外部からクロックパルスに同
期した速度で一方向に順繰りに送るものであり、一端に
出力部を設けておけば、空間情報を時系列信号に変換で
きる極めて巧妙な機能デバイスである。しかし、２次元
の画像情報を時系列信号として取り出すには、デバイス
の構成上、工夫が必要である。上述のデバイスに光を照
射したままで電荷を転送したのでは、それぞれの場所
で、光励起された電荷と転送されてきた電荷が混じり合
って映像信号が劣化する。これを避けるためには、光を
照射している期間（電荷蓄積期間）と電荷を転送する時
間（電荷転送期間）とを時間的に分けるいわゆる時分割
動作が考えられる。したがって、映像信号が出力される
時間は転送時間内に限られ、間欠的な信号となる。
ＣＤは、アナログ電荷群を外部からクロックパルスに同
期した速度で一方向に順繰りに送るものであり、一端に
出力部を設けておけば、空間情報を時系列信号に変換で
きる極めて巧妙な機能デバイスである。しかし、２次元
の画像情報を時系列信号として取り出すには、デバイス
の構成上、工夫が必要である。上述のデバイスに光を照
射したままで電荷を転送したのでは、それぞれの場所
で、光励起された電荷と転送されてきた電荷が混じり合
って映像信号が劣化する。これを避けるためには、光を
照射している期間（電荷蓄積期間）と電荷を転送する時
間（電荷転送期間）とを時間的に分けるいわゆる時分割
動作が考えられる。したがって、映像信号が出力される
時間は転送時間内に限られ、間欠的な信号となる。
【００４４】一般に実用的な撮像デバイスとして、フレ
ーム転送（ＦＴ）、フル・フレーム転送（ＦＦＴ）およ
びインターライン転送（ＩＴ）構成の三つの方式が代表
的である。このうち計測用としては、主にフル・フレー
ム転送方式が用いられる。以下、フル・フレーム転送方
式について説明する。
ーム転送（ＦＴ）、フル・フレーム転送（ＦＦＴ）およ
びインターライン転送（ＩＴ）構成の三つの方式が代表
的である。このうち計測用としては、主にフル・フレー
ム転送方式が用いられる。以下、フル・フレーム転送方
式について説明する。
【００４５】図３は、フル・フレーム転送方式ＣＣＤの
構成を示す上面図である。この方式では、Ｐ型シリコン
基板４に形成されたチャネルストップ拡散層１によって
電荷転送のチャネルが垂直方向に分割され、水平画素数
に対応する画素列を形成する。一方、このチャネルスト
ップ拡散層１に直交して垂直転送電極群２が配置されて
いる。前述のフレーム転送方式ＣＣＤにおいては、この
垂直転送電極群２は上下２つにグルーピングされ、上半
分を受光用のＣＣＤ、下半分を信号電荷を一時蓄積する
ためのＣＣＤとして使うが、フル・フレーム転送方式Ｃ
ＣＤでは蓄積部はない。したがって、電荷を転送する時
間中、即ち読み出し時間中は、シャッタを閉じるなどし
てＣＣＤに光が入射しないようにしなければいけない。
なお、垂直方向の４列の画素列の間には、３本のオーバ
ーフロードレイン５が形成されている。
構成を示す上面図である。この方式では、Ｐ型シリコン
基板４に形成されたチャネルストップ拡散層１によって
電荷転送のチャネルが垂直方向に分割され、水平画素数
に対応する画素列を形成する。一方、このチャネルスト
ップ拡散層１に直交して垂直転送電極群２が配置されて
いる。前述のフレーム転送方式ＣＣＤにおいては、この
垂直転送電極群２は上下２つにグルーピングされ、上半
分を受光用のＣＣＤ、下半分を信号電荷を一時蓄積する
ためのＣＣＤとして使うが、フル・フレーム転送方式Ｃ
ＣＤでは蓄積部はない。したがって、電荷を転送する時
間中、即ち読み出し時間中は、シャッタを閉じるなどし
てＣＣＤに光が入射しないようにしなければいけない。
なお、垂直方向の４列の画素列の間には、３本のオーバ
ーフロードレイン５が形成されている。
【００４６】図４は、フル・フレーム転送方式ＣＣＤの
構成を示す要部断面図である。ポリシリコン電極２０
は、垂直転送電極群２によりクロックパルス電圧φ1 〜
φ4 を供給される。受光領域に光が入射すると、励起さ
れた信号電荷が一つの転送電極（蓄積電極）、即ち立ち
上がったクロックパルス電圧φ1 の加えられたポリシリ
コン電極２０下に在るポテンシャル井戸３に集められ
る。このように、一画素はＣＣＤの一段分を構成するク
ロックパルス電圧（φ1 〜φ4 ）の相数（４）に対応す
る数のポリシリコン電極２０とチャネルストップ拡散層
１で囲まれた面積となる。なお、Ｐ型シリコン基板２４
上にＮ型チャネル層２２が形成され、このＮ型チャネル
層２２上にゲート酸化膜２１を介してポリシリコン電極
２０が形成されている。このポリシリコン電極２０の表
面には、ＰＳＧ（リンガラス）膜１９が層間絶縁膜とし
て堆積されている。
構成を示す要部断面図である。ポリシリコン電極２０
は、垂直転送電極群２によりクロックパルス電圧φ1 〜
φ4 を供給される。受光領域に光が入射すると、励起さ
れた信号電荷が一つの転送電極（蓄積電極）、即ち立ち
上がったクロックパルス電圧φ1 の加えられたポリシリ
コン電極２０下に在るポテンシャル井戸３に集められ
る。このように、一画素はＣＣＤの一段分を構成するク
ロックパルス電圧（φ1 〜φ4 ）の相数（４）に対応す
る数のポリシリコン電極２０とチャネルストップ拡散層
１で囲まれた面積となる。なお、Ｐ型シリコン基板２４
上にＮ型チャネル層２２が形成され、このＮ型チャネル
層２２上にゲート酸化膜２１を介してポリシリコン電極
２０が形成されている。このポリシリコン電極２０の表
面には、ＰＳＧ（リンガラス）膜１９が層間絶縁膜とし
て堆積されている。
【００４７】次に、光信号を信号電荷に変換する電荷蓄
積時間が終わると、受光領域上にある垂直転送電極群２
に与えられたクロックパルス電圧φ1 〜φ4 が順次立ち
上がり、信号電荷の読み出しが開始される。しかし、フ
ル・フレーム転送方式ＣＣＤにおいては、前述したよう
にフレーム転送方式ＣＣＤのような受光部とは別の、い
わゆる蓄積部というものが無い。このため、信号読み出
しを開始する前にシャッタを閉じるなどして光信号の入
力を遮断しなければ、転送している途中の信号に新たに
光信号が混入してくることになり、信号純度が低下す
る。但し、単発現象を捕らえる場合には、信号電荷の転
送中に新たな光入力は無いと考えられるから、シャッタ
等は必要ない。
積時間が終わると、受光領域上にある垂直転送電極群２
に与えられたクロックパルス電圧φ1 〜φ4 が順次立ち
上がり、信号電荷の読み出しが開始される。しかし、フ
ル・フレーム転送方式ＣＣＤにおいては、前述したよう
にフレーム転送方式ＣＣＤのような受光部とは別の、い
わゆる蓄積部というものが無い。このため、信号読み出
しを開始する前にシャッタを閉じるなどして光信号の入
力を遮断しなければ、転送している途中の信号に新たに
光信号が混入してくることになり、信号純度が低下す
る。但し、単発現象を捕らえる場合には、信号電荷の転
送中に新たな光入力は無いと考えられるから、シャッタ
等は必要ない。
【００４８】ここで、信号電荷の読み出し動作について
説明する。信号電荷は垂直転送電極群２に与えられるク
ロックパルス電圧φ1 〜φ4 によって１行ずつ下方に送
られ、水平読み出しレジスタ６を通して出力端に転送さ
れる。すなわち、まず一番下の行にある信号電荷が同時
に水平読み出しレジスタ６に送り込まれ、水平方向に高
い周波数のクロックパルス電圧φ5 、φ6 で転送され、
時系列信号として出力端から読み出される。なお、クロ
ックパルス電圧φ5 、φ6 は水平転送電極群７から加え
られる。このとき、すでに次の信号電荷が一段下方に移
動しているので、次のクロックパルス電圧φ1 〜φ4 で
水平読み出しレジスタ６に入り、出力端に読み出され
る。このようにして一画面分の信号電荷がすべて水平読
み出しレジスタ６を通して読み出されると、シャッタを
開いて新たな信号蓄積動作を開始する。以上のように、
水平読み出しレジスタ６は垂直レジスタに比べて高速で
動作する必要があるので、２相のクロックパルス電圧φ
5 、φ6 により高速転送を可能にされている。
説明する。信号電荷は垂直転送電極群２に与えられるク
ロックパルス電圧φ1 〜φ4 によって１行ずつ下方に送
られ、水平読み出しレジスタ６を通して出力端に転送さ
れる。すなわち、まず一番下の行にある信号電荷が同時
に水平読み出しレジスタ６に送り込まれ、水平方向に高
い周波数のクロックパルス電圧φ5 、φ6 で転送され、
時系列信号として出力端から読み出される。なお、クロ
ックパルス電圧φ5 、φ6 は水平転送電極群７から加え
られる。このとき、すでに次の信号電荷が一段下方に移
動しているので、次のクロックパルス電圧φ1 〜φ4 で
水平読み出しレジスタ６に入り、出力端に読み出され
る。このようにして一画面分の信号電荷がすべて水平読
み出しレジスタ６を通して読み出されると、シャッタを
開いて新たな信号蓄積動作を開始する。以上のように、
水平読み出しレジスタ６は垂直レジスタに比べて高速で
動作する必要があるので、２相のクロックパルス電圧φ
5 、φ6 により高速転送を可能にされている。
【００４９】図５（ａ）は、フル・フレーム転送方式Ｃ
ＣＤにオンチップされた読み出し回路の例を示す説明図
である。各クロックパルス電圧の基準点は０Ｖで、＋１
２Ｖの振幅である。クロックパルス電圧φ5 、φ6 が与
えられたポリシリコン電極２０下の領域１７、１８は、
水平読み出しレジスタ６の最終段を表している。なお、
Ｎ型チャネル層２２には＋１２ＶDC、アウトプットゲー
ト（ＯＧ）１３には＋７ＶDC、リセットドレイン（Ｒ
Ｄ）１６には＋１２ＶDCがそれぞれ印加されている。ま
た、増幅用ＭＯＳＦＥＴのドレイン８には１５ＶDCが印
加されており、増幅用ＭＯＳＦＥＴのソース９は負荷抵
抗１２を介して接地されている。従って、この増幅用Ｍ
ＯＳＦＥＴはソースフォロワ回路として動作している。
ＣＤにオンチップされた読み出し回路の例を示す説明図
である。各クロックパルス電圧の基準点は０Ｖで、＋１
２Ｖの振幅である。クロックパルス電圧φ5 、φ6 が与
えられたポリシリコン電極２０下の領域１７、１８は、
水平読み出しレジスタ６の最終段を表している。なお、
Ｎ型チャネル層２２には＋１２ＶDC、アウトプットゲー
ト（ＯＧ）１３には＋７ＶDC、リセットドレイン（Ｒ
Ｄ）１６には＋１２ＶDCがそれぞれ印加されている。ま
た、増幅用ＭＯＳＦＥＴのドレイン８には１５ＶDCが印
加されており、増幅用ＭＯＳＦＥＴのソース９は負荷抵
抗１２を介して接地されている。従って、この増幅用Ｍ
ＯＳＦＥＴはソースフォロワ回路として動作している。
【００５０】図５（ｂ）は、フル・フレーム転送方式Ｃ
ＣＤの転送電極に印加されるクロックパルス電圧と出力
電圧の関係の例を示す波形図である。ここで、水平読み
出しレジスタ６により信号電荷が次々と読み出し回路に
転送されてくると仮定する。時刻ｔ1 でクロックパルス
電圧φ5 はハイレベルになっているので、クロックパル
ス電圧φ5 に対する水平読み出しレジスタ６の最終段１
７にポテンシャル井戸３が形成され、信号電荷が転送さ
れている。次に、時刻ｔ2 でクロックパルス電圧φ5 が
ローレベル、φ6 がハイレベルになるので、クロックパ
ルス電圧φ5 に対する水平読み出しレジスタ６の最終段
１７のポテンシャル井戸３は消え、クロックパルス電圧
φ6 に対する水平読み出しレジスタ６の最終段１８にポ
テンシャル井戸３が形成され、前述の信号電荷は転送さ
れる。次に、時刻ｔ3 でリセットゲート（ＲＧ）１５に
電圧が印加されるので、フローティングディフュージョ
ン（ＦＤ）１４の電位はＲＤ１６の電位である１２Ｖに
リセットされる。次に、時刻ｔ4 でＦＤ１４にはまだ信
号電荷は転送されていないので、その電位はリセット値
を維持している。さらに、時刻ｔ5 でクロックパルス電
圧φ6 がローレベルになるので、水平レジスタ６の最終
段である領域１８に存在した信号電荷はＯＧ１３に加え
られた低いＤＣバイアスによって形成されている低いポ
テンシャル障壁を乗り越え、ＦＤ１４に至って電位を変
化させる。そのため、ＦＤ１４に電子が流れ込んでくる
ので、クロックパルス電圧φ6 がローレベルになると、
出力電圧は下に向かって伸びる。ＦＤ１４は配線により
ソースフォロワ回路（増幅用ＭＯＳＦＥＴ）のゲート１
０に繋がれているので、そのゲート１０に入力されたの
と同じ大きさの出力電圧がソース９から低インピーダン
スで得られる。
ＣＤの転送電極に印加されるクロックパルス電圧と出力
電圧の関係の例を示す波形図である。ここで、水平読み
出しレジスタ６により信号電荷が次々と読み出し回路に
転送されてくると仮定する。時刻ｔ1 でクロックパルス
電圧φ5 はハイレベルになっているので、クロックパル
ス電圧φ5 に対する水平読み出しレジスタ６の最終段１
７にポテンシャル井戸３が形成され、信号電荷が転送さ
れている。次に、時刻ｔ2 でクロックパルス電圧φ5 が
ローレベル、φ6 がハイレベルになるので、クロックパ
ルス電圧φ5 に対する水平読み出しレジスタ６の最終段
１７のポテンシャル井戸３は消え、クロックパルス電圧
φ6 に対する水平読み出しレジスタ６の最終段１８にポ
テンシャル井戸３が形成され、前述の信号電荷は転送さ
れる。次に、時刻ｔ3 でリセットゲート（ＲＧ）１５に
電圧が印加されるので、フローティングディフュージョ
ン（ＦＤ）１４の電位はＲＤ１６の電位である１２Ｖに
リセットされる。次に、時刻ｔ4 でＦＤ１４にはまだ信
号電荷は転送されていないので、その電位はリセット値
を維持している。さらに、時刻ｔ5 でクロックパルス電
圧φ6 がローレベルになるので、水平レジスタ６の最終
段である領域１８に存在した信号電荷はＯＧ１３に加え
られた低いＤＣバイアスによって形成されている低いポ
テンシャル障壁を乗り越え、ＦＤ１４に至って電位を変
化させる。そのため、ＦＤ１４に電子が流れ込んでくる
ので、クロックパルス電圧φ6 がローレベルになると、
出力電圧は下に向かって伸びる。ＦＤ１４は配線により
ソースフォロワ回路（増幅用ＭＯＳＦＥＴ）のゲート１
０に繋がれているので、そのゲート１０に入力されたの
と同じ大きさの出力電圧がソース９から低インピーダン
スで得られる。
【００５１】以上のようなフル・フレーム転送方式ＣＣ
Ｄの特徴としては、蓄積部がなく受光部の面積が大きく
とれることにより、光の利用率が高いので、計測用など
微弱光の用途に広く用いられることがある。
Ｄの特徴としては、蓄積部がなく受光部の面積が大きく
とれることにより、光の利用率が高いので、計測用など
微弱光の用途に広く用いられることがある。
【００５２】図６および図７は、本発明に係る半導体エ
ネルギー線検出器の第２製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図６（ａ））。
ネルギー線検出器の第２製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図６（ａ））。
【００５３】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図６（ｂ））。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図６（ｂ））。
【００５４】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部３９を形成し、その凹部３９の表面
を含むサブストレイト３６上に金属配線３７を形成す
る。次に、凹部３９の内側に導電性の銀ガラス４３を適
量滴下する（図６（ｃ））。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部３９を形成し、その凹部３９の表面
を含むサブストレイト３６上に金属配線３７を形成す
る。次に、凹部３９の内側に導電性の銀ガラス４３を適
量滴下する（図６（ｃ））。
【００５５】次に、金属バンプ３５を凹部３９に挿着し
た後、加熱および加重により焼結した銀ガラス４３を介
して金属バンプ３５と金属配線３７を接続し、ＣＣＤ２
６およびサブストレイト３６をフリップチップボンディ
ングする。さらに、ＣＣＤ２６およびサブストレイト３
６の間隙に絶縁性の低融点ガラス４１を充填して硬化さ
せる（図６（ｄ））。
た後、加熱および加重により焼結した銀ガラス４３を介
して金属バンプ３５と金属配線３７を接続し、ＣＣＤ２
６およびサブストレイト３６をフリップチップボンディ
ングする。さらに、ＣＣＤ２６およびサブストレイト３
６の間隙に絶縁性の低融点ガラス４１を充填して硬化さ
せる（図６（ｄ））。
【００５６】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図７（ａ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図７（ａ））。
【００５７】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図７（ｂ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図７（ｂ））。
【００５８】上記の製造方法によれば、上記の第１製造
方法と同様な作用が得られる。さらに、銀ガラス４３を
介して金属バンプ３５と金属配線３７を電気的に接続す
ることにより、ＣＣＤ２６およびサブストレイト３６の
間における導通が良好になる。そのため、バンプボンデ
ィングの信頼性が向上するので、ＣＣＤ２６およびサブ
ストレイト３６に対する加圧に必要な注意が低減され
る。
方法と同様な作用が得られる。さらに、銀ガラス４３を
介して金属バンプ３５と金属配線３７を電気的に接続す
ることにより、ＣＣＤ２６およびサブストレイト３６の
間における導通が良好になる。そのため、バンプボンデ
ィングの信頼性が向上するので、ＣＣＤ２６およびサブ
ストレイト３６に対する加圧に必要な注意が低減され
る。
【００５９】図８および図９は、本発明に係る半導体エ
ネルギー線検出器の第３製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図８（ａ））。
ネルギー線検出器の第３製造方法を示す工程断面図であ
る。まず、Ｐ層およびＰ+ 層を積層したエピウエァであ
るＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ２６
を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配線２
７を形成し、予め全てのＣＣＤ製造プロセスを終了する
（図８（ａ））。
【００６０】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図８（ｂ））。なお、金属バンプ３
５は、ワイヤーボンダーで二重打ち、三重打ちを行った
り、通常より太くて堅いワイヤーを使用し、サブストレ
イト３６の厚さよりも高く、例えば高さ２００μｍに成
形する。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図８（ｂ））。なお、金属バンプ３
５は、ワイヤーボンダーで二重打ち、三重打ちを行った
り、通常より太くて堅いワイヤーを使用し、サブストレ
イト３６の厚さよりも高く、例えば高さ２００μｍに成
形する。
【００６１】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６および固形シート状の低融点ガラス４１（京
セラ株式会社製フリットガラス）にそれぞれ貫通孔４
０、４２を形成する。次に、貫通孔４０の内側面を含む
サブストレイト３６上に金属配線３７を形成する（図８
（ｃ））。なお、サブストレイト３６はＣＣＤ２６と比
較して熱膨張係数がほぼ等しくて熱伝導性が良好であっ
て透明なガラスから形成されており、薄板化されたＰ／
Ｐ+ 型シリコン基板２５を補強可能である程度に比較的
薄くされ、例えば厚さ２００μｍを有する。また、貫通
孔４０は、この後の工程で金属バンプ３５を挿着するた
めに対応した径を有する。さらに、低融点ガラス４１は
厚さ１００μｍを有する。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６および固形シート状の低融点ガラス４１（京
セラ株式会社製フリットガラス）にそれぞれ貫通孔４
０、４２を形成する。次に、貫通孔４０の内側面を含む
サブストレイト３６上に金属配線３７を形成する（図８
（ｃ））。なお、サブストレイト３６はＣＣＤ２６と比
較して熱膨張係数がほぼ等しくて熱伝導性が良好であっ
て透明なガラスから形成されており、薄板化されたＰ／
Ｐ+ 型シリコン基板２５を補強可能である程度に比較的
薄くされ、例えば厚さ２００μｍを有する。また、貫通
孔４０は、この後の工程で金属バンプ３５を挿着するた
めに対応した径を有する。さらに、低融点ガラス４１は
厚さ１００μｍを有する。
【００６２】次に、金属バンプ３５を貫通孔４２、４０
に順次挿通した後、４５０℃程度の加熱および加圧によ
り低融点ガラス４１を硬化させ、ＣＣＤ２６およびサブ
ストレイト３６の間隙を充填する（図８（ｄ））。
に順次挿通した後、４５０℃程度の加熱および加圧によ
り低融点ガラス４１を硬化させ、ＣＣＤ２６およびサブ
ストレイト３６の間隙を充填する（図８（ｄ））。
【００６３】次に、貫通孔４０に銀ガラス４３を適量滴
下して焼結し、金属バンプ３５と金属配線３７を接続し
てＣＣＤ２６およびサブストレイト３６をフリップチッ
プボンディングする（図９（ａ））。なお、この工程で
の熱処理は、直前の工程で同時に行ってもよい。
下して焼結し、金属バンプ３５と金属配線３７を接続し
てＣＣＤ２６およびサブストレイト３６をフリップチッ
プボンディングする（図９（ａ））。なお、この工程で
の熱処理は、直前の工程で同時に行ってもよい。
【００６４】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図９（ｂ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図９（ｂ））。
【００６５】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図９（ｃ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図９（ｃ））。
【００６６】一方、Ｐ／Ｐ+ 型シリコン基板２５の裏面
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図９（ｄ））。
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図９（ｄ））。
【００６７】上記の製造方法によれば、上記の第２製造
方法と同様な作用が得られる。さらに、金属バンプ３５
を貫通孔４２、４０に順次挿通することにより、ＣＣＤ
２６およびサブストレイト３６の位置合わせが行われ
る。そのため、従来使用していたフリップチップボンデ
ィングマシーンが不要になる。従って、容易かつ安価に
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングすることができる。
方法と同様な作用が得られる。さらに、金属バンプ３５
を貫通孔４２、４０に順次挿通することにより、ＣＣＤ
２６およびサブストレイト３６の位置合わせが行われ
る。そのため、従来使用していたフリップチップボンデ
ィングマシーンが不要になる。従って、容易かつ安価に
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングすることができる。
【００６８】また、ＣＣＤ２６およびサブストレイト３
６の間隙に予め低融点ガラス４１を設置した後に熱処理
で溶融することにより、この間隙が低融点ガラス４１で
容易に充填されるので、ＣＣＤ２６およびサブストレイ
ト３６を十分に密着することができる。
６の間隙に予め低融点ガラス４１を設置した後に熱処理
で溶融することにより、この間隙が低融点ガラス４１で
容易に充填されるので、ＣＣＤ２６およびサブストレイ
ト３６を十分に密着することができる。
【００６９】さらに、銀ガラス４３等の導電物を介して
金属バンプ３５と金属配線３７を電気的に接続すること
により、ＣＣＤ２６および金属電線３７の間における導
通が容易かつ確実に行われる。
金属バンプ３５と金属配線３７を電気的に接続すること
により、ＣＣＤ２６および金属電線３７の間における導
通が容易かつ確実に行われる。
【００７０】図１０および図１１は、本発明に係る半導
体エネルギー線検出器の第４製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１０（ａ））。
体エネルギー線検出器の第４製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１０（ａ））。
【００７１】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１０（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さで
十分であり、例えば高さ８０μｍ、直径６０μｍであ
る。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１０（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さで
十分であり、例えば高さ８０μｍ、直径６０μｍであ
る。
【００７２】次に、サブストレイト３６上に金属配線３
７を形成し、ＣＣＤ２６が形成されているＰ／Ｐ+ 型シ
リコン基板２５上に形成された金属バンプ３５に対向配
置するように金属配線３７上に金属バンプ３８を成形す
る（図１０（ｃ））。なお、金属バンプ３８は、この後
の工程で位置合わせが可能である高さとする。
７を形成し、ＣＣＤ２６が形成されているＰ／Ｐ+ 型シ
リコン基板２５上に形成された金属バンプ３５に対向配
置するように金属配線３７上に金属バンプ３８を成形す
る（図１０（ｃ））。なお、金属バンプ３８は、この後
の工程で位置合わせが可能である高さとする。
【００７３】次に、ＣＣＤ２６が形成されているＰ／Ｐ
+ 型シリコン基板２５上に形成された金属バンプ３５に
対向配置するように固形シート状の低融点ガラス４１に
貫通孔４２を形成する（図１０（ｄ））。なお、低融点
ガラス４１は、厚さ３００〜４００μｍと比較的厚くて
もよい。また、貫通孔４２は、この後の工程で金属バン
プ３５、３８を挿着するために対応した径を有する。
+ 型シリコン基板２５上に形成された金属バンプ３５に
対向配置するように固形シート状の低融点ガラス４１に
貫通孔４２を形成する（図１０（ｄ））。なお、低融点
ガラス４１は、厚さ３００〜４００μｍと比較的厚くて
もよい。また、貫通孔４２は、この後の工程で金属バン
プ３５、３８を挿着するために対応した径を有する。
【００７４】次に、金属バンプ３５を貫通孔４２に挿通
し、ＣＣＤ２６上に低融点ガラス４１を設置する（図１
０（ｅ））。
し、ＣＣＤ２６上に低融点ガラス４１を設置する（図１
０（ｅ））。
【００７５】次に、貫通孔４２に導電性の銀ガラス４３
を適量滴下する（図１１（ａ））。
を適量滴下する（図１１（ａ））。
【００７６】次に、サブストレイト３６の金属配線３７
上に形成された金属バンプ３８を貫通孔４２に挿通した
後、加熱および加圧により銀ガラス４３を焼結して金属
バンプ３５、３８を電気的に接続すると共に、低融点ガ
ラス４１を溶融した後に硬化させ、ＣＣＤ２６およびサ
ブストレイト３６の間隙を充填する（図１１（ｂ））。
上に形成された金属バンプ３８を貫通孔４２に挿通した
後、加熱および加圧により銀ガラス４３を焼結して金属
バンプ３５、３８を電気的に接続すると共に、低融点ガ
ラス４１を溶融した後に硬化させ、ＣＣＤ２６およびサ
ブストレイト３６の間隙を充填する（図１１（ｂ））。
【００７７】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１１（ｃ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１１（ｃ））。
【００７８】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１１（ｄ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１１（ｄ））。
【００７９】上記の製造方法によれば、上記の第３製造
方法と同様な作用が得られる。さらに、貫通孔４２の内
側で銀ガラス４３を介して金属バンプ３５、３８に圧着
することにより、金属バンプ３５、３８が電気的に接続
されるので、ＣＣＤ２６および金属配線３７の間におけ
る導通の信頼性を一層向上することができる。
方法と同様な作用が得られる。さらに、貫通孔４２の内
側で銀ガラス４３を介して金属バンプ３５、３８に圧着
することにより、金属バンプ３５、３８が電気的に接続
されるので、ＣＣＤ２６および金属配線３７の間におけ
る導通の信頼性を一層向上することができる。
【００８０】図１２および図１３は、本発明に係る半導
体エネルギー線検出器の第５製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１２（ａ））。
体エネルギー線検出器の第５製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１２（ａ））。
【００８１】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１２（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１２（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
【００８２】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、貫通孔４０の内壁を
含むサブストレイト３６の表裏面上に金属配線３７を形
成する（図１２（ｃ））。なお、貫通孔４０は、金属配
線３７で充填されて金属バンプ３５を挿通しない径を有
する部分と、この後の工程で金属バンプ３５を挿着する
ために必要な径を有して金属バンプ３５の高さより小さ
い深さを有する部分とからなる。また、金属配線３７
は、サブストレイト３６の表面および裏面の間を導通し
ている。さらに、サブストレイト３６は透明なガラスで
ある。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、貫通孔４０の内壁を
含むサブストレイト３６の表裏面上に金属配線３７を形
成する（図１２（ｃ））。なお、貫通孔４０は、金属配
線３７で充填されて金属バンプ３５を挿通しない径を有
する部分と、この後の工程で金属バンプ３５を挿着する
ために必要な径を有して金属バンプ３５の高さより小さ
い深さを有する部分とからなる。また、金属配線３７
は、サブストレイト３６の表面および裏面の間を導通し
ている。さらに、サブストレイト３６は透明なガラスで
ある。
【００８３】次に、貫通孔４０の内側に導電性の銀ガラ
ス４３を適量滴下する（図１２（ｄ））。
ス４３を適量滴下する（図１２（ｄ））。
【００８４】次に、金属バンプ３５を貫通孔４０に挿着
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする（図１２（ｅ））。
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする（図１２（ｅ））。
【００８５】次に、ペースト状の低融点ガラス４１をＣ
ＣＤ２６およびサブストレイト３６の間隙の端部にある
注入口４５から充填して硬化させる（図１３（ａ））。
なお、低融点ガラス４１は、比較的粘度が高くても毛細
管現象により注入することができる。
ＣＤ２６およびサブストレイト３６の間隙の端部にある
注入口４５から充填して硬化させる（図１３（ａ））。
なお、低融点ガラス４１は、比較的粘度が高くても毛細
管現象により注入することができる。
【００８６】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１３（ｂ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１３（ｂ））。
【００８７】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１３（ｃ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１３（ｃ））。
【００８８】一方、Ｐ／Ｐ+ 型シリコン基板２５の裏面
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１３（ｄ））。
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１３（ｄ））。
【００８９】上記の製造方法によれば、上記の第２製造
方法と同様な作用が得られる。さらに、銀ガラス４３を
介して金属バンプ３５および金属配線３７を圧着した後
に、ＣＣＤ２６およびサブストレイト３６の間隙に毛細
管現象により低融点ガラス４１が充填される。そのた
め、ＣＣＤ２６および金属配線３７の間における導通を
保持しつつ、ＣＣＤ２６およびサブストレイト３６を容
易に密着することができる。
方法と同様な作用が得られる。さらに、銀ガラス４３を
介して金属バンプ３５および金属配線３７を圧着した後
に、ＣＣＤ２６およびサブストレイト３６の間隙に毛細
管現象により低融点ガラス４１が充填される。そのた
め、ＣＣＤ２６および金属配線３７の間における導通を
保持しつつ、ＣＣＤ２６およびサブストレイト３６を容
易に密着することができる。
【００９０】図１４および図１５は、本発明に係る半導
体エネルギー線検出器の第６製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１４（ａ））。
体エネルギー線検出器の第６製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１４（ａ））。
【００９１】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１４（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１４（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
【００９２】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、多数の細孔４６をサ
ブストレイト３６に形成する。次に、貫通孔４０の内壁
を含むサブストレイト３６の表裏面上に金属配線３７を
形成する。次に、貫通孔４０の内側に導電性の銀ガラス
４３を適量滴下する（図１４（ｃ））。なお、貫通孔４
０は、金属配線３７で充填されて金属バンプ３５を挿通
しない径を有する部分と、この後の工程で金属バンプ３
５を挿着するために必要な径、および金属バンプ３５の
高さより小さい深さを有する部分とからなる。また、金
属配線３７は、サブストレイト３６の表面および裏面の
間を導通している。さらに、サブストレイト３６は透明
なガラスである。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、多数の細孔４６をサ
ブストレイト３６に形成する。次に、貫通孔４０の内壁
を含むサブストレイト３６の表裏面上に金属配線３７を
形成する。次に、貫通孔４０の内側に導電性の銀ガラス
４３を適量滴下する（図１４（ｃ））。なお、貫通孔４
０は、金属配線３７で充填されて金属バンプ３５を挿通
しない径を有する部分と、この後の工程で金属バンプ３
５を挿着するために必要な径、および金属バンプ３５の
高さより小さい深さを有する部分とからなる。また、金
属配線３７は、サブストレイト３６の表面および裏面の
間を導通している。さらに、サブストレイト３６は透明
なガラスである。
【００９３】次に、金属バンプ３５を貫通孔４０に挿着
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする。次に、ＣＣＤ２６およびサブストレ
イト３６の間隙の端部にある注入口４５から、ペースト
状の低融点ガラス４１の注入を開始する（図１４
（ｄ））。
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする。次に、ＣＣＤ２６およびサブストレ
イト３６の間隙の端部にある注入口４５から、ペースト
状の低融点ガラス４１の注入を開始する（図１４
（ｄ））。
【００９４】次に、真空装置の真空引き４７でＣＣＤ２
６およびサブストレイト３６の間隙に残っている空気層
４４を細孔４６を通過させて除去し、充填した低融点ガ
ラスを硬化させる（図１５（ａ））。
６およびサブストレイト３６の間隙に残っている空気層
４４を細孔４６を通過させて除去し、充填した低融点ガ
ラスを硬化させる（図１５（ａ））。
【００９５】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１５（ｂ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１５（ｂ））。
【００９６】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１５（ｃ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１５（ｃ））。
【００９７】一方、Ｐ／Ｐ+ 型シリコン基板２５の裏面
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１５（ｄ））。
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１５（ｄ））。
【００９８】上記の製造方法によれば、上記の第５製造
方法と同様な作用が得られる。さらに、ＣＣＤ２６およ
びサブストレイト３６の間隙に残っている空気層４４を
細孔４６を通過させて除去しつつ、低融点ガラス４１を
充填することにより、ＣＣＤ２６およびサブストレイト
３６が一層密着される。そのため、ＣＣＤ２６の冷却使
用時に冷却効率が向上するので、発生する暗電流が低減
され、そのユニフォミティーは良好になる。
方法と同様な作用が得られる。さらに、ＣＣＤ２６およ
びサブストレイト３６の間隙に残っている空気層４４を
細孔４６を通過させて除去しつつ、低融点ガラス４１を
充填することにより、ＣＣＤ２６およびサブストレイト
３６が一層密着される。そのため、ＣＣＤ２６の冷却使
用時に冷却効率が向上するので、発生する暗電流が低減
され、そのユニフォミティーは良好になる。
【００９９】図１６および図１７は、本発明に係る半導
体エネルギー線検出器の第７製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１６（ａ））。
体エネルギー線検出器の第７製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１６（ａ））。
【０１００】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１６（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１６（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
【０１０１】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、貫通孔４０の内壁を
含むサブストレイト３６の表裏面上に金属配線３７を形
成する。次に、貫通孔４０の内側に導電性の銀ガラス４
３を適量滴下する（図１６（ｃ））。なお、貫通孔４０
は、金属配線３７で充填されて金属バンプ３５を挿通し
ない径を有する部分と、この後の工程で金属バンプ３５
を挿着するために必要な径、および金属バンプ３５の高
さより小さい深さを有する部分とからなる。また、金属
配線３７は、サブストレイト３６の表面および裏面の間
を導通している。さらに、サブストレイト３６は通気性
を有するポーラス（多孔質）なセラミックであり、例え
ばフッ素金雲母、チタン酸アルミ、またはワラストナイ
トである。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、貫通孔４０の内壁を
含むサブストレイト３６の表裏面上に金属配線３７を形
成する。次に、貫通孔４０の内側に導電性の銀ガラス４
３を適量滴下する（図１６（ｃ））。なお、貫通孔４０
は、金属配線３７で充填されて金属バンプ３５を挿通し
ない径を有する部分と、この後の工程で金属バンプ３５
を挿着するために必要な径、および金属バンプ３５の高
さより小さい深さを有する部分とからなる。また、金属
配線３７は、サブストレイト３６の表面および裏面の間
を導通している。さらに、サブストレイト３６は通気性
を有するポーラス（多孔質）なセラミックであり、例え
ばフッ素金雲母、チタン酸アルミ、またはワラストナイ
トである。
【０１０２】次に、金属バンプ３５を貫通孔４０に挿着
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする。次に、ＣＣＤ２６およびサブストレ
イト３６の間隙の端部にある注入口４５から、ペースト
状の低融点ガラス４１の注入を開始する（図１６
（ｄ））。
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする。次に、ＣＣＤ２６およびサブストレ
イト３６の間隙の端部にある注入口４５から、ペースト
状の低融点ガラス４１の注入を開始する（図１６
（ｄ））。
【０１０３】次に、真空装置の真空引き４７でＣＣＤ２
６およびサブストレイト３６の間隙に残っている空気層
４４を、サブストレイト３６の細孔を通過させて除去
し、充填した低融点ガラス４１を硬化させる（図１７
（ａ））。
６およびサブストレイト３６の間隙に残っている空気層
４４を、サブストレイト３６の細孔を通過させて除去
し、充填した低融点ガラス４１を硬化させる（図１７
（ａ））。
【０１０４】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１７（ｂ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う（図１７（ｂ））。
【０１０５】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１７（ｃ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図１７（ｃ））。
【０１０６】一方、Ｐ／Ｐ+ 型シリコン基板２５の裏面
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１７（ｄ））。
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図１７（ｄ））。
【０１０７】上記の製造方法によれば、上記の第５製造
方法と同様な作用が得られる。さらに、ＣＣＤ２６およ
びサブストレイト３６の間隙に残っている空気層４４を
サブストレイト３６の細孔を通過させて除去しつつ、低
融点ガラス４１を充填することにより、ＣＣＤ２６およ
びサブストレイト３６が一層密着される。そのため、Ｃ
ＣＤ２６の冷却使用時に冷却効率が向上するので、発生
する暗電流が低減され、そのユニフォミティーは良好に
なる。
方法と同様な作用が得られる。さらに、ＣＣＤ２６およ
びサブストレイト３６の間隙に残っている空気層４４を
サブストレイト３６の細孔を通過させて除去しつつ、低
融点ガラス４１を充填することにより、ＣＣＤ２６およ
びサブストレイト３６が一層密着される。そのため、Ｃ
ＣＤ２６の冷却使用時に冷却効率が向上するので、発生
する暗電流が低減され、そのユニフォミティーは良好に
なる。
【０１０８】図１８ないし図２０は、本発明に係る半導
体エネルギー線検出器の第８製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１８（ａ））。
体エネルギー線検出器の第８製造方法を示す工程断面図
である。まず、Ｐ層およびＰ+ 層を積層したエピウエァ
であるＰ／Ｐ+ 型シリコン基板２５の表面領域にＣＣＤ
２６を形成し、Ｐ／Ｐ+ 型シリコン基板２５上に金属配
線２７を形成し、予め全てのＣＣＤ製造プロセスを終了
する（図１８（ａ））。
【０１０９】次に、ボンディングパッドを除くＰ／Ｐ+
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１８（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
型シリコン基板２５、ＣＣＤ２６および金属配線２７の
露出面上にシリコン窒化膜２８を堆積し、ワイヤーボン
ダーで金属配線２７上に金属バンプ３５を成形してＣＣ
Ｄ２６に接続する（図１８（ｂ））。なお、金属バンプ
３５は、この後の工程で位置合わせが可能である高さよ
り大きくする。
【０１１０】次に、Ｐ／Ｐ+ 型シリコン基板２５上に形
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、サブストレイト３６
の中央部に凹状に注入孔４８を形成する。次に、貫通孔
４０の内壁を含むサブストレイト３６の表裏面上に金属
配線３７を形成する。次に、貫通孔４０の内側に導電性
の銀ガラス４３を適量滴下する（図１８（ｃ））。な
お、貫通孔４０は、金属配線３７で充填されて金属バン
プ３５を挿通しない径を有する部分と、この後の工程で
金属バンプ３５を挿着するために必要な径を有して金属
バンプ３５の高さより小さい深さを有する部分とからな
る。また、金属配線３７は、サブストレイト３６の表面
および裏面の間を導通している。さらに、サブストレイ
ト３６は透明なガラスである。
成された金属バンプ３５に対向配置するようにサブスト
レイト３６上に凹部を形成し、さらに凹部に細孔を形成
して貫通孔４０を形成する。次に、サブストレイト３６
の中央部に凹状に注入孔４８を形成する。次に、貫通孔
４０の内壁を含むサブストレイト３６の表裏面上に金属
配線３７を形成する。次に、貫通孔４０の内側に導電性
の銀ガラス４３を適量滴下する（図１８（ｃ））。な
お、貫通孔４０は、金属配線３７で充填されて金属バン
プ３５を挿通しない径を有する部分と、この後の工程で
金属バンプ３５を挿着するために必要な径を有して金属
バンプ３５の高さより小さい深さを有する部分とからな
る。また、金属配線３７は、サブストレイト３６の表面
および裏面の間を導通している。さらに、サブストレイ
ト３６は透明なガラスである。
【０１１１】次に、金属バンプ３５を貫通孔４０に挿着
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする（図１８（ｄ））。
した後、加熱および加圧により銀ガラス４３を焼結して
金属バンプ３５および金属配線３７を電気的に接続し、
ＣＣＤ２６およびサブストレイト３６をフリップチップ
ボンディングする（図１８（ｄ））。
【０１１２】次に、ペースト状の低融点ガラス４１をニ
ードル４９を通過して注入孔４８からＣＣＤ２６および
サブストレイト３６の間隙に注入する（図１９
（ａ））。
ードル４９を通過して注入孔４８からＣＣＤ２６および
サブストレイト３６の間隙に注入する（図１９
（ａ））。
【０１１３】次第に、低融点ガラス４１の注入を続け、
ＣＣＤ２６およびサブストレイト３６の間隙を中央部か
ら周辺部に充填していく（図１９（ｂ））。
ＣＣＤ２６およびサブストレイト３６の間隙を中央部か
ら周辺部に充填していく（図１９（ｂ））。
【０１１４】ついに、ＣＣＤ２６およびサブストレイト
３６の間隙に残っている空気層４４をサブストレイト３
６の排出口５１を通過して除去する（図１９（ｃ））。
３６の間隙に残っている空気層４４をサブストレイト３
６の排出口５１を通過して除去する（図１９（ｃ））。
【０１１５】次に、加熱および加圧により低融点ガラス
４１を溶融し、ＣＣＤ２６およびサブストレイト３６を
密着して低融点ガラス４１を硬化させる（図２０
（ａ））。
４１を溶融し、ＣＣＤ２６およびサブストレイト３６を
密着して低融点ガラス４１を硬化させる（図２０
（ａ））。
【０１１６】次に、低融点ガラス４１を介してサブスト
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う。次に、サブストレイト３６お
よび金属配線３７などの表面からシリコン窒化膜２８を
プラズマエッチング等で除去し、金属配線３７のボンデ
ィングパッドを露出する（図２０（ｂ））。
レイト３６を固着された表面に対向配置した裏面側から
全体にＰ／Ｐ+ 型シリコン基板２５を、機械研磨または
化学エッチングで薄板化する。次に、１２０℃の蒸気中
で４８時間、Ｐ／Ｐ+ 型シリコン基板２５の裏面を酸化
する。例えば、検出対象のエネルギー線を紫外線とする
場合、Ｐ／Ｐ+ 型シリコン基板２５の裏面上に裏面シリ
コン酸化膜３０を反射防止膜として成長形成する。次
に、イオン注入装置でボロン原子をイオン注入するアキ
ュームレーションを行い、裏面シリコン酸化膜３０より
内側のＰ／Ｐ+ 型シリコン基板２５内部にＰ+ 型アキュ
ームレーション層２９を形成する。次に、電気炉による
加熱、ランプアニールまたはレーザーアニール等により
Ｐ+ 型アキュームレーション層２９中のボロン原子にア
クティベーションを行う。次に、サブストレイト３６お
よび金属配線３７などの表面からシリコン窒化膜２８を
プラズマエッチング等で除去し、金属配線３７のボンデ
ィングパッドを露出する（図２０（ｂ））。
【０１１７】次に、サブストレイト３６をセラミックパ
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図２０（ｃ））。
ッケージ３２内部の底面にダイボンディングして組み込
み、金属配線３７のボンディングパッドおよびセラミッ
クパッケージ３２のリードをワイヤー３１でワイヤーボ
ンディングする。次に、検出対象のエネルギー線を紫外
線とする場合、セラミックパッケージ３２の上部にコル
ツ板の入射窓３４を設置する（図２０（ｃ））。
【０１１８】一方、Ｐ／Ｐ+ 型シリコン基板２５の裏面
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図２０（ｄ））。
を下部開口を有するセラミックパッケージ３２内部の底
面にダイボンディングして組み込み、金属配線３７のボ
ンディングパッドおよびセラミックパッケージ３２のリ
ードをワイヤー３１でワイヤーボンディングする。次
に、検出対象のエネルギー線を紫外線とする場合、セラ
ミックパッケージ３２の下部にコルツ板の入射窓３４を
設置する（図２０（ｄ））。
【０１１９】上記の製造方法によれば、上記の第５製造
方法と同様な作用が得られる。さらに、注入孔４８から
低融点ガラス４１を注入してＣＣＤ２６およびサブスト
レイト３６の間隙を中央部から周辺部に充填していくこ
とにより、ＣＣＤ２６およびサブストレイト３６の間隙
に残っている空気層４４が排出口５１を通過して除去さ
れる。そのため、ＣＣＤ２６の冷却使用時に冷却効率が
向上するので、発生する暗電流が低減され、そのユニフ
ォミティーは良好になる。
方法と同様な作用が得られる。さらに、注入孔４８から
低融点ガラス４１を注入してＣＣＤ２６およびサブスト
レイト３６の間隙を中央部から周辺部に充填していくこ
とにより、ＣＣＤ２６およびサブストレイト３６の間隙
に残っている空気層４４が排出口５１を通過して除去さ
れる。そのため、ＣＣＤ２６の冷却使用時に冷却効率が
向上するので、発生する暗電流が低減され、そのユニフ
ォミティーは良好になる。
【０１２０】本発明は、上記諸実施例に限られるもので
はなく、種々の変形が可能である。例えば、上記諸実施
例では、サブストレイトはセラミックから形成されてい
るが、ＣＣＤと比較して熱膨張係数がほぼ等しくて熱伝
導性が良好であるシリコン、ガラス、または窒化アルミ
等から形成されていても、同様な作用効果が得られる。
はなく、種々の変形が可能である。例えば、上記諸実施
例では、サブストレイトはセラミックから形成されてい
るが、ＣＣＤと比較して熱膨張係数がほぼ等しくて熱伝
導性が良好であるシリコン、ガラス、または窒化アルミ
等から形成されていても、同様な作用効果が得られる。
【０１２１】また、上記諸実施例では、金属配線上に金
属バンプを成形する際にシリコン窒化膜を堆積している
が、金属バンプをワイヤーボンディングマシーンで成形
する場合、シリコン窒化膜を堆積する必要は特にない。
しかし、金属バンプを超音波法またはメッキ法で形成す
る場合、他の金属部分にバンプを形成しないようにシリ
コン窒化膜で被覆する必要がある。
属バンプを成形する際にシリコン窒化膜を堆積している
が、金属バンプをワイヤーボンディングマシーンで成形
する場合、シリコン窒化膜を堆積する必要は特にない。
しかし、金属バンプを超音波法またはメッキ法で形成す
る場合、他の金属部分にバンプを形成しないようにシリ
コン窒化膜で被覆する必要がある。
【０１２２】また、上記諸実施例では、ＣＣＤおよびサ
ブストレイトの間隙に低融点ガラスを充填しているが、
エポキシ樹脂などを充填剤として用いてもよい。このよ
うな充填剤としては、ＣＣＤおよびサブストレイトに対
する強い接着力およびほぼ等しい熱膨張係数、非導電
性、良好な熱伝導性、化学エッチングに用いる酸系また
はアルカリ系のエッチャントに対する耐久性等の性質が
要求されている。また、数百度以上の高温に耐えれば、
アキュームレーション時に熱処理を行いやすい。さら
に、アウトガスを発生しなければ、この半導体エネルギ
ー線検出器を電子衝撃型ＣＣＤ撮像デバイスとして電子
管に組み込んで行う真空引きの時に問題が起こらない。
ブストレイトの間隙に低融点ガラスを充填しているが、
エポキシ樹脂などを充填剤として用いてもよい。このよ
うな充填剤としては、ＣＣＤおよびサブストレイトに対
する強い接着力およびほぼ等しい熱膨張係数、非導電
性、良好な熱伝導性、化学エッチングに用いる酸系また
はアルカリ系のエッチャントに対する耐久性等の性質が
要求されている。また、数百度以上の高温に耐えれば、
アキュームレーション時に熱処理を行いやすい。さら
に、アウトガスを発生しなければ、この半導体エネルギ
ー線検出器を電子衝撃型ＣＣＤ撮像デバイスとして電子
管に組み込んで行う真空引きの時に問題が起こらない。
【０１２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体基板上の金属バンプをサブストレイトの凹
部または貫通孔に挿着することにより、半導体基板およ
びサブストレイトの位置合わせが行われる。また、銀ガ
ラス等を介して半導体基板上の金属バンプとサブストレ
イト上の金属配線が接続される。そのため、容易かつ安
価に、半導体基板およびサブストレイトをフリップチッ
プボンディングすることができる。従って、製造時の作
業性が向上する。
れば、半導体基板上の金属バンプをサブストレイトの凹
部または貫通孔に挿着することにより、半導体基板およ
びサブストレイトの位置合わせが行われる。また、銀ガ
ラス等を介して半導体基板上の金属バンプとサブストレ
イト上の金属配線が接続される。そのため、容易かつ安
価に、半導体基板およびサブストレイトをフリップチッ
プボンディングすることができる。従って、製造時の作
業性が向上する。
【０１２４】また、本発明によれば、半導体基板を薄板
化する前に、半導体基板およびサブストレイトの間隙に
絶縁性の充填剤が充填される。そのため、硬化時に充填
剤が体積減少を生じても、エネルギー線検出器に歪み等
の損傷が与えられることはない。従って、歩留まりが抑
制され、生産性が向上する。
化する前に、半導体基板およびサブストレイトの間隙に
絶縁性の充填剤が充填される。そのため、硬化時に充填
剤が体積減少を生じても、エネルギー線検出器に歪み等
の損傷が与えられることはない。従って、歩留まりが抑
制され、生産性が向上する。
【０１２５】また、本発明によれば、半導体基板および
サブストレイトの間隙で当該充填剤を硬化させた後に、
半導体基板は裏面側から薄板化される。そのため、エネ
ルギー線の入射面となる半導体基板の裏面に凹凸などが
ほとんど生じないので、入射エネルギー線の乱反射が低
減される。従って、エネルギー線検出器の感度が向上
し、ダイナミックレンジが幾何学的に安定する。
サブストレイトの間隙で当該充填剤を硬化させた後に、
半導体基板は裏面側から薄板化される。そのため、エネ
ルギー線の入射面となる半導体基板の裏面に凹凸などが
ほとんど生じないので、入射エネルギー線の乱反射が低
減される。従って、エネルギー線検出器の感度が向上
し、ダイナミックレンジが幾何学的に安定する。
【０１２６】また、本発明によれば、半導体基板の全体
を裏面側から薄板化することにより、半導体基板基板は
均一な厚さで薄板化される。そのため、入射光に対応す
る信号電荷がエネルギー線検出器に到達するために要す
る距離が、入射面上の位置に対して等しくなる。従っ
て、エネルギー線感度のユニフォミティが、入射面に対
して均一になる。
を裏面側から薄板化することにより、半導体基板基板は
均一な厚さで薄板化される。そのため、入射光に対応す
る信号電荷がエネルギー線検出器に到達するために要す
る距離が、入射面上の位置に対して等しくなる。従っ
て、エネルギー線感度のユニフォミティが、入射面に対
して均一になる。
【０１２７】さらに、本発明によれば、半導体基板およ
びサブストレイトの間隙に充填剤を注入する際に、残存
している空気層が除去され、充填剤が充填される。その
ため、エネルギー線検出器とサブストレイトとの間の熱
伝導性が大きくなるので、エネルギー線検出器の冷却使
用時に冷却効率が向上する。従って、発生する暗電流が
低減され、信頼性が向上する。
びサブストレイトの間隙に充填剤を注入する際に、残存
している空気層が除去され、充填剤が充填される。その
ため、エネルギー線検出器とサブストレイトとの間の熱
伝導性が大きくなるので、エネルギー線検出器の冷却使
用時に冷却効率が向上する。従って、発生する暗電流が
低減され、信頼性が向上する。
【図１】本発明に係る半導体エネルギー線検出器の第１
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図２】本発明に係る半導体エネルギー線検出器の第１
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図３】フル・フレーム転送方式ＣＣＤの構成を示す上
面図である。
面図である。
【図４】フル・フレーム転送方式ＣＣＤの構成を示す要
部断面図である。
部断面図である。
【図５】（ａ）はフル・フレーム転送方式ＣＣＤにオン
チップされた読み出し回路の例を示す説明図であり、
（ｂ）はフル・フレーム転送方式ＣＣＤの転送電極に印
加されるクロックパルス電圧と出力電圧の関係の例を示
す波形図である。
チップされた読み出し回路の例を示す説明図であり、
（ｂ）はフル・フレーム転送方式ＣＣＤの転送電極に印
加されるクロックパルス電圧と出力電圧の関係の例を示
す波形図である。
【図６】本発明に係る半導体エネルギー線検出器の第２
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図７】本発明に係る半導体エネルギー線検出器の第２
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図８】本発明に係る半導体エネルギー線検出器の第３
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図９】本発明に係る半導体エネルギー線検出器の第３
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図１０】本発明に係る半導体エネルギー線検出器の第
４製造方法を示す工程断面図である。
４製造方法を示す工程断面図である。
【図１１】本発明に係る半導体エネルギー線検出器の第
４製造方法を示す工程断面図である。
４製造方法を示す工程断面図である。
【図１２】本発明に係る半導体エネルギー線検出器の第
５製造方法を示す工程断面図である。
５製造方法を示す工程断面図である。
【図１３】本発明に係る半導体エネルギー線検出器の第
５製造方法を示す工程断面図である。
５製造方法を示す工程断面図である。
【図１４】本発明に係る半導体エネルギー線検出器の第
６製造方法を示す工程断面図である。
６製造方法を示す工程断面図である。
【図１５】本発明に係る半導体エネルギー線検出器の第
６製造方法を示す工程断面図である。
６製造方法を示す工程断面図である。
【図１６】本発明に係る半導体エネルギー線検出器の第
７製造方法を示す工程断面図である。
７製造方法を示す工程断面図である。
【図１７】本発明に係る半導体エネルギー線検出器の第
７製造方法を示す工程断面図である。
７製造方法を示す工程断面図である。
【図１８】本発明に係る半導体エネルギー線検出器の第
８製造方法を示す工程断面図である。
８製造方法を示す工程断面図である。
【図１９】本発明に係る半導体エネルギー線検出器の第
８製造方法を示す工程断面図である。
８製造方法を示す工程断面図である。
【図２０】本発明に係る半導体エネルギー線検出器の第
８製造方法を示す工程断面図である。
８製造方法を示す工程断面図である。
【図２１】従来の裏面照射型ＣＣＤの構成を示す要部断
面図である。
面図である。
【図２２】従来の裏面照射型ＣＣＤの製造方法を示す工
程断面図である。
程断面図である。
【図２３】従来の裏面照射型ＣＣＤにおけるポテンシャ
ルプロファイルを示す説明図である。
ルプロファイルを示す説明図である。
１…チャネルストップ拡散層、２…垂直転送電極群、３
…ポテンシャル井戸、４、２４…Ｐ型シリコン基板、５
…オーバーフロードレイン、６…水平読み出しレジス
タ、７…水平転送電極群、８…ドレイン、９…ソース、
１０…ゲート、１１…出力電極、１２…負荷抵抗、１３
…アウトプットゲート、１４…フローティングディフュ
ージョン、１５…リセットゲート、１６…リセットドレ
イン、１７…φ5 に対する水平読み出しレジスタの最終
段、１８…φ6 に対する水平読み出しレジスタの最終
段、１９…ＰＳＧ膜、２０…ポリシリコン電極、２１…
ゲート酸化膜、２２…Ｎ型チャネル層、２３、３０…裏
面シリコン酸化膜、２５…Ｐ／Ｐ+ 型シリコン基板、２
６…ＣＣＤ、２７…アルミニウム配線、２８…シリコン
窒化膜、２９…Ｐ+ 型アキュームレーション層、３１…
ワイヤー、３２…セラミックパッケージ、３３、４１…
低融点ガラス、３４…入射窓、３５、３８…金属バン
プ、３６、５０…サブストレイト、３７…金属配線、３
９…凹部、４０、４２…貫通孔、４３…銀ガラス、４４
…空気層、４５…注入口、４６…細孔、４７…真空引
き、４８…注入孔、４９…ニードル、５１…排出口。
…ポテンシャル井戸、４、２４…Ｐ型シリコン基板、５
…オーバーフロードレイン、６…水平読み出しレジス
タ、７…水平転送電極群、８…ドレイン、９…ソース、
１０…ゲート、１１…出力電極、１２…負荷抵抗、１３
…アウトプットゲート、１４…フローティングディフュ
ージョン、１５…リセットゲート、１６…リセットドレ
イン、１７…φ5 に対する水平読み出しレジスタの最終
段、１８…φ6 に対する水平読み出しレジスタの最終
段、１９…ＰＳＧ膜、２０…ポリシリコン電極、２１…
ゲート酸化膜、２２…Ｎ型チャネル層、２３、３０…裏
面シリコン酸化膜、２５…Ｐ／Ｐ+ 型シリコン基板、２
６…ＣＣＤ、２７…アルミニウム配線、２８…シリコン
窒化膜、２９…Ｐ+ 型アキュームレーション層、３１…
ワイヤー、３２…セラミックパッケージ、３３、４１…
低融点ガラス、３４…入射窓、３５、３８…金属バン
プ、３６、５０…サブストレイト、３７…金属配線、３
９…凹部、４０、４２…貫通孔、４３…銀ガラス、４４
…空気層、４５…注入口、４６…細孔、４７…真空引
き、４８…注入孔、４９…ニードル、５１…排出口。
Claims (8)
- 【請求項１】 薄板化された半導体基板の裏面に入射し
たエネルギー線を検出する半導体エネルギー線検出器の
製造方法において、 前記半導体基板上にエネルギー線検出素子に接続された
金属バンプを所定高さに成形する第１の工程と、 サブストレイト上に前記金属バンプに対向配置された凹
部を所定深さに形成し、該凹部を含む該サブストレイト
上に金属配線を形成する第２の工程と、 前記金属バンプを前記凹部に挿着して形成された前記半
導体基板および前記サブストレイトの間隙に絶縁性を有
する充填剤を充填して硬化する第３の工程と、 前記充填剤を介して前記サブストレイトを固着された表
面に対向配置された裏面側から前記半導体基板を薄板化
する第４の工程とを備えることを特徴とする半導体エネ
ルギー線検出器の製造方法。 - 【請求項２】 前記第３の工程は、前記凹部に導電性を
有する液状物を注入した後、前記金属バンプを該凹部に
挿着し、該液状物を焼結して該金属バンプおよび前記金
属配線を接続し、前記間隙に前記充填剤を充填して硬化
することを特徴とする請求項１記載の半導体エネルギー
線検出器の製造方法。 - 【請求項３】 前記第３の工程は、絶縁性を有するシー
トに形成された前記金属バンプに対向配置された貫通孔
に該金属バンプを挿通した後、該金属バンプを前記凹部
に挿着し、該シートを溶融して前記半導体基板および前
記サブストレイトを密着し、該シートを硬化して該半導
体基板および該サブストレイトを固着することを特徴と
する請求項１記載の半導体エネルギー線検出器の製造方
法。 - 【請求項４】 薄板化された半導体基板の裏面に入射し
たエネルギー線を検出する半導体エネルギー線検出器の
製造方法において、 前記半導体基板上にエネルギー線検出素子に接続された
金属バンプを所定高さに成形する第１の工程と、 サブストレイト上に前記金属バンプに対向配置された貫
通孔を形成し、該貫通孔の内側面を含む該サブストレイ
ト上に金属配線を形成する第２の工程と、 前記金属バンプを前記貫通孔に挿着して形成された前記
半導体基板および前記サブストレイトの間隙に絶縁性を
有する充填剤を充填して硬化する第３の工程と、 前記
充填剤を介して前記サブストレイトを固着された表面に
対向配置された裏面側から前記半導体基板を薄板化する
第４の工程とを備えることを特徴とする半導体エネルギ
ー線検出器の製造方法。 - 【請求項５】 前記第３の工程は、絶縁性を有するシー
トに形成された前記金属バンプに対向配置された貫通孔
に該金属バンプを挿通した後、該金属バンプを前記サブ
ストレイトに形成された前記貫通孔に挿着し、該シート
を溶融して前記半導体基板および該サブストレイトを密
着し、該シートを硬化して該半導体基板および該サブス
トレイトを固着することを特徴とする請求項３記載の半
導体エネルギー線検出器の製造方法。 - 【請求項６】 前記サブストレイトは、前記半導体基板
との間隙に前記充填剤を注入する貫通した注入孔を有す
ることを特徴とする請求項１または請求項３記載の半導
体エネルギー線検出器の製造方法。 - 【請求項７】 前記サブストレイトは、前記半導体基板
との間隙から空気を押出する貫通した複数の細孔を有す
ることを特徴とする請求項１または請求項３記載の半導
体エネルギー線検出器の製造方法。 - 【請求項８】 前記サブストレイトは、通気性の多孔質
材から形成されていることを特徴とする請求項１または
請求項３記載の半導体エネルギー線検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133666A JPH06350068A (ja) | 1993-06-03 | 1993-06-03 | 半導体エネルギー線検出器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133666A JPH06350068A (ja) | 1993-06-03 | 1993-06-03 | 半導体エネルギー線検出器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350068A true JPH06350068A (ja) | 1994-12-22 |
Family
ID=15110081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133666A Pending JPH06350068A (ja) | 1993-06-03 | 1993-06-03 | 半導体エネルギー線検出器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350068A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982852A (ja) * | 1995-09-14 | 1997-03-28 | Hamamatsu Photonics Kk | 裏面照射型半導体装置とその製造方法 |
| JPH10223873A (ja) * | 1997-02-10 | 1998-08-21 | Hamamatsu Photonics Kk | 半導体装置 |
| WO2003041174A1 (fr) * | 2001-11-05 | 2003-05-15 | Mitsumasa Koyanagi | Capteur d'images a semi-conducteur et procede de fabrication associe |
| US6723994B2 (en) | 1999-12-24 | 2004-04-20 | Hamamatsu Photonics K.K. | Semiconductor energy detector |
| WO2004086504A1 (ja) * | 2003-03-27 | 2004-10-07 | Hamamatsu Photonics K.K. | ホトダイオードアレイ及びその製造方法、並びに放射線検出器 |
| CN100433346C (zh) * | 2004-08-10 | 2008-11-12 | 索尼株式会社 | 固态成像装置及其制造方法以及照相机 |
| WO2010098201A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| WO2010098225A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| JP2010225778A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 撮像装置 |
| JP2010232593A (ja) * | 2009-03-30 | 2010-10-14 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| US7893516B2 (en) | 2007-05-30 | 2011-02-22 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| JP2014236062A (ja) * | 2013-05-31 | 2014-12-15 | セイコーＮｐｃ株式会社 | 小型化半導体パッケージ |
| JP2014534611A (ja) * | 2011-09-21 | 2014-12-18 | ケーエルエー−テンカー コーポレイション | 高速画像取得システム及び高速画像検査システム用の、インターポーザをベースにした画像センサ |
| US8916945B2 (en) | 2009-02-24 | 2014-12-23 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
| US9190551B2 (en) | 2009-02-24 | 2015-11-17 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US20190113696A1 (en) * | 2013-12-03 | 2019-04-18 | Artilux Inc. | Method of forming integrated module |
| US20210193848A1 (en) * | 2019-12-23 | 2021-06-24 | Gatan, Inc. | Electronic imaging detector with thermal conduction layer |
| US11164803B2 (en) | 2018-08-30 | 2021-11-02 | Canon Kabushiki Kaisha | Unit with wiring board, module, and equipment |
-
1993
- 1993-06-03 JP JP5133666A patent/JPH06350068A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982852A (ja) * | 1995-09-14 | 1997-03-28 | Hamamatsu Photonics Kk | 裏面照射型半導体装置とその製造方法 |
| JPH10223873A (ja) * | 1997-02-10 | 1998-08-21 | Hamamatsu Photonics Kk | 半導体装置 |
| US6723994B2 (en) | 1999-12-24 | 2004-04-20 | Hamamatsu Photonics K.K. | Semiconductor energy detector |
| US7265402B2 (en) | 2001-11-05 | 2007-09-04 | Zycube Co., Ltd. | Solid-state image sensor including a microlens |
| JPWO2003041174A1 (ja) * | 2001-11-05 | 2005-03-03 | 小柳 光正 | 固体イメージセンサおよびその製造方法 |
| WO2003041174A1 (fr) * | 2001-11-05 | 2003-05-15 | Mitsumasa Koyanagi | Capteur d'images a semi-conducteur et procede de fabrication associe |
| JP5105695B2 (ja) * | 2001-11-05 | 2012-12-26 | カミヤチョウ アイピー ホールディングス | 固体イメージセンサおよびその製造方法 |
| JP2012186477A (ja) * | 2001-11-05 | 2012-09-27 | Kamiyacho Ip Holdings | 固体イメージセンサおよびその製造方法 |
| WO2004086504A1 (ja) * | 2003-03-27 | 2004-10-07 | Hamamatsu Photonics K.K. | ホトダイオードアレイ及びその製造方法、並びに放射線検出器 |
| US7888766B2 (en) | 2003-03-27 | 2011-02-15 | Hamamatsu Photonics K.K. | Photodiode array and radiation detector having depressions of predetermined depth formed in regions corresponding to the regions where the photodiodes are formed in the semiconductor substrate |
| CN100433346C (zh) * | 2004-08-10 | 2008-11-12 | 索尼株式会社 | 固态成像装置及其制造方法以及照相机 |
| US8158452B2 (en) | 2007-05-30 | 2012-04-17 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| US7893516B2 (en) | 2007-05-30 | 2011-02-22 | Fujifilm Corporation | Backside-illuminated imaging device and manufacturing method of the same |
| WO2010098201A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
| US8994135B2 (en) | 2009-02-24 | 2015-03-31 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| JP2010226073A (ja) * | 2009-02-24 | 2010-10-07 | Hamamatsu Photonics Kk | フォトダイオード及びフォトダイオードアレイ |
| JP2010226072A (ja) * | 2009-02-24 | 2010-10-07 | Hamamatsu Photonics Kk | 半導体光検出素子 |
| US9972729B2 (en) | 2009-02-24 | 2018-05-15 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| WO2010098225A1 (ja) * | 2009-02-24 | 2010-09-02 | 浜松ホトニクス株式会社 | フォトダイオード及びフォトダイオードアレイ |
| US8629485B2 (en) | 2009-02-24 | 2014-01-14 | Hamamatsu Photonics K.K. | Semiconductor photodetection element |
| US8742528B2 (en) | 2009-02-24 | 2014-06-03 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US9614109B2 (en) | 2009-02-24 | 2017-04-04 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| US9419159B2 (en) | 2009-02-24 | 2016-08-16 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
| US8916945B2 (en) | 2009-02-24 | 2014-12-23 | Hamamatsu Photonics K.K. | Semiconductor light-detecting element |
| US9190551B2 (en) | 2009-02-24 | 2015-11-17 | Hamamatsu Photonics K.K. | Photodiode and photodiode array |
| JP2010225778A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 撮像装置 |
| JP2010232593A (ja) * | 2009-03-30 | 2010-10-14 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP2014534611A (ja) * | 2011-09-21 | 2014-12-18 | ケーエルエー−テンカー コーポレイション | 高速画像取得システム及び高速画像検査システム用の、インターポーザをベースにした画像センサ |
| JP2014236062A (ja) * | 2013-05-31 | 2014-12-15 | セイコーＮｐｃ株式会社 | 小型化半導体パッケージ |
| US20190113696A1 (en) * | 2013-12-03 | 2019-04-18 | Artilux Inc. | Method of forming integrated module |
| US11164803B2 (en) | 2018-08-30 | 2021-11-02 | Canon Kabushiki Kaisha | Unit with wiring board, module, and equipment |
| US20210193848A1 (en) * | 2019-12-23 | 2021-06-24 | Gatan, Inc. | Electronic imaging detector with thermal conduction layer |
| JP2021100118A (ja) * | 2019-12-23 | 2021-07-01 | ガタン インコーポレイテッドＧａｔａｎ Ｉｎｃ． | 熱伝導層をもつ電子撮像検出器 |
| CN113092464A (zh) * | 2019-12-23 | 2021-07-09 | 加坦公司 | 具有导热层的电子成像检测器 |
| US12057515B2 (en) | 2019-12-23 | 2024-08-06 | Gatan, Inc. | Electronic imaging detector with thermal conduction layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06350068A (ja) | 半導体エネルギー線検出器の製造方法 | |
| KR100969123B1 (ko) | 검출기 | |
| JP4443865B2 (ja) | 固体撮像装置およびその製造方法 | |
| US7420257B2 (en) | Backside-illuminated photodetector | |
| JP3713418B2 (ja) | ３次元画像処理装置の製造方法 | |
| US7384812B2 (en) | Method of manufacturing a semiconductor device with light shading means | |
| JP2821062B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| US10084003B2 (en) | Semiconductor device, manufacturing method, and electronic apparatus | |
| US11658192B2 (en) | Image sensor and image-capturing device | |
| CN103296036A (zh) | X射线探测器及其制造方法 | |
| CN100446261C (zh) | 背面入射型光电二极管阵列、其制造方法以及半导体装置 | |
| JP2651323B2 (ja) | 半導体エネルギー検出器 | |
| JPH06196680A (ja) | 半導体エネルギー検出器とその製造方法 | |
| JPH1140087A (ja) | 電子管 | |
| JPH06326293A (ja) | 光検出装置 | |
| JP3317740B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JP4271909B2 (ja) | 固体撮像装置およびその製造方法 | |
| US7696595B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7863097B2 (en) | Method of preparing detectors for oxide bonding to readout integrated chips | |
| JP3315465B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JP3315466B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| WO2006043105A1 (en) | Electro-optical device | |
| JP3290703B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| JP2004063765A (ja) | 固体撮像装置およびその製造方法 | |
| US20070272998A1 (en) | Semiconductor Device |