JP2010232593A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010232593A
JP2010232593A JP2009081097A JP2009081097A JP2010232593A JP 2010232593 A JP2010232593 A JP 2010232593A JP 2009081097 A JP2009081097 A JP 2009081097A JP 2009081097 A JP2009081097 A JP 2009081097A JP 2010232593 A JP2010232593 A JP 2010232593A
Authority
JP
Japan
Prior art keywords
support plate
substrate
semiconductor device
component substrate
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009081097A
Other languages
English (en)
Other versions
JP5572979B2 (ja
Inventor
Hiroshi Asami
浅見　　博
Masaki Hatano
正喜 波多野
Akita Morimoto
明大 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009081097A priority Critical patent/JP5572979B2/ja
Priority to KR1020100020617A priority patent/KR20100109376A/ko
Priority to TW099107548A priority patent/TW201108308A/zh
Priority to US12/727,804 priority patent/US20100244270A1/en
Priority to CN201010139922A priority patent/CN101853792A/zh
Publication of JP2010232593A publication Critical patent/JP2010232593A/ja
Priority to US13/454,139 priority patent/US20120205817A1/en
Application granted granted Critical
Publication of JP5572979B2 publication Critical patent/JP5572979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin

Abstract

【課題】サポート板材を用いて半導体装置の構成基板の強度を確保しつつ、当該サポート板材の側への端子取り出しによって小型軽量化の実現を可能とし、しかもその場合であっても構成基板に端子取り出し加工の悪影響が及ばないようにする。
【解決手段】一面に電極パッド１５が配された半導体装置の構成基板１２を形成する基板形成工程と、前記構成基板１２を補強するためのサポート板材２１にヴィアホール２２を形成するとともに当該ヴィアホール２２に導電材２３を充填する板材形成工程と、前記構成基板１２における前記電極パッド１５と前記サポート板材２１の前記ヴィアホール２２に充填された前記導電材２３が電気的に接続するように当該構成基板１２と当該サポート板材２１とを接合する接合工程と、を含んで半導体装置の製造を行う。
【選択図】図１

Description

本発明は、半導体装置の製造方法およびその製造方法によって構成される半導体装置に関する。
近年、半導体装置の一例として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサやＣＣＤ（Charge Coupled Device Image Sensor）イメージセンサ等のイメージセンサ（以下「撮像装置」ともいう。）が広く用いられている。
イメージセンサにおいて、感度を上げるためには、例えばＳＯＩ（Silicon On Insulator）基板を用いて、その表面にフォトディテクタを露出させて配置することが有効である。ただし、フォトディテクタを露出させるために研磨やＳｉエッチング等を行うと、基板が２０μｍ以下の厚みになるため、その取り扱い（特に、基板ハンドリング。）が困難になる。このことから、フォトディテクタを露出させる構成を実現する場合には、ＳＯＩ基板を薄くする前に、当該ＳＯＩ基板に対してガラスやシリコン等のサポート板材を樹脂接着剤で張り合わせる製法が用いられている（例えば、特許文献１〜３参照。）。
特開２００３−１７１６２４号公報 特開２００５−１９１５５０号公報 特開２００４−３１１７４４号公報
ところで、イメージセンサについては、小型軽量化等が求められている。小型軽量化を実現するためには、センサ受光面の裏面側に外部端子を形成して、当該裏面側（すなわち、センサ下面側。）からの信号取出しを行い得るようにすることが有効である。
しかしながら、ＳＯＩ基板にサポート板材を張り合わせた構成のイメージセンサでは、そのままではサポート板材側に端子を取り出せない。
サポート板材側への端子取り出しを行わない構成の場合には、センサ実装をワイヤーボンディングによって行うことになる。そのため、ボンディングパッド領域の確保等が必要になるので、外部端子を形成する場合に比べてセンサ小型化等が困難となり、理収悪化や製造コストアップ等を招くおそれがある。
ＳＯＩ基板にサポート板材を張り合わせた構成であっても、その貼り合わせの後に、サポート板材の側から当該サポート板材への穴開け加工を行えば、当該サポート板材側への端子取り出しを行うことが可能になる。ところが、サポート板材の貼り合わせ後に当該サポート板材への穴開け加工を行うと、当該サポート板材が貼り付けられたＳＯＩ基板等に悪影響が及ぶおそれがある。具体的には、加工時に生じ得る熱や汚染物等による悪影響が、ＳＯＩ基板や当該ＳＯＩ基板上に形成されるオンチップカラーフィルター（以下、「ＯＣＣＦ」ともいう。）等の光学部品に対して及んでしまうことが考えられる。
そこで、本発明は、サポート板材を用いて構成基板の強度を確保しつつ、当該サポート板材の側への端子取り出しによって小型軽量化の実現を可能とし、しかもその場合であっても構成基板に端子取り出し加工の悪影響が及ぶことのない、半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明は、上記目的を達成するために案出された半導体装置の製造方法で、一面に電極パッドが配された半導体装置の構成基板を形成する基板形成工程と、前記構成基板を補強するためのサポート板材にヴィアホールを形成するとともに当該ヴィアホールに導電材を充填する板材形成工程と、前記構成基板における前記電極パッドと前記サポート板材の前記ヴィアホールに充填された前記導電材が電気的に接続するように当該構成基板と当該サポート板材とを接合する接合工程とを含む。
上記手順の半導体装置の製造方法によれば、接合工程を経ることで、半導体装置の構成基板がサポート板材によって補強されることになる。また、そのサポート板材には、板材形成工程にてヴィアホールが形成されるとともに当該ヴィアホールに導電材が充填されているので、当該導電材を通じてサポート板材の側への端子取り出しが行われることになる。しかも、板材形成工程の後に接合工程を行うので、サポート板材へのヴィアホール形成および導電材充填の影響が、当該サポート板材が接合される構成基板に及んでしまうことがない。
本発明によれば、サポート板材を用いて構成基板の強度を確保しつつ、当該サポート板材の側への端子取り出しによって半導体装置の小型軽量化を実現することが可能となる。しかも、その場合であっても、端子取り出しのためのサポート板材加工の悪影響が構成基板に及ぶことがない。したがって、従来技術に比べると、半導体装置を製造する際の理収、製造コスト、製造歩留まり、半導体装置の信頼性、処理プロセスの選択の自由度等が向上するという効果が得られる。
本発明に係る半導体装置の製造方法の手順の具体例を示す説明図（その１）である。 本発明に係る半導体装置の製造方法の手順の具体例を示す説明図（その２）である。 絶縁樹脂材を充填する際に利用する外壁部の一例を示す説明図である。
以下、図面に基づき本発明に係る半導体装置の製造方法および半導体装置について説明する。
［半導体装置の製造方法の基本的な手順］
先ず、半導体装置の製造方法について説明する。
図１，２は、本発明に係る半導体装置の製造方法の手順の具体例を示す説明図である。図例では、半導体装置として、ＣＭＯＳイメージセンサを例に挙げて、その製造手順を示している。
ＣＭＯＳイメージセンサの製造にあたっては、図１（a）に示すように、ＳＯＩ基板１１を用意する。
そして、そのＳＯＩ基板１１を用いて、図１（ｂ）に示すように、ＣＭＯＳイメージセンサの構成基板１２を形成する。
構成基板１２には、フォトディテクタ１３や配線層１４等が設けられている。さらに、構成基板１２の一面（図中における上面）には、フォトディテクタ１３や配線層１４等と導通して信号取出しを行うための電極パッド１５が設けられている。電極パッド１５は、例えば銅（Ｃｕ）を用いて５μｍ厚に形成することが考えられる。また、電極パッド１５上には、例えばすず（Ｓｎ）による２μｍ厚のバンプ１６が形成されている。
つまり、ここで行う工程では、ＳＯＩ基板１１を用いて、一面に電極パッド１５およびバンプ１６が配されたＣＭＯＳイメージセンサの構成基板１２を形成するのである。なお、当該構成基板１２の形成プロセスについては、公知技術を利用して行えばよいため、ここではその詳細な説明を省略する。
その一方で、上述した構成基板１２の形成工程とは別に、図１（ｃ）に示すように、当該構成基板１２を補強するためのサポート板材２１を用意する。サポート板材２１としては、例えば５５０μｍ厚のシリコン（Ｓｉ）基板を用いることが考えられる。
そして、サポート板材２１を用意したら、図１（ｄ）に示すように、そのサポート板材２１にヴィアホール２２を形成する。ただし、ヴィアホール２２は、非貫通で形成する。また、ヴィアホール２２の形成位置は、構成基板１２の電極パッド１５への対応位置とする。具体的には、例えば径３０μｍ、深さ１７０μｍ、ピッチ２００μｍで、ヴィアホール２２を形成することが考えられる。
ヴィアホール２２を形成したら、その後は、図１（ｅ）に示すように、当該ヴィアホール２２に導電材２３を充填する。具体的には、サポート板材２１の表層およびヴィアホール２２の穴内に、熱酸化膜処理で１２０ｎｍ厚のＳｉＯ2膜を形成する。さらに、めっき用のシードメタルとしてＴｉ２００ｎｍ／Ｃｕ３５０ｎｍを処理する。そして、ヴィアホール２２の穴内にＣｕを充填するとともに、表層に１０μｍ厚のＣｕ層を形成することで、当該Ｃｕからなる導電材２３の充填を行うのである。また、導電材２３上には、例えばＳｎ３Ａｇによる１０μｍ厚のはんだ層２４を形成しておく。
その後は、めっきレジストを除去し、シードメタル専用の液で溶解除去する。
つまり、ここで行う工程では、構成基板１２を補強するためのサポート板材２１に対して、ヴィアホール２２を非貫通で形成するとともに、当該ヴィアホール２２に導電材２３を充填するのである。なお、このサポート板材２１についての形成工程は、上述した構成基板１２の形成工程の後に行ってもよいし、当該構成基板１２の形成工程に先立って行ってもよいし、あるいは当該構成基板１２の形成工程と同時並行的に行ってもよい。
ＣＭＯＳイメージセンサの構成基板１２を形成し、かつ、ヴィアホール２２に導電材２３が充填されたサポート板材２１を形成したら、その後は、図１（ｆ）に示すように、当該構成基板１２と当該サポート板材２１との接合を行う。このときの接合は、構成基板１２における電極パッド１５と、サポート板材２１のヴィアホール２２に充填された導電材２３とが、電気的に接続するように行う。具体的には、電極パッド１５と導電材２３とを対向当接させた状態で、当該電極パッド１５上のバンプ１６および当該導電材２３上のはんだ層２４を溶融させることで、構成基板１２とサポート板材２１との接合を行うようにする。
つまり、ここで行う工程では、構成基板１２の電極パッド１５とサポート板材２１の導電材２３との電気的接続を確保しつつ、当該構成基板１２と当該サポート板材２１との接合を行うのである。
このときの構成基板１２とサポート板材２１との接合は、例えば無残渣フラックスを用いて２６０℃程度の温度で行うことが考えられる。また、プラズマリフロー炉で酸化膜を除去して接合しても構わない。
また、構成基板１２とサポート板材２１との接合後は、例えば２２０℃での加熱により接合部分へＣｕ拡散処理を行って、１０μｍのＩＭＣ（ＭＰ≧３５０℃）を形成することも考えられる。
なお、ここでは、はんだ層２４としてＳｎ３Ａｇを用い、ＩＭＣ成長によってＭＰをあげた場合を例に挙げているが、例えばＡｕ２０ＳｎやＳｎＩｎ系低温はんだ（例えば１７５℃程度）も利用可能である。
その後は、図１（ｇ）に示すように、上述した接合工程で接合された構成基板１２とサポート板材２１との隙間に対して、絶縁樹脂材３１の充填を行う。構成基板１２とサポート板材２１との隙間は、その間隔が例えば１０μｍ程度である。このような微小な隙間に充填される絶縁樹脂材３１としては、例えば熱可塑性樹脂材を用いることが考えられる。さらに具体的には、絶縁樹脂材３１として融点２７０℃の熱可塑性フッ素樹脂材を用い、これを３００℃で低粘度にし、その状態で構成基板１２とサポート板材２１との隙間に真空充填し、その後に当該熱可塑性フッ素樹脂材を硬化させる。
なお、構成基板１２とサポート板材２１との間への絶縁樹脂材３１の充填を行う際には、詳細を後述するように、当該絶縁樹脂材３１の充填領域を囲う外壁部４１を利用して行うことが望ましい。すなわち、絶縁樹脂材３１の充填工程に先立って、当該絶縁樹脂材３１の充填領域を囲う外壁部４１を形成する外壁形成工程を実行しておく。そして、当該外壁形成工程で形成された外壁部４１を利用して絶縁樹脂材３１の充填を行うようにするのである。外壁形成工程については、その詳細を後述する。
絶縁樹脂材３１の充填後は、続いて、図１（ｈ）に示すように、サポート板材２１が接合された構成基板１２に対して、研磨やＳｉエッチング等を行って、フォトディテクタ１３を露出させる。これにより、構成基板１２は、例えば７〜１０μｍ厚程度まで薄板化される。
そして、図２（ａ）に示すように、そのフォトディテクタ１３の露出面側を覆うように、ＯＣＣＦやオンチップレンズ（以下、「ＯＣＬ」ともいう。）等の光学部品３２を配設する。
さらには、図２（ｂ）に示すように、光学部品の上面側を覆うように、センサ受光側にシールガラス３３を配設する。
つまり、上述した接合工程の後は、構成基板１２上に各種光学部品を搭載する工程を実行する。なお、各種光学部品の形成プロセスについては、公知技術を利用して行えばよいため、ここではその詳細な説明を省略する。
その後は、図２（ｃ）に示すように、サポート板材２１の側から当該サポート板材２１を薄板化して、非貫通のヴィアホール２２に充填された導電材２３を露出させる。具体的には、例えばサポート板材２１に対して研磨＋Ｓｉ溶解を行って、ヴィアホール２２内の導電材２３を、センサ受光面の裏面側（図中における下面側）に露出させる。露出される導電材２３は、例えば３０〜１００μｍ程度の径である。
そして、上述した露出工程の後は、図２（ｄ）に示すように、サポート板材２１の露出側に絶縁樹脂層３４を形成する。この絶縁樹脂層３４を含む薄板化後のサポート板材２１の板厚は、例えば１００〜１５０μｍ程度となる。
さらには、図２（ｅ）に示すように、導電材２３の露出部分にＳｎＢｉ系低温はんだを塗布し、これにより外部端子３５を形成する。
なお、外部端子３５の形成は、他の公知技術を用いて行っても構わない。例えば、めっき法だけでなく、アロイ溶接、印刷＋リフロー法、リフトオフ等の手法を用いて、外部端子３５を形成することが考えられる。
［絶縁樹脂材の充填手順］
次いで、構成基板１２とサポート板材２１との間への絶縁樹脂材３１の充填を行う際の手法について、詳しく説明する。
図３は、絶縁樹脂材を充填する際に利用する外壁部の一例を示す説明図である。
上述したＣＭＯＳイメージセンサの製造過程では、既に説明したように、絶縁樹脂材３１の充填工程に先立って、外壁形成工程を実行する。
外壁形成工程では、例えば図３（ａ）に示すように、絶縁樹脂材３１の充填領域を囲いつつ、その一部が当該絶縁樹脂材３１の充填のために開口する外壁部４１を形成する。この外壁部４１の形成材料や形成形状等は、特に限定されるものではない。
また、外壁部４１の形成に併せて、例えば図３（ｂ）に示すように、絶縁樹脂材３１が充填されるまでの間に補強材として機能する個片固定性補強リブ４２を、構成基板１２のそれぞれの形成領域に対応して配設することも考えられる。
このような外壁部４１を形成したら、その形成後に行う絶縁樹脂材３１の充填工程において、当該外壁部４１の開口部分から低粘度状態の絶縁樹脂材３１を注入する。このとき、当該絶縁樹脂材３１の充填領域の外周側は、外壁部４１によって囲われている。したがって、開口部分から注入された低粘度状態の絶縁樹脂材３１は、構成基板１２とサポート板材２１との隙間が狭くても、毛細管現象により、重力や上下左右に関係なく、充填領域の隅々まで浸透していくことになる。
このように、構成基板１２とサポート板材２１との間への絶縁樹脂材３１の充填を行う際に、当該絶縁樹脂材３１の充填領域を囲う外壁部４１を利用すれば、充填領域の隅々まで絶縁樹脂材３１が浸透するので、当該絶縁樹脂材３１の充填を確実に行い得るようになる。
［半導体装置の構成例］
次に、以上のような製造方法によって製造されるＣＭＯＳイメージセンサの構成について、図２（ｅ）を参照しながら説明する。
図２（ｅ）に示すように、上述した手順で製造されたＣＭＯＳイメージセンサは、ＳＯＩ基板を用いて形成された構成基板１２に対して、サポート板材２１が接合されて構成されている。したがって、製造過程で構成基板１２を薄くする必要があっても、当該構成基板１２がサポート板材２１によって補強されることになるので、当該構成基板１２の取り扱い（特に、基板ハンドリング。）が困難になってしまうことがない。
また、上述した手順で製造されたＣＭＯＳイメージセンサは、構成基板１２にサポート板材２１が接合されていても、センサ受光面の裏面側、すなわち当該サポート板材２１の下面側に、外部端子３５が形成されている。そして、その外部端子３５は、サポート板材２１におけるヴィアホール２２および導電材２３を通じて、構成基板１２の電極パッド１５と導通している。したがって、サポート板材２１が接合されていても、当該サポート板材２１の側への信号取り出しが行われることになり、イメージセンサの小型軽量化等を実現する上で有効なものとなる。
さらに、上述した手順で製造されたＣＭＯＳイメージセンサは、サポート板材２１へのヴィアホール２２の形成および導電材２３の充填後に、そのサポート板材２１が構成基板１２に接合されて構成されている。つまり、構成基板１２とサポート板材２１との接合後においても、当該構成基板１２における電極パッド１５と、当該サポート板材２１における導電材２３との間には、これらを接合する接合部材の層が介在していることになる。具体的には、接合部材として、バンプ１６およびはんだ層２４が介在している。
したがって、接合部材を介在させる構成のＣＭＯＳイメージセンサでは、サポート板材２１の側への信号取り出しを行う場合であっても、当該サポート板材２１へのヴィアホール２２の形成および導電材２３の充填の影響が、構成基板１２の側に及んでしまうことがない。具体的には、ヴィアホール２２の形成時や導電材２３の充填時等といった加工処理時に生じ得る熱、汚染物、薬品等による悪影響が、構成基板１２や当該構成基板１２上に搭載される光学部品３２に対して及んでしまうことがない。
また、本構成とは異なり、従来技術のように単にサポート板材を樹脂接着剤で張り合わせる製法では、その樹脂接着剤の耐熱性に、処理プロセスが規制されてしまう。ところが、本構成のように、接合部材を介在させた接合を行えば、サポート板材２１の接合を含む処理プロセスにおける温度幅を、従来技術による場合に比べて高温側に広げることが可能になる。
その上、接合部材を介在させた接合箇所は、構成基板１２およびサポート板材２１の面内に点在している。そのため、接合部材や導電材２３等の熱膨張係数と構成基板１２やサポート板材２１等の熱膨張係数とが相違していても、当該サポート板材２１の接合後において、構成基板１２の基材が大きく変形させることがない。
以上のように、本構成のＣＭＯＳイメージセンサでは、サポート板材２１を用いて構成基板１２の強度を確保しつつ、当該サポート板材２１の側への端子取り出しによって小型軽量化の実現が可能となる。しかも、その場合であっても、構成基板１２に端子取り出し加工の悪影響が及ぶことがない。
これらのことから、本構成のＣＭＯＳイメージセンサでは、接合部材を介在させて構成基板１２とサポート板材２１とを接合しているので、従来技術による場合に比べると理収、製造コスト、製造歩留まり、処理プロセスの選択の自由度、信頼性等が向上すると言える。
特に、接合部材を介在させる構成において、サポート板材２１にヴィアホール２２を非貫通で形成し、構成基板１２との接合後に当該サポート板材２１を薄板化して導電材２３を露出させるようにすれば、以下に述べる点で有利なものとなる。すなわち、ヴィアホール２２を非貫通であるため、サポート板材２１の接合プロセスにおけるヴィア内金属によるコンタミが低く抑えられる。また、薄板化前のサポート板材２１の板厚が厚い場合やヴィアホール２２の径が小さい場合等には、貫通させる場合に比べて、ヴィアホール２２の形成が容易になる。
また、接合部材を介在させる構成において、構成基板１２とサポート板材２１との隙間に絶縁樹脂材３１を充填すれば、以下に述べる点で有利なものとなる。すなわち、面内に点在する接合部材による点接合と、低弾性の絶縁樹脂材３１の隙間充填効果とによって、単に樹脂接着剤で張り合わせを行う従来技術による場合に比べて反りがなく、構成基板１２を薄板化した後の寸法歪みも半減できるようになる。また、絶縁樹脂材３１の隙間充填効果により、当該絶縁樹脂材３１が充填されない場合に比べて、耐衝撃性等の向上も期待でき、結果としてＣＭＯＳイメージセンサの機械的強度の増大が図れる。さらには、樹脂接着剤による接着ではないので、絶縁樹脂材３１として、熱硬化性樹脂だけではなく、例えば液晶ポリマーのような熱可塑性樹脂を利用することも可能になる。
構成基板１２とサポート板材２１との隙間に絶縁樹脂材３１を充填する場合に、当該絶縁樹脂材３１の充填領域を囲う外壁部４１を利用すれば、当該充填領域の隅々まで絶縁樹脂材３１が浸透することになる。したがって、構成基板１２とサポート板材２１との隙間への絶縁樹脂材３１の充填を、確実に行うことができるようになる。
また、外壁部４１に加えて個片固定性補強リブ４２を配設した場合には、当該個片固定性補強リブ４２によってダイシングでの機械的衝撃に耐え得るようになるので、センサ個片化のためのダイシング加工も問題なく行うことが可能になる。
なお、本実施形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されることはない。
例えば、本実施形態では、半導体装置としてＣＭＯＳイメージセンサを例に挙げて説明したが、いわゆる半導体プロセスを用いて製造される半導体装置であれば、ＣＭＯＳイメージセンサ以外についても、全く同様に本発明を適用することが可能である。ただし、本実施形態で説明したように、ＣＭＯＳイメージセンサについては、構成基板１２上に熱等の影響を受け易いＯＣＣＦやＯＣＬ等の光学部品３２が配設される。したがって、本発明を適用すれば、当該光学部品３２に熱等の影響が及ぶのを排除し得るようになるので、製品の品質や信頼性、製造歩留まり等を高く確保する上で非常に有効である。
また、例えば、本実施形態で挙げた半導体装置の各構成要素の形成材料や形成寸法等は、本発明を実施するに際して行う具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されることがあってはならない。
このように、本発明は、本実施形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
１１…ＳＯＩ基板、１２…構成基板、１５…電極パッド、１６…バンプ、２１…サポート板材、２２…ヴィアホール、２３…導電材、２４…はんだ層、３１…絶縁樹脂材、３２…光学部品、３５…外部端子、４１…外壁部、４２…個片固定性補強リブ

Claims (5)

  1. 一面に電極パッドが配された半導体装置の構成基板を形成する基板形成工程と、
    前記構成基板を補強するためのサポート板材にヴィアホールを形成するとともに当該ヴィアホールに導電材を充填する板材形成工程と、
    前記構成基板における前記電極パッドと前記サポート板材の前記ヴィアホールに充填された前記導電材が電気的に接続するように当該構成基板と当該サポート板材とを接合する接合工程と
    を含む半導体装置の製造方法。
  2. 前記板材形成工程では、前記ヴィアホールを非貫通で形成し、
    前記接合工程の後、前記サポート板材の側から当該サポート板材を薄板化して、非貫通の前記ヴィアホールに充填された前記導電材を露出させるヴィア露出工程を行う
    請求項１記載の半導体装置の製造方法。
  3. 前記接合工程で接合された前記構成基板と前記サポート板材との隙間に絶縁樹脂材を充填する樹脂材充填工程を含むとともに、
    前記樹脂材充填工程に先立ち、前記絶縁樹脂材の充填領域を囲う外壁部を形成する外壁形成工程を実行する
    請求項１または２記載の半導体装置の製造方法。
  4. 前記半導体装置は、前記構成基板上に光学部品を搭載して構成された撮像装置であり、
    前記光学部品は、前記接合工程の後の工程で前記構成基板上に搭載される
    請求項１、２または３記載の半導体装置の製造方法。
  5. 半導体装置の構成基板と、
    前記構成基板の一面に配された電極パッドと、
    前記構成基板を補強するためのサポート板材と、
    前記サポート板材に形成されたヴィアホールと、
    前記ヴィアホールに充填された導電材と、
    前記電極パッドと前記導電材との間に介在して前記構成基板と前記サポート板材とを接合する接合部材と
    を備える半導体装置。
JP2009081097A 2009-03-30 2009-03-30 半導体装置の製造方法 Expired - Fee Related JP5572979B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009081097A JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法
KR1020100020617A KR20100109376A (ko) 2009-03-30 2010-03-09 반도체 장치의 제조 방법 및 반도체 장치
TW099107548A TW201108308A (en) 2009-03-30 2010-03-16 Manufacturing method of semiconductor device and semiconductor device
US12/727,804 US20100244270A1 (en) 2009-03-30 2010-03-19 Manufacturing method of semiconductor device and semiconductor device
CN201010139922A CN101853792A (zh) 2009-03-30 2010-03-23 半导体器件的制造方法和半导体器件
US13/454,139 US20120205817A1 (en) 2009-03-30 2012-04-24 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081097A JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232593A true JP2010232593A (ja) 2010-10-14
JP5572979B2 JP5572979B2 (ja) 2014-08-20

Family

ID=42783113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081097A Expired - Fee Related JP5572979B2 (ja) 2009-03-30 2009-03-30 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20100244270A1 (ja)
JP (1) JP5572979B2 (ja)
KR (1) KR20100109376A (ja)
CN (1) CN101853792A (ja)
TW (1) TW201108308A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014519A (ja) * 2017-09-12 2018-01-25 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US10546891B2 (en) 2012-02-29 2020-01-28 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system and method of manufacturing photoelectric conversion device
JP2020074375A (ja) * 2019-09-26 2020-05-14 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123720A (ko) * 2012-05-03 2013-11-13 에스케이하이닉스 주식회사 반도체 칩과 이를 갖는 반도체 패키지 및 이를 이용한 적층 반도체 패키지
WO2014043587A1 (en) * 2012-09-13 2014-03-20 California Institute Of Technology Coherent camera
KR102057210B1 (ko) * 2013-07-05 2020-01-22 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층형 반도체 패키지
WO2015138670A1 (en) * 2014-03-14 2015-09-17 Corning Incorporated Sensor embedded in glass and process for making same
CN108122933B (zh) * 2016-11-28 2021-04-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
US20220043029A1 (en) * 2020-08-10 2022-02-10 Xcerra Corporation Coaxial probe

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2007115878A (ja) * 2005-10-20 2007-05-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
WO2008102575A1 (ja) * 2007-02-21 2008-08-28 Konica Minolta Opto, Inc. 撮像装置及び撮像装置の製造方法
JP2008210846A (ja) * 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2010225778A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
CN100487898C (zh) * 2001-11-05 2009-05-13 佐伊科比株式会社 固体图像传感器及其制造方法
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
WO2007026678A1 (ja) * 2005-08-31 2007-03-08 Matsushita Electric Works, Ltd. 導電性流体を用いたリレー装置
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
JPWO2008136419A1 (ja) * 2007-04-27 2010-07-29 日本電気株式会社 半導体装置及び製造方法並びにリペア方法
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
JP2001339057A (ja) * 2000-05-30 2001-12-07 Mitsumasa Koyanagi ３次元画像処理装置の製造方法
JP2007115878A (ja) * 2005-10-20 2007-05-10 Fujifilm Corp 固体撮像装置の製造方法及び固体撮像装置
WO2008102575A1 (ja) * 2007-02-21 2008-08-28 Konica Minolta Opto, Inc. 撮像装置及び撮像装置の製造方法
JP2008210846A (ja) * 2007-02-23 2008-09-11 Fujifilm Corp 裏面照射型固体撮像素子及びその製造方法
JP2010225778A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546891B2 (en) 2012-02-29 2020-01-28 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system and method of manufacturing photoelectric conversion device
US11437421B2 (en) 2012-02-29 2022-09-06 Canon Kabushiki Kaisha Photoelectric conversion device, image pickup system and method of manufacturing photoelectric conversion device
JP2018014519A (ja) * 2017-09-12 2018-01-25 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2020074375A (ja) * 2019-09-26 2020-05-14 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7034997B2 (ja) 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法

Also Published As

Publication number Publication date
KR20100109376A (ko) 2010-10-08
JP5572979B2 (ja) 2014-08-20
US20120205817A1 (en) 2012-08-16
CN101853792A (zh) 2010-10-06
US20100244270A1 (en) 2010-09-30
TW201108308A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
JP5572979B2 (ja) 半導体装置の製造方法
JP5808586B2 (ja) インターポーザの製造方法
US7691672B2 (en) Substrate treating method and method of manufacturing semiconductor apparatus
JP5302522B2 (ja) 半導体装置及びその製造方法
US9520322B2 (en) Semiconductor device and method for manufacturing same
JP5757852B2 (ja) 撮像モジュールおよび撮像ユニット
US20090032925A1 (en) Packaging with a connection structure
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
JP2007073958A (ja) イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法
US9397137B2 (en) Interconnect structure for CIS flip-chip bonding and methods for forming the same
KR20190116288A (ko) 반도체 장치, 및 반도체 장치의 제조 방법
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP2017204619A (ja) モジュール、その製造方法および電子機器
JP6971826B2 (ja) 固体撮像装置及びその製造方法
JP2013197263A (ja) 半導体装置の製造方法
JP2017028156A (ja) 実装構造体及びその製造方法
JP6851773B2 (ja) 半導体装置
TWI543613B (zh) 影像感測模組
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP2009088226A (ja) デバイス、デバイスの製造方法及び電子機器
JP2010153756A (ja) 半導体装置
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2008205043A (ja) 半導体パッケージ基板及びそれを用いた半導体装置
JP2011096952A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

LAPS Cancellation because of no payment of annual fees