JPWO2008136419A1 - 半導体装置及び製造方法並びにリペア方法 - Google Patents

半導体装置及び製造方法並びにリペア方法 Download PDF

Info

Publication number
JPWO2008136419A1
JPWO2008136419A1 JP2009512984A JP2009512984A JPWO2008136419A1 JP WO2008136419 A1 JPWO2008136419 A1 JP WO2008136419A1 JP 2009512984 A JP2009512984 A JP 2009512984A JP 2009512984 A JP2009512984 A JP 2009512984A JP WO2008136419 A1 JPWO2008136419 A1 JP WO2008136419A1
Authority
JP
Japan
Prior art keywords
conductive resin
bump
wiring board
resin
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009512984A
Other languages
English (en)
Inventor
明 大内
明 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2008136419A1 publication Critical patent/JPWO2008136419A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection

Abstract

対向する半導体部品（１）のパッド（５）と配線基板（２）のパッド（６）とがバンプを介して導通するように構成された半導体装置であって、半導体部品（１）のパッド（５）上に設けられた第１の導電性樹脂バンプ（３）と、配線基板（２）のパッド（６）上に設けられた第２の導電性樹脂バンプ（４）と、を備える。第２の導電性樹脂バンプ（４）は、第１の導電性樹脂バンプ（３）よりガラス転移温度が４０℃以上低く、半導体部品（１）の搭載時の加熱荷重により、半導体部品（１）側の第１の導電性樹脂バンプ（３）の表面形状に沿うように変形している。また同様の考え方で、第１の導電性樹脂バンプ（３）のガラス転移温度を第２の導電性樹脂バンプ（４）より低くして変形させることも可能である。

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００７−１１８９１３号（２００７年４月２７日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、導電性樹脂バンプを使用したフリップチップ、チップスケールパッケージ型の半導体装置及び製造方法並びにリペア方法に関し、特に、確実な電気的接続を確保しつつ、良好な生産性を得るとともに、さらには実装後のリペアが可能な半導体装置及び製造方法並びにリペア方法に関する。
電子機器の急速な発達に伴い、半導体装置にはこれまで以上に高機能化が求められるようになった。半導体装置の多機能化に伴い半導体装置の入出力端子数は増加し、また、半導体装置を高速動作させるための配線長は短縮化が求められている。こうした要求を実現するために開発された接続工法として、フリップチップ接続がある。フリップチップ接続は、半導体装置の配線面にエリア上に接続パッドを設けることができるため、多ピン化に適している。また、フリップチップ接続は、ワイヤボンディングやテープオートメイティッドボンディングのような他の接続工法と比較し、引き出し線を必要としないため配線長の短縮化が可能である。以上のような理由から、電子機器に用いられる半導体装置の実装には、フリップチップ接続を使用したものが増加している。
現在、フリップチップに使用される一般的なバンプの材質としては、Ａｕや半田等が用いられている。半田の材質の例としてＳｎ−Ｐｂ共晶はんだがあるが、Ｓｎ−Ｐｂ共晶はんだに限定されず、例えば、Ｓｎ−Ｐｂ（共晶を除く）、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｓｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉおよびこれら前記した材料に特定の添加元素をさらに加えた材料を挙げることができ、これらが適宜用いられる（従来例１）。
一方、フリップチップ接続されている半導体装置の多くは、半導体部品−配線基板間の熱膨張差による応力を緩和するため、半導体部品−配線基板の隙間を樹脂封止することにより、接続信頼性を確保する必要がある。このような例は、特許文献１などで開示されている。樹脂封止に用いられる樹脂材料には、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、アクリル樹脂、ウレタン樹脂等が用いられているが、その中でも耐熱性、耐湿性、耐薬品性、接着性、コスト等の面で優れているエポキシ樹脂が広く使用されている。
また、実装後の低応力化を図る目的で弾性率の低い導電性樹脂バンプを使用したフリップチップ実装が提案されている（従来例２）。このような例は、特許文献２などで開示されている。
特開平１１−２３３５５８号公報 特開２０００−３３２０５３号公報
以上の特許文献１及び２の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。
従来例１のように半田バンプを用いて半導体部品と配線基板を接続した場合、半導体部品−配線基板間の熱膨張差による応力を緩和するために樹脂封止を行なうことで半導体部品−配線基板間の接続信頼性は高くなるが、半田バンプの弾性率の方が樹脂の弾性率と比較してはるかに高い。例えば、Ｓｎ−３ＡＧ−０．５Ｃｕ半田の弾性率は約４０ＧＰａであるのに対し、エポキシ樹脂の弾性率は充填剤を混入して高弾性率化した場合でも１０ＧＰａ程度である。このため、弾性率の高い半田部分には応力が集中しやすくなるため高い応力となり、かつ、弾性率の低い樹脂部分は低い応力となる応力分布が発生する。つまり、半導体部品と配線基板をつなぐ電極部分は依然として高い応力が発生することとなり、場合によっては半田バンプにクラックが発生する等の不良を引き起こすおそれがある。
そこで、半田バンプの接続信頼性を向上させるためには、樹脂部分の弾性率を上げる必要がある。樹脂部分の弾性率を上げる最も一般的な方法として、樹脂に無機フィラーを混入する方法がある。しかしながら、樹脂に無機フィラーを混入しすぎると、樹脂の粘度が異常に高くなるため、樹脂の十分な流動性が確保できなくなり、半導体部品−配線基板間の樹脂封止自体が困難になるという問題があり、無機フィラーの混入量に限界がある。
ところで、ＬＳＩ（Large Scale Integration）の高密度化や高性能化に伴い、ＬＳＩの層間絶縁膜がいわゆるＬｏｗ−ｋ膜（低比誘電率膜）と呼ばれる絶縁膜に置き換わることにより、層間絶縁膜の機械的強度が弱くなることが予想されている。このようなＬｏｗ−ｋ膜よりなる層間絶縁膜を用いたＬＳＩを半田バンプによって配線基板に接続した構造では、半田バンプに高い応力がかかると、半田バンプ自体は問題がなくても、弱くなった層間絶縁膜が破壊してしまうという問題がある。
また、弾性率の高い物質の半田バンプで半導体部品−配線基板間を接続すると、反りが大きくなり、半導体部品の実装性が悪化するのはもちろんであるが、温度変化による反り挙動と応力集中により、配線基板や半導体部品そのものにクラックが発生するおそれがある。
反り対策に関しては、封止樹脂の弾性率を下げることが有効である。しかしながら、封止樹脂の弾性率を下げると、半田バンプと封止樹脂の弾性率の差がさらに顕著になるため、接続信頼性が低下し、半導体部品−配線基板間の信頼性確保と反り低減が両立できないという問題がある。
従来例２のように導電性樹脂バンプを用いて半導体部品と配線基板を接続した場合、導電性樹脂バンプを使用することにより、バンプ自体の弾性率を下げることが可能となるため、応力緩和効果は期待できる。しかしながら、導電性樹脂バンプの場合、半田バンプのように融点が存在しないため、安定した接続性の確保と高生産性の両立が難しいという点と、実装後のリペアが困難であるという点の２つの導電性樹脂バンプ特有の課題がある。
具体的には、導電性樹脂バンプの場合、バンプ形成時の高さバラツキを吸収し、全てのバンプについて安定した接続を得るためには、最低でも導電性樹脂バンプをその高さバラツキ分以上変形させる必要がある。そのための方法としては、未硬化の導電性樹脂を実装直前にパッド上にバンプ形成して実装する方法がある。この方法の場合、半導体部品側または配線基板側の少なくとも一方には、硬化した導電性樹脂バンプを形成して、このバンプにより半導体部品−配線基板間の隙間を確保すれば、未硬化の導電性樹脂がバンプの高さバラツキを吸収し、全てのバンプを接続することができる。しかしながら、この場合、バンプ同士は未硬化の導電性樹脂が硬化した導電性樹脂バンプに強固に接着し、さらに半田のような融点が存在しないため、実装後のリペアを試みた場合、基板パッド剥がれ等を引き起こし、リペアができなくなる。
リペア対策として、導電性樹脂バンプの強度を弱くしておき、パッド破壊を防ぐ手段があげられる。しかしながら、リペアの際この方法にてパッド破壊を起こすことなく半導体部品を除去できた場合でも、半導体部品除去後の基板パッド上の導電性樹脂バンプの残り方は各パッド間で大きなバラツキがあり、半導体部品を再実装するためにはバンプ高さを揃える必要があるが、バンプの高さを揃える作業の時に基板パッドを破損する、あるいは多大な手間がかかる等の問題がある。その理由は、導電性樹脂バンプの場合、半田バンプのような融点が存在しないことと、基板パッドと配線基板との密着強度は他の基板表面より弱く、剥がれやすいことに起因している。
具体的には、まず、高さバラツキのある導電性樹脂バンプの高さを揃える手段として、高さの異なる導電性樹脂バンプをへら等を用いて、均一な高さになるようにまとめて削りとる方法があるが、この方法の場合、高いバンプにはより大きな力がかかるため、この作業時にパッド破損に至る場合がある。
パッド破損を防ぐ方法として導電性樹脂を極力弱くする方法がある。しかしながら、導電性樹脂を弱くするとともに接続信頼性の確保を図ろうとした場合、導電性樹脂バンプは、ゴムのような変形しやすい状態となり、へら等を用いて削り取ることが困難となり、簡単に高さバラツキを揃えることができなくなる。また、導電性樹脂の物性を変形しにくく、かつ、弱くしようとすると、実装時の応力で導電性樹脂バンプが破壊しやすくなり、リペアはできても信頼性が低下するという問題がある。
また、導電性樹脂バンプの接続部分の強度を弱くすることによりリペアを可能にする方法として、一方の導電性樹脂バンプを未硬化ではなく、半硬化の状態で接続し、接続後のバンプ間の接着強度を低下させる方法がある。しかしながら、この場合も導電性樹脂バンプの硬化が不十分ならば、接着強度を落としきれず、リペアができない課題は依然として改善しない。そのため、ある程度まで導電性樹脂の硬化を進行させてバンプ間の接続強度を大幅に弱くしておく必要があるが、半導体部品側と配線基板側の導電性樹脂バンプが同じ樹脂であれば、硬化が進むほど半導体部品側と基板側の樹脂は極めて近い物性となる。その結果、実装の際に両方の導電性樹脂バンプともに変形せず、良好な導通状態を確保できない、または、両方の導電性樹脂バンプともに変形して半導体部品と基板間の隙間が確保できなくなるだけでなく、隣接した導電性樹脂バンプが変形した際に電気的につながってショートする重大な問題を引き起こす。仮に、導電性樹脂バンプ間の接続強度を弱くでき、片方の導電性樹脂バンプのみを変形させることが可能な半硬化条件がある場合でも、半硬化状態での保管は硬化が進行するため、実装直前にバンプ形成し、さらに硬化条件の厳密な制御を行なう必要があり、生産時の制約が大きい。さらに、硬化条件の制約が厳しい導電性樹脂では生産時の硬化度のバラツキ等により、実装性やリペア性の悪化を引き起こすという問題がある。
以上述べたように、フリップチップ接続は、高性能化に適した構造であるため、将来的に需要増が見込まれるが、半田バンプを使用した場合は、高信頼性の確保、低応力化、低反り化等の課題が残っており、特に将来的にＬＳＩに機械的強度が弱い絶縁膜層が使用された場合は、信頼性の確保ができなくなる可能性が高く、低応力化や低反り化は特に重要になってくる。また、導電性樹脂バンプを使用した場合は、生産性とリペア性の確保に問題がある。
本発明の主な課題は、フリップチップ、チップスケールパッケージ型の半導体装置について、優れた生産性、高い接続信頼性、低反り、低応力実装を実現し、リペアを可能にすることである。
本発明の第１の視点においては、対向する半導体部品の電極と配線基板の電極とがバンプを介して導通するように構成された半導体装置であって、前記半導体部品の電極上に設けられた第１の導電性樹脂バンプと、前記配線基板の電極上に設けられた第２の導電性樹脂バンプと、を備え、前記第１の導電性樹脂バンプのガラス転移温度と前記第２の導電性樹脂バンプのガラス転移温度との差が摂氏４０度以上であることを特徴とする。
本発明の前記半導体装置において、前記半導体部品と前記配線基板の隙間が絶縁樹脂により封止されていることが好ましい。（形態１−１）
本発明の第２の視点においては、前記半導体装置の製造方法であって、半導体部品の電極上に第１の導電性樹脂バンプを形成する工程と、配線基板の電極上に第２の導電性樹脂バンプを形成する工程と、前記第１の導電性樹脂バンプのガラス転移温度と、前記第２の導電性樹脂バンプのガラス転移温度との間の温度に加熱した状態で、前記半導体部品と前記配線基板の位置合わせを行い、加熱加圧する工程と、を含むことを特徴とする。
本発明の前記半導体装置の製造方法において、前記第２の導電性樹脂バンプを形成する工程の後であって前記加熱加圧する工程の前に、前記配線基板の前記半導体部品搭載面に絶縁樹脂を塗布する工程を含み、前記加熱加圧する工程の際又はその後に、前記絶縁樹脂を硬化する工程を含むことが好ましい。（形態２−１）
本発明の前記半導体装置の製造方法において、前記加熱加圧する工程の後に、前記半導体部品と前記配線基板の間に絶縁樹脂を封入し硬化する工程を含むことが好ましい。（形態２−２）
本発明の第３の視点においては、前記半導体装置のリペア方法であって、前記第１の導電性樹脂バンプのガラス転移温度と、前記第２の導電性樹脂バンプのガラス転移温度との間の温度に加熱した後、前記半導体部品を前記配線基板から除去する工程を含むことを特徴とする。（形態２−３）
本発明の第一の視点によれば、半導体装置の実装工程において、ガラス転移温度の高い方の導電性樹脂バンプのガラス転移温度付近の温度で実装することによって、たとえ、両方の導電性樹脂バンプの硬化が進んでいる場合でもガラス転移温度の低い導電性樹脂バンプの弾性率は大幅に低弾性となっていることから、ガラス転移温度の低い導電性樹脂バンプのみが選択的に潰れることで、荷重をかけた場合でも半導体装置と配線基板の隙間をガラス転移温度の高い高弾性のバンプの高さにて確保される。また、ガラス転移温度の低い導電性樹脂バンプがガラス転移温度の高い導電性樹脂バンプの形状にならって変形するため、広い接触面積を保つことが可能となり、半導体装置と配線基板間の良好な導通を確保するために適した状態となる。また、半導体装置、配線基板側ともに導電性樹脂バンプを使用しているので、従来一般的に使用されている金属バンプよりも、弾性率が低いため、半導体装置と配線基板の熱膨張係数の差による応力を緩和する効果があり、高信頼性の確保、低応力化、低反り化を実現できる。さらに、半導体装置のリペアが必要な場合、ガラス転移温度の高い方の導電性樹脂バンプのガラス転移温度付近の温度でリペアすることにより、ガラス転移温度の低い導電性樹脂バンプ側から選択的に除去することが可能となるため、半導体部品除去後の導電性樹脂バンプの残りの高さバラツキの均一化を図ることができ、リペア性が飛躍的に向上する。
本発明の第２の視点における一形態（１−１）によれば、導電性樹脂バンプを絶縁樹脂により封止することで、導電性樹脂バンプの接続信頼性を向上させるのみでなく、導電性樹脂バンプ間の接続強度がごく弱い場合であっても、絶縁樹脂の保護作用や収縮力により接続信頼性を確保することが可能になるため、導電性樹脂バンプのリペア性が向上する。また、導電性樹脂バンプを用いた実装方法として、半導体装置を搭載する前にあらかじめ配線基板上に絶縁樹脂を塗布しておく先樹脂工法を適用しようとした場合、配線基板側の第２の導電性樹脂バンプの硬化を進めないと封止樹脂と未硬化の導電性樹脂バンプが混ざり合い、実装ができなかったが、本構造の場合、半導体装置側及び配線基板側の各導電性樹脂バンプを十分に硬化した場合でも、ガラス転移温度の低い導電性樹脂バンプのみを選択的に変形させて良好な導通状態を確保できるため、導電性樹脂バンプを使用した先樹脂工法の適用が可能となり、さらなる生産性の向上を図ることができる。
本発明の第２の視点によれば、ガラス転移温度の低い導電性樹脂バンプを選択的に変形させて良好な接続状態を得るとともに、高信頼性の確保、低応力化、低反り化を実現する実装構造を得ることができる。また、実装後の半導体部品に不具合が発生し、リペアの必要が生じた場合でも、ガラス転移温度の低い導電性樹脂バンプから選択的に除去することが可能となる実装構造を得ることができる。
本発明の第２の視点における一形態（２−１）によれば、導電性樹脂バンプによる接続部を搭載直後から絶縁樹脂により保護することが可能となり、実装後の接続歩留まりが向上するだけでなく、絶縁樹脂の硬化速度を調整することで、高生産性を得ることができる。さらに半導体部品側の第１の導電性樹脂バンプと配線基板側の第２の導電性樹脂バンプの界面が接触状態であっても、絶縁樹脂の熱膨張係数を調整することで接続信頼性を確保することが可能となる実装構造を得ることができる。
本発明の他の一形態（２−２）によれば、バンプ接続後に樹脂封止にてバンプ接続部を保護するため、バンプ接続部分の接続信頼性が向上する。
本発明の他の一形態（２−３）によれば、実装後の半導体部品に不具合が発生し、リペアの必要が生じた場合でも、ガラス転移温度の低い導電性樹脂バンプを選択的に除去することが可能となり、良好なリペアを実現することができる。
本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施形態２に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施形態３に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施形態４に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施形態５に係る半導体装置のリペア方法を模式的に示した工程断面図である。 導電性樹脂Ａと導電性樹脂Ｂの温度変化時の弾性率を示したグラフである。
符号の説明
１ 半導体部品
２ 配線基板
３ 第１の導電性樹脂バンプ（半導体部品側）
４ 第２の導電性樹脂バンプ（配線基板側）
５ パッド（半導体部品側電極）
６ パッド（配線基板側電極）
７ 絶縁樹脂
８ へら
（実施形態１）
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した断面図である。
図１の半導体装置においては、半導体部品１のパッド５上に第１の導電性樹脂バンプ３が形成されており、配線基板２のパッド６上に第２の導電性樹脂バンプ４が形成されている。ここで、配線基板２側の第２の導電性樹脂バンプ４は、半導体部品１側の第１の導電性樹脂バンプ３よりガラス転移温度が４０℃以上低い導電性樹脂を使用している。配線基板２側の第２の導電性樹脂バンプ４は、半導体部品１の搭載時の加熱荷重により、半導体部品１側の第１の導電性樹脂バンプ３の表面形状に沿うように変形している。第１の導電性樹脂バンプ３と第２の導電性樹脂バンプ４の両者は広い接触面積を得ているため、半導体部品１と配線基板２間で安定した導通を得ることが可能となる。
なお、ガラス転移温度の低い配線基板２側の第２の導電性樹脂バンプ４がガラス転移温度の高い半導体部品１側の第１の導電性樹脂バンプ３にならって変形する際、それぞれのバンプ間でバンプ同士が密着または接触している面積は、半導体部品１のパッド５、又は配線基板２のパッド６の面積の５０％以上であることが望ましい。その理由は、接触面積が小さい場合、その後の工程における熱応力等による半導体部品１や配線基板２の変形によって、接合部が離れるおそれが生じるからである。また、半導体部品１側の第１の導電性樹脂バンプ３は、バンプ形成時と比較して、ほとんど変形していないため、半導体部品１−配線基板２間は、少なくとも半導体部品１側の第１の導電性樹脂バンプ３の高さ相当の隙間を保っている。
半導体部品１は、チップスケールパッケージ、ボールグリッドアレイ、ベアチップ等のいずれの形態でもよく、特に限定されるものではない。半導体部品１は、配線基板２側の面に複数のパッド５が形成されている。
配線基板２は、有機樹脂、セラミック等よりなる絶縁基材上に銅等よりなる配線が形成された基板であり、プリント配線基板、多層配線基板、フレキシブル配線基板等のいずれの形態でもよく、特に限定されるものではない。配線基板２は、半導体部品１側の面に複数のパッド６が形成されている。
第１の導電性樹脂バンプ３は、樹脂材料に導電性粒子が添加されたボール状の端子である。第１の導電性樹脂バンプ３は、半導体部品１のパッド５上に形成されている。
第１の導電性樹脂バンプ３の樹脂材料には、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等の様々な樹脂材料を用いることができるが、特に限定されるものではなく、これらを１種あるいは２種以上組み合わせて用いることもでき、粘度、コスト、耐熱性等の面に優れるエポキシ樹脂を用いることが好ましい。第１の導電性樹脂バンプ３の樹脂材料は、生産性を考慮すると、使用する樹脂の条件として、硬化前は２５℃の室温において液状である樹脂が望ましい。
第１の導電性樹脂バンプ３の導電性粒子は、多種多様であり、銅、銀、ニッケル等の金属粒子や、樹脂粒子で形成されたコアの表面に導電層（例えば、ニッケル、金等の金属メッキ）が施されているものを用いることができる。樹脂で形成されたコアの表面に導電層が施された導電性粒子を使用することで、導電性粒子自体の物性を大幅に調整することが可能となり、さらなる低弾性化が実現できるため、より大きな低応力化、低反り化効果を得ることができる。第１の導電性樹脂バンプ３の導電性粒子の形状は、針状、球状、フレーク状等、様々であるが、特に限定されない。第１の導電性樹脂バンプ３の導電性粒子の粒子径に関しても様々であり、１０μｍ程度にすることができるが、特に限定されない。第１の導電性樹脂バンプ３の導電性粒子として、金属ナノ粒子を混在させることにより、ナノ粒子による低融点化作用により、樹脂材料の硬化時に導電性粒子間の接合が可能となり、安定した導通特性を得ることが容易になる。
第１の導電性樹脂バンプ３における樹脂材料への導電性粒子の添加量に関しては、粒子形状や粒子材質、製造方法等により異なるので、一概に規定することはできないが、一例をあげるとすれば、体積比率で考えた場合、３０％以上５０％以下であることが望ましい。
第２の導電性樹脂バンプ４は、樹脂材料に導電性粒子が添加された端子である。第２の導電性樹脂バンプ４は、配線基板２のパッド６上に形成されている。第２の導電性樹脂バンプ４の基材となる樹脂材料、導電性粒子、粒子形状、粒子添加量、粒子径等に関しては、第１の導電性樹脂バンプ３と同様のものでも、異なるものでもよいが、第２の導電性樹脂バンプ４の硬化後のガラス転移温度が第１の導電性樹脂バンプ３の硬化後のガラス転移温度より４０℃以上低くなるようにする必要がある。
第２の導電性樹脂バンプ４の硬化後のガラス転移温度が第１の導電性樹脂バンプ３の硬化後のガラス転移温度より４０℃以上低くなるようにする手法に関しては、特に限定しないが、どちらのバンプもエポキシ樹脂をベースにした場合を例に挙げると、ガラス転移温度の高い第１の導電性樹脂バンプ３に酸無水物あるいはアミン系硬化剤を使用して、ガラス転移温度を１３０℃以上に保ち、ガラス転移温度の低い第２の導電性樹脂バンプ４にフェノール系硬化剤を使用する等、硬化剤の性質の差を利用することで実現できる。また、同じ硬化剤を使用した場合でも、硬化後の樹脂構造を変えたり、一方にアクリル等の熱可塑性樹脂を添加する等、様々な方法がある。また、樹脂自体に異なるものを用いてもよく、ガラス転移温度の高い第１の導電性樹脂バンプ３にはエポキシ樹脂ベースの導電性樹脂バンプを使用し、ガラス転移温度の低い第２の導電性樹脂バンプ４にはシリコーン樹脂ベースの導電性樹脂バンプを用いることによって実現可能である。
半導体部品１を配線基板２に搭載する際のそれぞれの導電性樹脂バンプ３、４の状態に関しては、ガラス転移温度の高い半導体部品１側の第１の導電性樹脂バンプ３は、完全に硬化させておくことが望ましい。その理由は、半導体部品１の実装時も第１の導電性樹脂バンプ３が変形しないようにするためである。
一方、ガラス転移温度が低い配線基板２側の第２の導電性樹脂バンプ４の状態に関しては、２つの方法がある。
１つ目の方法は、第２の導電性樹脂バンプ４を完全硬化させる方法である。この場合、第１の導電性樹脂バンプ３と第２の導電性樹脂バンプ４の接続部はどちらも完全硬化したバンプ同士で接続されるため、両バンプ間の界面は基本的には接触状態となるが、第１の導電性樹脂バンプ３のガラス転移温度と第２の導電性樹脂バンプ４のガラス転移温度との間の温度、又は第１の導電性樹脂バンプ３のガラス転移温度付近の温度において実装することで、基板側の第２の導電性樹脂バンプ４のみを図１に示すように選択的に変形させて広い面積で接触させることができる。このように、両バンプ間の界面が接触状態の場合、リペア性は良好であるが、所定の荷重をかけ続けて使用するか、周囲を絶縁樹脂で保護しつつ収縮応力を発生させて使用する必要がある。
２つ目の方法は、半導体部品１搭載直前の配線基板２側の第２の導電性樹脂バンプ４の硬化度を未硬化または半硬化状態に調整する方法である。このように調整しておくことで実装可能となるが、この時、第２の導電性樹脂バンプ４の硬化状態によっては、バンプ同士に接着力を持たせることが可能になるため、使用中の荷重や絶縁樹脂での封止が不要となる場合がある。ただし、この場合バンプ同士の接着力により、半導体装置のリペアの際に配線基板２のパッド６の剥離の問題が発生するおそれがあるため、その対策として、配線基板２側の第２の導電性樹脂バンプ４のガラス転移温度を配線基板２のガラス転移温度に比較して極端に低くする。例えば、第２の導電性樹脂バンプ４のガラス転移温度以上、かつ、配線基板２のガラス転移温度以下となるような温度にてリペアを行なうと、配線基板２のパッド６の剥離防止に効果的である。
ここで、第１の導電性樹脂バンプ３のガラス転移温度と第２の導電性樹脂バンプ４のガラス転移温度の差を４０℃以上とした理由について述べる。図６は、導電性樹脂Ａと導電性樹脂Ｂの温度変化時の弾性率を示したグラフである。
導電性樹脂Ａはガラス転移温度が１００℃であり、導電性樹脂Ｂはガラス転移温度が１３８℃である。図６のグラフの縦軸は弾性率を示し、横軸は温度を示す。導電性樹脂Ａは、室温で９Ｇｐａ程度ある弾性率がガラス転移温度である１００℃付近から弾性率が急激に下がり、１４０℃付近で１Ｇｐａ以下となりそれ以上の温度では弾性率の変化はわずかで安定する。一方、導電性樹脂Ｂは、ガラス転移温度が１３８℃付近から弾性率が急激に下がり、１８０℃付近で１Ｇｐａ程度となり、それ以上の温度では弾性率の変化はわずかで安定する。この２つの導電性樹脂の場合、１２０〜１５０℃付近が弾性率の差が大きく、実施形態１の第１の導電性樹脂バンプ３（導電性樹脂Ｂに対応）と第２の導電性樹脂バンプ４（導電性樹脂Ａに対応）による実装構造を得るために適した実装温度条件となる。両導電性樹脂Ａ、Ｂの温度に対する弾性率の変化を見た場合、どちらもガラス転移温度付近から弾性率の低下が始まり、急激な弾性率の低下が継続するのは、４０℃程度の温度範囲であることがわかる。つまり、両導電性樹脂Ａ、Ｂの弾性率の差が最も大きくなるような条件を見出そうとした場合、ガラス転移温度の差が４０℃以上あれば効果的に弾性率に差をつけることができるからである。
なお、ガラス転移温度の差は、４０℃以上で大きいほどよく、５０℃以上、６０℃以上等とすることができるが、半導体部品１、配線基板２、パッド５、及びパッド６に用いられている材質に応じて選択される。
半導体部品１のパッド５には、例えば、銅、アルミ等を用いることができ、さらにはその表面にニッケルメッキ、さらにその上に金メッキを形成したものを用いることができるが、これに限定されることはない。
配線基板２のパッド６には、例えば、銅を用いることができ、さらにその表面にニッケルメッキ、さらにその上に金メッキを形成したものを用いることができるが、これに限定されることはない。
実施形態１によれば、フリップチップやＣＳＰのように、半導体部品と配線基板の電極が向かい合って接続する実装方法において、生産性に優れ、低応力接続による低反り実装が可能で、さらに高接続信頼性とリペアの両立が可能な実装品を実現できる。
なお、実施形態１では、配線基板２側に形成した第２の導電性樹脂バンプ４を変形させる場合について説明しているが、半導体部品１側の第１の導電性樹脂バンプ３のガラス転移温度を低くして変形させる場合においても、同様の考え方で実現することが可能である。
（実施形態２）
本発明の実施形態２に係る半導体装置について図面を用いて説明する。図２は、本発明の実施形態２に係る半導体装置の構成を模式的に示した断面図である。
実施形態２に係る半導体装置は、半導体部品１と配線基板２の間、及びバンプ３、４の周囲を絶縁樹脂７で封止したものである。その他の構成は、実施形態１と同様である。
絶縁樹脂７は、弾性率及びガラス転移点が、配線基板２側の第２の導電性樹脂バンプ４に類似していることが望ましい。その理由は、半導体装置１と配線基板２の熱膨張係数差により第２の導電性樹脂バンプ４及び絶縁樹脂７に応力が生じたとき、第２の導電性樹脂バンプ４と絶縁樹脂７の弾性率を近づけておくことによって、応力分布を均一化でき、接続信頼性の向上、低応力化、低反り化が実現できるからである。つまり、従来一般的に使用されていた金属バンプと比較すると、導電性樹脂バンプを使用した場合、第２の導電性樹脂バンプ４と絶縁樹脂７の弾性率を近づけることが容易であり、大きな効果を得ることができる。
また、第２の導電性樹脂バンプ４には導電性を確保するために金属フィラー等の導電性粒子が添加されているため、その場合に絶縁樹脂７の弾性率を第２の導電性樹脂バンプ４の弾性率に近づける手法の一例として、絶縁樹脂７に所定量の無機充填剤を混入することが効果的である。無機充填剤の種類は、特に限定しないが、球状シリカを用いることができる。無機充填剤の平均粒径は、特に限定しないが、２〜３μｍにすることができる。
また、絶縁樹脂７の熱膨張係数は、第２の導電性樹脂バンプ４の熱膨張係数より、わずかに大きくしておくことが望ましい。一例として、第２の導電性樹脂バンプ４がガラス転移温度以下で２０〜３０ｐｐｍ／℃であるのに対し、絶縁樹脂７の熱膨張係数は、ガラス転移温度以下で３５〜７０ｐｐｍ／℃程度が目安となる。その理由は、熱膨張係数を前記のような組み合わせにしておくことにより、実装後は絶縁樹脂７の収縮応力によって、半導体部品１側の第１の導電性樹脂バンプ３と配線基板２側の第２の導電性樹脂バンプ４を常に押し付ける方向に力を加えておくことが可能となり、バンプ３、４間の良好な導通状態を維持することができるからである。さらに、第１の導電性樹脂バンプ３と第２の導電性樹脂バンプ４の界面全体が接触しているのみの場合であっても、絶縁樹脂７の収縮応力によって、接続界面を保護し信頼性を確保することが可能になるため、実装前の配線基板２側の第２の導電性樹脂バンプ４を完全硬化させて実装することができ、わざわざ実装直前に基板側のバンプ形成を行なって、バンプの硬化度を調整する必要がなくなり、生産性が向上する。
また、実装後の半導体部品１に不具合が発生した場合のリペアを想定し、半導体部品１側の第１の導電性樹脂バンプ３と配線基板２側の第２の導電性樹脂バンプ４の接続強度を、半導体部品１とパッド５の密着強度、及び、配線基板２とパッド６の密着強度より弱くし、かつ、半導体部品１−配線基板２間の絶縁樹脂７の機械的強度を配線基板２の機械的強度より低くしておくことが望ましい。
まず、バンプ部分について述べると、半導体部品１側の第１の導電性樹脂バンプ３と配線基板２側の第２の導電性樹脂バンプ４の界面全面が接触状態の場合は、両バンプ３、４の接合強度は極めて弱いため、パッドとの密着強度が極めて弱い半導体部品１や配線基板２についても、半導体部品１のパッド５や配線基板２のパッド６を破壊することなくリペアすることが可能となる。
また、バンプ界面の全面または一部が接合している場合、配線基板２側の第２の導電性樹脂バンプ４のガラス転移温度を配線基板２のガラス転移温度より低くしておくことで、両者のガラス転移温度の中間の温度あるいは配線基板２のガラス転移温度付近の温度でリペアすれば、配線基板２の弾性率は高く保ったまま、配線基板２側の第２の導電性樹脂バンプ４の弾性率を極端に低くすることが可能となり、配線基板２を破壊せずにリペアすることができる。このとき、半導体部品１側の第１の導電性樹脂バンプ３のガラス転移温度を配線基板２側の第２の導電性樹脂バンプ４のガラス転移温度より高くしておくことにより、第１の導電性樹脂バンプ３を第２の導電性樹脂バンプ４から選択的に除去することが可能となるため、配線基板２側の第２の導電性樹脂バンプ４の残りの高さを均一化でき、その後のリペア作業を効率的に行なうことが可能となる。
次に、絶縁樹脂部分について述べると、これもバンプ部分と同様に絶縁樹脂７のガラス転移温度を配線基板２のガラス転移温度より低くして、両者の中間付近の温度あるいは配線基板２のガラス転移温度付近の温度にてリペアすることで配線基板２が十分に強固な状態で絶縁樹脂７の弾性率を大幅に下げることが可能となるため、配線基板２を破壊することなく絶縁樹脂７を除去し、良好なリペアを実現することが可能となる。
ここで、接続信頼性の確保について述べると、前記したように第２の導電性樹脂バンプ４の弾性率と絶縁樹脂７の弾性率はなるべく近づけた方が応力分布の均一化が図れることで接続信頼性が向上する。そのため、第２の導電性樹脂バンプ４と絶縁樹脂７の弾性率をなるべくそろえ、かつ、前記した両者のガラス転移温度の調整により、絶縁樹脂７が配線基板２の機械物性より低くなるようにしておけば、接続信頼性と良好なリペア性の両立を図ることが可能となる。その手段として、『第２の導電性樹脂バンプ４のガラス転移温度≒絶縁樹脂７のガラス転移温度＜配線基板２のガラス転移温度』の関係を保つ。
実施形態２によれば、実施形態１と同様の効果を奏する。なお、実施形態２も、配線基板２側に形成した第２の導電性樹脂バンプ４を変形させる場合について説明しているが、半導体部品１側の第１の導電性樹脂バンプ３のガラス転移温度を低くして変形させる場合においても、同様の考え方で実現することが可能である。
（実施形態３）
本発明の実施形態３に係る半導体装置の製造方法について図面を用いて説明する。図３は、本発明の実施形態３に係る半導体装置の製造方法を模式的に示した工程断面図である。
まず、半導体部品１及び配線基板２を用意し、半導体部品１側のパッド５上に第１の導電性樹脂バンプ３を形成し、配線基板２側のパッド６上に第２の導電性樹脂バンプ４を形成する（図３（ａ）参照）。このとき、第１の導電性樹脂バンプ３は完全に硬化させ、第２の導電性樹脂バンプ４は未硬化または半硬化の状態にしておく。
次に、半導体部品１と配線基板２を位置合わせし、加熱荷重を加えて、配線基板２側の第２の導電性樹脂バンプ４を半導体部品１側の第１の導電性樹脂バンプ３の形状に沿うように変形させ、その後、第２の導電性樹脂バンプ４を硬化させることで、半導体部品１と配線基板２の電極間を接続する（図３（ｂ）参照）。これにより、実施形態１（図１参照）と同様な半導体装置が完成する。
加熱条件及び荷重条件については、導電性樹脂バンプ３、４に使用される樹脂の特性に合わせる必要があるため一概には規定できないが、第１の導電性樹脂バンプ３は、ほとんど変形することなく第２の導電性樹脂バンプ４のみが変形するような条件とすることで、半導体部品１と配線基板２間の隙間を一定の割合で保ち、かつ、良好なバンプ接合状態を得ることが可能となる。加熱荷重条件の一例を述べると、バンプ接合初期は、確実に配線基板２側の第２の導電性樹脂バンプ４を変形させるために荷重を高めに設定し、加熱については荷重をかけても半導体部品１側の第１の導電性樹脂バンプ３が変形せず、配線基板２側の第２の導電性樹脂バンプ４のみが変形するようにし、第２の導電性樹脂バンプ４の硬化の工程においては、硬化を速くするために加熱を上昇させ、その代わりに半導体部品１側の第１の導電性樹脂バンプ３が変形しないように荷重を低下させる等のプロファイルがあげられる。導電性樹脂バンプ３、４にエポキシ樹脂を使用する場合であれば、加熱条件の目安として搭載初期の加熱は１００〜１５０℃とし、搭載後半の第２の導電性樹脂バンプ４の硬化時は１５０〜２００℃で硬化する。この条件は生産性向上に適した例である。もし、低反り低応力を重視するのであれば、１５０℃以下で硬化を続けた方がよい。このように個々の条件は目的によって変わるので一概には言えないが、ここで良好な接続を得るための重要な点は、半導体部品１と配線基板２の反りを極力なくすことであり、反りがあると未接続となる不良が発生しやすくなる。反りを抑える手段としては、実装時の半導体部品１や配線基板２を強く吸引したり、搭載時に所定の荷重をかけることにより、反りを矯正する等の方法がある。これらの対策は、第２の導電性樹脂バンプ４の硬化中も実施しておくと安定した接続を得る上で効果的である。
次に、バンプ接合部を保護する目的で、半導体装置１と配線基板２の電気的接続が取れた後、半導体部品１と配線基板２の隙間に絶縁樹脂７を毛細管現象を利用して充填・硬化する（図３（ｃ）参照）。これにより、実施形態２（図２参照）と同様な半導体装置が完成する。
（実施形態４）
本発明の実施形態４に係る半導体装置の製造方法について図面を用いて説明する。図４は、本発明の実施形態４に係る半導体装置の製造方法を模式的に示した工程断面図である。
まず、実施形態３と同様に、半導体部品１及び配線基板２を用意し、半導体装置１側のパッド５上に第１の導電性樹脂バンプ３を形成し、配線基板２側のパッド６上に第２の導電性樹脂バンプ４を形成する（図３（ａ））。このとき、半導体部品１側の第１の導電性樹脂バンプ３は完全に硬化させ、基板側の第２の導電性樹脂バンプ４は、半硬化または完全硬化させる。
次に、配線基板２の半導体部品１搭載箇所（中央付近）に所定量の絶縁樹脂７を塗布する（図４（ａ）参照）。
次に、半導体部品１と配線基板２を位置合わせし、加熱荷重を加えて、配線基板２側の第２の導電性樹脂バンプ４を半導体部品１側の第１の導電性樹脂バンプ３の形状に沿うように変形させ、その後、荷重加熱を加えたまま、第２の導電性樹脂バンプ４及び絶縁樹脂７を硬化させることで、半導体部品１と配線基板２の電極間を接続する（図４（ｂ）参照）。これにより、実施形態２（図２参照）と同様な半導体装置が完成する。
ここで、第１の導電性樹脂バンプ３と第２の導電性樹脂バンプ４の導通接続は絶縁樹脂７の硬化後の収縮応力により保持されるため、第２の導電性樹脂バンプ４は半導体部品１搭載前に既に完全硬化していて、実装後は第１の導電性樹脂バンプ３と界面で接触しているのみでも、信頼性を確保することが可能となる。そのため、第２の導電性樹脂バンプ４をあらかじめ、まとめて完全硬化して製作しておくことが可能となるため、生産性に優れている。さらに本工法では、半導体部品１搭載後の荷重を除去した時点で既に絶縁樹脂７により導電性樹脂バンプ３、４部分が保護されているため、搭載後に発生した応力や初期歩留まりが良く、接続安定性に優れている。
この際の荷重加熱条件については、導電性樹脂バンプ３、４及び絶縁樹脂７に使用される樹脂の特性に合わせる必要があるため一概には規定できないが、配線基板２側の第２の導電性樹脂バンプ４のみが変形し、半導体部品１側の第１の導電性樹脂バンプ３はほとんど変形しないようにして、絶縁樹脂７を早期に硬化させるようにすることが望ましい。絶縁樹脂７の硬化については、樹脂の硬化特性を考慮しながら温度と時間を決定し、安定した導通を確保できることが前提条件となるが、２００℃以下でも短時間で硬化するような樹脂硬化特性であることが望ましい。荷重に関しては、配線基板２側の第２の導電性樹脂バンプ４の弾性率、硬化度、バンプ数等によって決定することができる。
（実施形態５）
本発明の実施形態５に係る半導体装置のリペア方法について図面を用いて説明する。図５は、本発明の実施形態５に係る半導体装置のリペア方法を模式的に示した工程断面図である。
まず、絶縁樹脂７で封止されたリペア前の半導体装置を用意し、半導体部品１を配線基板２から除去するために、配線基板２及びパッド６の機械的強度よりも第２の導電性樹脂バンプ４の接着強度及び絶縁樹脂７の機械的強度が十分低くなる状態にする（図５（ａ）参照）。ここで、配線基板２及びパッド６の機械的強度よりも第２の導電性樹脂バンプ４の接着強度及び絶縁樹脂７の機械的強度を十分低くする手法の一例として、リペア時の加熱条件を、少なくとも配線基板２側の第２の導電性樹脂バンプ４及び絶縁樹脂７のガラス転移温度より高い温度とし、配線基板２のガラス転移温度付近の温度になるようにする。
次に、配線基板２側の第２の導電性樹脂バンプ４及び絶縁樹脂７のガラス転移温度より高い温度とし、かつ、配線基板２のガラス転移温度付近の温度にした状態で、半導体部品１を配線基板２から除去する（図５（ｂ）参照）。ここで、半導体部品１を配線基板２から除去する方法は、半導体部品１と配線基板２の隙間にピンセットやへら等の薄くて適当な剛性を有するものを挿入し、引き上げることで除去することが可能である。また、他の方法として、半導体部品１の裏面に治具（図示せず）を接着しておき、その治具を引き上げることにより、半導体部品１を除去することができる。
次に、配線基板２の表面に残った絶縁樹脂７、及び一部の第２の導電性樹脂をへら８等により除去する（図５（ｃ）参照）。このときの温度は、基本的には半導体部品１を除去したときの温度でよいが、作業性等を考慮して温度を変更してもよい。また、配線基板２表面の樹脂残渣除去の仕上げ時に溶剤等を使用して配線基板２表面を洗浄するとわずかに付着した絶縁樹脂７の残渣を効果的に除去することが可能となる。配線基板２表面の絶縁樹脂７の除去が完了した状態を図５（ｄ）に示す。
次に、配線基板２側のパッド６に第２の導電性樹脂バンプ４を再形成する（図５（ｅ）参照）。これにより、半導体部品１の再搭載が可能となる。ここで、第２の導電性樹脂バンプ４の再形成については、メタルマスク等を用いた印刷工法を用いることができる。この方法の場合、それぞれの第２の導電性樹脂バンプ４について、リペア時に除去された樹脂量が供給されるため、リペア後のバンプ高さを揃える上で効果的である。
なお、絶縁樹脂７が無い構造の場合のリペアにおいても、同様の方法でリペアすることが可能であるが、この場合は絶縁樹脂７がないため、第２の導電性樹脂バンプ４を再形成するのみでよい。半導体部品１の再搭載に関しては、実施形態３、４で述べた方法を適用することができる。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。

Claims (6)

  1. 対向する半導体部品の電極と配線基板の電極とがバンプを介して導通するように構成された半導体装置であって、
    前記半導体部品の電極上に設けられた第１の導電性樹脂バンプと、
    前記配線基板の電極上に設けられた第２の導電性樹脂バンプと、
    を備え、
    前記第１の導電性樹脂バンプのガラス転移温度と前記第２の導電性樹脂バンプのガラス転移温度との差が摂氏４０度以上であることを特徴とする半導体装置。
  2. 前記半導体部品と前記配線基板の隙間が絶縁樹脂により封止されていることを特徴とする請求項１記載の半導体装置。
  3. 半導体部品の電極上に第１の導電性樹脂バンプを形成する工程と、
    配線基板の電極上に第２の導電性樹脂バンプを形成する工程と、
    前記第１の導電性樹脂バンプのガラス転移温度と、前記第２の導電性樹脂バンプのガラス転移温度との間の温度に加熱した状態で、前記半導体部品と前記配線基板の位置合わせを行い、加熱加圧する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記第２の導電性樹脂バンプを形成する工程の後であって前記加熱加圧する工程の前に、前記配線基板の前記半導体部品搭載面に絶縁樹脂を塗布する工程を含み、
    前記加熱加圧する工程の際又はその後に、前記絶縁樹脂を硬化する工程を含むことを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記加熱加圧する工程の後に、前記半導体部品と前記配線基板の間に絶縁樹脂を封入し硬化する工程を含むことを特徴とする請求項３記載の半導体装置の製造方法。
  6. 請求項１に記載の半導体装置のリペア方法であって、前記第１の導電性樹脂バンプのガラス転移温度と、前記第２の導電性樹脂バンプのガラス転移温度との間の温度に加熱した後、前記半導体部品を前記配線基板から除去する工程を含むことを特徴とする半導体装置のリペア方法。
JP2009512984A 2007-04-27 2008-04-25 半導体装置及び製造方法並びにリペア方法 Withdrawn JPWO2008136419A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007118913 2007-04-27
JP2007118913 2007-04-27
PCT/JP2008/058091 WO2008136419A1 (ja) 2007-04-27 2008-04-25 半導体装置及び製造方法並びにリペア方法

Publications (1)

Publication Number Publication Date
JPWO2008136419A1 true JPWO2008136419A1 (ja) 2010-07-29

Family

ID=39943526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009512984A Withdrawn JPWO2008136419A1 (ja) 2007-04-27 2008-04-25 半導体装置及び製造方法並びにリペア方法

Country Status (3)

Country Link
US (1) US20100052163A1 (ja)
JP (1) JPWO2008136419A1 (ja)
WO (1) WO2008136419A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078478A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 導電性バンプとその形成方法および半導体装置とその製造方法
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
WO2011137298A2 (en) * 2010-04-30 2011-11-03 Second Sight Medical Products,Inc. Improved biocompatible bonding method
JP6128495B2 (ja) * 2012-07-04 2017-05-17 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
EP3020258A1 (en) 2013-07-09 2016-05-18 Koninklijke Philips N.V. Method for manufacturing a printed circuit board assembly based on printed electronics and printed circuit board assembly
DE102013107693B4 (de) * 2013-07-18 2021-05-06 Pictiva Displays International Limited Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
JP7174443B2 (ja) * 2018-06-13 2022-11-17 国立研究開発法人産業技術総合研究所 電子回路の接続方法及び電子回路
CN112956283A (zh) 2018-08-22 2021-06-11 液态电线公司 具有可变形导体的结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283555A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JP2001217281A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
TW490823B (en) * 2001-01-20 2002-06-11 Advanced Semiconductor Eng Bump manufacture process of chip scale package
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US8378504B2 (en) * 2008-06-30 2013-02-19 Intel Corporation Microelectronic package with self-heating interconnect

Also Published As

Publication number Publication date
WO2008136419A1 (ja) 2008-11-13
US20100052163A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JPWO2008136419A1 (ja) 半導体装置及び製造方法並びにリペア方法
US8710651B2 (en) Semiconductor device and method for manufacturing the same
JP5918664B2 (ja) 積層型半導体装置の製造方法
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
WO2009096216A1 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP2008226946A (ja) 半導体装置およびその製造方法
US7969028B2 (en) Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device
JP4887997B2 (ja) 電子部品の実装方法
JP5436827B2 (ja) 半導体装置の製造方法
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
JP3844936B2 (ja) 半導体装置
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP4878813B2 (ja) 半導体実装装置
JP5245270B2 (ja) 半導体装置及びその製造方法
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP6036083B2 (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
TWI461125B (zh) 組裝構造及組裝方法
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP5851952B2 (ja) 半導体装置の製造方法
JP5576528B2 (ja) 半導体装置
JP2006303250A (ja) 半導体装置及びその製造方法
JP2014082526A (ja) 電子機器の製造方法
JP2011035283A (ja) 半導体装置およびその製造方法
JP2008214387A (ja) エポキシ樹脂組成物及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110705