JP2011035283A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011035283A
JP2011035283A JP2009182124A JP2009182124A JP2011035283A JP 2011035283 A JP2011035283 A JP 2011035283A JP 2009182124 A JP2009182124 A JP 2009182124A JP 2009182124 A JP2009182124 A JP 2009182124A JP 2011035283 A JP2011035283 A JP 2011035283A
Authority
JP
Japan
Prior art keywords
semiconductor device
pad
sealing resin
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009182124A
Other languages
English (en)
Inventor
Shinka Ri
辰華 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009182124A priority Critical patent/JP2011035283A/ja
Publication of JP2011035283A publication Critical patent/JP2011035283A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】反りの発生が抑えられた信頼性の高いＰｏＰ半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、第１の面上に設けられた第１のパッド２８と、第２の面上に設けられた第２のパッド８とを有する基板支持体１と、第１の面又は第２の面上に搭載された第１の半導体素子５とを有する第１の半導体装置と、第３の面上に設けられ、第２のパッド８に電気的に接続される第３のパッド９と、第４の面上に設けられた第４のパッド１０とを有する第１の配線基板２と、第３の面上に設けられた第２の半導体素子６とを有する第２の半導体装置と、第１の半導体装置と第２の半導体装置との間に設けられ、第２の半導体素子６、第２のパッド８、及び第３のパッド９を埋め込む第１の封止樹脂４とを備えている。
【選択図】図１

Description

本発明は、３次元実装に使用される半導体装置およびその製造方法に関する。
半導体素子を３次元実装したシステムＬＳＩを有する半導体デバイスは、小型高密度の電子情報機器として、デジタルカメラ、携帯電話、音楽プレーヤなどに使われている。その中で、複数の半導体パッケージが積層されてなるパッケージ・オン・パッケージ（PoP：Package-on-Package/以下：PoP半導体装置と表記する）は、パッケージングされた半導体装置の小型化、高速化、高機能化、低コスト化について非常に有利であるため、重要な位置を占めるようになっており、特に最近、携帯通信機器等によく使われている。
従来のＰｏＰ半導体装置の作製方法について、以下に説明する。
図１０は、従来のＰｏＰ半導体装置を示す断面図であり、図１１（ａ）〜（ｄ）は、従来のＰｏＰ半導体装置の製造方法を示す断面図である。ＰｏＰ半導体装置は、ＴＯＰ半導体装置とＢＯＴ半導体装置とを接続することで形成される。ここで、ＢＯＴ半導体装置とは、マザーボードに実装するための裏面を有しており、マザーボードを下にした場合にＴＯＰ半導体装置の下に位置する半導体装置である。ＢＯＴ半導体装置は通常全面が樹脂により封止されている。また、ＴＯＰ半導体装置とは、実装時にマザーボードを下にした場合、半導体素子を有するＢＯＴ半導体装置の上に位置する半導体装置であり、通常は部分的に封止されている。
まず、ＴＯＰ半導体装置は、配線基板１０１の上面に半導体素子１０５を搭載した後、半導体素子１０５と配線基板１０１上の端子とを電気的に接続する。次いで、半導体素子１０５を樹脂で封止し、半田バンプ１０７を配線基板１０１の裏面に設けられたパッド１０８に付ける。次いで、個片化し、各チップについて電気検査をすることで、ＴＯＰ半導体装置が作製できる。
次に、図１１（ａ）に示すように、配線基板１０２の上面に半導体素子１０６を搭載してから、金属線によって半導体素子１０６と配線基板１０２上のパッドに接続する。次いで、半導体素子１０６上に封止樹脂１０４を載置する。
次に、図１１（ｂ）、（ｃ）に示すように、所定形状の金型１２０を用いて、個々の半導体装置となる部分ごとに封止樹脂１０４により半導体素子１０６を封止した後、半導体装置を金型から取り出す。
次に、図１１（ｄ）に示すように、高温リフローにより、ＢＯＴ半導体装置とＴＯＰ半導体装置とを接続することで、半導体装置の３次元実装を行ってから、ダイシングにより半導体装置を個片化する。これにより、従来のＰｏＰ半導体装置が得られる。
従来のＢＯＴ半導体装置の製作に際しては、半導体素子１０６と電気的に接続された金属線を保護するために、必要最小限な封止成形エリアがキャピティに設けられた封止金型が用いられる。配線基板１０２のうちキャビティ以外の領域(電気的な接合の電極パッドが設けられた領域)は、金型押さえにより封止樹脂に覆われない。しかしながら、配線基板１０２の表面平坦度のバラツキは非常に大きく、配線基板１０２にクラックを発生させない程度の金型締め圧力では配線基板１０２のバラツキを完全に抑えることができない。そのため、成形時に樹脂注入圧力で発生した樹脂バリが、ＢＯＴ半導体装置とＴＯＰ半導体装置とを接続するための電極パッドの表面に付着し、３次元実装時に接合不良が起こりやすくなっている。
樹脂バリの発生を防ぐため、近年では、上金型にリリースフイルムが標準的に配置されており、リリースフイルムの曲げ強度、硬度が低く、配線基板の表面平坦のバラツキを十分に吸収できる。このため、封止樹脂バリの発生が抑えられ、ある程度の製品品質を確保することが可能となっている。ただし、リリースフィルムは耐高温、伸縮性、平坦性などの特性が厳しく要求されている上、使用後の廃棄処理にも規制があるため、生産コストの面では非常に不利である。
特開２００９−１５２２５３号公報 特開平７−２２６４１４号公報 特許第３４９４５８６号公報
上述の半導体装置においては、いくつかの大きな課題がある。一つは、熱時反りである。
従来のＰｏＰ半導体装置では、ＴＯＰ半導体装置とＢＯＴ半導体装置の構造、材料特性、熱履歴が違うため、同じの熱条件でも生じる応力が異なり、半導体装置の挙動も異なる。
従来のＴＯＰ半導体装置では、樹脂硬化時に封止樹脂と配線基板とが内部応力を生じる。封止樹脂と配線基板とで熱硬化度、弾性率、熱膨張係数は違うので、半導体装置全体の力のバランスが崩れて半導体装置が変形することとなる。ここで、配線基板の弾性応力よりも封止樹脂の弾性応力の方が強いので、ＴＯＰ半導体装置では封止樹脂面が内側になるように反ることとなっている(この反りを「谷反り」と呼ぶ)。
一方、従来のＢＯＴ半導体装置では、半導体素子に電気的に接続された金属線の必要最小限エリアが封止されるため、素子全体の樹脂量が少なく、樹脂硬化時に封止樹脂により生じた内部応力は、熱印加時に配線基板に生じる熱膨張応力に比べて小さいため、配線基板側へ反る（すなわち、半導体素子が搭載されていない方の配線基板の面が内側になるように反る）こととなる(この反りを「山反り」と呼ぶ)。
つまり、ＴＯＰ半導体装置とＢＯＴ半導体装置とで反りの方向が違うことで、半導体装置の外側に行くほど、ＴＯＰ半導体装置とＢＯＴ半導体装置との距離が大きくなるよう反ることとなる。そうすると、両半導体装置を電気的に接続するための電極には、大きなストレスが加わるため、電極の剥れなどの不具合が発生しやすくなっている。
材料特性の組み合わせ及び適切な半導体装置構造の設計によって全体応力量や、反り方向を制御することで、ＴＯＰ半導体装置とＢＯＴ半導体装置の反りの整合性をとり、信頼性を確保しようとするのが一般的な対処法である。しかし、半導体装置の構造の局限性、材料特性の制約などにより半導体装置の反りを抑えるのは困難である。
また、携帯機器の薄型化に伴ってＰｏＰ半導体装置薄型化が進むと予測され、ワイヤループの低背化、封止樹脂厚みの薄型化などが要求されている。しかしながら、ＰｏＰ半導体装置が薄ければ薄いほど、反り量が大きくなるため、反りの発生を根本的に解決するための方策が望まれている。
本発明は、上記課題の解決を図るものであり、反りの発生が抑えられた信頼性の高いＰｏＰ半導体装置及びその製造方法を提供することを目的とする。
本発明の一例に係る半導体装置は、第１の面上に設けられた第１のパッドと、第２の面上に設けられた第２のパッドとを有する基板支持体と、前記第１の面又は前記第２の面上に搭載された第１の半導体素子とを有する第１の半導体装置と、第３の面上に設けられ、前記第２のパッドに電気的に接続される第３のパッドと、第４の面上に設けられた第４のパッドとを有する第１の配線基板と、前記第３の面上に設けられた第２の半導体素子とを有する第２の半導体装置と、前記第１の半導体装置と前記第２の半導体装置との間に設けられ、前記第２の半導体素子、前記第２のパッド、及び前記第３のパッドを埋め込む第１の封止樹脂とを備えている。
この構成によれば、第１の半導体装置と第２の半導体装置の反り方向を調節することが可能であるので、半導体装置全体での反り量を低減することができる。第１の半導体装置は例えばＴＯＰ半導体装置であってよく、第２の半導体装置は例えばＢＯＴ半導体装置であってよい。この場合には、第１の半導体装置と第２の半導体装置とが逆の方向に反ることとなるので、第１の半導体装置と第２の半導体装置とが一括して樹脂により封止されていることにより、全体としての反りが相殺され、低減される。
また、前記第１の半導体素子は前記第１の面上に搭載されており、前記第１の半導体装置は前記第１の半導体素子及び前記第１のパッドを封止する第２の封止樹脂をさらに有していてもよい。
この場合、第２の封止樹脂を第１の封止樹脂と同じ材料にした上で第１の封止樹脂の量と第２の封止樹脂の量を調節することで、反りの発生を効果的に抑えることができる。
本発明の一例に係る半導体装置の製造方法は、第１の面上に設けられた第１のパッドと、第２の面上に設けられた第２のパッドとを有する基板支持体と、前記第１の面又は前記第２の面上に搭載された第１の半導体素子とを有する第１の半導体装置、及び第３の面上に設けられ、前記第２のパッドに電気的に接続される第３のパッドと、第４の面上に設けられた第４のパッドとを有する第１の配線基板と、前記第３の面上に設けられた第２の半導体素子とを有する第２の半導体装置を金型内に、前記第２の面と前記第３の面とが対向するように設置する工程（ａ）と、前記第１の半導体装置と前記第２の半導体装置の間に第１の封止樹脂を注入して前記第２の半導体素子、前記第２のパッド及び前記第３のパッドを埋め込んだ状態で圧縮成形するとともに、前記第２のパッドと前記第３のパッドを電気的に接続させる工程（ｂ）とを備えている。
この方法によれば、工程（ｂ）で第１の半導体装置と第２の半導体装置との隙間を第１の封止樹脂を用いて封止するとともに、第２のパッドと第３のパッドとを電気的に接続するので、封止工程と接続工程とを別個に行う場合に比べて工程数を減らし、製造コストの低減を図ることができる。また、第１の封止樹脂の量や構成材料を調節することにより、反りの低減を図ることが可能となる。
本発明の一例に係る半導体装置によれば、第１の半導体装置と第２の半導体装置とを第１の封止樹脂によって一体化しているので、熱処理によって生じる第１の半導体装置の反りと第２の半導体装置の反りとを相殺させ、全体として反り量の低減を図ることができる。また、第１の半導体装置と第２の半導体装置との電気的な接合と封止工程とを同時に行うことができるので、製造コストを低減することができる。
（ａ）、（ｂ）は本発明の第１の実施形態の第１の具体例に係るＰｏＰ半導体装置を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態の第１の具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、第１の実施形態の第１の具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、第１の実施形態の第１の具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。 （ａ）、（ｂ）は、第１の実施形態の第２の具体例に係るＰｏＰ半導体装置を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態の第２の具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。 （ａ）は、第１の具体例に係るＰｏＰ半導体装置にFlip-Chip方式を採用した場合の断面図であり、（ｂ）は、第２の具体例に係るＰｏＰ半導体装置にFlip-Chip方式を採用した場合の断面図である。 （ａ）〜（ｄ）は、本発明の第２の実施形態に係るＰｏＰ半導体装置の製造方法を示す断面図である。 （ａ）は、第２の実施形態の変形例に係るＰｏＰ半導体装置を示す断面図であり、（ｂ）は、３次元実装を行った場合の第２の実施形態に係るＰｏＰ半導体装置を示す断面図である。 従来のＰｏＰ半導体装置を示す断面図である。 （ａ）〜（ｄ）は、従来のＰｏＰ半導体装置の製造方法を示す断面図である。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら、説明する。図示を簡単にするために各部材の厚みや長さや電極数などは実際とは異なるものとしている。
−第１の具体例−
図１（ａ）、（ｂ）は本発明の第１の実施形態の第１の具体例に係るＰｏＰ半導体装置を示す断面図である。
図１（ａ）、（ｂ）に示すように、第１の具体例に係るＰＯＰ半導体装置は、ＢＯＴ半導体装置（図１（ａ）上側；第２の半導体装置）と、ＢＯＴ半導体装置に接続されたＴＯＰ半導体装置（図１（ａ）下側；第１の半導体装置）と、ＴＯＰ半導体装置とＢＯＴ半導体装置とを電気的に接続させる接続電極（接続部材）７と、ＴＯＰ半導体装置とＢＯＴ半導体装置との隙間を埋める封止樹脂４とを備えている。
ＢＯＴ半導体装置は、配線基板（第１の配線基板）２と、配線基板２の第１の面の実装領域上に設けられた半導体素子（第２の半導体素子）６とを有している。配線基板２の第１の面のうち実装領域近傍上にはパッド２７が設けられ、パッド２７の外側にはパッド９が設けられ、第２の面（図１（ａ）での上側の面）上にはパッド１０が設けられている。パッド２７は金属線２１によって半導体素子（上の端子）６に接続されており、パッド９は接続電極（接続部材）７に接続される。パッド９、２７は、貫通ビアによってパッド１０と電気的に接続されている。
ＴＯＰ半導体装置は、例えば配線基板１などの基板支持体と、配線基板１の第１の面の実装領域上に設けられた半導体素子（第１の半導体素子）５と、金属線２９と、封止樹脂３とを有している。
配線基板１の第１の面上には配線パターン及び複数のパッド２８が設けられ、第２の面上には複数のパッド（積層ランド）８が設けられている。パッド８とパッド２８とは貫通ビアによって接続されている。半導体素子５は１つの半導体チップで構成されていてもよいが、図１（ｂ）に示すように、積層された複数の半導体チップで構成されていてもよい。半導体素子５（の端子）は金属線によってパッド２８に接続されている。封止樹脂３は配線基板１の第１の面上に設けられ、半導体素子５、金属線２９、及びパッド２８を封止する。
封止樹脂４は、半導体素子６、金属線２１、及び接続電極７を封止し、後述するように封止樹脂３と同一の樹脂で構成されていることが好ましい。
接続電極は軟質であっても硬質であってもよいが、本具体例においては、接続電極７は軟質の電極となっている。なお、融点が比較的低く、物理的な硬度が低いものを「軟質」と呼び、融点が比較的高く、物理的な硬度が高いものを「硬質」と呼ぶものとする。配線基板１の基板面に平行な方向での接続電極７の断面形状は、例えば円形であるのが好ましい。接続電極７は略球形又はピラミッド型であるのが好ましいが、円錐形、円錐台状であってもよい。接続電極７の構成材料としては、亜鉛（Ｚｎ）系合金、錫（Ｓｎ）系合金、ビスマス（Ｂｉ）系合金、または銀（Ａｇ）合金などが用いられる。具体的には、Ｓｎ−Ａｇ−Ｃｕ系合金、Ｓｎ−Ｐｂ（鉛）系合金、Ｓｎ−ＡｇーＢｉ−Ｉｎ（インジウム）系合金、及びＳｎーＺｎーＢｉ系合金などの半田材料が接続電極７の構成材料として用いられる。このように、接続電極７の構成材料は、封止樹脂よりもＴｇ（ガラス転移点）の高いものが好ましい。
接続電極７の直径は０．２ｍｍ以上０．８ｍｍ以下程度であり、ピッチは０．３ｍｍ以上１ｍｍ以下程度である。
配線基板１、２としては、ガラス繊維、または不織布からなる繊維にエポキシ樹脂、フェノール樹脂、ポリイミド樹脂などを含浸して硬化させたものや、ＢＴレジン、液晶ポリマを用いたものなど、種々の配線基板を用いることができる。配線基板１、２は、単層基板であってもよいし、多層基板であってもよい。他に、酸化アルミニウム、ガラスまたは石英のいずれか一つで構成された単層もしくは積層のセラミック基板を用いてもよい。配線基板１、２の厚みは、例えば６０μｍ以上５００μｍ以下の範囲が好ましく、より好ましくは、１００μｍ以上２００μｍ以下程度である。
半導体素子５、６では、一方の面（回路形成面）上に内部回路配線と、内部回路配線に接続され、回路形成面の周辺部に配置された複数の電極端子とが形成されている。半導体素子５、６はシリコン基板を有しているが、他の材料からなる基板を有していてもよい。例えば、半導体素子５、６は、ゲルマニウムやグラファイトのような単質の元素材料で構成された基板を有していてもよく、砒化ガリウムや、テルル化亜鉛のような化合物材料で構成された基板を有していてもよい。半導体素子５、６の厚みは、それぞれ２０μｍ以上５００μｍ以下程度であればよく、５０μｍ以上１００μｍ以下程度であればより好ましい。
また、半導体素子６は、配線基板２の実装領域に接着剤で固着されている。この接着剤は、エポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂から選択された少なくとも一つを含む有機物と無機物の混合物であってもよい。また接着剤は、導電性または絶縁性のいずれであってもよく、光重合開始剤が配合された紫外線硬化性樹脂であってもよい。例えば、銀フィラーを添加したエポキシ系の導電性樹脂を接着剤として使用できる。また、ペーストであっても半硬化状のシートであってもよい。
金属線２１、２９は、銅線、アルミニウム線、銀線、金腺であってもよい。好ましくは金腺である。また、金属線２１のループの高さは、半導体素子の回路形成面から４０μｍ以上３００μｍ以下の範囲であればよく、１２０μｍ程度であることが好ましい。また、金属線２１、２９の直径は、１５μｍ以上３０μｍ以下程度であればよく、１８μｍ以上２５μｍ以下であればより好ましい。
封止樹脂３、４は、例えば熱硬化性のエポキシ系樹脂であり、ビフェニル系、フェノール系、ナフタレン系、アントラセン系樹脂から選択された少なくとも一つを含んでいてもよい。他に、樹脂材料の特性、生産性、品質性を制御する添加物が封止樹脂３、４に含まれていてもよい。例えば、フェノール系硬化剤などの硬化剤、酸無水物類、塩基性物質などが含まれていてもよい。硬化促進剤としてリン系有機高分子物などが含まれていてもよく、フィラーとして溶融シリカ、結晶シリカなどが封止樹脂３、４に含まれていてもよい。また、封止樹脂を硬化、成形する前の状態は、固形状(円筒状、板状)、顆粒状、粉末状であってもよい。封止樹脂３、４の厚みは、例えば１２０μｍ以上８００μｍ以下であればよく、２００μｍ以上６５０μｍ以下であればより好ましい。
本具体例に係るＰｏＰ半導体装置では、ＴＯＰ半導体装置とＢＯＴ半導体装置の間に充填された封止樹脂４は高温で硬化反応が進む。従って、熱処理によってＴＯＰ半導体装置とＢＯＴ半導体装置とが一体化される。この熱処理時に、ＴＯＰ半導体装置は山反り（半導体素子５が搭載された配線基板１の面が内側になるような反り）を生じ、ＢＯＴ半導体装置は谷反り（半導体素子６が搭載されていない方の配線基板２の面が内側になるような反り）を生じる。このため、封止樹脂４によって一体化されたＴＯＰ半導体装置とＢＯＴ半導体装置が互いに逆方向に引っ張ることで、ＰｏＰ半導体装置全体の反り量を小さくすることができる。
封止樹脂３と封止樹脂４の構成材料は異なっていてもよいが、同じ樹脂を用いることで、ＴＯＰ半導体装置とＢＯＴ半導体装置の熱処理時の反りを同じ方向にすることができるので、反りの整合性を取れるようになる。このため、接続電極７に集中するストレスを解消することができ、電気的な接続不良の発生を抑え、高い信頼性を確保することが可能となる。
また、封止樹脂４の弾性率を封止樹脂３の弾性率よりも著しく低くする場合、ＴＯＰ半導体装置の成形時に生じた応力が弾性率の低い封止樹脂４によって吸収されるので、ＰｏＰ半導体装置の反り量を小さくし、信頼性を向上させることができる。さらに、封止樹脂４の弾性率が低い場合には通常の封止樹脂を用いる場合に比べてＢＯＴ半導体装置に加わる応力を低減することができる。
また、ＴＯＰ半導体装置とＢＯＴ半導体装置との間に充填される封止樹脂が均質であることにより、封止樹脂間の界面を生じることなく、熱処理時に生じる応力によって樹脂にクラックが発生するようなことがない。
従来の有機配線基板を用いた半導体装置では、配線基板の熱膨張係数より封止樹脂の熱膨張係数の方が圧倒的に大きく、高温時に生じた応力が半導体装置の反りを生じさせている。例えば、エポキシ系、ＢＴ系配線基板の熱膨張係数は、α１(xy)が９〜１５ｐｐｍ／℃、α２（ｘy）が４〜８ｐｐｍ／℃である。一方、エポキシ系封止樹脂の熱膨張係数は、α１(xy)が８〜１３ｐｐｍ／℃、α２（ｘy）が２５〜４０ｐｐｍ／℃である。よって、配線基板の熱時反り量よりも封止樹脂の熱時反り量を制御し、反り量の整合性をとることが重要である。
また、熱時の絶対応力値σは、σ＝Ｅ×α×ΔＴ×ｍｏｌで表される。ここで、Ｅ：弾性率、α：熱膨張係数、ΔＴ：温度差、ｍｏｌ：物質量とする。
本具体例のＰｏＰ半導体装置において、封止樹脂３と封止樹脂４の構成材料を同じにした場合、同一環境下で封止成形されれば、Ｅ、α、ΔＴが同じである。そこで、ＴＯＰ半導体装置の封止樹脂とＢＯＴ半導体装置の封止樹脂とが高温時に同程度の応力を生じるためには、封止樹脂３と封止樹脂４の樹脂量（ｍｏｌ数）を揃えることが必要となる。
従って、半導体素子６の体積と接続電極７の体積を考慮した上で、封止樹脂４の量が封止樹脂３の量と等しくなるように封止樹脂３の厚みを設定することが好ましい。このようにすれば、ＰｏＰ半導体装置全体での反り量を抑制し、反り方向を制御することができる。
また、封止樹脂３、４は、一般的な材料であって、ビフェニル系、フェノール系、ナフタレン系、アントラセン系樹脂を含んでいてもよいため、従来の半導体装置と比べ製造コストの増加が抑えられている。ただし、封止樹脂４は、ＴＯＰ半導体装置で生じた応力を吸収するため、高耐熱で低弾性率を有する熱可塑性材料で構成されることが好ましい。例えば、ポリイミドフィルム、エポキシ樹脂とアクリル樹脂混合物、ＰＰ（ポリプロピレン）フィルムなどから選択された少なくとも一つを含んでよい。
次に、第１の具体例に係るＰｏＰ半導体装置の製造方法について説明する。図２（ａ）〜（ｄ）、図３（ａ）〜（ｃ）、図４（ａ）〜（ｃ）は、本具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。
まず、図２（ａ）、（ｂ）に示すように、上述の配線基板１を準備する。ここでは、生産効率を上げるために、マトリクス設計の配線基板を使用することが好ましい。次いで、封止金型５０を配線基板１の第１の面上に設置し、封止金型５０のキャビティ内にプランジャー１２を用いて封止樹脂３を１６５℃〜１８５℃で注入してＴＯＰ半導体装置を作製する。
次いで、図２（ｃ）に示すように、パッド８上に接続電極７を印刷法等により形成した後、不活性ガス雰囲気中で高温リフローすることにより、接続電極７をパッド８に接合させる。接続電極の高さ（配線基板１の第２の面から接続電極７の先端部までの高さ）は例えば１３５μｍ以上４６０μｍ以下程度とする。特に、接続電極７の高さは、２７０μｍ程度にすることが好ましい。
次に、図２（ｄ）に示すように、圧縮成形封止機の上金型１３に配線基板２を吸着搭載し、配線基板２の第１の面上に搭載された半導体素子６の電極端子と、これと対応するパッド２７とを接続する金属線２１を公知のワイヤーボンディング法により形成する。金属線２１は、例えば直径が１８μｍ以上２４μｍ以下程度の金線とする。なお、配線基板１は圧縮成形封止機の下金型１６にセットしておく。配線基板１は、接続電極７が形成された面を露出させた状態で、ＢＯＴ半導体装置に対向できるようにセットされる。
次に、図３（ａ）に示すように、下金型１６に封止樹脂４を供給する。封止樹脂４は、顆粒状か、液体状か、ミニタブレット状、或はシート状のものを用いても構わない。上金型１３と下金型１６の温度は、樹脂の溶融温度以上(必要最小限温度＞Ｔｇ)に設定する必要がある。高温を加える封止工程において、封止樹脂４の物質状態は、固体(半硬化状態)から、液体(高温溶融状態)を経て、最後に固体(硬化凝集状態)に戻る。この際に、軟質の接続電極７はパッド９を構成する金等と合金層を形成するので、接合の信頼性が高くなる。
ここで、半導体素子６に接続されている金属線２１の変形或は金属線２１間の接近を防止するためには、圧縮成形のタイミングが非常に重要である。すなわち、封止樹脂４が完全に溶融してからゲル化するまでの間に、圧縮接合形成を完了させるようなプロセス設計が必要である。封止樹脂４が未溶融状態で金型を締めたり、封止樹脂４がゲル化した状態で圧縮接合をしたりすると、柔らかい金属線２１が変形したり、互いに接近したりするので、製品品質が劣化する可能性があり、歩留り上非常に不利である。
従って、図３（ｂ）に示すように、下金型１６に搭載されたＴＯＰ半導体装置の上に投入した封止樹脂４が高温で溶け、封止樹脂４の表面が凹凸のある不規則な形状から平らな形状になり、封止樹脂４が略溶融な状態となる時点に、一定の速度で圧縮圧力を加えて接合成形を行う。
なお、図３（ｃ）に示すように、封止樹脂４のＴｇと軟質の接続電極７のＴｇとはかなり違うため、通常の１６５℃〜１８５℃の金型温度で封止樹脂４が溶けても高Ｔｇの接続電極７が溶けない。そのため、圧縮接合の時に下金型プレートのバネ１８、１９の伸縮で生じた圧力が、軟質の接続電極７を上金型１３に搭載されている配線基板２の該当パッド９に圧着させながら、両者を接合させる。投入された封止樹脂４の厚みは接続電極７の高さより低く、上金型１３に搭載された配線基板２の該当パッド９に接合する時に、封止樹脂４より先にパッド９と接続電極７とが接触するため、パッド上９に封止樹脂４の残留で接触ショットの発生を避けることが可能である。
また、万が一の場合には、接続電極７は円錐形状、円錐台状又はピラミッド形状に設けられるため、パッド９上に封止樹脂４の残留があっても、圧縮圧力をかけて残留樹脂を突き開くことで、接続電極７とパッド９との接合信頼性が確保できる。
また、図４（ａ）〜（ｃ）に示すように、樹脂成形の終了後、半導体装置を金型から取り外し、ダイシングソー２５によりウエハ状の半導体装置を個片化する。これにより、本具体例に係るＰｏＰ半導体装置を製造することができる。
本具体例に係る製造方法によれば、ＴＯＰ半導体装置とＢＯＴ半導体装置との電気的接続の形成と半導体素子６や接続電極７の封止とを一括して行うことができるので、封止工程と接続工程とを個別に行う場合に比べて工程数を減らし、製造期間の短縮化及び製造コストの低減を実現することができる。
なお、ＰｏＰ半導体装置における半導体素子５、６の実装方式は、金属線によって電気的な接続を行う方式だけではなく、電極バンプによって配線基板に電気的に接続するFlip-Chip方式を採ることもできる。
図７（ａ）は、Flip-Chip方式によって搭載された半導体素子５、６を備えたＰｏＰ半導体装置を示す断面図である。配線基板１上に設けられたパッドは半導体素子５の裏面に設けられたバンプ３９ａに接続され、配線基板２上に形成されたパッドは半導体素子６の裏面に設けられたバンプ３９ｂに接続されている。金属線を用いた接続方法に比べて信号の伝達経路を短くすることができる。
−第２の具体例−
図５（ａ）、（ｂ）は、本実施形態の第２の具体例に係るＰｏＰ半導体装置を示す断面図である。本具体例に係るＰｏＰ半導体装置は、ＢＯＴ半導体装置とＴＯＰ半導体装置とを接続する接続電極が硬質材料で構成されている点が第１の具体例に係るＰｏＰ半導体装置と異なっている。接続電極以外の構成は第１の具体例に係るＰｏＰ半導体装置と同様であるので、説明を省略する。
本具体例において、図５（ｂ）に示すように、硬質の接続電極１１は配線基板１の第２の面（半導体素子５が形成されていない面）上に設けられており、ＢＯＴ半導体装置のパッド９に接続されている。
配線基板１の基板面に平行な方向での接続電極１１の断面形状は、例えば円形であるのが好ましい。接続電極１１は円錐形又は円錐台状であるのが好ましい。また、接続電極１１の先端部は山状、針状、楕円球状などの突起状であることが好ましい。
また、接続電極１１は、金、Ｃｕ（銅）、Ａｌ（アルミニウム）などで構成することができるが、金を主材料とするバンプであると特に好ましい。接続電極１１のサイズは、例えば１５μｍ以上５００μｍ以下程度であり、２０μｍ以上５０μｍ以下であるとより好ましい。また、接続電極１１間のピッチは２０μｍ以上５０μｍ以下程度にすることができる。接続電極１１の形状は、ピラミッド形状、円錐状、楕円球状などでもよく、接合後に電極が変形してもよい。
硬質の接続電極１１を用いれば、電極間のピッチを軟質の接続電極よりも狭くすることができるので、より高度の微細化にも容易に対応することが可能となる。
また、硬質材料で構成された接続電極１１は高温にしても形状が崩れにくく、接続電極１１が溶けない。このため、パッド９との接合時に周辺の封止樹脂４と混じりにくいので、ＴＯＰ半導体装置とＢＯＴ半導体装置との接合信頼性を高め、生産効率を向上させることができる。
また、上述のように、接続電極１１の先端部を突起状にすれば、パッド９との接合時に接続電極１１の先端部が押しつぶされて平坦になり、パッド９上に接続電極１１を広げることができる。これにより、接続電極１１とパッド９との接合面で合金率が増え、封止樹脂４が接続電極１１とパッド９との間に入り込みにくくなるので、接続信頼性を向上させることができる。
図６（ａ）〜（ｄ）は、第１の実施形態の第２の具体例に係るＰｏＰ半導体装置の製造方法を示す断面図である。
図６（ａ）に示すように、図２（ａ）、（ｂ）を用いて説明した方法でＴＯＰ半導体装置を作製する。次いで、パッド８の上に硬質の接続電極１１を公知の方法で形成する。なお、ＢＯＴ半導体装置は上金型１３に設置しておく。
次に、図６（ｂ）に示すように、下金型１６に封止樹脂４を供給する。封止樹脂４は、顆粒状か、液体状か、ミニタブレット状、或はシート状のものを用いても構わない。上金型１３と下金型１６の温度は、樹脂の溶融温度以上に設定する。高温を加える封止工程において、封止樹脂４の物質状態は、固体(半硬化状態)から、液体(高温溶融状態)を経て、最後に固体(硬化凝集状態)に戻る。ここで、接続電極１１は樹脂の溶融温度に比べて融点が高いので、封止工程で高温になっても接続電極１１が封止樹脂４と混じることがないので、信頼性を向上させ、生産効率を上げることができる。
次いで、図６（ｃ）に示すように、第１の具体例に係る方法と同様にして接続電極１１とパッド９とを接合させつつ、半導体素子６、接続電極１１等を封止樹脂４で封止する。
次に、図６（ｄ）に示すように、樹脂成形の終了後、半導体装置を金型から取り外し、ダイシングソーによりウエハ状の半導体装置を個片化する。これにより、本具体例に係るＰｏＰ半導体装置が製造される。
また、図７（ｂ）は、Flip-Chip方式によって搭載された半導体素子５、６を備えたＰｏＰ半導体装置を示す断面図である。配線基板１上に設けられたパッドは半導体素子５の裏面に設けられたバンプ３９ａに接続され、配線基板２上に形成されたパッドは半導体素子６の裏面に設けられたバンプ３９ｂに接続されている。このように、本具体例のＰｏＰ半導体装置においても、Flip-Chip方式を採用することができる。
（第２の実施形態）
図８（ａ）〜（ｄ）は、本発明の第２の実施形態に係るＰｏＰ半導体装置の製造方法を示す断面図である。
図８（ｄ）に示すように、本実施形態のＰｏＰ半導体装置は、ＢＯＴ半導体装置（第２の半導体装置）４０と、ＢＯＴ半導体装置４０に接続されたＴＯＰ半導体装置（第１の半導体装置）３０と、ＢＯＴ半導体装置４０とＴＯＰ半導体装置３０とを封止する封止樹脂７９とを備えている。
ＢＯＴ半導体装置４０は、有機材料で構成された基材を有する配線基板６１と、配線基板６１の第１の面の実装領域上に設けられた半導体素子６９とを有している。配線基板６１の第１の面上には、例えばFlip-Chip接続された半導体素子６９に接続されたパッド（図示せず）と、パッド６５とが設けられている。複数のパッド６５のうち一部は金属線７１によって半導体素子６９に接続されている。配線基板６１の第２の面上には、貫通ビア６７を介してパッド６５に接続されたパッド６３が設けられている。配線基板６１は、両面あるいは多層に配線が形成されている基板である。
ＴＯＰ半導体装置３０は、折り曲げられた形状を有する金属フレーム（基板支持体）５１と、金属フレーム５１の一部（ダイパッド９０）上に搭載された半導体素子７３とを有している。半導体素子７３は封止樹脂７９に覆われ、金属フレーム５１も接続用端子となるパッド部５７ａ、５７ｂを除いて封止樹脂７９に覆われている。金属フレーム５１の面のうち半導体素子７３が搭載された面を第１の面、これに対向する面を第２の面とすると、第２の面の一部を有するパッド部５７ａはＢＯＴ半導体装置４０のパッド６５に直接接続されている。
以上の構成を有するＰｏＰ半導体装置の製造方法について説明する。
まず、図８（ａ）に示すように、圧縮成形(或はコンプレーション)機構を有する封止用の下金型７７に、半導体素子７３が搭載され、所定の形状に折り曲げられた金属フレーム５１を搭載する。また、真空吸着機構を有する封止用の上金型７５に、半導体素子６９を搭載した状態のＢＯＴ半導体装置４０を設置することで、ＢＯＴ半導体装置４０を上金型７５に吸着固定する。符号８２は真空吸着用の穴を示す。
次に、図８（ｂ）、（ｃ）に示すように、下金型７７に設置されたＴＯＰ半導体装置上に封止樹脂７９を投入した後、上金型７５と下金型７７とを締める。これにより、金属フレーム５１のパッド部５７ａをパッド６５に圧着する。また、封止樹脂７９によって金属フレーム５１及び半導体素子７３が封止される。
次いで、図８（ｄ）に示すように、圧縮成形後に上下の金型を開くことにより、半導体素子７３が封止樹脂７９に埋め込まれたＰｏＰ半導体装置が製造できる。
本実施形態の構成では、金属フレーム５１の一部であるパッド部５７ｂが露出しているので、第１の実施形態に係るＰｏＰ半導体装置に比べて放熱性が向上している。また、パッド部５７ｂを介して図９（ｂ）に示すような３次元実装を行うこともできる。
また、金属フレーム５１の第１の面と第２の面の両方が同じ封止樹脂７９で覆われており、且つ半導体素子６９、７３を同時に封止するので、ＰｏＰ半導体装置の反りを抑えることができる。半導体素子６９、７３は同時に封止されパッケージとして一体化されるため、半導体素子６９で生じた反りを抑えることができ、全体の反りを少なくし、端子同士の接触性を良くすることができる。
また、本実施形態のようにパッド部５７ｂとダイパッド９０との間が折り曲げられている場合、半導体素子７３の搭載面（第１の面）を上面とする場合に、半導体素子７３の回路形成面を上向き（図８（ａ）では下向き）に設置することが好ましい。このようにすれば、下金型７７に搭載されるＴＯＰ半導体装置の上に封止樹脂７９を投入する際に、パッケージの構造と金型に搭載する方向（半導体素子を下向きにする）により樹脂と金属先との接触が防がれ、金属線の変形、倒れ、剥れなどの不具合を防止できる。
金属フレーム５１は、一定の厚みを有する長尺帯状または矩形状などの銅板を所定形状に打ち抜きプレスするとともに、その銅板にエッチング処理を施すことにより、所定部分を薄肉にし、各部に薄肉部と厚肉部とを形成することで製造されたものである。
また、封止樹脂７９としては、熱硬化特性を有するエポキシ樹脂等を用いることが好ましい。例えば、粉末状樹脂、顆粒樹脂、板状樹脂、あるいは液体樹脂などが封止樹脂７９の材料として用いられる。
また、図８（ｃ）に示す封止工程での圧縮成形条件は、例えば金型温度が１６５℃以上１８５℃以下、圧縮圧力が１９６Ｎ／ｃｍ２以上３９２Ｎ／ｃｍ２以下、成形時間が３０秒以内であることが望ましい。
本実施形態のＰｏＰ半導体装置の製造方法では、図８（ｃ）に示す工程で、パッド６５とパッド部５７ａとの接合を行うとともに封止樹脂７９による封止を行うので、工程数の増加を抑えることができ、比較的低コストで製造することが可能となる
なお、図９（ｂ）に示すように３次元実装を行う場合、例えば配線基板８５と半導体素子８９と封止樹脂８７とを有する半導体装置８３を半田ボールなどの接続部材８１によってＰｏＰ半導体装置上に搭載する。
図９（ａ）は、本実施形態の変形例に係るＰｏＰ型半導体装置を示す断面図である。同図に示すように、金属フレーム５１のうち、ダイパッド９０とその周辺部を露出させ、且つ半導体素子７３の回路形成面を半導体素子６９に対向させるように配置することもできる。この場合、放熱効果を非常に大きくすることができる。この場合、金属線の形状変化等を防ぐため、液体の封止樹脂を使用するのが好ましい。
なお、以上の実施形態で説明した部材の形状や材料等は一例であって、本発明の趣旨を逸脱しない範囲で変更してもよい。
本発明のＰｏＰ半導体装置は種々の電子機器、特に携帯用電子機器等に幅広く利用できる。
１、２、６１、８５ 配線基板
３、４、７９、８７ 封止樹脂
５、６、６９、７３、８９ 半導体素子
７、１１ 接続電極
８、９、１０、２７、２８、６３、６５ パッド
１２ プランジャー
１３、７５ 上金型
１６、７７ 下金型
１８、１９ バネ
２１、２９、７１ 金属線
２５ ダイシングソー
３０ ＴＯＰ半導体装置
３９ａ、３９ｂ バンプ
４０ ＢＯＴ半導体装置
５０ 封止金型
５１ 金属フレーム
５７ａ、５７ｂ パッド部
６７ 貫通ビア
８１ 接続部材
８２ 真空吸着穴
８３ 半導体装置
９０ ダイパッド

Claims (13)

  1. 第１の面上に設けられた第１のパッドと、第２の面上に設けられた第２のパッドとを有する基板支持体と、前記第１の面又は前記第２の面上に搭載された第１の半導体素子とを有する第１の半導体装置と、
    第３の面上に設けられ、前記第２のパッドに電気的に接続される第３のパッドと、第４の面上に設けられた第４のパッドとを有する第１の配線基板と、前記第３の面上に設けられた第２の半導体素子とを有する第２の半導体装置と、
    前記第１の半導体装置と前記第２の半導体装置との間に設けられ、前記第２の半導体素子、前記第２のパッド、及び前記第３のパッドを埋め込む第１の封止樹脂とを備えている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記基板支持体は第２の配線基板であり、
    前記第２のパッドと前記第３のパッドとを接続させる接続部材をさらに備え、
    前記第１の半導体素子は前記第１の面上に搭載されていることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１の半導体装置は前記第１の半導体素子及び前記第１のパッドを封止する第２の封止樹脂をさらに有していることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記接続部材は、球状の軟質電極又は円錐状の硬質電極であることを特徴とする半導体装置。
  5. 請求項３または４に記載の半導体装置において、
    前記第１の封止樹脂と前記第２の封止樹脂とは同じ材料で構成されており、
    前記第１の封止樹脂の量と前記第２の封止樹脂の量はほぼ等しいことを特徴とする半導体装置。
  6. 請求項３または４に記載の半導体装置において、
    前記第１の封止樹脂の弾性率は、前記第２の封止樹脂の弾性率よりも低いことを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記基板支持体はダイパッドを有し、折り曲げられた金属フレームであり、
    前記第１の半導体素子は前記ダイパッド上に搭載されており、
    前記金属フレームは前記第１のパッド及び前記第２のパッドとなる部分を除いて前記第１の封止樹脂に埋め込まれていることを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記第１の半導体素子は前記ダイパッドの前記第１の面上に搭載されていることを特徴とする半導体装置。
  9. 請求項７に記載の半導体装置において、
    前記第１の半導体素子は前記ダイパッドの前記第２の面上に搭載されており、
    前記ダイパッド及びその周辺部の前記第１の面は平坦で且つ前記第１の封止樹脂から露出していることを特徴とする半導体装置。
  10. 第１の面上に設けられた第１のパッドと、第２の面上に設けられた第２のパッドとを有する基板支持体と、前記第１の面又は前記第２の面上に搭載された第１の半導体素子とを有する第１の半導体装置、及び第３の面上に設けられ、前記第２のパッドに電気的に接続される第３のパッドと、第４の面上に設けられた第４のパッドとを有する第１の配線基板と、前記第３の面上に設けられた第２の半導体素子とを有する第２の半導体装置を金型内に、前記第２の面と前記第３の面とが対向するように設置する工程（ａ）と、
    前記第１の半導体装置と前記第２の半導体装置の間に第１の封止樹脂を注入して前記第２の半導体素子、前記第２のパッド及び前記第３のパッドを埋め込んだ状態で圧縮成形するとともに、前記第２のパッドと前記第３のパッドを電気的に接続させる工程（ｂ）とを備えている半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記基板支持体は第２の配線基板であり、
    前記第１の封止樹脂は熱硬化性樹脂であり、
    前記第１の半導体素子は前記第１の面上に搭載されており、
    前記工程（ｂ）では、熱を加えて前記第１の封止樹脂が溶融した状態で、接続部材を介して前記第２のパッドと前記第３のパッドとを接続させることを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の半導体装置の製造方法において、
    前記第１の半導体素子及び前記第１のパッドは第２の封止樹脂によって封止されていることを特徴とする半導体装置の製造方法。
  13. 請求項１０に記載の半導体装置の製造方法において、
    前記基板支持体はダイパッドを有し、折り曲げられた金属フレームであり、
    前記第１の半導体素子は前記ダイパッド上に搭載されており、
    前記工程（ｂ）では、前記金属フレームは前記第１のパッド及び前記第２のパッドとなる部分を除いて前記第１の封止樹脂に埋め込まれることを特徴とする半導体装置の製造方法。
JP2009182124A 2009-08-05 2009-08-05 半導体装置およびその製造方法 Pending JP2011035283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009182124A JP2011035283A (ja) 2009-08-05 2009-08-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009182124A JP2011035283A (ja) 2009-08-05 2009-08-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011035283A true JP2011035283A (ja) 2011-02-17

Family

ID=43764038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009182124A Pending JP2011035283A (ja) 2009-08-05 2009-08-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011035283A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012202843A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体装置の製造方法
JP2013101991A (ja) * 2011-11-07 2013-05-23 Dexerials Corp 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012202843A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体装置の製造方法
JP2013101991A (ja) * 2011-11-07 2013-05-23 Dexerials Corp 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法

Similar Documents

Publication Publication Date Title
TWI501378B (zh) 積層型半導體裝置及其製造方法
US8642393B1 (en) Package on package devices and methods of forming same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4705748B2 (ja) 半導体装置の製造方法
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
KR20010090354A (ko) 반도체 모듈 및 그 실장 방법
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US10121774B2 (en) Method of manufacturing a semiconductor package
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
JP2011086705A (ja) 半導体装置及びその製造方法
JP2015090937A (ja) 半導体装置の製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2009152253A (ja) 半導体装置およびその製造方法
US20090017582A1 (en) Method for manufacturing semiconductor device
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
US20050001301A1 (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
JP2011035283A (ja) 半導体装置およびその製造方法