JP2002033411A - ヒートスプレッダ付き半導体装置及びその製造方法 - Google Patents

ヒートスプレッダ付き半導体装置及びその製造方法

Info

Publication number
JP2002033411A
JP2002033411A JP2000213224A JP2000213224A JP2002033411A JP 2002033411 A JP2002033411 A JP 2002033411A JP 2000213224 A JP2000213224 A JP 2000213224A JP 2000213224 A JP2000213224 A JP 2000213224A JP 2002033411 A JP2002033411 A JP 2002033411A
Authority
JP
Japan
Prior art keywords
paste film
copper paste
heat spreader
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000213224A
Other languages
English (en)
Inventor
Takashi Miyazaki
崇誌 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000213224A priority Critical patent/JP2002033411A/ja
Priority to TW090117160A priority patent/TW498519B/zh
Priority to KR10-2001-0041827A priority patent/KR100424382B1/ko
Priority to US09/905,141 priority patent/US6720650B2/en
Priority to EP01250260A priority patent/EP1172851A2/en
Publication of JP2002033411A publication Critical patent/JP2002033411A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートスプレッダと半導体チップとの間の熱
膨張係数の差に起因する応力による制限を受けず、接着
剤の保存安定性及びフィラーの均一分散性を考慮する必
要が無く、熱圧着用ツールを不要にしてそれに起因する
半導体チップの損傷を回避し、処理時間の迅速化を図る
ことができる半導体装置の製造方法を提供する。 【解決手段】 ヒートスプレッダ付き半導体装置は、多
層配線基板１上に、半導体チップ２が電極パッド５及び
絶縁性樹脂４を介して搭載されている。この半導体チッ
プ２の側部の基板１上は絶縁性樹脂層６により封止さ
れ、半導体チップ２の表面の露出面に接触する銅ペース
ト膜７が形成されている。銅ペースト膜７がヒートスプ
レッダとして機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチップサイズパッケ
ージ又はフリップチップ等の半導体チップに、放熱のた
めのヒートスプレッダが設けられた半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】近年、マルチメディア社会においては、
情報量の急速な増大化と電子機器の発達に伴い、電子部
品の大集積化及び高速化が進行するとともに、半導体装
置の小型化が進められ、半導体チップとほぼ同等な大き
さであるチップサイズパッケージ（以下、ＣＳＰとい
う）及びフリップチップ（以下、ＦＣという）まで小型
化が進行している。
【０００３】しかし、同時に近年の半導体装置の高密度
化に伴い、動作時の発熱量が多くなってきており、半導
体装置の発熱を抑制するために、動作電圧の低減及び電
流損失が少なくなるような設計等のように、本質的な改
善が要求されていると共に、ファンを設置して強制冷却
したり、放熱のためのヒートスプレッダ及び放熱フィン
を設置したりする対策もとられている。
【０００４】図６（ａ）及び（ｂ）並びに図７（ａ）及
び（ｂ）は従来のＦＣにおけるヒートスプレッダの設置
方法を工程順に示す図である。
【０００５】先ず、図６（ａ）に示すように、ＦＣ製品
１００を作業テーブル１０１上の所定の位置に固定す
る。
【０００６】その後、図６（ｂ）に示すように、シリン
ジ１０２内に貯留されたＡｇペースト１０３を、所定量
だけ製品１００上に滴下して塗布する。このとき、後に
装着させるヒートスプレッダの形状によって、Ａｇペー
スト１０３を塗布する位置及び塗布（滴下）点数は異な
る。
【０００７】その後、図７（ａ）に示すように、Ａｇペ
ースト１０３が塗布されたＦＣ製品１００を熱圧着装置
の熱圧着ツール１０４に装着する。また、ヒートテーブ
ル１０５上にヒートスプレッダ又はサポートリンク付き
のヒートスプレッダ１０６を載置しておく。このヒート
スプレッダ１０６はアルミニウム若しくは銅又はその合
金製である。
【０００８】次いで、図７（ｂ）に示すように、熱圧着
ツール１０４により、ＦＣ製品１００をヒートテーブル
１０５により加熱されているヒートスプレッダ１０６に
押しつけ、Ａｇペースト１０３を加熱及び加圧すること
により硬化させ、ＦＣ製品１００とヒートスプレッダ１
０６とを加熱圧着する。これにより、ＦＣ製品にアルミ
ニウム若しくは銅又はその合金製のヒートスプレッダ１
０６が貼り付けられる。
【０００９】
【発明が解決しようとする課題】しかしながら、ヒート
スプレッダ１０６と半導体チップ（ＦＣ製品１００）と
の間の熱膨張係数の差が大きいことから、放熱性が優れ
たアルミニウム若しくは銅又はその合金からなるヒート
スプレッダ１０６を半導体チップに直接取り付けるため
には、ヒートスプレッダ１０６と半導体チップとの間に
生じる応力を緩和することができ、しかも耐熱性、耐電
食性及び耐湿性を有し、特にＰＣＴ処理等の厳しい条件
下での耐湿性試験を行った場合の劣化が少ない接着剤が
必要である。しかしながら、液状の接着剤には、接着剤
の保存安定性に留意しなければならないこと、作業性が
ＬＯＣと比較してやや劣ることなどの問題があり、また
特に、銀ペーストは、銀フィラーが沈降するという欠点
があるため、銀フィラーの分散が均一でないという問題
点がある。
【００１０】また、プロセス上の問題点として、熱圧着
法の場合には、半導体チップとヒートスプレッダを数１
０ｋｇ程度の大きな荷重をかけて接合するため、熱圧着
用ツール１０４が半導体チップにダメージを与える場合
がある。特に、熱圧着用ツール１０４と半導体チップ表
面のソルダーレジスト層が接触する場合などには、ソル
ダーレジストの剥離が起こりやすいという問題点があ
る。
【００１１】更に、サポートリングをヒートスプレッダ
に接続させる場合等は、このサポートリングの面積が大
きいため、熱圧着に時間がかかり、プロセス上のインデ
ックスタイムが長いという難点がある。更にまた、Ａｇ
ペーストを使用するため、コストが高いという欠点があ
る。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、ヒートスプレッダと半導体チップとの間の
熱膨張係数の差に起因する応力による制限を受けず、接
着剤の保存安定性及びフィラーの均一分散性を考慮する
必要が無く、熱圧着用ツールを不要にしてそれに起因す
る半導体チップの損傷を回避し、処理時間の迅速化を図
ることができる半導体装置の製造方法を提供することを
目的とする。
【００１３】
【課題を解決するための手段】本願第１発明に係るヒー
トスプレッダ付き半導体装置は、基板と、この基板上に
搭載された半導体チップと、この半導体チップの側部の
前記基板上を封止する絶縁性樹脂層と、前記半導体チッ
プの表面の露出面に接触する銅ペースト膜とを有し、前
記銅ペースト膜がヒートスプレッダとして機能すること
を特徴とする。
【００１４】本願第２発明に係るヒートスプレッダ付き
半導体装置は、半導体チップと、この半導体チップにお
ける配線が形成されていない面に接触して形成された銅
ペースト膜と、を有し、前記銅ペースト膜は前記半導体
チップを半導体ウエハから個片化処理するときに同時に
切断分離されたものであり、前記銅ペースト膜がヒート
スプレッダとして機能することを特徴とする。
【００１５】これらの第１及び第２のヒートスプレッダ
付き半導体装置において、例えば、前記銅ペースト膜は
銅ペーストの塗布により形成されたものであるか、又は
前記銅ペースト膜はシート基材上に形成された銅ペース
ト膜として供給されたものである。
【００１６】また、前記銅ペースト膜は、前記半導体チ
ップに接触していない方の面に凹凸を有し、これによ
り、熱放散面積の拡大が図られているものとすることが
できる。
【００１７】本願第３発明に係るヒートスプレッダ付き
半導体装置の製造方法は、基板上に複数個の半導体チッ
プを搭載する工程と、前記半導体チップ間の前記基板上
を絶縁性樹脂で封止する工程と、前記半導体チップの露
出表面上と前記絶縁性樹脂上にヒートスプレッダとして
の銅ペースト膜を形成する工程と、を有することを特徴
とする。
【００１８】本願第４発明に係るヒートスプレッダ付き
半導体装置の製造方法は、配線層及び半導体素子が形成
された半導体ウエハの前記配線層が形成されていない面
上にヒートスプレッダとしての銅ペースト膜を形成する
工程と、前記半導体チップを個片化すると共に前記銅ペ
ースト膜を切断分離する工程と、を有することを特徴と
する。
【００１９】第３発明のヒートスプレッダ付き半導体装
置の製造方法において、前記基板は多層配線基板であ
り、前記半導体チップの搭載工程において、前記半導体
チップと前記多層配線基板との間が絶縁性樹脂により封
止されるように構成することができる。また、前記半導
体チップ間の前記基板上を絶縁性樹脂で封止する工程
は、前記半導体チップ間に、毛細管現象を利用して絶縁
性樹脂を供給するか、絶縁性樹脂をインジェクションに
より供給するか、又はトランスファにより絶縁性樹脂を
供給するものであるように構成することができる。更
に、前記銅ペースト膜を形成後、前記銅ペースト膜をキ
ュアして固形化する工程と、前記半導体チップを前記銅
ペースト膜と共に個片化処理する工程とを設けることが
できる。
【００２０】また、第３及び第４発明において、前記銅
ペースト膜の形成工程において、前記銅ペースト膜は銅
ペーストの滴下による塗布により供給するか、又は前記
銅ペースト膜の形成工程において、前記銅ペースト膜は
シート基材上に塗布された銅ペーストにより供給するこ
とができる。
【００２１】本発明においては、半導体チップ上に接触
して形成された銅ペースト膜により、ヒートスプレッダ
が構成されている。この銅ペースト膜は、材料費が安価
で、加工が容易であり、極めて低コストで半導体チップ
の放熱性を向上させることができる。また、銅ペースト
膜は、Ａｇフィラーのように沈殿を考慮する必要が無
く、取り扱いが容易である。
【００２２】更に、本発明においては、半導体チップ上
の銅ペースト膜自体がヒートスプレッダとして機能する
ため、半導体チップ上に熱圧着ツールを使用して別部品
のヒートスプレッダを圧着する必要が無く、熱圧着工程
における半導体チップの損傷を回避することができると
共に、処理時間を短縮することができる。
【００２３】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例について具体的に説明する。図１（ａ）乃至
（ｃ）及び図２（ａ）及び（ｂ）は、本発明の第１の実
施例に係る半導体装置の製造方法を工程順に示す断面図
である。
【００２４】先ず、図１（ａ）に示すように、ＢＧＡ
（Ball Grid Array）又はＦＣ(Flip Chip)タイプの半導
体装置製品においては、セラミック基板、ポリイミド等
のテープ基板、又はプラスチック等の材料からなる多層
配線基板１上に、半導体チップ２を所定間隔で配置し、
多層配線基板１の表面に形成された電極パッド５と、半
導体チップ２の下面に形成された電極パッド５とを、半
田ボール３等の電気伝導性物質を介して電気的に導通さ
せて構成されている。半導体チップ２は多層配線基板１
上に一列又はマトリックス状に配置され、更にその半導
体チップ２と多層配線基板１との間は絶縁性応力緩衝樹
脂又は絶縁性樹脂４にて樹脂封止されている。この場合
に、絶縁性応力緩衝樹脂又は絶縁性樹脂４は、アンダー
フィル樹脂のように毛細管現象を利用して配置させるこ
とができる。多層配線基板の配線層は、例えば、Ｃｕ、
Ａｌ、Ａｇ、Ａｕ又はＳｕ等の材料で形成されている。
【００２５】半導体チップ２と多層配線基板１との間に
介在する絶縁性樹脂又は絶縁性応力緩衝樹脂４は、エポ
キシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポ
リオレフィン系樹脂、シアネートエステル系樹脂、フェ
ノール系樹脂、ナフタレン系樹脂、又はフルオレン系樹
脂のいずれかの樹脂を主成分として形成されている。
【００２６】なお、半導体チップ２と多層配線基板１と
の間に、半田、Ａｕ、Ａｇ、Ｃｕ等の導電性金属又はＡ
ＣＦ等の導電性樹脂を介在させて、両者を電気的に導通
させてもよい。
【００２７】次に、図１（ｂ）に示すように、この半導
体チップ２同士間に絶縁性樹脂６を充填して配置し、多
層配線基板１上の半導体チップ２の全体を一括して封止
する。この場合に、絶縁性樹脂６はインジェクション封
止技術又はトランスファー封止技術等の樹脂圧入技術を
使用して配置することが可能である。また、半導体チッ
プ２の上面は絶縁性樹脂６に被覆されないように、露出
した状態にする。
【００２８】この絶縁性樹脂６による封止は、チップを
機械的若しくは化学的応力、外部環境からの保護、又は
後工程の銅ペースト膜の塗布容易性のためになされる。
この半導体チップ同士間に絶縁性樹脂を充填して一括封
入する際、絶縁性樹脂又は絶縁性応力緩衝樹脂の具体的
な充填方法は、例えば、アンダーフィル樹脂のように毛
細管現象を利用して配置させる方法、インジェクション
封止技術による方法、又はトランスファー封止技術によ
る方法等、種々の樹脂圧入技術を使用することができ
る。
【００２９】この半導体チップ間に配置される絶縁性樹
脂６は、エポキシ系樹脂、シリコーン系樹脂、ポリイミ
ド系樹脂、ポリオレフィン系樹脂、シアネートエステル
系樹脂、フェノール系樹脂、ナフタレン系樹脂、又はフ
ルオレン系樹脂のいずれかの樹脂を主成分とするものを
使用することができる。
【００３０】その後、図１（ｃ）に示すように、半導体
チップ２の露出面上と、半導体チップ２間を埋める絶縁
性樹脂６の表面上に、銅（Ｃｕ）ペースト膜７を塗布す
る。この銅ペースト膜７の塗布方法としては、スクリー
ン印刷方式による塗布、パターニング塗布又はスピンコ
ート方法等がある。特に、スクリーン印刷及びパターニ
ング塗布では、ペースト膜の形状を比較的自由に設計で
きるため、放熱する面の表面積が大きなペースト膜形状
及び塗布面の状態に合わせたペースト膜形状を形成する
ことが可能である。
【００３１】次に、図２（ａ）に示すように、Ｃｕペー
スト膜７のキュア処理を行い、銅ペースト膜７を固形化
した後、チップ固定用基材を取り外し、各半導体チップ
２毎に個片化処理する。これにより、銅ペースト膜から
なるヒートスプレッダ及びこの銅ペースト膜ヒートスプ
レッダ付き半導体装置が得られる。
【００３２】なお、図２（ｂ）に示すように、図１
（ｃ）の工程でＣｕペースト膜を形成する際に、一様に
塗布される基部７ａの表面上に凸部７ｂを設けて、基部
７ａ及び凸部７ｂからなる銅ペースト膜の表面積を大き
くすることにより、ヒートスプレッダとしての放熱性を
より一層向上させることができる。
【００３３】上述の如く構成された本実施例の半導体装
置においては、Ｃｕペースト膜７並びに銅ペースト膜基
部７ａ及び凸部７ｂはベーク炉にて一括でキュアーする
ことにより固形化できるので、プロセス上のインデック
スタイムの短縮が可能である。また、上述の本実施例に
おいては、複数のチップ２上へ一括してヒートスプレッ
ダとしてのＣｕペースト膜７（７ａ）を形成し、最後に
半導体チップ２を個片化するため、プロセスタイムの短
縮と製造費の削減が可能である。
【００３４】上述のヒートスプレッダにおいては、ペー
スト状の材料をキュアしてヒートスプレッダとしている
ので、従来のように、半導体チップとアルミニウム板又
は銅板等のヒートスプレッダとの間の熱膨張差を考慮せ
ずに済む。また、通常のヒートスプレッダは、パッケー
ジ毎にサイズに合わせて加工しておくことが必要であっ
たが、本実施例のように、スプレッダがペースト状のＣ
ｕペースト膜７（基部７ａ及び凸部７ｂ）の場合は、サ
イズに合わせて自由に加工形成できるため、材料を統一
することが可能となる。
【００３５】従来のように、銅板とチップとを貼り合わ
せる固体同士の熱圧着方式の場合は、両者を接合するた
めに、両者間に大きな荷重を印加することが必要であ
る。このため、チップへの機械的ダメージが問題となる
が、本実施例のように、Ｃｕペースト膜７及び銅ペース
ト膜（基部７ａ、凸部７ｂ）を使用してヒートスプレッ
ダを形成することにより、チップへの機械的ダメージが
著しく低下する。
【００３６】次に、本発明の第２実施例について、図３
（ａ）乃至（ｃ）及び図４（ａ）乃至（ｄ）を参照して
具体的に説明する。図３（ａ）乃至（ｃ）及び図４
（ａ）乃至（ｄ）は本発明の第２実施例に係る半導体装
置の製造方法を工程順に示す断面図である。
【００３７】この第２実施例は、本発明をフリップチッ
プ型半導体装置の製造方法に適用したものである。先
ず、図３（ａ）に示すように、予めペースト塗布用シー
ト基材９上に、半固形のＣｕペースト膜８を均一に塗布
したペーストシート１０を用意する。この銅ペーストシ
ート１０は、部材として購入可能であり、この銅ペース
トシートを使用することにより、銅ペースト膜の取り扱
いが極めて容易になる。
【００３８】次に、図３（ｂ）に示すように、第１実施
例と同様に、半導体チップ２が多層配線基板１上に１列
又はマトリックス状に配置され、更にその半導体チップ
２と多層配線基板１との間が絶縁性応力緩衝樹脂又は絶
縁性樹脂４にて樹脂封止されたものを用意する。
【００３９】次いで、図３（ｃ）に示すように、図３
（ｂ）の絶縁性樹脂６及び半導体チップ２側の面と、図
３（ａ）のペーストシート１０のＣｕペースト膜８とを
貼り合わせ、Ｃｕペースト膜８をキュア処理する。これ
により、Ｃｕペースト膜８が固形化する。この場合に、
半固形ペースト膜の場合、熱圧着による貼り合わせが必
要となるが、同時にキュアー処理も行えるため、キュア
ー工程は短縮される。
【００４０】次に、図４（ａ）に示すように、ペースト
塗布用のシート基材９をＣｕペースト膜８から引き剥が
す。
【００４１】その後、図４（ｂ）に示すように、個片化
処理を行うことによって、ヒートスプレッダ及びヒート
スプレッダ付き半導体チップを得ることができる。
【００４２】この第２の実施例の資材及びプロセスを用
いることにより、Ｃｕペースト膜８の膜厚をより一層均
一に制御したＣｕペースト膜によるヒートスプレッダを
形成することができ、またペーストシートを部材として
使用することでプロセスの短縮化を図ることができる。
【００４３】本実施例においても、図２（ｂ）に示すも
のと同様に、Ｃｕペースト膜８の表面に凹凸を設けて表
面積を拡大することにより、ヒートスプレッダとしての
放熱性をより一層向上させることができる。
【００４４】更に、Ｃｕペースト膜を絶縁性樹脂形成用
シートとして利用し、図４（ｃ）に示すように、第２の
実施例において、Ｃｕペーストシート１０を絶縁性樹脂
６上に配置する（図３（ｃ）参照）のではなく、絶縁性
樹脂６を形成する前に、多層配線基板１上の半導体チッ
プ２上にＣｕペーストシート１０を配置し、その後、図
４（ｄ）に示すように、絶縁性樹脂６を内部に配置する
方法をとることもできる。これにより、一括でＣｕペー
スト膜と絶縁性樹脂のキュアを行うことができ、プロセ
スの短縮を図ることができる。
【００４５】次に、本発明の第３実施例について説明す
る。図５（ａ）乃至（ｄ）はこの第３実施例の半導体装
置の製造方法を工程順に示す断面図である。図５（ａ）
に示すように、半導体チップごとに個片化処理を行う前
の配線層（図示せず）が形成されている半導体ウエハ１
１を準備する。この半導体ウエハ１１には前記配線層に
接続された電極パッド１２が形成されている。
【００４６】次に、図５（ｂ）に示すように、半導体ウ
エハ１１の配線層（電極パッド１２）が形成されていな
い裏面側にＣｕペースト膜１３を塗布する。このＣｕペ
ースト膜１３の塗布方法としては、スクリーン印刷方式
による全面塗布、パターニング塗布又はスピンコート方
法による塗布等を使用することが可能であり、また、第
２実施例の図３（ａ）に示したようなペーストシート１
０を利用して供給することも可能である。
【００４７】その後、Ｃｕペースト膜１３のキュアを行
い、固形化させた後、図５（ｃ）に示すように、チップ
ごとに個片化処理を行い、半導体チップ１４上に銅ペー
スト膜１３が設けられた製品が得られる。
【００４８】また、この場合に、図５（ｄ）に示すよう
に、Ｃｕペースト膜１３の形状を突起１５を有するもの
とすることにより、放熱面積を増大させて放熱効果を高
めることができる。これにより、Ｃｕペースト膜１３は
ヒートスプレッダとして更に一層優れたものとなる。
【００４９】上述の第３実施例の半導体装置において
は、ウエハレベルでヒートスプレッダーを形成し、チッ
プの個片化処理をヒートスプレッダー形成後のダイシン
グでのみ行うため、ヒートスプレッダー前のダイシング
が必要なくなり、プロセスの短縮が可能である。
【００５０】
【発明の効果】以上詳述したように、本発明によれば、
半導体チップ上に接触して形成された銅ペースト膜によ
り、ヒートスプレッダが構成されている。この銅ペース
ト膜は、材料費が安価で、加工が容易であり、極めて低
コストで半導体チップの放熱性を向上させることができ
る。また、銅ペースト膜は、Ａｇフィラーのように沈殿
を考慮する必要が無く、取り扱いが容易である。
【００５１】更に、本発明においては、半導体チップ上
の銅ペースト膜自体がヒートスプレッダとして機能する
ため、半導体チップ上に熱圧着ツールを使用して別部品
のヒートスプレッダを圧着する必要が無く、熱圧着工程
における半導体チップの損傷を回避することができると
共に、処理時間を短縮することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｃ）は本発明の第１実施例に係る
ヒートスプレッダ付き半導体装置の製造方法を工程順に
示す断面図である。
【図２】（ａ）及び（ｂ）は図１の次の工程を示す断面
図である。
【図３】（ａ）乃至（ｃ）は本発明の第２実施例に係る
ヒートスプレッダ付き半導体装置の製造方法を工程順に
示す断面図である。
【図４】（ａ）及び（ｂ）は図３の次の工程を示す断面
図である。
【図５】（ａ）乃至（ｄ）は本発明の第３実施例に係る
ヒートスプレッダ付き半導体装置の製造方法を工程順に
示す断面図である。
【図６】（ａ）及び（ｂ）は従来のヒートスプレッダ付
き半導体装置の製造方法を工程順に示す断面図である。
【図７】（ａ）及び（ｂ）は図６の次の工程を示す断面
図である。
【符号の説明】
１：多層配線基板 ２、１４：半導体チップ ３：半田ボール ４、６：絶縁性樹脂 ５：電極パッド ７、８、１３：銅ペースト膜 ７ａ：基部 ７ｂ、１５：凸部 ９：シート基材 １０：ペーストシート １１：半導体ウエハ １２：電極パッド １００：製品 １０１：作業テーブル １０３：Ａｇペースト １０４：熱圧着ツール １０５：ヒートテーブル １０６：ヒートスプレッダ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 基板と、この基板上に搭載された半導体
    チップと、この半導体チップの側部の前記基板上を封止
    する絶縁性樹脂層と、前記半導体チップの表面の露出面
    に接触する銅ペースト膜とを有し、前記銅ペースト膜が
    ヒートスプレッダとして機能することを特徴とするヒー
    トスプレッダ付き半導体装置。
  2. 【請求項２】 半導体チップと、この半導体チップにお
    ける配線が形成されていない面に接触して形成された銅
    ペースト膜と、を有し、前記銅ペースト膜は前記半導体
    チップを半導体ウエハから個片化処理するときに同時に
    切断分離されたものであり、前記銅ペースト膜がヒート
    スプレッダとして機能することを特徴とするヒートスプ
    レッダ付き半導体装置。
  3. 【請求項３】 前記銅ペースト膜は銅ペーストの塗布に
    より形成されたものであることを特徴とする請求項１又
    は２に記載のヒートスプレッダ付き半導体装置。
  4. 【請求項４】 前記銅ペースト膜はシート基材上に形成
    された銅ペースト膜として供給されたものであることを
    特徴とする請求項１又は２に記載のヒートスプレッダ付
    き半導体装置。
  5. 【請求項５】 前記銅ペースト膜は、前記半導体チップ
    に接触していない方の面に凹凸を有し、これにより、熱
    放散面積の拡大が図られていることを特徴とする請求項
    １乃至４のいずれか１項に記載のヒートスプレッダ付き
    半導体装置。
  6. 【請求項６】 基板上に複数個の半導体チップを搭載す
    る工程と、前記半導体チップ間の前記基板上を絶縁性樹
    脂で封止する工程と、前記半導体チップの露出表面上と
    前記絶縁性樹脂上にヒートスプレッダとしての銅ペース
    ト膜を形成する工程と、を有することを特徴とするヒー
    トスプレッダ付き半導体装置の製造方法。
  7. 【請求項７】 配線層及び半導体素子が形成された半導
    体ウエハの前記配線層が形成されていない面上にヒート
    スプレッダとしての銅ペースト膜を形成する工程と、前
    記半導体チップを個片化すると共に前記銅ペースト膜を
    切断分離する工程と、を有することを特徴とするヒート
    スプレッダ付き半導体装置の製造方法。
  8. 【請求項８】 前記基板は多層配線基板であり、前記半
    導体チップの搭載工程において、前記半導体チップと前
    記多層配線基板との間が絶縁性樹脂により封止されるこ
    とを特徴とする請求項６に記載のヒートスプレッダ付き
    半導体装置の製造方法。
  9. 【請求項９】 前記半導体チップ間の前記基板上を絶縁
    性樹脂で封止する工程は、前記半導体チップ間に、毛細
    管現象を利用して絶縁性樹脂を供給するか、絶縁性樹脂
    をインジェクションにより供給するか、又はトランスフ
    ァにより絶縁性樹脂を供給するものであることを特徴と
    する請求項８に記載のヒートスプレッダ付き半導体装置
    の製造方法。
  10. 【請求項１０】 前記銅ペースト膜を形成後、前記銅ペ
    ースト膜をキュアして固形化する工程と、前記半導体チ
    ップを前記銅ペースト膜と共に個片化処理する工程とを
    有することを特徴とする請求項６に記載のヒートスプレ
    ッダ付き半導体装置の製造方法。
  11. 【請求項１１】 前記銅ペースト膜の形成工程におい
    て、前記銅ペースト膜は銅ペーストの滴下による塗布に
    より供給されることを特徴とする請求項６又は７に記載
    のヒートスプレッダ付き半導体装置の製造方法。
  12. 【請求項１２】 前記銅ペースト膜の形成工程におい
    て、前記銅ペースト膜はシート基材上に塗布された銅ペ
    ースト膜により供給されることを特徴とする請求項６又
    は７に記載のヒートスプレッダ付き半導体装置の製造方
    法。
JP2000213224A 2000-07-13 2000-07-13 ヒートスプレッダ付き半導体装置及びその製造方法 Pending JP2002033411A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000213224A JP2002033411A (ja) 2000-07-13 2000-07-13 ヒートスプレッダ付き半導体装置及びその製造方法
TW090117160A TW498519B (en) 2000-07-13 2001-07-12 Semiconductor device having heat spreader attached thereto and method of manufacturing the same
KR10-2001-0041827A KR100424382B1 (ko) 2000-07-13 2001-07-12 열확산기를 부착한 반도체 장치 및 그 제조 방법
US09/905,141 US6720650B2 (en) 2000-07-13 2001-07-13 Semiconductor device having heat spreader attached thereto and method of manufacturing the same
EP01250260A EP1172851A2 (en) 2000-07-13 2001-07-13 Semiconductor device having heat spreader attached thereto and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000213224A JP2002033411A (ja) 2000-07-13 2000-07-13 ヒートスプレッダ付き半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002033411A true JP2002033411A (ja) 2002-01-31

Family

ID=18709012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000213224A Pending JP2002033411A (ja) 2000-07-13 2000-07-13 ヒートスプレッダ付き半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6720650B2 (ja)
EP (1) EP1172851A2 (ja)
JP (1) JP2002033411A (ja)
KR (1) KR100424382B1 (ja)
TW (1) TW498519B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2008182100A (ja) * 2007-01-25 2008-08-07 Sony Corp 半導体装置の製造方法
JP2008198805A (ja) * 2007-02-13 2008-08-28 Sony Corp 半導体装置の製造方法
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2017201659A (ja) * 2016-05-02 2017-11-09 ローム株式会社 電子部品およびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660565B1 (en) * 2000-08-17 2003-12-09 St Assembly Test Services Pte Ltd. Flip chip molded/exposed die process and package structure
EP1369919A1 (en) * 2002-05-24 2003-12-10 Ultratera Corporation Flip chip package
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US20040230568A1 (en) * 2002-10-28 2004-11-18 Budzyn Ludomir A. Method of searching information and intellectual property
WO2004070790A2 (en) * 2003-02-03 2004-08-19 United Test And Assembly Center Ltd. Molded high density electronic packaging structure for high performance applications
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
US7262077B2 (en) * 2003-09-30 2007-08-28 Intel Corporation Capillary underfill and mold encapsulation method and apparatus
DE112004002702B4 (de) * 2004-02-03 2009-03-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package
US20070158796A1 (en) * 2005-12-09 2007-07-12 International Rectifier Corporation Semiconductor package
CA2652926A1 (en) * 2006-05-26 2007-12-06 Bayer Healthcare Llc Drug combinations with substituted diaryl ureas for the treatment of cancer
US7691682B2 (en) 2007-06-26 2010-04-06 Micron Technology, Inc. Build-up-package for integrated circuit devices, and methods of making same
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
KR101630769B1 (ko) * 2014-06-24 2016-06-16 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
JP6712620B2 (ja) * 2018-07-26 2020-06-24 Ｊｘ金属株式会社 半導体デバイス
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687879A (en) * 1985-04-25 1987-08-18 Varo, Inc. Tiered thermoelectric unit and method of fabricating same
DE3725269A1 (de) * 1987-07-30 1989-02-09 Messerschmitt Boelkow Blohm Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen
JPH0458551A (ja) * 1990-06-28 1992-02-25 Nec Corp マルチチップモジュール
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08241940A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 半導体装置およびその製造方法
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP2907195B2 (ja) * 1997-10-21 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP3514101B2 (ja) * 1998-01-28 2004-03-31 セイコーエプソン株式会社 半導体装置及びその製造方法並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2008182100A (ja) * 2007-01-25 2008-08-07 Sony Corp 半導体装置の製造方法
JP2008198805A (ja) * 2007-02-13 2008-08-28 Sony Corp 半導体装置の製造方法
KR20120077875A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2012142572A (ja) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2017201659A (ja) * 2016-05-02 2017-11-09 ローム株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
KR20020008004A (ko) 2002-01-29
US20020008316A1 (en) 2002-01-24
US6720650B2 (en) 2004-04-13
EP1172851A2 (en) 2002-01-16
KR100424382B1 (ko) 2004-03-24
TW498519B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP3679786B2 (ja) 半導体装置の製造方法
US7067356B2 (en) Method of fabricating microelectronic package having a bumpless laminated interconnection layer
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP4078033B2 (ja) 半導体モジュールの実装方法
EP1134804A2 (en) Thermally enhanced semiconductor carrier
JP4992904B2 (ja) 半導体装置の製造方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US20040166608A1 (en) Electronic device and a method of manufacturing the same
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
JP2001217340A (ja) 半導体装置及びその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP3622435B2 (ja) 半導体装置とその製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
WO2010134230A1 (ja) 半導体装置及びその製造方法
TWI234213B (en) Chip package structure and process for fabricating the same
JP2967080B1 (ja) 半導体装置の実装体の製造方法
US6812125B1 (en) Substrate for semiconductor packaging
JP3459622B2 (ja) 電子部品の製造方法
JP2005142452A (ja) 半導体装置及びその製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
TWI254427B (en) Chip scale package and method of assembling the same
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
CN117542740A (zh) 一种半导体封装结构的制备方法