KR101630769B1 - 방열 반도체 칩 패키지 및 그 제조 방법 - Google Patents

방열 반도체 칩 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101630769B1
KR101630769B1 KR1020140077400A KR20140077400A KR101630769B1 KR 101630769 B1 KR101630769 B1 KR 101630769B1 KR 1020140077400 A KR1020140077400 A KR 1020140077400A KR 20140077400 A KR20140077400 A KR 20140077400A KR 101630769 B1 KR101630769 B1 KR 101630769B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat dissipation
heat
layer
coating liquid
Prior art date
Application number
KR1020140077400A
Other languages
English (en)
Other versions
KR20160000543A (ko
Inventor
김조한
박희진
김경수
이재진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020140077400A priority Critical patent/KR101630769B1/ko
Priority to US14/587,205 priority patent/US10340156B2/en
Priority to CN201510212043.0A priority patent/CN105206535A/zh
Priority to CN202010352924.3A priority patent/CN111584369A/zh
Publication of KR20160000543A publication Critical patent/KR20160000543A/ko
Application granted granted Critical
Publication of KR101630769B1 publication Critical patent/KR101630769B1/ko
Priority to US16/387,162 priority patent/US11289345B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

본 발명은 방열 반도체 칩 패키지 및 그 제조 방법에 관한 것으로, 절연성 필름 상에 반도체 칩의 제1면을 부착하는 단계, 상기 반도체 칩의 제2면에 도포액을 분사시켜 액상의 도포층을 형성하는 단계 및 상기 액상의 도포층을 경화시켜 방열층을 형성하는 단계를 포함하며, 상기 도포액은 액상의 방열용 수지와 미세 알루미나 입자를 포함한다. 따라서, 본 발명에 의한 반도체 칩 패키지 제조 방법은 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성하여 방열 효과를 극대화시킬 수 있다.

Description

방열 반도체 칩 패키지 및 그 제조 방법 {HEAT RELEASING SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 방열 반도체 칩 패키징 기술에 관한 것으로, 보다 상세하게는, 액상의 도포액을 이용하는 저비용의 반도체 칩 패키지 및 그 제조방법에 관한 것이다.
일반적으로 노트북, TV, 테블릿 PC, 스마트 폰 등과 같이 액정 표시 장치를 포함하는 장치는 고해상도의 디스플레이 구현을 위해 고집적화 트랜지스터를 사용하고 있다. 이러한 고집적화 트랜지스터는 구동시 고열을 발생시키므로 발생된 열을 저감시키기 위한 기술 적용을 필요로 한다. 최근에는, OLED TV 또는 초과화질(Ultra High Density: UHD) LED TV 등에 이용되는 핵심 칩의 발열 문제가 대두되고 있다. 특히, 디스플레이 화면의 크기가 50인치 이상으로 대형화 될수록 방열 문제가 더 심각해질 수 있다.
UHD LED TV는 기존 풀HD 제품보다 가로 및 세로 해상도가 2배 이상 늘어나고 화상 데이터 처리 속도도 2배 이상 빨라짐에 따라 발열이 더 많이 발생된다. 이러한 발열에 의한 TV의 과열로 인해 TV 화면이 나오지 않거나 TV 화면이 깨지는 현상 등과 같은 오작동이 발생될 수 있다. 이러한 발열은 UHD LED TV 패널의 색상과 화질을 조절하여 TV 화면을 생성하는 디스플레이 구동 칩(Drive IC)에 의해 발생될 수 있다. 따라서, 디스플레이 구동칩의 열을 방출시키는 방열 효과를 구현하기 위한 시도가 진행되고 있다. 종래에는 디스플레이 구동칩 상에 절연 테이프를 이용하여 방열층을 접촉시킴으로써 방열 효과를 얻는 기술이 대부분을 차지하고 있었다. 그러나, 디스플레이 구동칩과 방열층 사이에 부착된 절연 테이프는 열 전도율이 낮기 때문에, 절연 테이프를 이용하여 방열층을 형성하는 방법은 UHD LED TV와 같이 고열을 발생시키는 장치에는 적합하지 않다. 또한, 방열층을 부가시키기 위한 절연 테이프가 추가로 사용되기 때문에 제조 비용이 증가하는 단점이 있다.
한국공개특허 제10-2000-0056801호는 반도체 패키지의 방열 구조에 관한 것으로, 방열소자를 패키지 내부에 설치하여 내부열을 외부로 방출시킬 수 있다.
한국공개특허 제10-2011-0022099호
본 발명의 일 실시예는 간단한 제조 공정 및 저렴한 제조 비용을 통해 제조될 수 있는 반도체 칩 패키지 및 그 제조방법을 제공하고자 한다.
본 발명의 일 실시예는 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성할 수 있는 방열 반도체 칩 패키지 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시예는 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성하여 고집적 회로를 사용하는 전자 제품의 안정성을 도모할 수 있는 방열 반도체 칩 패키지 및 그 제조 방법을 제공하고자 한다.
실시예들 중에서, 방열 반도체 칩 패키지 제조 방법은 절연성 필름 상에 반도체 칩의 제1면을 부착하는 단계, 상기 반도체 칩의 제2면에 도포액을 분사시켜 액상의 도포층을 형성하는 단계 및 상기 액상의 도포층을 경화시켜 방열층을 형성하는 단계를 포함하고, 상기 도포액은 액상의 방열용 수지와 미세 알루미나 입자를 포함한다.
상기 도포층을 경화시키는 단계는 프리 큐어(pre-cure)를 수행하는 단계 및 포스트 큐어(post-cure)를 수행하는 단계를 포함할 수 있다.
상기 절연성 필름 상에 반도체 칩의 제1면을 부착하는 단계는 상기 절연성 필름과 상기 반도체 칩 사이를 에폭시 수지로 채우는 단계를 더 포함할 수 있다. 일 실시예에서, 상기 에폭시 수지로 채우는 단계는 에폭시 수지를 경화시키는 프리 큐어(pre-cure)를 수행하는 단계 및 포스트 큐어(post-cure)를 수행하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 포스트 큐어를 수행하는 단계는 상기 액상의 도포층 또는 에폭시 수지를 100℃ ~ 200℃의 온도로 경화시킬 수 있다.
상기 도포액의 점도는 10,000cP ~ 300,000cP에 해당할 수 있다. 상기 도포액의 열 전도도는 1.0W/mK ~ 4.0W/mK에 해당할 수 있다.
상기 방열용 수지는 실리콘(silicon) 계열 또는 에폭시(epoxy) 계열 중 어느 하나에 해당할 수 있다.
상기 미세 알루미나 입자는 상기 도포액 중 60% ~ 90%의 비율을 차지할 수 있다. 일 실시예에서, 상기 미세 알루미나 입자의 크기는 3μm ~ 70μm에 해당할 수 있다.
상기 방열층의 면적은 (5㎜ ~ 10㎜) * (10㎜ ~ 40㎜)에 해당하고, 상기 방열층의 두께는 (0.5 ~ 3.0㎜)에 해당할 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 방열 반도체 칩 패키지 및 그 제조 방법은 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성하여 방열 효과를 극대화시킬 수 있다.
본 발명의 일 실시예에 따른 방열 반도체 칩 패키지 및 그 제조 방법은 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성하여 제조비용을 절감시킬 수 있다.
본 발명의 일 실시예에 따른 방열 반도체 칩 패키지 및 그 제조 방법은 반도체 칩 상에 직접적으로 접촉되는 방열층을 형성하여 고집적 회로를 사용하는 전자 제품의 안정성을 도모할 수 있다.
도 1은 본 발명의 일 실시예에 따른 방열 반도체 칩 패키지를 설명하는 측면도이다.
도 2는 본 발명의 다른 실시예에 따른 방열 반도체 칩 패키지을 설명하는 측면도이다.
도 3는 본 발명에 따른 방열 반도체 칩 패키지 제조하는 과정을 설명하는 도면이다.
도 4는 본 발명의 방열 반도체 칩 패키지 제조 방법에 의해 제조된 샘플 사진이다.
도 5는 본 발명의 방열 반도체 칩 패키지에서 방열층의 면적에 따른 온도 저감 효과를 나타내는 그래프이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
“및/또는”의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, “제1 항목, 제2 항목 및/또는 제3 항목”의 의미는 제1, 제2 또는 제3 항목뿐만 아니라 제1, 제2 또는 제3 항목들 중 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 본 발명의 일 실시예에 따른 방열 반도체 칩 패키지를 설명하는 측면도이다.
도 1을 참조하면, 방열 반도체 칩 패키지(100)는 반도체 칩(10), 절연성 필름(110), 금속 패턴(120), 솔더 레지스트(Solder Resist, 130), 복수의 범프들(Bump, 140), 에폭시 수지(Epoxy Molding Compound, 150) 및 방열층(160)을 포함한다. 일 실시예에서, 방열층(160)은 제조 공정의 시간적 순서에 따라 도포층(160)으로도 정의될 수 있다.
반도체 칩(10)은 제1면과 제2면을 포함하고 있으며, 제2면은 제1면의 반대쪽에 해당할 수 있다. 제1면은 절연성 필름(110)에 연결되고 제2면은 방열층과 직접적으로 접촉될 수 있다. 반도체 칩(10)은 복수의 범프들(140) 상에 결합되어 복수의 범프들(140)을 통해 금속 패턴(120)과 전기적으로 연결될 수 있다. 반도체 칩(10)은 버킹 장비에 의한 열을 이용하여 복수의 범프들(140)에 본딩하여 결합될 수 있다. 반도체 칩(10)은 디스플레이 장치에 사용되는 게이트 드라이버(즉, 데이터 소스)에 해당할 수 있으나, 이에 한정되는 것은 아니다.
절연성 필름(110)은 반도체를 집적시키기 위한 베이스에 해당할 수 있고, 예를 들어, COF(Chip on Flexible Printed Circuit), TCP(Tape Carrier Package), COB(Chip on Board)에 사용되는 패키지 필름에 해당할 수 있다. 절연성 필름(110)은 폴리이미드(Polyimide, PI) 물질로 형성될 수 있다. 절연성 필름(110)의 일측은 패널 ACF(Anisotropic Conductive Film) 단자(미도시)와 연결되고, 타측은 영상 장치 보드(미도시)와 연결된다. 즉, 반도체 칩(150)과 패널 ACF(Anisotropic Conductive Film) 단자(미도시) 및 영상 장치 보드(미도시)는 절연성 필름(110) 상에서 금속 패턴(120)을 통하여 전기적으로 연결될 수 있다.
금속 패턴(120)은 반도체 칩(10)의 신호 선에 대응되게 절연성 필름(110) 상에 전도성 물질을 증착하여 형성될 수 있다. 따라서, 전도성 물질로 증착된 금속 패턴(120)은 복수의 범프들(150)을 통하여 반도체 칩(10)과 전기적으로 연결되어 반도체 칩(10)에 의한 신호의 전송을 지원한다.
솔더 레지스트(Solder Resist, 130)는 증착된 금속 패턴(120) 중 일부를 제거하여 생성된 반도체 칩 수용 영역을 중심으로 금속 패턴(120) 상에 패터닝(Patterning)된다. 즉, 솔더 레지스트(130)는 금속 패턴(120) 상에 패터닝 되어 전도성 물질로 형성된 금속 패턴(120)을 보호하고, 반도체 칩(10)과 기타 부품들 사이를 전기적으로 절연시킬 수 있다. 여기에서, 금속 패턴(120)의 제거는 포토를 이용한 식각(Etching) 공정을 통하여 이루어질 수 있다.
복수의 범프들(Bump, 140)은 솔더 레지스트(130) 내부에서 금속 패턴(120) 상에 형성될 수 있다. 따라서, 복수의 범프들(140)은 금속 패턴(120)과 연결되어 반도체 칩(10)과 금속 패턴(120)을 전기적으로 연결시킬 수 있다.
복수의 범프들(140)이 금속 패턴(120)과 연결되는 방법은 솔더 레지스트(130) 내부를 제거하여 금속 패턴(120)을 노출시키고 노출된 금속 패턴(120)에 복수의 범프들(140)을 본딩하여 연결할 수 있다.
복수의 범프들(140)은 절연성 필름(110) 상에 증착된 금속 패턴(120)마다 각각 형성되어, 반도체 칩(10)으로부터의 신호들의 소실 없이 금속 패턴(120)과 전기적으로 연결 시킬 수 있다.
에폭시 수지(Epoxy Molding Compound, 150)는 반도체 칩(10)을 보호하기 위해 반도체 칩(10)에 언더필(underfill)된다. 또한, 에폭시 수지(150)는 복수의 범프들(140)과 반도체 칩(10)을 연결시키기 위해 노출된 금속 패턴(120)을 커버할 수 있도록 언더필 될 수 있다. 일 실시예에서, 에폭시 수지(150)는 반도체 칩(10)의 양 측면들 중 적어도 일부가 포함되도록 솔더 레지스트(130)의 내부를 채울 수 있다. 에폭시 수지(150)는 절연성 물질로 형성되어 복수의 범프들(140) 내부를 절연시킬 수 있다.
방열층(160)은 반도체 칩(10) 상에 직접적으로 접촉되도록 형성된다. 방열층(160)은 액상의 방열용 수지와 미세 알루미나 입자가 혼합되어 형성된 도포액을 경화시키는 방법으로 형성될 수 있다. 도포액은 액상의 방열용 수지와 미세 알루미나 입자를 포함할 수 있다. 일 실시예에서, 방열용 수지는 액체 상태의 실리콘(silicon) 계열 및 에폭시(epoxy) 계열 중 적어도 하나에 해당할 수 있다.
실리콘 계열의 방열용 수지는 액상의 실리카(SiO2) 콜로이달(colloidal) 물질이 물에 혼합되어 수용액 상태에 퍼져 있는 것을 의미한다. 여기서, 실리콘 계열의 방열용 수지는 실리콘 고무, 실리콘 레진, 축합 촉매, 용제, 경화 촉매를 포함하고 있으며, 축합 촉매, 용제, 경화 촉매는 필수 요소에 해당할 수 있다. 즉, 실리콘 고무 또는 실리콘 레진은 선택적으로 사용될 수 있다.
실리콘 레진(또는, 실리콘 수지)은 전기 절연 특성이 우수하고 사용할 수 있는 온도 범위가 넓다. 실리콘 레진은 극성을 거의 가지고 있지 않으므로 주파수 의존성이 적고 탄화되는 성분을 적게 포함하고 있다. 실리콘 레진은 가교 밀도를 최대로 증가시키는 실리콘 레진(resin)에 의해 형성된다. 여기서, 가교(cross-linking)란 선형의 고분자를 화학적으로 결합하여 삼차원적인 망상구조의 분자를 형성하는 것을 의미하고, 고분자에 가교가 진행되면 분자의 자유도가 감소되어 신축성은 줄어드는 반면 경도가 상승하게 된다.
실리콘 레진은 실리콘 오일 및 실리콘 고무에 비해 경화 특성이 우수하여 경화될 때 단단한 피막과 성형품을 형성한다. 실리콘 레진은 실록산(Si-O-Si)을 갖는 폴리머에 해당한다. 실리콘 레진은 작용기(functional group)와 유기기(Organic Functional groups)를 포함하고 있다. 실리콘 레진의 작용기는 통상 수산기(-OH, Hydroxyl Group), 메톡시기(-OCH3)에 해당하고, 실리콘 레진의 유기기(즉, -R)는 메틸기(-CH3)와 페닐기(-C6H5)에 해당할 수 있다.
실리콘 고무는 긴 사슬형의 고중합체 형태의 분자로서 나선형 구조를 형성하고 있다. 실리콘 고무는 분자 간의 상호 인력을 작게 형성하여 풍부한 탄성 특성이 높다. 실리콘 고무는 우수한 절연성을 가지기 때문에 절연제로서 사용될 수 있다. 다만, 도전성을 가지는 실리콘 고무를 구현하기 위해, 실리콘 고무는 카본계, 은, 니켈, 금속산화물 등을 충전제로서 혼합하여 사용할 수 있다. 실리콘 고무는 공기에 장시간 노출되면 수분에 의하여 가교 반응을 진행하여 고무 탄성체를 형성 할 수 있다. 고무 탄성체는 탄성 접착제 및 코팅제로 사용될 수 있다. 액상의 실리콘 고무는 본체와 경화제로 분리되어 보관되고 사용되기 직전에 본체와 경화제를 혼합하여 혼합물의 수분과 공기 중의 수분에 의해 경화된다.
에폭시 계열의 방열용 수지는 에폭시 수지를 포함할 수 있다. 에폭시 수지는 산소를 사이에 둔 화합물을 의미하고, 형태의 에폭시 구조를 갖는 화합물을 의미한다. 즉, 에폭시 수지는 에폭시 결합을 포함하고 있는 분자의 화학적인 단위에 해당할 수 있다. 에폭시 수지는 에피클로로히드린과 비스페놀 A의 중합을 통해 형성될 수 있다. 에폭시 수지는 분자량을 적게 포함하므로 고분자보다 분자량이 적은 단량체를 나타내는 올리고머(oligomer)로 나타낼 수 있다. 에폭시 수지는 아민류, 산무수물, 금속염, 루이스 산 등의 경화제를 이용하여 상온 또는 가열할 경우 3차원 망상 구조의 단단한 고분자를 형성할 수 있다. 즉, 에폭시 수지는 다른 열경화성 수지와 달리 단독으로 경화될 수 없다. 에폭시 수지에 경화제를 배합하여 경화를 진행할 경우, 에폭시 수지는 사용목적, 용도, 조건 등을 충족시키기 위한 부자재를 필요로 한다. 부자재의 사용목적은 경화 전 사용조건 및 작업조건에 적합하도록 변성시키는 것과 경화된 수지에 특성을 부여하는 것이다. 그러나, 한가지 효과는 만족되지만 다른 한 가지 효과에 역효과가 부여될 수 있으므로 두 가지 효과를 만족시킬 수 있도록 부자재는 신중하게 선택되어야 한다. 부자재는 경화제, 희석제, 충전제 및 기타 첨가제 등으로 분류될 수 있다. 여기서, 경화제가 부자재로서 사용될 때, 경화온도 및 경화시간이 고려대상에 해당할 수 있다. 에폭시 수지는 폴리에스테르 수지, 페놀수지, 요소수지, 멜라민수지 등과 비교할 때 반응 수축율이 매우 작고, 휘발물질이 발생하지 않으며 기계적 성질, 전기절연성이 매우 우수하다. 또한, 내수성 및 내약품성이 우수하여 화학 저항력이 우수하다. 다만, 에폭시 수지는 자외선에 매우 약하므로, 빛에 노출될 때 쉽게 변색되므로 옥내용으로 많이 사용된다. 에폭시 수지는 경화물의 전기적, 기계적 특성이 매우 우수하고, 경화될 때 중량 변화율이 낮아 정밀한 성형을 수행할 수 있고 경화 후 비틀림 또는 변형이 없어 내구성이 우수하다. 에폭시 수지는 경화 후 응력변화에 대한 저항력이 강하며, 내열성, 내약품성, 내수성 내마모성 등이 우수하다. 에폭시 수지는 경화제를 혼합하지 않으면 경화가 일어나지 않아 주제/ 경화제가 혼합되지 않은 상태에서는 장기간 보관할 수 있다. 에폭시 수지는 일반적인 착색제와 혼합 사용이 가능하므로 다양한 색상으로 구현될 수 있다.
미세 알루미나 입자는 열 전도성(thermal conductive)을 증대시켜 도포액의 열 경화에 필요한 시간을 단축시키고 상온에서 도포액의 점도를 유지한다. 일 실시예에서, 미세 알루미나 입자는 3μm ~ 70μm에 해당할 수 있다. 다른 실시예에서, 미세 알루미나 입자의 크기는 열 전도도를 증가시키기 위해 입자의 크기를 0.2μm ~ 0.5μm 범위에서 더 작게 형성될 수 있다. 또한, 미세 알루미나 입자의 평균 크기가 1㎛ 이하인 미세 분말이 사용될 경우, 알루미나 분말은 소결이 비교적 용이하므로 액상의 방열용 수지에 사용할 수 있다.
도포액의 점도는 방열용 수지와 미세 알루미나 입자의 비율에 따라 조절될 수 있다. 본 발명에서 적절한 도포액의 점도는 10,000 ~ 300,000 cP의 범위에 해당할 수 있다. 여기서, 1cP는 1/1000Pa-Sec를 나타낸다. 도포액은 분사 시에 물처럼 퍼지지 않도록 일정한 점도를 유지하여 확산되는 거리를 적절하게 조절할 수 있도록 일정 수준의 유동성을 필요로 한다. 도포액의 유동성(fluidity)은 점도에 따라 달라지며 본 발명에 적합한 도포액의 유동성 범위는 54 mm ~ 60mm 범위에 해당할 수 있다.
미세 알루미나 입자가 방열용 수지와 혼합될 경우, 방열용 수지는 절연물질의 기능을 하고, 미세 알루미나 입자는 필러(filler)의 기능을 할 수 있다. 필러는 방열용 수지와 혼합되어 방열용 수지 내부의 열을 외부로 방출시키는 기능을 한다. 즉, 미세 알루미나 입자가 3차원 망상구조의 단단한 고분자 형태인 방열용 수지에 분산되어 열 방출 효과를 얻을 수 있다.
일 실시예에서, 도포액에 포함된 액상의 방열용 수지의 비율은 10% ~ 40%에 해당하고 도포액에 포함된 미세 알루미나 입자의 비율은 60% ~ 90%에 해당할 수 있다. 방열 효과를 증대시키기 위해 미세 알루미나 입자가 차지하는 비율이 높으면 박리현상이 발생하여 도포액의 접착 강도가 약해질 수 있다. 즉, 미세 알루미나 입자가 차지하는 비율이 60% 미만인 경우, 열 방출이 용이하지 않고, 미세 알루미나 입자가 차지하는 비율이 90%를 초과한 경우, 접착력이 감소될 수 있다.
도포액의 열 전도도(Thermal Conductivity)는 미세 알루미나 입자의 크기 또는 양에 의해 결정될 수 있으며, 본 발명의 적절한 열 전도도는 1.0 W/mK ~ 5.0W/mK에 해당할 수 있다.
액상의 도포액의 접착력을 증대시키기 위해 액상의 도포액은 접착 강화제를 포함할 수 있다. 또한, 경화 시간의 단축을 위해 도포액은 경화제를 첨가하여 형성될 수 있다.
방열층(160)의 온도 저감 효과는 방열층(160)의 도포 면적과 도포 두께에 의해 결정될 수 있다. 다만, 방열층(160)의 면적은 제1 기준치가 초과되면 오히려 방열 반도체 패키지(100)의 불량 체크의 어려움으로 인해 적절하게 조절될 필요가 있다. 마찬가지로, 방열층(160)의 두께는 방열층(160)의 두께가 제2 기준치가 초과되면 제조 공정 상에서 요구될 수 있는 방열 반도체 패키지(100)의 테이프 늘어짐 현상을 발생시키므로 적절하게 조절되어야 한다. 상기 내용을 고려하면, 방열층(160)의 면적은 (6~7㎜) * (22~25㎜)에 해당할 수 있다. 방열층(160)의 면적은 펀치 규격에 의해 제한을 받을 수 있으므로, 펀치 규격보다 작게 설정된다. 여기서, 펀치는 방열 반도체 패키지 칩(100)에 불량 제품이 발생했을 때 절연성 필름(110) 위에 부착된 반도체 칩(10)을 제거하기 위해 표시하는 방법을 나타낸다. 불량에 해당하는 반도체 패키지 칩(100)은 펀치 모양에 의해 제거되기 때문에 방열층(160)의 면적은 펀치 크기 이내로 도포되는 것이 바람직하다.
방열층(160)의 두께는 0.5㎜ ~ 3.0㎜에 해당할 수 있다. 방열층(160)의 두께는 방열 효과에 비례하므로, 방열층(160)의 두께가 두꺼울수록 방열 효과는 증대될 수 있다. 그러나, 방열층(160)의 두께가 3.0mm 이상이 되면 더 이상 방열 효과가 증대되지 않고 포화(saturation)될 수 있다.
따라서, 방열층(160)의 면적은 (5㎜ ~ 10㎜) * (10㎜ ~ 40㎜)이며, 방열층(160)의 두께는 0.5㎜ ~ 3.0㎜ 범위에 해당할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 방열 반도체 칩 패키지를 설명하는 측면도이다.
도 2에서, 가이드 바(210)는 미리 형성된 방열층(160)의 가장자리를 의미하며, 가이드 바(210)는 솔더 레지스트(130) 상에 형성될 수 있다. 여기에서, 가이드 바(210)는 방열층(160)의 패턴 형성을 지원하고 방열층(160)을 균등하게 도포시키도록 지원할 수 있다. 가이드 바(210)는 분사 노즐로 구현될 수 있다.
가이드 바(210)의 점도는 방열층(160)의 점도보다 강하거나 동일할 수 있다. 이는 방열층(160)의 도포 전에 가이드 바(210)를 형성하여 가이드 바(210)가 먼저 응고될 수 있기 때문이다. 따라서, 가이드 바(210)는 도포되는 방열층(160)이 측면으로 흐르지 않도록 방열층(160)을 가이드할 수 있다. 따라서, 가이드 바(210)는 방열층(160)의 면적을 적절하게 형성할 수 있도록 방열층(160)을 가이드한다.
도 3은 도 1에 있는 방열 반도체 칩 패키지 제조하는 과정을 설명하는 도면이다.
도 3(a)에서, 절연성 필름(110) 상에 금속 패턴(120)과 솔더 레지스트(130)가 순차적으로 형성된다. 반도체 수용 영역(310)은 순차적으로 형성된 솔더 레지스트(130)의 일부를 제거하여 형성된다. 복수의 범프들(140)은 반도체 수용 영역(310)을 기준으로 금속 패턴(120) 상에 형성된다. 금속 패턴(120)은 절연성 필름(110) 상에 증착되고, 반도체 칩 수용 영역(310)은 금속 패턴(120)의 일부를 제거하여 형성된다. 여기에서, 금속 패턴(120)의 제거는 포토를 이용한 식각(Etching) 공정을 통해 이루어질 수 있다.
도 3(b)에서, 반도체 칩(10)은 복수의 범프들(140) 상측에 결합된다. 즉, 반도체 칩(10)은 복수의 범프들(140)을 통해 금속 패턴(120)과 전기적으로 연결될 수 있다.
도 3(c)에서, 에폭시 수지(150)는 반도체 칩(10)에 언더필 (또는 포팅 공정)된다. 언더필 시에 사용되는 장비는 방열층(160)을 형성할 때 사용되는 분사 노즐(미도시)과 동일한 형태로 구현될 수 있다. 여기에서, 언더필에 적합한 분사 노즐의 주입구 사이즈는 16~17㎜에 해당할 수 있다. 언더필 시에 사용되는 에폭시 수지(150)의 양은 2mg ~ 10mg의 범위에 해당할 수 있다. 에폭시 수지(150)를 경화시키기 위해, 에폭시 수지(150)의 언더필 후에 프리 큐어 과정이 10분 ~ 20분 수행될 수 있다. 프리 큐어 과정 이후에 3 ~ 4시간의 포스트 큐어 과정이 오븐을 통해 진행된다. 반도체 칩(10) 하부가 외부의 수분이나 공기로부터 잘 밀폐될 수 있도록 프리 큐어 과정보다 포스트 큐어 과정이 더 길게 소요될 수 있다.
도 3(d)에서, 언더필 공정이 끝난 후 방열층(160)을 형성하는 공정이다. 방열층(160)은 도포액의 도포 및 경화에 의해 형성될 수 있다.
도포액은 미세 알루미나 입자와 방열용 수지를 포함하여 형성되며, 액상의 도포액이 반도체 칩(10)에 직접 접촉되도록 반도체 칩(10) 상에 분사 노즐을 이용하여 분사된다. 도포층(160)은 분사된 도포액에 의해 형성될 수 있다. 도포 공정은 분사 노즐(미도시)을 통해 도포액을 직접 반도체 칩의 제2면에 떨어뜨려 경화시키는 패키지 공법에 해당할 수 있다. 보다 구체적으로, 도포층(160)은 액상 분사 노즐(미도시)을 통해 직사각형 형태로 패턴닝되고 패터닝된 내부에 도포액을 주입시키는 방법으로 형성될 수 있다. 일 실시예에서, 패터닝 형태는 직사각형 또는 타원형으로 형성될 수 있다. 일 실시예에서, 도포액은 패터닝된 내부에 한 방향 또는 지그재그(zigzag) 방향으로 주입될 수 있다. 주입되는 도포액의 양은 약 100mg ~ 400mg에 해당할 수 있다.
도포액의 도포 공정에 의해 도포층(160)이 형성되며, 형성된 도포층(160)은 방열층(160)의 형성을 위해 경화 단계를 진행한다. 여기에서, 경화온도 및 경화시간은 방열층(160)의 방열 특성에 영향을 줄 수 있으므로, 도포층(160)은 적절한 경화온도 및 경화시간에 의해 형성되어야 한다. 도포층(160)의 경화 단계는 프리 큐어(pre-cure) 과정과 포스트 큐어(post-cure) 과정을 포함할 수 있다. 형성된 도포층(160)은 프리 큐어 과정과 포스트 큐어 과정을 순차적으로 진행하여 방열층(160)을 형성할 수 있다.
프리 큐어 과정은 도포층(160)의 일차적 경화를 진행하므로 도포층(160)의 도포 공정 이후 연속적으로 5분 ~ 20분의 경화를 진행한다. 도포층(160)의 프리 큐어 과정은 도포층(160)의 접착력을 유지하고 방열층(160)의 적절한 면적을 형성하는 과정에 해당할 수 있다. 프리 큐어 과정에서 도포층(160)의 경화를 진행하기 위한 온도는 100℃ ~ 200℃가 적합할 수 있다.
포스트 큐어 과정은 도포층(160)의 최종적 경화를 진행하는 단계이다. 포스트 큐어 과정은 방열층(160)의 접착력을 증가시키기 위해 도포층(160)을 경화시키는 과정에 해당할 수 있다. 포스트 큐어 과정은 베이크(bake) 단계에 해당할 수 있고 오븐을 통해 진행될 수 있다. 일 실시예에서, 포스트 큐어 과정에서 도포층(160)의 경화를 위한 적합한 온도는 100℃ ~ 200℃가 해당할 수 있으며, 포스트 큐어 과정에 요구되는 적합한 시간은 1시간 ~ 3시간에 해당할 수 있다.
도 4는 반도체 칩 위에 방열층이 포함된 COF 패키징 샘플 사진이다. 여기서 하얀색으로 보이는 층은 방열층에 해당한다. 반도체 칩에서 발생되는 열이 방열층을 통해서 방출될 수 있도록 방열층은 반도체 칩을 완전히 덮을 수 있도록 형성될 수 있다.
도 5는 본 발명에서 사용된 도포층의 도포 면적에 따른 방열 효과를 설명하는 그래프이다. 도 5에서, 도포층의 도포 면적이 넓어질수록 방열 효과가 증대함을 알 수 있다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 방열 반도체 칩 패키지
10 : 반도체 칩
110 : 절연성 필름 120 : 금속 패턴
130 : 솔더 레지스트(Solder Resist)
140 : 복수의 범프(Bump)들
150 : 에폭시 수지(Epoxy Molding Compound)
160 : 방열층
210 : 가이드 바(Guide Bar)
310 : 반도체 수용 영역

Claims (12)

  1. 절연성 필름과 반도체 칩의 하면을 서로 연결하는 단계;
    실리카 콜로이달 물질을 포함하는 액상의 방열용 수지와 미세 알루미나 입자가 혼합되어 있는 도포액을 준비하는 단계;
    상기 반도체 칩의 상면에 상기 도포액을 분사시켜 도포층을 형성하는 단계; 및
    상기 도포층을 경화시키는 단계를 통하여 상기 반도체 칩의 상면에 상기 미세 알루미나 입자가 방열용 수지에 분산되어 있는 방열층을 형성하는 단계;를
    포함하고, 상기 방열층에서 상기 미세 알루미나 입자가 차지하는 비율이 상기 방열용 수지보다 많은 것을 특징으로 하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  2. 제1항에 있어서, 상기 도포층을 경화시키는 단계는
    프리 큐어(pre-cure)를 수행하는 단계; 및
    포스트 큐어(post-cure)를 수행하는 단계를 포함하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  3. 제1항에 있어서, 상기 절연성 필름 상에 반도체 칩의 제1면을 부착하는 단계는
    상기 절연성 필름과 상기 반도체 칩 사이를 에폭시 수지로 채우는 단계를 더 포함하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  4. 제3항에 있어서, 상기 에폭시 수지로 채우는 단계는
    에폭시 수지를 경화시키는 프리 큐어(pre-cure)를 수행하는 단계; 및
    포스트 큐어(post-cure)를 수행하는 단계를 더 포함하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  5. 제2항 또는 제4항에 있어서, 상기 포스트 큐어를 수행하는 단계는
    상기 도포층 또는 에폭시 수지를 100 ~ 200℃의 온도로 경화시키는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  6. 제1항에 있어서, 상기 도포액의 점도는
    10,000cP ~ 300,000cP에 해당하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  7. 제1항에 있어서, 상기 방열층의 열 전도도는
    1.0W/mK ~ 4.0W/mK에 해당하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  8. 삭제
  9. 절연성 필름과 반도체 칩의 하면을 서로 연결하는 단계;
    액상의 방열용 수지와 미세 알루미나 입자를 포함하는 도포액을 준비하는 단계;
    상기 반도체 칩의 상면에 상기 도포액을 분사시켜 도포층을 형성하는 단계; 및
    상기 도포층을 경화시키는 단계를 통하여 상기 미세 알루미나 입자가 포함된 방열층을 형성하는 단계;를 포함하고,
    상기 방열층에서 상기 미세 알루미나 입자가 차지하는 비율이 상기 방열용 수지보다 많은 것을 특징으로 하고, 상기 미세 알루미나 입자는
    상기 도포액 중 60% ~ 90%의 비율을 차지하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  10. 절연성 필름과 반도체 칩의 하면을 서로 연결하는 단계;
    액상의 방열용 수지와 미세 알루미나 입자를 포함하는 도포액을 준비하는 단계;
    상기 반도체 칩의 상면에 상기 도포액을 분사시켜 도포층을 형성하는 단계; 및
    상기 도포층을 경화시키는 단계를 통하여 상기 미세 알루미나 입자가 포함된 방열층을 형성하는 단계;를 포함하고,
    상기 미세 알루미나 입자의 크기는
    3μm ~ 70μm에 해당하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  11. 제1항에 있어서, 상기 방열층의 면적은 (5㎜ ~ 10㎜) * (10㎜ ~ 40㎜)에 해당하고 상기 방열층의 두께는 (0.5 ~ 3.0㎜)에 해당하는 것을 특징으로 하는 방열 반도체 칩 패키지 제조 방법.
  12. 삭제
KR1020140077400A 2014-06-24 2014-06-24 방열 반도체 칩 패키지 및 그 제조 방법 KR101630769B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140077400A KR101630769B1 (ko) 2014-06-24 2014-06-24 방열 반도체 칩 패키지 및 그 제조 방법
US14/587,205 US10340156B2 (en) 2014-06-24 2014-12-31 Heat releasing semiconductor chip package and method for manufacturing the same
CN201510212043.0A CN105206535A (zh) 2014-06-24 2015-04-29 散热半导体芯片封装件及其制造方法
CN202010352924.3A CN111584369A (zh) 2014-06-24 2015-04-29 散热半导体芯片封装件及其制造方法
US16/387,162 US11289345B2 (en) 2014-06-24 2019-04-17 Heat releasing semiconductor chip package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140077400A KR101630769B1 (ko) 2014-06-24 2014-06-24 방열 반도체 칩 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160000543A KR20160000543A (ko) 2016-01-05
KR101630769B1 true KR101630769B1 (ko) 2016-06-16

Family

ID=54870329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140077400A KR101630769B1 (ko) 2014-06-24 2014-06-24 방열 반도체 칩 패키지 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10340156B2 (ko)
KR (1) KR101630769B1 (ko)
CN (2) CN105206535A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948851B2 (en) 2020-11-30 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor package including high thermal conductivity layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440889B1 (ko) * 2017-10-26 2022-09-05 주식회사 엘엑스세미콘 칩온필름 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123710A (ja) * 2005-10-31 2007-05-17 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP2009105366A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064955A (ko) * 1998-06-09 1998-10-07 김철모이 리이드 프레임의 백코팅 시스템
US6280559B1 (en) * 1998-06-24 2001-08-28 Sharp Kabushiki Kaisha Method of manufacturing color electroluminescent display apparatus and method of bonding light-transmitting substrates
KR20000056801A (ko) 1999-02-26 2000-09-15 구자홍 반도체 패키지의 방열 구조
TW434854B (en) * 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
US6258626B1 (en) * 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
CN101353471A (zh) * 2000-09-25 2009-01-28 日立化成工业株式会社 封装用环氧树脂模塑料及半导体装置
US7723162B2 (en) * 2002-03-22 2010-05-25 White Electronic Designs Corporation Method for producing shock and tamper resistant microelectronic devices
US20050170188A1 (en) * 2003-09-03 2005-08-04 General Electric Company Resin compositions and methods of use thereof
JP2004220141A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp Ｉｃインレットの製造方法、ｉｄタグ、ｉｄタグリーダおよびそれらのデータ読み出し方法
US20050228097A1 (en) * 2004-03-30 2005-10-13 General Electric Company Thermally conductive compositions and methods of making thereof
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
EP1973963B1 (en) * 2006-01-17 2013-06-19 Dow Corning Corporation Thermally stable transparent silicone resin compositions and methods for their preparation and use
CN101029165A (zh) * 2006-03-01 2007-09-05 广东榕泰实业股份有限公司 用于集成电路封装用的环氧树脂模塑料及其制备方法
CN101101880A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
US8081484B2 (en) * 2006-11-30 2011-12-20 Cisco Technology, Inc. Method and apparatus for supporting a computer chip on a printed circuit board assembly
JP5248032B2 (ja) * 2007-04-23 2013-07-31 株式会社Ａｄｅｋａ ケイ素含有化合物、硬化性組成物及び硬化物
JP5887056B2 (ja) * 2007-08-31 2016-03-16 キャボット コーポレイションＣａｂｏｔ Ｃｏｒｐｏｒａｔｉｏｎ サーマルインターフェースマテリアル
CN101205349B (zh) 2007-12-03 2011-05-11 南京航空航天大学 具有导热路径的高导热环氧模塑料的制造方法
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
TWI440647B (zh) * 2008-07-03 2014-06-11 Asahi Kasei Chemicals Corp 改質樹脂組成物、其製造方法及含該組成物之硬化性樹脂組成物
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
KR20110022099A (ko) 2009-08-24 2011-03-07 황정배 대기중 산란광 동시 측정 장치
US20120256224A1 (en) * 2009-12-25 2012-10-11 Fujifilm Corporation Insulated substrate, process for production of insulated substrate, process for formation of wiring line, wiring substrate, and light-emitting element
JP5534837B2 (ja) * 2010-01-28 2014-07-02 東レ・ダウコーニング株式会社 熱伝導性シリコーンゴム組成物
US20110233756A1 (en) * 2010-03-24 2011-09-29 Maxim Integrated Products, Inc. Wafer level packaging with heat dissipation
KR101913878B1 (ko) * 2010-12-29 2018-10-31 쓰리엠 이노베이티브 프로퍼티즈 컴파니 원격 인광체 ｌｅｄ 소자를 위한 인광체 반사기 조립체
KR101546599B1 (ko) * 2011-03-30 2015-08-21 아사히 가세이 케미칼즈 가부시키가이샤 오르가노폴리실록산, 그 제조 방법 및 오르가노폴리실록산을 함유하는 경화성 수지 조성물
US9287143B2 (en) * 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
JP5667994B2 (ja) * 2012-01-31 2015-02-12 株式会社東芝 半導体装置の製造方法及び製造装置
KR20150135283A (ko) * 2013-03-22 2015-12-02 닛토덴코 가부시키가이샤 광반도체 장치의 제조 방법
JP2014220431A (ja) * 2013-05-09 2014-11-20 日東電工株式会社 回路基板、光半導体装置およびその製造方法
US9960099B2 (en) * 2013-11-11 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123710A (ja) * 2005-10-31 2007-05-17 Tomoegawa Paper Co Ltd 半導体装置製造用接着シート及び半導体装置並びにその製造方法
JP2009105366A (ja) * 2007-10-03 2009-05-14 Panasonic Corp 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948851B2 (en) 2020-11-30 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor package including high thermal conductivity layer

Also Published As

Publication number Publication date
CN105206535A (zh) 2015-12-30
KR20160000543A (ko) 2016-01-05
CN111584369A (zh) 2020-08-25
US10340156B2 (en) 2019-07-02
US20150371924A1 (en) 2015-12-24
US11289345B2 (en) 2022-03-29
US20190244833A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
KR101439565B1 (ko) 플립 칩 반도체 패키지용 접속 구조, 빌드업층 재료, 봉지 수지 조성물 및 회로 기판
KR20090045319A (ko) 반도체 패키지와 그 제조 방법 및 봉지 수지
US8895365B2 (en) Techniques and configurations for surface treatment of an integrated circuit substrate
JP5858813B2 (ja) 液体吐出ヘッド及びその製造方法
US20150303130A1 (en) Semiconductor Package and Method of Manufacturing the Same
KR20190069464A (ko) 밀봉용 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
KR101630769B1 (ko) 방열 반도체 칩 패키지 및 그 제조 방법
KR20160031572A (ko) 방열 반도체 소자 패키지 및 그 제조 방법
US7479449B2 (en) Underfill and mold compounds including siloxane-based aromatic diamines
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
US20110056623A1 (en) Lamination method of adhesive tape and lead frame
KR102213775B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
TWI761578B (zh) 半導體裝置
KR101557123B1 (ko) 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법
KR20240005192A (ko) 접착제 조성물 및 구조체
CN108140452B (zh) 各向异性导电膜和使用其的显示设备
Kan et al. The Role of Liquid Molding Compounds in the Success of Fan‐Out Wafer‐Level Packaging Technology
KR102264247B1 (ko) 반도체 몰딩용 에폭시 수지 조성물, 몰딩 필름 및 반도체 패키지
CN107338008B (zh) 各向异性导电膜及使用其的连接结构
KR20200141990A (ko) 밀봉용 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
JP2006096784A (ja) 電子部品用樹脂組成物
KR20240050451A (ko) 밀봉용 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
JP2006096784A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 4