JP5150518B2 - 半導体装置および多層配線基板ならびにそれらの製造方法 - Google Patents

半導体装置および多層配線基板ならびにそれらの製造方法 Download PDF

Info

Publication number
JP5150518B2
JP5150518B2 JP2009001253A JP2009001253A JP5150518B2 JP 5150518 B2 JP5150518 B2 JP 5150518B2 JP 2009001253 A JP2009001253 A JP 2009001253A JP 2009001253 A JP2009001253 A JP 2009001253A JP 5150518 B2 JP5150518 B2 JP 5150518B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
multilayer wiring
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009001253A
Other languages
English (en)
Other versions
JP2009260255A (ja
JP2009260255A5 (ja
Inventor
清己 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009001253A priority Critical patent/JP5150518B2/ja
Priority to PCT/JP2009/000719 priority patent/WO2009118999A1/ja
Publication of JP2009260255A publication Critical patent/JP2009260255A/ja
Priority to US12/707,927 priority patent/US8324740B2/en
Publication of JP2009260255A5 publication Critical patent/JP2009260255A5/ja
Application granted granted Critical
Publication of JP5150518B2 publication Critical patent/JP5150518B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

本発明は、多層配線基板およびこれに半導体チップが実装された半導体装置ならびにそれらの製造方法に関する。
近年、電子機器では、高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。このような電子機器に使用される半導体装置（半導体パッケージ）では、従来にもまして小型化かつ多ピン化が進んできている。
従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきている。そこで、半導体装置の高密度集積化と高密度実装化を可能とするために、ワイヤボンディング実装、ＴＡＢ（Tape Automated Bonding）実装、またはフリップチップ実装によって半導体装置を構成することが行われている。これらの実装技術の中でもフリップチップ実装技術が、半導体装置の大きさを抑えて半導体装置の最も高密度な実装を可能とする技術として、コンピュータ機器または高機能モバイル機器などに使用される半導体装置に多く用いられている。
フリップチップ実装では、多層配線基板上に半導体チップが実装される。具体的には、半導体チップの裏面に、電極端子、実際には電極パッドを予め形成しておき、多層配線基板上に、電極パッドと対応する接続パッドを設ける。そして、電極パッドと接続パッドとを、導電性バンプを利用して接続する（例えば、特許文献１参照）。導電性バンプは、金やはんだなどの導電性金属によって形成されるが、実装の容易さおよび接合部での応力緩和といった観点からはんだが使用されることが多い。このはんだバンプは、ボール搭載法、ペースト印刷法、またはめっき法などの工法により形成されうる。
フリップチップ実装では、面実装のために小さい面積で多数の電気的接続を行うことができるものの、半導体装置の小型化かつ多ピン化に伴って接続パッドの狭ピッチ化を招くことになる。接続パッドのピッチが狭くなるにつれて、はんだバンプの高さも低くなる傾向がある。今後は、このように狭いピッチ（特に接続パッドピッチが２００μｍ以下）での接続形態をもつ半導体装置が主流になると考えられる。
はんだバンプを形成する一般的な工法としては、生産性およびコストの観点から、ペースト印刷法が広く採用されていた。しかしながら、この工法では、はんだバンプのピッチが狭くなると、はんだ印刷時に隣り合うバンプ同士の短絡が発生し、歩留まりを極端に低下させることがある。そこで、狭ピッチのはんだバンプの形成には、電解めっきによってはんだバンプを形成するめっき法、またははんだボールをパッド上に搭載してリフローすることによりはんだバンプを形成するボール搭載法が望ましい工法となっている。
また、フリップチップ実装に使用される多層配線基板としては、配線の高密度化、軽量化、薄型化、さらには低コストといった観点から、ビルドアップ工法により製造されたビルドアップ基板が多く用いられている。このビルドアップ基板は、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板（コア基板）上に回路パターンと絶縁層を交互に形成していき、半導体チップとの電気的な接続を行うための接続パッドを表面に形成したものである。絶縁層の形成には、熱硬化性の絶縁樹脂が用いられる。
しかしながら、半導体チップと多層配線基板とでは、それぞれの熱膨張率が大きく異なる。そのために、半導体チップおよび多層配線基板がフリップチップ実装時または実装後
において大きな温度変化を受けると、半導体チップと多層配線基板との接続を担うはんだバンプに応力が集中し、はんだバンプまたはその近傍にクラックが発生して接続不良が起きるおそれがあった。
そこで、接続信頼性確保のために、フリップチップ実装後に半導体チップと多層配線基板との間のギャップ部分にアンダーフィルと呼ばれる絶縁性の樹脂を注入充填して硬化させることで、はんだバンプを封じ込める技術も実施されている。ところが、前述したように、半導体装置の小型化かつ多ピン化によりはんだバンプがますます微細化することによって、はんだバンプへの応力負荷は多大なものとなり、樹脂によるはんだバンプの封じ込めによる保護だけではクラックの発生は防げなくなることが懸念される。
このような問題に対する対策として、例えば特許文献２に記載されているように、はんだバンプのうち特に応力が集中する四隅に位置するはんだバンプの体積を大きくすることによりその位置のはんだバンプの断面積を大きくすることが考えられる。
特開２００１−１３５７４９号公報 特開２００７−２４２７８２号公報
しかしながら、一部のはんだバンプのみの体積を大きくするには、同一サイズのはんだボールをパッド上に搭載するボール搭載法は不向きである。特許文献２には、それを実現するにはペースト印刷法またはペーストディスペンス法が好ましいことが記載されているが、これらの工法は、前述したように狭ピッチのはんだバンプの形成に不向きである。そこで、はんだバンプの体積をどれも同程度に保ったままでクラックの発生を抑えられるようにすることが望まれる。
本発明は、上述の事情に鑑みてなされたものであり、接続パッドピッチが２００μｍ以下であってもバンプの体積をどれも同程度に保ったままでクラックの発生を抑えることのできる半導体装置およびこれに用いる多層配線基板ならびにそれらの製造方法を提供することを目的とする。
前記目的を達成するために、本発明は、裏面に電極パッドが設けられた半導体チップと、表面に前記電極パッドと対向する接続パッドが設けられた多層配線基板と、を備え、前記電極パッドは、前記半導体チップの裏面の各角に近接して配置された電極パッドを含む第１電極パッドと、前記第１電極パッド以外の第２電極パッドとからなり、前記接続パッドは、前記第１電極パッドとバンプを介して接続された第１接続パッドと、前記第２電極パッドとバンプを介して接続された第２接続パッドとからなり、前記多層配線基板は、前記第１接続パッドを支持する第１絶縁領域と、前記第２接続パッドを支持する第２絶縁領域とを有し、前記第１絶縁領域は、熱可塑性樹脂で構成されており、前記第２絶縁領域は、熱硬化性樹脂で構成されている、半導体装置を提供する。
ここで、第１電極パッドとは、電極パッドのうち半導体チップの裏面の中心から比較的に遠くに位置する電極パッドのことであり、第２電極パッドとは、半導体チップの裏面の中心側に一塊の電極パッド群を構成する電極パッドのことである。
本発明は、他の側面から、裏面に電極パッドが設けられた半導体チップと、表面に前記電極パッドと対向する接続パッドが設けられた多層配線基板と、を備え、前記電極パッドは、前記半導体チップの裏面の各角に近接して配置された電極パッドを含む第１電極パッドと、前記第１電極パッド以外の第２電極パッドとからなり、前記接続パッドは、前記第１電極パッドとバンプを介して接続された第１接続パッドと、前記電極パッドのうち前記第２電極パッドとバンプを介して接続された第２接続パッドとからなり、前記多層配線基板は、前記第１接続パッドを支持する第１絶縁領域を構成する第１絶縁層と、前記第２接続パッドを支持する第２絶縁領域を構成する第２絶縁層とを有し、前記第１絶縁層は、前記第２絶縁層上に積層されている、半導体装置を提供する。
また、本発明は、表面上に半導体チップが実装される多層配線基板であって、前記表面上の矩形領域内に配置された複数のパッドと、前記複数のパッドのうち少なくとも四隅に位置するパッドを支持する第１絶縁領域を構成する第１絶縁層と、前記複数のパッドのうち前記第１絶縁層で支持されるパッド以外のパッドを支持する第２絶縁領域を構成する第２絶縁層と、を備え、前記第１絶縁層は、熱可塑性樹脂で構成されており、前記第２絶縁層は、熱硬化性樹脂で構成されているとともに、前記第１絶縁層は、前記第２絶縁層上に積層されている、多層配線基板を提供する。
さらに、本発明は、ガラスクロスを含むコア基板上に、回路パターンを形成する工程と、前記回路パターンが形成されたコア基板上に、熱硬化性樹脂で下側絶縁層を形成する工程と、前記下側絶縁層上に、前記コア基板上の前記回路パターンと電気的に接続された複数のパッドおよび回路パターンを形成する工程と、前記回路パターンが形成された前記下側絶縁層上に、前記複数のパッドを取り囲むように熱可塑性樹脂で上側絶縁層を形成する工程と、前記上側絶縁層上に、前記下側絶縁層上の前記回路パターンと電気的に接続された複数のパッドを形成する工程と、を含む、多層配線基板の製造方法を提供する。
また、本発明は、前記の多層配線基板の製造方法により製造された多層配線基板、および裏面に電極パッドが設けられた半導体チップを用意し、前記電極パッド上にはんだボールを搭載してリフローすることによりはんだバンプを形成し、前記多層配線基板の表面上に前記半導体チップを前記接続パッドと前記電極パッドとが前記はんだバンプを挟んで対向するように搭載し、その状態でリフローすることにより前記多層配線基板の表面上に前記半導体チップを実装する、半導体装置の製造方法を提供する。
前記の第１の構成によれば、温度変化による応力が特に集中する位置のバンプと接続された第１接続パッドが、熱可塑性樹脂で構成された第１絶縁領域で支持されている。このため、周囲環境温度が高温になった場合には第１絶縁領域が軟化するようになる。このような第１絶縁領域の軟化によって、第１接続パッドと接続されたバンプにかかる応力を緩和することができる。従って、いずれも略同じ体積のバンプを用いても、クラックの発生を効果的に抑えることができる。しかも、残りのバンプと接続された第２接続パッドが、熱硬化性樹脂で構成された第２絶縁領域で支持されている。このため、周囲環境温度が高温になった場合でも第２接続パッドは定位置に保たれる。それ故に、多層配線基板と半導体チップとの接合強度を高く保ちつつ前記の効果を得ることができる。
前記の第２の構成によれば、温度変化による応力が特に集中する位置のバンプと接続された第１接続パッドを支持する第１絶縁層が、他の位置のバンプと接続された第２接続パッドを支持する第２絶縁層上に積層されている。すなわち、第１接続パッドと第２接続パッドとの間には高低差が形成されていて、第１接続パッドが第２接続パッドよりも半導体チップに近づいている。このため、バンプがいずれも略同じ体積となっていても、第１接続パッドに接続されたバンプを第２接続パッドに接続されたバンプよりも押し広げられた形状とすることができる。これにより、第１接続パッドと接続されたバンプにかかる応力を、当該バンプの大きく拡張された断面積によって小さくすることができる。従って、いずれも略同じ体積のバンプを用いても、クラックの発生を効果的に抑えることができる。
このように、本発明によれば、温度変化によるクラックの発生を抑えることができ、半導体チップと多層配線基板との高い接続信頼性を得ることができる。
以下、図面を参照して、本発明の実施形態について説明する。なお、以下に示す実施形態は本発明の最良の実施形態の一例であって、本発明はこの実施形態に限定されるものではない。
図１および図２に示すように、本発明の一実施形態に係る半導体チップ１は、多層配線基板４と、この多層配線基板４の表面４ａ上に実装された半導体チップ２とを備えている。なお、図２では、半導体チップ２および後述するアンダーフィル８を二点鎖線で示している。
半導体チップ２は、フラットな矩形板状の形状を有している。半導体チップ２の裏面２ａには、複数（例えば１０００〜２０００個、図面は簡略化のため２５個で作図）の電極パッド３が設けられている。これらの電極パッド３は、行列状に配置されていてもよいし、千鳥状に配置されていてもよい。
各電極パッド３は、例えば円形状をなしており、アルミパッド３１上にＵＢＭ（Under Bump Metal）３２が積層されて構成されている。ＵＢＭ３２を構成するには、例えば、アルミパッド１３上に、厚さ１０μｍの無電解ニッケルめっき層を形成し、さらにその上に厚さ０．１μｍの金めっき層を形成すればよい。また、半導体チップ２の裏面２ａの電極パッド３以外の領域は、例えばポリイミド樹脂からなる絶縁保護膜２１で覆われている。
より詳しくは、電極パッド３は、半導体チップ２の裏面２ａの各角（４つの頂点）に近接して配置された第１電極パッド３ａと、それ以外の第２電極パッド３ｂとで構成されている。第１電極パッド３ａの大きさは、第２電極パッド３ｂの大きさよりも大きく設定されていることが好ましい。例えば、第１電極パッド３ａの直径を１４０μｍ、第２電極パッド３ｂの直径を１００μｍとしてもよい。
多層配線基板４は、コア基板４０の表裏両面上に回路パターンと絶縁層とが交互に積層されて構成されたインターポーザである。多層配線基板４の表面４ａには、電極パッド３とそれぞれ対向する複数の接続パッド５が設けられており、裏面４ｂには、接続パッド５とそれぞれ電気的に接続された複数の外部接続用パッド６が設けられている。
具体的に、コア基板４０の表面上には、回路パターン５１、第２絶縁層（下側絶縁層）４２、回路パターン５２、第１絶縁層（上側絶縁層）４１がこの順に積層されており、コア基板４０の裏面上には、回路パターン６１、第３絶縁層４３、回路パターン６２、第４絶縁層４４がこの順に積層されている。第１絶縁層４１は、第２絶縁層４２を露出させて半導体チップ２の裏面２ａに対向させる開口４１ａを有している。そして、第１絶縁層４１および第２絶縁層４２によって接続パッド５が支持されており、第４絶縁層４４によって外部接続用パッド６が支持されている。なお、第１絶縁層４１は、後述する第１接続パッド５ａを支持する第１絶縁領域を構成しており、第２絶縁層４２は、後述する第２接続パッド５ｂを支持する第２絶縁領域を構成している。
本実施形態では、開口４１ａは、十字状に形成されている。すなわち、第１絶縁層４１は、開口４１ａによって半導体チップ２の裏面２ａの四隅にのみ対向する形状に形成されており、第２絶縁層４２は、開口４１ａを通じて半導体チップ２の裏面２ａの四隅を除く部分に対向している。
各絶縁層４１〜４４には、当該絶縁層４１〜４４の中を通ってパッド５（または６）と回路パターン５１，５２（または６２）とをまたは回路パターン５１，５２（または６１，６２）同士を導通させるためのバイアホール４８が形成されている。また、コア基板４０には、当該コア基板４０の中を通って回路パターン５１，６１同士を電気的に接続する貫通電極４０ａが設けられている。
さらに、多層配線基板４は、第１絶縁層４１および第２絶縁層４２を覆う表側ソルダーレジスト４５と、第４絶縁層４４を覆う裏側ソルダーレジスト４６とを有している。そして、表側ソルダーレジスト４５の外側面によって多層配線基板４の表面４ａが構成され、裏側ソルダーレジスト４６の外側面によって多層配線基板４の裏面４ｂが構成されている。
コア基板４０としては、セラミック基板あるいは有機材料基板を用いることができるが、コスト及び熱ストレス負荷時の接合部分に負荷されるストレスの効果的な緩和が可能であるとの観点から、ガラスクロスに熱硬化性樹脂を含浸させたガラスエポキシ基板を用いることが好ましい。コア基板４０の厚さは例えば０．４ｍｍである。コア基板４０を構成する熱硬化性樹脂としては、エポキシ樹脂が好適であるが、これ以外の樹脂を使用することもできる。例えば、ビスマレイミドトリアジン樹脂または熱硬化性ポリフェニレンエーテルなどの耐熱性の高い熱硬化性樹脂を１つ用いてもよいし、これらの２種類以上の混合物を用いてもよい。
接続パッド５は、それぞれはんだバンプ７を介して半導体チップ２の電極パッド３と接続されている。はんだバンプ７は、いずれも略同じ体積（例えば、５．０×１０-4ｍｍ3）のものである。
より詳しくは、接続パッド５は、第１電極パッド３ａと接続された第１接続パッド５ａと、第２電極パッド３ｂと接続された第２接続パッド５ｂとで構成されている。そして、第１接続パッド５ａが第１絶縁層４１で支持されており、第２接続パッド５ｂが第２絶縁層４２で支持されている。換言すれば、多層配線基板４の表面４ａ上の矩形領域内に配置された複数の接続パッド５のうち四隅に位置する第１接続パッド５ａが第１絶縁層４１に支持され、残りの第２接続パッド５ｂが第２絶縁層４２に支持されている。これにより、第１接続パッド５ａと第２接続パッド５ｂとの間には、第１絶縁層４１の厚さと等しい高低差が形成されており、その高低差分だけ第１接続パッド５ａが第２接続パッド５ｂよりも半導体チップ２に近い位置にある。
第１接続パッド５ａおよび第２接続パッド５ｂの形状は、特に限定されないが、例えば円形状であってもよいし矩形状であってもよい。ただし、第１接続パッド５ａの大きさは、第２接続パッド５ｂの大きさよりも大きいことが好ましい。例えば、第１接続パッド５ａを直径１４０μｍの円形状とし、第２接続パッド５ｂを直径１００μｍの円形状としてもよい。
第１絶縁層４１は、熱可塑性樹脂で構成されていることが好ましい。第１絶縁層４１を構成する熱可塑性樹脂としては、特にその種類は問わないが、多層配線基板の製造工法、密着性、加工性といった観点から、例えば、ポリフェニレンエーテル（ＰＰＥ）、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルサルホン（ＰＥＳ）、熱可塑性ポリイミド（ＰＩ）などの、一般にスーパーエンジニアリングプラスチックと呼ばれる耐熱性の高い樹脂を好適に用いることができる。
より好ましくは、第１絶縁層４１を構成する熱可塑性樹脂は、融点が２８０℃以上のものである。フリップチップ実装におけるリフロー処理時には、はんだバンプ７の融点（例えば、錫９７．５重量％、銀２．５重量％の組成のはんだバンプでは、２１７℃）よりも高い温度（例えば２６０℃）環境となるので、その場合でも第１絶縁層４１が溶融しないようにするためである。
また、第１絶縁層４１の厚さは、多層配線基板中の第１絶縁層４１のすぐ下にある回路パターン５２の厚さの１．５倍以上であることが好ましい。回路パターン５２は、第１絶縁層４１に埋め込まれる形で形成されるため、第１絶縁層４１が回路パターン５２より薄い厚さだと第１絶縁層４１の上下に回路パターンが形成できない。さらに、第１絶縁層４１の厚さが回路パターン５２の厚さの１．５倍未満であると、回路パターン形成時のエッチングなどの処理あるいは絶縁層形成時の表面粗化処理などにより、第１絶縁層４１を上下に貫通する空孔が形成され、この空孔を介して、電気的に接続してはいけない第１絶縁層４１の上下の回路が短絡する可能性があるためである。さらに、第１絶縁層４１の厚さは、第２電極パッド３ｂと第２接続パッド５ｂの間に形成されるはんだバンプ７の高さの２分の１以下であることが好ましい。第１絶縁層４１の厚さが第２電極パッド３ｂと第２接続パッド５ｂの間に形成されるはんだバンプ７の高さの２分の１を超えると、第１接続パッド５ａと第２接続パッド５ｂとの間の高低差が大きくなり過ぎて、第１接続パッド５ａと接続されるはんだバンプ７が極端に大きく潰れてしまい、接続信頼性が低下するおそれがあるからである。例えば、第１絶縁層４１の厚さを５〜５０μｍとしてもよい。
第２〜第４絶縁層４２〜４４は、無機フィラーが配合された熱硬化性樹脂で構成されていることが好ましい。無機フィラーは、絶縁層の絶縁性を保ちながら熱膨張率の低下および弾性率の向上を図るために添加されるものであり、その配合量は、例えば１０〜６０体積％である。無機フィラーとしては、例えば平均粒径が５μｍの球状のシリカが挙げられる。シリカの他にも、アルミナ、水酸化アルミニウム、チタン酸バリウムなどからなる球状のものまたは破砕フィラーを使用してもよい。
熱硬化性樹脂としては、エポキシ樹脂が好適であるが、これ以外の樹脂を使用することもできる。例えば、ビスマレイミドトリアジン樹脂または熱硬化性ポリフェニレンエーテルなどの耐熱性の高い熱硬化性樹脂を１つ用いてもよいし、これらの２種類以上の混合物を用いてもよい。
表側ソルダーレジスト４５には、第１接続パッド５ａおよび第２接続パッド５ｂに対応する位置に、第１接続パッド５ａおよび第２接続パッド５ｂを露出させる開口４５ａ，４５ｂ（図２参照）が設けられている。第１接続パッド５ａに対応する位置の開口４５ａの大きさは、第２接続パッド５ｂに対応する位置の開口４５ｂの大きさよりも大きく設定されていることが好ましい。本実施形態では、前述した第１接続パッド５ａと第２接続パッド５ｂとの間の高低差により、多層配線基板４上への半導体チップ２の実装時に第１接続パッド５ａに接続されるはんだバンプ７が大きく潰れるので、大きく潰れて押し広げられたはんだバンプ７と第１接続パッド５ａとの接触面積を大きく確保するためである。これにより、それらの接合部分での耐久性が向上する。例えば、開口４５ａの大きさを直径１３０μｍとし、開口４５ｂの大きさを直径９０μｍとしてもよい。なお、第１接続パッド５ａに対応する位置の開口４５ａの大きさは、第１絶縁層４１の厚さおよびはんだバンプ７の体積に応じて決定すればよい。表側ソルダーレジスト層４５の厚さは、例えば２０μｍである。
また、開口４５ａ，４５ｂを通じて露出する第１接続パッド５ａおよび第２接続パッド５ｂ上には、バリアメタル層５０が積層されている。バリアメタル層５０を構成するには、例えば、第１接続パッド５ａおよび第２接続パッド５ｂ上に、厚さ１０μｍの無電解ニッケルめっき層を形成し、さらにその上に厚さ０．１μｍの金めっき層を形成すればよい。そして、第１接続パッド５ａおよび第２接続パッド５ｂは、バリアメタル層５０を介してはんだバンプ７と接続されている。
裏側ソルダーレジスト４６にも、外部接続用バンプ６に対応する位置に開口が形成されており、この開口内にバリアメタル層６０が形成されている。
さらに、本実施形態の半導体装置１では、多層配線基板４と半導体チップ２との間に、アンダーフィル８が充填されている。アンダーフィル８としては、例えば、耐熱性の観点から多官能エポキシ樹脂が用いられることが多く、特にビスフェノールＡノボラック型エポキシ樹脂、ビスフェノールＦノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などの絶縁性の樹脂を用いることができる。
以上説明した半導体装置１では、半導体チップ２と多層配線基板４がはんだバンプ７を介して接続される際に最も応力がかかる四隅に位置するはんだバンプ７が、熱可塑性樹脂からなる第１絶縁層４１上に形成された第１接続パッド５ａに接続されている。熱ストレスが負荷された際に熱可塑性樹脂からなる第１絶縁層４１が軟化することで、四隅に位置するはんだバンプ７に特に集中的にかかる応力を緩和することができる。また、残りのはんだバンプ７の全てが、熱負荷時にも弾性率の高い第２絶縁層４２上に形成された接続パッド４ｂに接続されているので、半導体チップ２と多層配線基板４との接続を全体として剛性の高い強固なものにすることができる。さらに、第１接続パッド５ａと第２接続パッド５ｂとの間の高低差によって四隅に位置するはんだバンプ７の断面積を大きく拡張することができるため、当該はんだバンプ７にかかる応力をより小さくすることができる。それ故に、本実施形態のようにいずれも略同じ体積のはんだバンプ７を用いても、クラックの発生を効果的に抑えることができるとともに、半導体チップ２と多層配線基板４との接合強度が高い半導体装置を得ることができる。
そして、本実施形態のようにいずれも略同じ体積のはんだチップ７を用いれば、ボール搭載法によりはんだバンプ７を形成することができるため、接続パッドピッチが２００μｍ以下と狭い場合であってもはんだバンプ７を良好に形成することができる。
次に、半導体装置１を製造する方法を説明する。
１）多層配線基板の製造
多層配線基板４の製造方法としては、第２〜第４絶縁層４２〜４４の製造までは一般的にシーケンシャルビルドアップ製造工法と呼ばれるビルドアップ基板作製方法を用い、ガラスクロスを含むコア基板４０上に絶縁層と回路パターンとを順次形成する。以下に、多層配線基板４の具体的な製造方法を図３〜図５を参照しながら説明する。
図３は、第１絶縁層４１を形成する前段階の状態を示す断面図である。まず、コア基板４０の表裏両面に例えば厚さ１５μｍの金属箔を熱圧着により貼り合わせる。金属箔としては、電解めっきにより作製した銅箔を使用することができる。ついで、表面および裏面上の金属箔同士を電気的に接続するために、炭酸ガスレーザを使用してコア基板４０を金属箔と共に貫通する貫通孔を加工した後、貫通孔内を無電解銅めっきと電解銅めっきにて充填して貫通電極４０ａを形成する。その後、金属箔をエッチングすることでコア基板４０上に回路パターン５１，６１を形成する。
次に、前述したような無機フィラーが配合された熱硬化性樹脂によって予め成形されたフィルムを、回路パターン５１が形成されたコア基板４０の表面上に熱圧着により貼り合わせるとともに硬化させて、第２絶縁層４２を形成する。第２絶縁層４２の形成方法は、これに限らず、例えば無機フィラーが配合された未硬化液状の熱硬化性樹脂をスクリーン印刷法またはスピンコート法によって塗布した後に加熱して硬化させて行ってもよい。
次に、炭酸ガスレーザを用いて第２絶縁層４２に、これを厚さ方向に貫通してその下にある回路パターン５１に到達する有底バイアホール４８を形成する。レーザによる有底バイアホール４８の形成は、炭酸ガスレーザの他にも第三高調波Ｎｄ−ＹＡＧレーザまたは３００ｎｍより波長の短い深紫外エキシマレーザなどのレーザ加工装置を用いて行ってもよい。
次に、第２絶縁層４２上に、無電解銅めっきを施した後にさらに電解銅めっきを施すことで、有底バイアホール４８を満たした例えば厚さ１５μｍの銅めっき膜を形成する。ついで、形成した銅めっき膜の表面に感光性のドライフィルムレジストを熱圧着プレスによって貼り合わせるとともに、その上から所望の導体パターンのネガイメージが描画された
ガラスマスクを位置合わせる。その後、露光と現像を行うことで必要な導体パターン以外の部位の銅めっき膜を露出させたエッチングレジストを形成する。そして、銅めっき膜のうちエッチングレジストに覆われていない部分をエッチングにより溶解させて除去した後、エッチングレジストを剥離することで、第２絶縁層４２上に回路パターン５１に電気的に接続された第２接続パッド５ｂおよび回路パターン５２を形成する。
その後、コア基板４０の裏面側にも前記と同様の方法により、第３絶縁層４３、回路パターン６１に電気的に接続された回路パターン６２、第４絶縁層４４、および回路パターン６２に電気的に接続された外部接続用パッド６を形成する。
次に、図４に示すように、前述したような熱可塑性樹脂からなる、開口４１ａが形成されて第２絶縁層４２上の第２接続パッド５ｂが配置された領域以外の部分を全て覆うことが可能な形状のフィルム４１’を用意する。開口４１ａの形成は、例えば炭酸ガスレーザによってフィルムを切り抜くことにより行えばよい。このフィルム４１’を第２絶縁層４２上に位置合わせした後に熱圧着することにより、第２接続パッド５ｂを取り囲むように第１絶縁層４１を形成する。第１絶縁層４１の形成は、液状の熱可塑性樹脂を第２絶縁層４２上に塗布することによって行うことも可能であるが、多層配線基板製造工法の容易性およびコストを考慮するとフィルム４１’を用いることが好ましい。次に、第２絶縁層４２上に第２接続パッド５ｂを形成した方法と同じ方法で、第１絶縁層４１上に第１接続パッド５ａを形成する。
次に、フリップチップ実装時の隣り合うはんだバンプ７間のショートを避けるために、第１絶縁層４１および第２絶縁層４２上に感光性エポキシ樹脂からなるソルダーレジスト樹脂を使用して露光処理によって、第１接続パッド５ａおよび第２接続パッド５ｂを露出させる開口４５ａ，４５ｂを有する表側ソルダーレジスト４５を形成する。表側ソルダーレジスト４５を形成する下地となる第１絶縁層４１と第２絶縁層４２との間に段差が存在するため、表側ソルダーレジスト４５形成の際には、まず第２絶縁層４２上の部分を先に形成し、その後に第１絶縁層４１上の部分を形成する。第４絶縁層４４上にも同様に、外部接続用パッド６を露出させる開口を有する裏側ソルダーレジスト４６を形成する。裏面側は下地に段差がないため、裏側ソルダーレジスト４６は表側ソルダーレジスト４５を形成した後に１回の処理で形成することができる。これらのソルダーレジスト４５，４６の形成は、一般的に感光性タイプのソルダーレジスト材料を使用し、露光処理によってパターン加工することにより行われるが、所望の形状に加工できればどのような工法を用いてもよい。例えば、炭酸ガスレーザ、第三高調波Ｎｄ−ＹＡＧレーザ、３００ｎｍより波長の短い深紫外エキシマレーザなどのレーザ加工装置を用いて加工してもよい。
次に、第１接続パッド部５ａおよび第２接続パッド５ｂならびに外部接続用パッド６のソルダーレジスト４５，４６の開口から露出する部分に、バリアメタル層５０，６０を形成する。
以上の工程により、図５に示すような多層配線基板４を製造することができる。
２）はんだバンプの形成
図６に示すように、半導体チップ２の第１電極パッド３ａおよび第２電極パッド３ｂ上の所定位置に直径１００μｍのはんだボールを搭載し、窒素ガス雰囲気下でリフロー処理を行うことではんだバンプ７を形成する。
次に、図７に示すように、はんだバンプ７にフッラクス７１を付着させる。はんだバンプ７にフラックス７１を付着させる方法は、はんだバンプ７の表面全体にフラックス７１がぬれ広がり、かつ半導体チップ２の裏面２ａに形成されている絶縁保護膜２１にフラッ
クス７１が付着しなければ特に問わない。例えば、はんだバンプ７の高さよりも薄い膜厚（例えば５０μｍ）で平坦面に均一に塗布されたフラックス７１中に、半導体チップ２に形成されたはんだバンプ７を浸漬することによって、はんだバンプ７にフラックス７１を付着させることができる。こうすることで、フラックス７１のはんだに対する濡れ性の作用により、はんだバンプ７のフラックス７１中に浸漬されていない部分にまでフラックス７１がぬれ広がり、はんだバンプ７の表面を均一にフラックス７１で覆うことができる。
３）多層配線基板上への半導体チップの実装
図７に示すように、多層配線基板４と半導体チップ２を所定の位置関係となるように位置合わせし、多層配線基板４の表面４ａ上に半導体チップ２を接続パッド５と電極パッド３とがはんだバンプ７を挟んで対向するように搭載する。この搭載段階では、多層配線基板４の第１接続パッド５ａおよび第２接続パッド５ｂにフラックス７１を介して（正確にはバリアメタル層５０をも介して）はんだバンプ７が接触しているのみであり、はんだ接続は行われていない。
次に、はんだリフロー装置を用い、半導体チップ２が搭載された多層配線基板４を窒素雰囲気下ではんだバンプ７が溶融する温度よりも３０℃以上高い温度で２０秒以上加熱する（リフロー処理を行う）ことで、図８に示すように、はんだバンプ７によって半導体チップ２を多層配線基板４の表面４ａ上に実装する。
次に、はんだバンプ７周辺に残渣するフラックス７１を除去するため、フラックス７１を洗浄する。このフラックス洗浄では、図８に示すような多層配線基板４に半導体チップ２が実装された実装体を洗浄液に完全に浸漬し、周波数１００ｋＨｚ、出力１００Ｗの超音波による洗浄を５分間行った後、洗浄液から取り出した実装体に対し、速やかに純水を使用して５分間のリンス処理を行う。このように、洗浄液中で超音波処理を行うことで、実装体のはんだバンプ７が存在するギャップ部分へ、洗浄液を効果的に進入させ、中に残渣しているフラックスを比較的効率よく除去することができる。実際に、実装後にダミーサンプルの半導体チップを剥がしてはんだバンプ７周辺の観察を行ったところ、はんだバンプ７周辺に残渣するフラックスは存在しなかった。
洗浄の効果を高めるためには洗浄中の超音波出力を高くすることが好ましいが、超音波出力を１０００Ｗより高くすると、はんだバンプ７内または電極パッド３にクラックが発生し、５０Ｗより低くすると残渣するフラックスが全く除去されない。そこで、超音波出力は５０Ｗ以上１０００Ｗ以下であることが好ましい。また、超音波の周波数を６００ｋＨｚより高くした場合および５０ｋＨｚより低くした場合では、残渣するフラックスが除去されなくなるため、超音波の周波数は５０ｋＨｚ以上６００ｋＨｚ以下が好ましい。洗浄時間およびリンス処理時間は、１分を越えていれば残渣するフラックスの除去性に差は見られないが、長時間の超音波処理は多層配線基板４が吸湿してしまい、以降の熱処理工程で多層配線基板４内の膨れまたはデラミネーションを引き起こすおそれがあるため、１０分以下であることが好ましい。
次に、フラックス洗浄が終了した図８に示すような実装体に対し、窒素雰囲気下で１１５〜１２５℃にて例えば１時間のべーク処理を行う。ベーク時間が１時間よりも短い場合、またはベーク温度が１１５℃を下回る場合には、多層配線基板４の表面４ａに付着した表面吸着水の除去が十分に行われず、次のアンダーフィル充填工程でソルダーレジスト４５，４６の表面に対するアンダーフィル８の濡れ性が低下し、アンダーフィル８の充填が十分に行われなくおそれがある。また、ベーク時間が３時間を超える場合、またはベーク温度が１２５℃を超える場合は、ソルダーレジスト４５，４６の表面が変色する。そこで、ベーク時間は１時間以上３時間以下であることが好ましく、ベーク温度は１１５℃以上１２５℃以下であることが好ましい。
次に、多層配線基板４と半導体チップ２との間のギャップ部分へ、アンダーフィル塗布装置によって未硬化のアンダーフィル８の塗布を行う。アンダーフィル８は、半導体チップ２の外形を成す４つの辺の内、最も長い辺に沿って所定量塗布する。このアンダーフィル８の塗布は、塗布されたアンダーフィル８の粘度を下げてギャップ部分（隙間）への浸透性を高めるために、図８に示すような半導体チップ２が実装された多層配線基板４を例えば６５℃に過熱した状態で行うことが好ましい。塗布後も例えば１０分間程度同一温度に保つことで、アンダーフィル８の浸透性を利用してアンダーフィル８をギャップ部分に完全に充填させることができる。
次に、多層配線基板４と半導体チップ２との間にアンダーフィル８が充填された実装体をオーブンへ入れて、窒素雰囲気下で例えば１４５〜１５５℃の温度で例えば１時間加熱する。この熱処理工程により、未硬化のアンダーフィル８が硬化することで、はんだバンプ７を封止し、水分の浸入および外的なストレス、さらに熱変形や内部残留応力によって発生する圧縮やせん断応力から接合部を保護する役割となる。
ここで、加熱温度が１３０℃より低い場合、または加熱時間が１時間より短い場合は、アンダーフィル８の硬化が十分に行われず、水分の浸入による電気絶縁性の低下、あるいは封止効果が不十分となり、震度または熱変形による局所的応力負荷が発生した場合に接合部の破壊が発生する。また、加熱温度が１７０℃を超えた場合、または加熱時間が３時間を越えた場合には、アンダーフィル８の過剰な硬化反応により、多層配線基板４が変形したり、接合部または多層配線基板４内の破壊あるいは剥離が発生したりする。
以上の工程により、図１に示すような半導体装置１を製造することができる。
なお、前記実施形態で示した製造方法では、半導体チップ２の電極パッド３にはんだバンプ７を形成しているが、半導体チップ２の電極パッド３と多層配線基板４の接続パッド５の両方にはんだバンプを形成し、それらのはんだバンプ同士を接合してはんだバンプ７を形成してもよい。
また、前記実施形態では、第１絶縁層４１が熱可塑性樹脂で構成されていたが、第１絶縁層４１は、第２絶縁層４２と同一の熱硬化性樹脂で構成されていてもよい。この場合でも、第１接続パッド５ａと第２接続パッド５ｂとの間の高低差により、第１接続パッド５ａに接続されたはんだバンプ７を第２接続パッド５ｂに接続されたはんだバンプ７よりも押し広げられた形状とすることができ、熱応力によるクラックの発生を抑えることができる。
あるいは、第１絶縁層４１は第２絶縁層４２上に積層されている必要はなく、例えば図９に示すように、第２絶縁層４２が第１絶縁層４１の開口４１ａ内に嵌り込んでいて、前述したような無機フィラーが配合された熱硬化性樹脂で構成された別の絶縁層４７上に第１絶縁層４１および第２絶縁層４２が積層されていてもよい。すなわち、第１接続パッド５ａを支持する第１絶縁領域と第２接続パッド５ｂを支持する第２絶縁領域とは同一平面上にあってもよい。この場合でも、第１絶縁層４１の軟化によって、熱応力によるクラックの発生を抑えることができる。
ただし、前記実施形態のように、第１絶縁層４１が熱可塑性樹脂で構成されており、かつ、第１絶縁層４１が第２絶縁層４２上に積層されていれば、その相乗効果により、クラックの発生をさらに効果的に抑えることができる。
さらに、前記実施形態では、電極パッド３のうち半導体チップ２の裏面２ａの各角に近接して配置された電極パッドが第１電極パッド３ａとなり、残りの電極パッドが第２電極パッド３ｂとなっているが、第１電極パッド３ａは、少なくとも半導体チップ２の裏面２ａの各角に近接して配置された電極パッド３ａを含むものであればよい。換言すれば、接続パッド５のうち少なくとも四隅に位置する接続パッドが第１絶縁層４１に支持されていればよい。例えば、電極パッド３のうち最外周の全ての電極パッドが第１電極パッド３ａとなり、この第１電極パッド３ａで囲まれる電極パッドが第２電極パッド３ｂとなっていてもよい。すなわち、図１０に示すように、接続パッド５のうち最外周の全ての接続パッドが第１接続パッド５ａとなっていて第１絶縁層４１に支持されていてもよい。このように、第１絶縁層４１に形成される開口４１ａの形状および大きさは、第１電極パッド３ａとはんだバンプ７を介して接続される第１接続パッド５ａの配置に合わせて適宜変更可能である。
また、本発明は、ウエハレベルＣＳＰを実装基板に実装する場合にも適用可能である。すなわち、多層配線基板４は、インターポーザである必要はなく、例えばコア基板４０の表面にのみ第１絶縁層４１および第２絶縁層４２が形成された２層または３層の基板であってもよい。
さらに、本発明は、バンプとしてはんだバンプ以外の例えば金バンプ等を用いた場合でも同様の効果が得られることは言うまでもない。
本発明の効果を確認するために、以下に示す実施例１〜３ならびに比較例の半導体装置に対して、温度サイクル試験を行った。
具体的には、半導体装置に対し、ＪＥＤＥＣ ＳＴＡＮＤＡＲＤ ＴＥＳＴ ＭＥＴＨＯＤ Ａ１１３−Ａ ＬＥＶＥＬ３で規定される条件下で吸湿保存の前処理を行い、その直後に２６０℃の温度ではんだリフロー試験を３回行う前処理を行った。このように前処理された半導体装置を−５５℃の環境下に３０分設置した後に１２５℃の環境下に３０分設置するサイクルを１０００サイクルおよび１５００サイクル行い、半導体装置におけるはんだバンプを含む全ての配線部分の接続抵抗値の変化を確認した。
（実施例１）
実施例１では、８．０×８．０ｍｍの大きさの半導体チップ２を用い、電極パッド３、接続パッド５、およびはんだバンプ７の数量を１６００個とした（パッドピッチ：１８０μｍ）。コア基板４０としてガラスエポキシ基板を用いた。第１絶縁層４１を構成する熱可塑性樹脂としてはポリフェニレンエーテルを用い、第２絶縁層４２を構成する熱硬化性樹脂としては平均粒径５μｍの球状のシリカ（無機フィラー）が５０体積％配合されたエポキシ樹脂を用いた。最表面に存在する第１絶縁層４１の厚さを３０μｍとし、第２絶縁層４２の厚さを４５μｍとした。その他（はんだバンプ７の体積、電極パッド３および接続パッド５の形状および大きさ、開口４５ａ，４５ｂの大きさなど）は前記実施形態で具体的に例示したものを採用した。以上の条件で、半導体装置を製造した。
実施例１の半導体装置は、温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であり、また１５００サイクル後における接続抵抗値の変化率も初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な耐性を持つことが分かった。
（実施例２）
実施例１に対し、表側ソルダーレジスト４５における第１接続パッド５ａに対応する位置の開口４５ａの大きさを１３０μｍから他の開口４５ｂと同じ９０μｍに変更した以外は、実施例１と同様の条件で半導体装置を製造した。
実施例２の半導体装置では、温度サイクル試験の結果、１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。しかし、１５００サイクル後では一部断線不良が発生した。断線不良の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モード解析を行った結果、発生した断線箇所に係るはんだバンプ７の周辺には、はんだバンプ７内に表側ソルダーレジスト４５ａの開口４５ａ上部に対応する位置を起点としたクラックが観察された。
（実施例３）
実施例１に対し、第１絶縁層４１の厚さが第２電極パッド３ｂと第２接続パッド５ｂの間に形成されるはんだバンプ７の高さの２分の１となるように４５μｍと変更した以外は、実施例１と同様の条件で半導体装置を製造した。
実施例３の半導体装置では、温度サイクル試験の結果、１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。しかし、１２００サイクル後では一部断線不良が発生した。断線不良の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モード解析を行った結果、発生した断線箇所に係るはんだバンプ７が実施例１と比較して大きく潰れて変形しており、変形部に沿ってはんだ内にクラックが観察された。
（比較例）
比較例では、図１１に示すような半導体装置１０を製造した。比較例に係る多層配線基板４’は、半導体チップ２の電極パッド３とはんだバンプ７を介して接続する接続パッド５が、全て同一の絶縁層上に形成された構造を有している。この比較例に係る多層配線基板４’の製造は、第２絶縁層に相当する絶縁層４９ａを形成するまでは前記実施形態と同様に行い、絶縁層４９ａの全面上に絶縁層４９ｂを絶縁層４９ａと同じ材料（無機フィラーが配合された熱硬化性樹脂）で形成した。すなわち、全ての絶縁層を同一材料とし、その厚さを全て４５μｍとした。そして、絶縁層４９ｂ上に接続パッド５を形成した。また、ソルダーレジストの厚さを２０μｍとし、接続パッド５を露出させる開口の直径を全て９０μｍとした。その他の部分は実施例１と同様にした。
比較例の半導体装置１０では、温度サイクル試験の結果、２００サイクル後に接続抵抗値の変化率が初期抵抗値に対して＋１０％を越え、５００サイクル後に断線不良が発生し、温度変化に対する耐性が劣ることを確認した。
断線不良の発生原因を確認するため、温度サイクル験後の半導体装置に対して不良モード解析を行った結果、発生した断線箇所に係るはんだバンプ７の周辺には、半導体チップ側のアルミパッド内部にクラックが観察された。
本発明は、半導体チップのサイズが比較的に大きな場合、および個々のはんだバンプの体積が小さな場合に、特に有用である。
本発明の一実施形態に係る半導体装置の断面図である。 図１に示す半導体装置の平面図である。 多層配線基板の製造方法を説明する説明図である。 第１絶縁層用フィルムの平面図である。 多層配線基板の断面図である。 電極パッドにバンプを形成した半導体チップの断面図である。 半導体装置の製造方法を説明する説明図である。 半導体装置の製造方法を説明する説明図である。 変形例の半導体装置の断面図である。 他の変形例の半導体装置の平面図である。 比較例の半導体装置の断面図である。
１ 半導体装置
２ 半導体チップ
２ａ 裏面
３ 電極パッド
３ａ 第１電極パッド
３ｂ 第２電極パッド
４ 多層配線基板（インターポーザ）
４ａ 表面
４ｂ 裏面
４１ 第１絶縁層（上側絶縁層）
４２ 第２絶縁層（下側絶縁層）
４５ 表側ソルダーレジスト
４６ 裏側ソルダーレジスト
４５ａ，４５ｂ 開口
５ 接続パッド
５ａ 第１接続パッド
５ｂ 第２接続パッド
６ 外部接続用パッド
７ はんだバンプ
８ アンダーフィル

Claims (18)

  1. 裏面に電極パッドが設けられた半導体チップと、表面に前記電極パッドと対向する接続パッドが設けられた多層配線基板と、を備え、
    前記電極パッドは、前記半導体チップの裏面の各角に近接して配置された電極パッドを含む第１電極パッドと、前記第１電極パッド以外の第２電極パッドとからなり、
    前記接続パッドは、前記第１電極パッドとバンプを介して接続された第１接続パッドと、前記第２電極パッドとバンプを介して接続された第２接続パッドとからなり、
    前記多層配線基板は、前記第１接続パッドを支持する第１絶縁領域と、前記第２接続パッドを支持する第２絶縁領域とを有し、
    前記第１絶縁領域は、熱可塑性樹脂で構成されており、前記第２絶縁領域は、熱硬化性樹脂で構成されている、半導体装置。
  2. 前記多層配線基板は、第１絶縁領域を構成する第１絶縁層と、第２絶縁領域を構成する第２絶縁層とを有し、前記第１絶縁層は、前記第２絶縁層上に積層されている、請求項１に記載の半導体装置。
  3. 裏面に電極パッドが設けられた半導体チップと、表面に前記電極パッドと対向する接続パッドが設けられた多層配線基板と、を備え、
    前記電極パッドは、前記半導体チップの裏面の各角に近接して配置された電極パッドを含む第１電極パッドと、前記第１電極パッド以外の第２電極パッドとからなり、
    前記接続パッドは、前記第１電極パッドとバンプを介して接続された第１接続パッドと、前記第２電極パッドとバンプを介して接続された第２接続パッドとからなり、
    前記多層配線基板は、前記第１接続パッドを支持する第１絶縁領域を構成する第１絶縁層と、前記第２接続パッドを支持する第２絶縁領域を構成する第２絶縁層とを有し、
    前記第１絶縁層は、前記第２絶縁層上に積層されている、半導体装置。
  4. 前記第１絶縁層は、熱可塑性樹脂で構成されており、前記第２絶縁層は、熱硬化性樹脂で構成されている、請求項３に記載の半導体装置。
  5. 前記第１絶縁層の厚さは、前記多層配線基板中の第１絶縁層の下にある回路パターンの厚さの１．５倍以上であり、かつ、前記第２電極パッドと前記第２接続パッドの間に形成されるバンプの高さの２分の１以下である、請求項２〜４のいずれか一項に記載の半導体装置。
  6. 前記多層配線基板は、前記第１絶縁層および前記第２絶縁層を覆い、前記第１接続パッドおよび前記第２接続パッドに対応する位置に開口が設けられたソルダーレジストをさらに有し、
    前記第１接続パッドに対応する位置の開口の大きさは、前記第２接続パッドに対応する位置の開口の大きさよりも大きく設定されている、請求項２〜５のいずれか一項に記載の半導体装置。
  7. 前記バンプは、いずれも略同じ体積のはんだバンプである、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記熱可塑性樹脂は、融点が２８０℃以上のものである、請求項１、２または４に記載の半導体装置。
  9. 前記熱硬化性樹脂は、無機フィラーが配合されたものである、請求項１、２、４または８に記載の半導体装置。
  10. 前記多層配線基板と前記半導体チップとの間には、アンダーフィルが充填されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記多層配線基板は、裏面に外部接続用パッドが設けられたインターポーザである、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記多層配線基板は、ガラスクロスを含むコア基板を有している、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 表面上に半導体チップが実装される多層配線基板であって、
    前記表面上の矩形領域内に配置された複数のパッドと、前記複数のパッドのうち少なくとも四隅に位置するパッドを支持する第１絶縁領域を構成する第１絶縁層と、前記複数のパッドのうち前記第１絶縁層で支持されるパッド以外のパッドを支持する第１絶縁領域を構成する第２絶縁層と、を備え、
    前記第１絶縁層は、熱可塑性樹脂で構成されており、前記第２絶縁層は、熱硬化性樹脂で構成されているとともに、前記第１絶縁層は、前記第２絶縁層上に積層されている、多層配線基板。
  14. 前記第１絶縁層の厚さは、５〜５０μｍである、請求項１３に記載の多層配線基板。
  15. 前記多層配線基板は、前記第１絶縁層および前記第２絶縁層を覆い、前記複数のパッドに対応する位置に開口が設けられたソルダーレジストをさらに有し、
    前記第１絶縁層で支持されるパッドに対応する位置の開口の大きさは、前記第２絶縁層で支持されるパッドに対応する位置の開口の大きさよりも大きく設定されている、請求項１３または１４に記載の多層配線基板。
  16. 前記熱可塑性樹脂は、融点が２８０℃以上のものである、請求項１３〜１５のいずれか一項に記載の多層配線基板。
  17. 前記熱硬化性樹脂は、無機フィラーが配合されたものである、請求項１３〜１６のいずれか一項に記載の多層配線基板。
  18. ガラスクロスを含むコア基板をさらに有する、請求項１３〜１７のいずれか一項に記載の多層配線基板。
JP2009001253A 2008-03-25 2009-01-07 半導体装置および多層配線基板ならびにそれらの製造方法 Expired - Fee Related JP5150518B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009001253A JP5150518B2 (ja) 2008-03-25 2009-01-07 半導体装置および多層配線基板ならびにそれらの製造方法
PCT/JP2009/000719 WO2009118999A1 (ja) 2008-03-25 2009-02-19 半導体装置ならびに多層配線基板および半導体装置の製造方法
US12/707,927 US8324740B2 (en) 2008-03-25 2010-02-18 Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008077557 2008-03-25
JP2008077557 2008-03-25
JP2009001253A JP5150518B2 (ja) 2008-03-25 2009-01-07 半導体装置および多層配線基板ならびにそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2009260255A JP2009260255A (ja) 2009-11-05
JP2009260255A5 JP2009260255A5 (ja) 2010-04-02
JP5150518B2 true JP5150518B2 (ja) 2013-02-20

Family

ID=41113216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001253A Expired - Fee Related JP5150518B2 (ja) 2008-03-25 2009-01-07 半導体装置および多層配線基板ならびにそれらの製造方法

Country Status (3)

Country Link
US (1) US8324740B2 (ja)
JP (1) JP5150518B2 (ja)
WO (1) WO2009118999A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161136A (ja) * 2009-01-07 2010-07-22 Panasonic Corp 半導体装置及びその製造方法
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
JP2011211072A (ja) * 2010-03-30 2011-10-20 Fujitsu Ltd プリント配線板およびプリント配線板の作製方法
JP2011243880A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
CN103890933A (zh) * 2011-09-15 2014-06-25 弗利普芯片国际有限公司 用于嵌入式裸片封装的高精度自对准裸片
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101921258B1 (ko) 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP2014082281A (ja) * 2012-10-15 2014-05-08 Olympus Corp 基板、半導体装置、基板の製造方法
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
JP5997200B2 (ja) * 2013-05-30 2016-09-28 京セラ株式会社 配線基板
JP5959562B2 (ja) * 2013-05-30 2016-08-02 京セラ株式会社 配線基板
JP5997197B2 (ja) * 2013-05-30 2016-09-28 京セラ株式会社 配線基板
JP6096640B2 (ja) * 2013-06-28 2017-03-15 京セラ株式会社 配線基板
JP6316609B2 (ja) * 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
WO2015129600A1 (ja) * 2014-02-26 2015-09-03 株式会社村田製作所 多層基板の製造方法、及び多層基板
KR101630769B1 (ko) * 2014-06-24 2016-06-16 매그나칩 반도체 유한회사 방열 반도체 칩 패키지 및 그 제조 방법
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
CN107113967B (zh) * 2015-01-16 2019-08-06 株式会社村田制作所 基板、基板的制造方法以及弹性波装置
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
JP6502205B2 (ja) * 2015-08-07 2019-04-17 日本特殊陶業株式会社 多層配線基板およびその製造方法
US10074624B2 (en) * 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
US10692813B2 (en) * 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
CN107068845B (zh) * 2017-05-19 2024-03-19 深圳大道半导体有限公司 组合式半导体结构及灯具
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
JP7133329B2 (ja) * 2018-03-23 2022-09-08 京セラ株式会社 配線基板
US10813228B2 (en) 2018-06-22 2020-10-20 Indium Corporation Preventing post reflow interconnect failures in VIPPO solder joints via utilization of adhesive material
JP7283909B2 (ja) * 2019-01-30 2023-05-30 京セラ株式会社 配線基板および実装構造
JP7290960B2 (ja) * 2019-03-11 2023-06-14 ローム株式会社 半導体装置
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
KR102599631B1 (ko) * 2020-06-08 2023-11-06 삼성전자주식회사 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
US20230307336A1 (en) * 2022-03-25 2023-09-28 Qualcomm Incorporated Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204288A (ja) 1992-03-18 1994-07-22 Nec Corp 半導体装置
JP3196583B2 (ja) * 1995-08-24 2001-08-06 松下電器産業株式会社 バンプ付ワークの実装方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6724638B1 (en) 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP3374812B2 (ja) 1999-11-10 2003-02-10 日本電気株式会社 半導体装置
EP1915040A3 (en) 2001-09-28 2008-04-30 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method
US20070075436A1 (en) 2003-10-06 2007-04-05 Nec Corporation Electronic device and manufacturing method of the same
JP2007096198A (ja) 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007165420A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007242782A (ja) 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US7750459B2 (en) * 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system

Also Published As

Publication number Publication date
JP2009260255A (ja) 2009-11-05
US20100140800A1 (en) 2010-06-10
US8324740B2 (en) 2012-12-04
WO2009118999A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
US8513818B2 (en) Semiconductor device and method for fabricating the same
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP4361826B2 (ja) 半導体装置
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
JP4592751B2 (ja) プリント配線基板の製造方法
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
US8450848B2 (en) Semiconductor device and method for fabricating the same
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2003197673A (ja) 半導体装置およびその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP2002064162A (ja) 半導体チップ
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP5509295B2 (ja) 半導体装置
JP2003037210A (ja) 半導体装置およびその製造方法
JP2002164475A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees