JP6316609B2 - 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 - Google Patents
配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6316609B2 JP6316609B2 JP2014019980A JP2014019980A JP6316609B2 JP 6316609 B2 JP6316609 B2 JP 6316609B2 JP 2014019980 A JP2014019980 A JP 2014019980A JP 2014019980 A JP2014019980 A JP 2014019980A JP 6316609 B2 JP6316609 B2 JP 6316609B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- electrode pad
- wiring
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図3は実施形態の配線基板に使用されるベース配線基板を示す断面図、図4〜図9は実施形態の配線基板の製造方法を示す断面図、図10及び図11は実施形態の配線基板を示す断面図である。
Claims (9)
- 第1電極パッドを備え、上部の径が下部の径よりも大きいテーパー形状のビア導体が垂直方向に積層されたスタックドビア構造の第1の多層配線層と、
第2電極パッドを備えた非スタックドビア構造の第2の多層配線層とを有し、
前記第2電極パッドは最上の第1絶縁層の上に形成され、前記第2電極パッドの上面及び側面が前記第1絶縁層から露出しており、
前記第1電極パッドは、前記第1絶縁層よりも1層下の第2絶縁層の上に形成されると共に、前記第1絶縁層の開口部に配置され、
前記第1電極パッドの上面及び側面が前記第1絶縁層及び前記第2絶縁層から露出しており、かつ、
前記第1電極パッド及び前記第2電極パッドの各上面及び側面にはんだが接続されることを特徴とする配線基板。 - 前記第1電極パッドと前記第2電極パッドとは、同じパッド形状を有することを特徴とする請求項1に記載の配線基板。
- 前記第1絶縁層は、フィラーを含まない感光性樹脂から形成されることを特徴とする請求項1又は2に記載の配線基板。
- 第1電極パッドを備え、上部の径が下部の径よりも大きいテーパー形状のビア導体が垂直方向に積層されたスタックドビア構造の第1の多層配線層と、
第2電極パッドを備えた非スタックドビア構造の第2の多層配線層とを有し、
前記第2電極パッドは最上の第1絶縁層の上に形成され、前記第2電極パッドの上面及び側面が前記第1絶縁層から露出しており、
前記第1電極パッドは、前記第1絶縁層よりも1層下の第2絶縁層の上に形成されると共に、前記第1絶縁層の開口部に配置され、
前記第1電極パッドの上面及び側面が前記第1絶縁層及び前記第2絶縁層から露出している配線基板と、
バンプ電極を備えた半導体チップと
を有し、
前記半導体チップのバンプ電極が、前記配線基板の第1電極パッドの上面及び側面と、前記第2電極パッドの上面及び側面とに、はんだ層を介して接続されていることを特徴とする半導体装置。 - 第1絶縁層の上に、スタックドビア形成領域に下面に第1ビア導体が繋がるビアパッドを配置し、スタックドビア非形成領域に第1配線層を配置する工程と、
前記ビアパッドの上に第1ビアホールが配置され、前記第1配線層の上に第2ビアホールが配置された第2絶縁層を前記第1絶縁層の上に形成する工程と、
前記第1ビアホール内に前記ビアパッドを露出させた状態で、前記第2ビアホールを介して前記第1配線層に接続される第2配線層を形成する工程と、
前記第1ビアホールを含む領域に第1開口部が配置され、かつ前記第2配線層の上に第3ビアホールが配置された第3絶縁層を前記第2絶縁層の上に形成する工程と、
前記第1ビアホールに形成された第2ビア導体を介して前記ビアパッドに接続される第1電極パッドを、前記第3絶縁層の第1開口部内の前記第2絶縁層の上に形成すると共に、前記第3ビアホールを介して前記第2配線層に接続される第2電極パッドを前記第3絶縁層の上に形成する工程と
を有し、
前記スタックドビア形成領域に、前記第1ビア導体と前記第2ビア導体とが垂直方向に積層されたスタックドビア構造が形成され、前記第1ビア導体及び前記第2ビア導体は、それぞれ上部の径が下部の径よりも大きいテーパー形状であり、
前記第2電極パッドの上面及び側面が前記第3絶縁層から露出し、
前記第1電極パッドの上面及び側面が前記第2絶縁層及び前記第3絶縁層から露出し、
前記第1電極パッド及び前記第2電極パッドの各上面及び側面にはんだが接続されることを特徴とする配線基板の製造方法。 - 前記第1電極パッド及び前記第2電極パッドを形成する工程は、
前記第3絶縁層の上、前記第1ビアホール、前記第1開口部及び前記第3ビアホールの各内面にシード層を形成する工程と、
前記第3絶縁層の第1開口部内に、前記第1ビアホールに連通して前記第1開口部よりも小さい第2開口部が配置され、かつ前記第3ビアホールを含む領域に第3開口部が配置されためっきレジスト層を形成する工程と、
電解めっきにより、前記めっきレジスト層の第2開口部及び第3開口部内に金属めっき層を形成する工程と、
前記めっきレジスト層を除去する工程と、
前記金属めっき層をマスクにして前記シード層をエッチングする工程とを含むことを特徴とする請求項5に記載の配線基板の製造方法。 - 前記第1電極パッドと前記第2電極パッドとは、同じパッド形状を有することを特徴とする請求項5又は6に記載の配線基板の製造方法。
- 前記第3絶縁層を形成する工程において、前記第3絶縁層はフィラーを含まない感光性樹脂から形成されることを特徴とする請求項5乃至7のいずれか一項に記載の配線基板の製造方法。
- 第1絶縁層の上に、スタックドビア形成領域に下面に第1ビア導体が繋がるビアパッドを配置し、スタックドビア非形成領域に第1配線層を配置する工程と、
前記ビアパッドの上に第1ビアホールが配置され、前記第1配線層の上に第2ビアホールが配置された第2絶縁層を前記第1絶縁層の上に形成する工程と、
前記第1ビアホール内に前記ビアパッドを露出させた状態で、前記第2ビアホールを介して前記第1配線層に接続される第2配線層を形成する工程と、
前記第1ビアホールを含む領域に第1開口部が配置され、かつ前記第2配線層の上に第3ビアホールが配置された第3絶縁層を前記第2絶縁層の上に形成する工程と、
前記第1ビアホールに形成された第2ビア導体を介して前記ビアパッドに接続される第1電極パッドを、前記第3絶縁層の第1開口部内の前記第2絶縁層の上に形成すると共に、前記第3ビアホールを介して前記第2配線層に接続される第2電極パッドを前記第3絶縁層の上に形成する工程と
を含む方法により、配線基板を得る工程と、
前記配線基板では、
前記スタックドビア形成領域に、前記第1ビア導体と前記第2ビア導体とが垂直方向に積層されたスタックドビア構造が形成され、前記第1ビア導体及び前記第2ビア導体は、それぞれ上部の径が下部の径よりも大きいテーパー形状であり、
前記第2電極パッドの上面及び側面が前記第3絶縁層から露出し、
前記第1電極パッドの上面及び側面が前記第2絶縁層及び前記第3絶縁層から露出しており、
前記配線基板を得る工程の後に、
半導体チップのバンプ電極を、前記配線基板の第1電極パッドの上面及び側面と、前記第2電極パッドの上面及び側面とに、はんだ層を介して接続する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019980A JP6316609B2 (ja) | 2014-02-05 | 2014-02-05 | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 |
US14/561,540 US9622347B2 (en) | 2014-02-05 | 2014-12-05 | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019980A JP6316609B2 (ja) | 2014-02-05 | 2014-02-05 | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015149325A JP2015149325A (ja) | 2015-08-20 |
JP2015149325A5 JP2015149325A5 (ja) | 2016-10-27 |
JP6316609B2 true JP6316609B2 (ja) | 2018-04-25 |
Family
ID=53756009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014019980A Active JP6316609B2 (ja) | 2014-02-05 | 2014-02-05 | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9622347B2 (ja) |
JP (1) | JP6316609B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI578472B (zh) * | 2014-11-27 | 2017-04-11 | 矽品精密工業股份有限公司 | 封裝基板、半導體封裝件及其製法 |
JP2016134409A (ja) * | 2015-01-16 | 2016-07-25 | イビデン株式会社 | プリント配線板 |
KR102472945B1 (ko) * | 2015-04-23 | 2022-12-01 | 삼성전기주식회사 | 인쇄회로기판, 반도체 패키지 및 그 제조방법 |
JP2017139316A (ja) | 2016-02-03 | 2017-08-10 | ソニー株式会社 | 半導体装置および製造方法、並びに電子機器 |
JP6729044B2 (ja) * | 2016-06-20 | 2020-07-22 | 大日本印刷株式会社 | 配線基板およびその製造方法、ならびに半導体装置の製造方法 |
TWI701979B (zh) * | 2019-05-17 | 2020-08-11 | 欣興電子股份有限公司 | 線路板及其製作方法 |
CN111954388B (zh) * | 2019-05-17 | 2022-03-15 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068643A (ja) * | 1998-08-18 | 2000-03-03 | Hitachi Ltd | 絶縁層表面の粗化方法並びに配線基板及びその製造方法 |
EP1843649A3 (en) | 1998-09-03 | 2007-10-31 | Ibiden Co., Ltd. | Multilayered printed circuit board and manufacturing method therefor |
JP4127442B2 (ja) | 1999-02-22 | 2008-07-30 | イビデン株式会社 | 多層ビルドアップ配線板及びその製造方法 |
JP2002217240A (ja) * | 2001-01-19 | 2002-08-02 | Nec Tohoku Ltd | フリップチップ実装構造及び配線方法 |
JP4198566B2 (ja) * | 2003-09-29 | 2008-12-17 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
JP2006073593A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 配線基板とそれを用いた半導体装置 |
JP2008112987A (ja) | 2006-10-04 | 2008-05-15 | Ngk Spark Plug Co Ltd | 配線基板 |
US8319111B2 (en) | 2006-10-04 | 2012-11-27 | Ngk Spark Plug Co., Ltd. | Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers |
WO2008053833A1 (fr) * | 2006-11-03 | 2008-05-08 | Ibiden Co., Ltd. | Tableau de câblage imprimé multicouche |
KR100850243B1 (ko) * | 2007-07-26 | 2008-08-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP5150518B2 (ja) * | 2008-03-25 | 2013-02-20 | パナソニック株式会社 | 半導体装置および多層配線基板ならびにそれらの製造方法 |
JP2009277916A (ja) | 2008-05-15 | 2009-11-26 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
US8528200B2 (en) * | 2009-12-18 | 2013-09-10 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
-
2014
- 2014-02-05 JP JP2014019980A patent/JP6316609B2/ja active Active
- 2014-12-05 US US14/561,540 patent/US9622347B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015149325A (ja) | 2015-08-20 |
US9622347B2 (en) | 2017-04-11 |
US20150223330A1 (en) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6316609B2 (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
JP4790297B2 (ja) | 半導体装置およびその製造方法 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP6615701B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4803844B2 (ja) | 半導体パッケージ | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5951414B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
JP2014154800A (ja) | 配線基板及びその製造方法 | |
JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US10129980B2 (en) | Circuit board and electronic component device | |
JP5313854B2 (ja) | 配線基板及び半導体装置 | |
JP5032456B2 (ja) | 半導体装置、インターポーザ、及びそれらの製造方法 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5454605B2 (ja) | 配線基板及び半導体装置 | |
KR101109053B1 (ko) | 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법 | |
JP6451426B2 (ja) | 半導体装置及びその製造方法 | |
JP2018152437A (ja) | 回路基板、電子装置、及び回路基板の製造方法 | |
JP5226111B2 (ja) | Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 | |
JP5789872B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6316609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |