JP6729044B2 - 配線基板およびその製造方法、ならびに半導体装置の製造方法 - Google Patents
配線基板およびその製造方法、ならびに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6729044B2 JP6729044B2 JP2016121927A JP2016121927A JP6729044B2 JP 6729044 B2 JP6729044 B2 JP 6729044B2 JP 2016121927 A JP2016121927 A JP 2016121927A JP 2016121927 A JP2016121927 A JP 2016121927A JP 6729044 B2 JP6729044 B2 JP 6729044B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat dissipation
- core substrate
- metal layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
まず、図1乃至図3により、本実施の形態による配線基板の概略について説明する。図1は、本実施の形態による配線基板を示す断面図であり、図2は、図1の部分拡大図である。図3は、本実施の形態による配線基板を示す平面図である。
次に、図4乃至図5により、本実施の形態による配線基板の製造方法について説明する。図4(a)−(c)は、本実施の形態による配線基板の製造方法を示す断面図であり、図5(a)−(c)は、本実施の形態による配線基板および半導体装置の製造方法を示す断面図である。図6乃至図9は、再配線層を形成する工程を示す断面図である。
次に、図6乃至図9により、上述した再配線層30をインプリント法によって形成する工程(図4(c))について詳細に説明する。
14 パッケージ領域
20 コア基板
26 放熱用ビア
30 再配線層
31 パターン構造体
32 配線層
37 素子搭載領域
38 放熱用金属層
70 半導体装置
71 半導体素子
Claims (9)
- 厚み方向に延びる放熱用ビアを有するコア基板と、
前記コア基板上に配置された再配線層とを備え、
前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする配線基板。 - 前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする請求項1に記載の配線基板。
- 前記コア基板は、有機パッケージ基板を含むことを特徴とする請求項1又は2に記載の配線基板。
- 厚み方向に延びる放熱用ビアを有するコア基板と、
前記コア基板上に配置された再配線層と、
前記再配線層上に搭載された半導体素子とを備え、
前記再配線層は、前記半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする半導体装置。 - 前記素子搭載領域は複数設けられ、前記放熱用金属層は、格子状に形成されていることを特徴とする請求項4に記載の半導体装置。
- 前記コア基板は、有機パッケージ基板を含むことを特徴とする請求項4又は5に記載の半導体装置。
- 厚み方向に延びる放熱用ビアを有するコア基板を準備する工程と、
前記コア基板上に再配線層を形成する工程とを備え、
前記再配線層は、半導体素子が搭載される素子搭載領域と、前記素子搭載領域の周囲に形成された放熱用金属層とを有し、
前記再配線層の前記放熱用金属層が、前記コア基板の前記放熱用ビアに接続され、
前記再配線層は、パターン構造体と、前記パターン構造体に埋設された配線層と、前記パターン構造体に埋設されたダミーパターンとを有し、
前記再配線層の前記放熱用金属層が、前記半導体素子に接続される前記配線層とは電気的に接続されておらず、前記半導体素子に接続されない前記ダミーパターンに電気的に接続されていることを特徴とする配線基板の製造方法。 - 前記再配線層を形成する工程は、
前記コア基板上に絶縁レジストを供給する工程と、
モールドを準備し、前記モールドと前記コア基板とを近接させて、前記モールドと前記コア基板との間に前記絶縁レジストを展開して絶縁レジスト層を形成する工程と、
前記絶縁レジスト層を硬化させて絶縁材層とする工程と、
前記絶縁材層から前記モールドを引き離す工程と、
前記絶縁材層を現像することにより、放熱用凹部を有する絶縁性のパターン構造体を形成する工程と、
前記パターン構造体の前記放熱用凹部内に導体層を埋設する工程とを含み、
前記導体層は、前記放熱用金属層の少なくとも一部を構成することを特徴とする請求項7に記載の配線基板の製造方法。 - 請求項1乃至3のいずれか一項に記載の配線基板を準備する工程と、
前記配線基板の前記再配線層上に半導体素子を設ける工程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121927A JP6729044B2 (ja) | 2016-06-20 | 2016-06-20 | 配線基板およびその製造方法、ならびに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121927A JP6729044B2 (ja) | 2016-06-20 | 2016-06-20 | 配線基板およびその製造方法、ならびに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228581A JP2017228581A (ja) | 2017-12-28 |
JP6729044B2 true JP6729044B2 (ja) | 2020-07-22 |
Family
ID=60892023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016121927A Active JP6729044B2 (ja) | 2016-06-20 | 2016-06-20 | 配線基板およびその製造方法、ならびに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6729044B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4335946C2 (de) * | 1993-10-21 | 1997-09-11 | Bosch Gmbh Robert | Anordnung bestehend aus einer Leiterplatte |
JP2005197418A (ja) * | 2004-01-06 | 2005-07-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JP2006019494A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Metals Ltd | 窒化珪素配線基板および半導体モジュール |
KR101492071B1 (ko) * | 2008-09-19 | 2015-02-10 | 삼성전자 주식회사 | 나노 임프린트를 이용한 패턴 성형방법과 패턴 성형을 위한몰드 제작방법 |
JP2012190858A (ja) * | 2011-03-08 | 2012-10-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP5865769B2 (ja) * | 2011-06-09 | 2016-02-17 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
JP5760260B2 (ja) * | 2011-08-11 | 2015-08-05 | 株式会社フジクラ | 部品内蔵プリント基板及びその製造方法 |
JP2013043415A (ja) * | 2011-08-26 | 2013-03-04 | Fujikura Ltd | インプリントモールド、及びプリント配線板の製造方法 |
JP6048050B2 (ja) * | 2011-10-13 | 2016-12-21 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JP6202788B2 (ja) * | 2012-06-07 | 2017-09-27 | キヤノン株式会社 | 電子機器 |
JP2014045012A (ja) * | 2012-08-24 | 2014-03-13 | Kyocera Corp | 多数個取り配線基板 |
JP6316609B2 (ja) * | 2014-02-05 | 2018-04-25 | 新光電気工業株式会社 | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 |
-
2016
- 2016-06-20 JP JP2016121927A patent/JP6729044B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228581A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI374535B (en) | Electronic parts packaging structure and method of manufacturing the same | |
JP5714026B2 (ja) | 半田拡散保護を伴う半導体チップデバイス | |
KR101644692B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20120119379A1 (en) | Electric part package and manufacturing method thereof | |
KR101730344B1 (ko) | 칩 패키지 | |
US20130256884A1 (en) | Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package | |
JP6268990B2 (ja) | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 | |
CN111554639A (zh) | 嵌入式芯片封装及其制造方法 | |
JP6729046B2 (ja) | 配線基板およびその製造方法、ならびに半導体装置の製造方法 | |
WO2011024939A1 (ja) | 半導体装置およびその製造方法 | |
CN109427658A (zh) | 掩模组件和用于制造芯片封装件的方法 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2004335915A (ja) | 半導体装置の製造方法 | |
JP2004079716A (ja) | 半導体用csp型パッケージ及びその製造方法 | |
JP2004047931A (ja) | 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板 | |
JP2003229450A (ja) | 半導体装置及びその製造方法 | |
JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
TWI825118B (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP6729044B2 (ja) | 配線基板およびその製造方法、ならびに半導体装置の製造方法 | |
US11335614B2 (en) | Electric component embedded structure | |
TWI392071B (zh) | 封裝結構及其製法 | |
TWI419277B (zh) | 線路基板及其製作方法與封裝結構及其製作方法 | |
TWI574597B (zh) | 無核心層封裝基板與其製造方法 | |
CN110634814A (zh) | 半导体封装装置及其制造方法 | |
US9596767B2 (en) | Electronic component, method of manufacturing electronic component, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6729044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |