JP5951414B2 - 電子部品内蔵基板及び電子部品内蔵基板の製造方法 - Google Patents
電子部品内蔵基板及び電子部品内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP5951414B2 JP5951414B2 JP2012188799A JP2012188799A JP5951414B2 JP 5951414 B2 JP5951414 B2 JP 5951414B2 JP 2012188799 A JP2012188799 A JP 2012188799A JP 2012188799 A JP2012188799 A JP 2012188799A JP 5951414 B2 JP5951414 B2 JP 5951414B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- pad
- metal
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 361
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 335
- 239000002184 metal Substances 0.000 claims description 335
- 229910000679 solder Inorganic materials 0.000 claims description 246
- 229920005989 resin Polymers 0.000 claims description 95
- 239000011347 resin Substances 0.000 claims description 95
- 125000006850 spacer group Chemical group 0.000 claims description 83
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 34
- 238000007789 sealing Methods 0.000 claims description 25
- 238000010030 laminating Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 398
- 239000000463 material Substances 0.000 description 102
- 239000004065 semiconductor Substances 0.000 description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 45
- 239000010931 gold Substances 0.000 description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 30
- 238000005530 etching Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 22
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 14
- 229920000647 polyepoxide Polymers 0.000 description 14
- 239000010949 copper Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 230000004907 flux Effects 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910000881 Cu alloy Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、第1実施形態を図1〜図11に従って説明する。
図1に示すように、電子部品内蔵基板1は、第1基板2と、半導体チップ3と、アンダーフィル樹脂4と、第2基板5と、スペーサ部6と、封止樹脂7とを有している。
アンダーフィル樹脂4は、第1基板2の上面と半導体チップ3の下面との隙間を充填するように設けられている。このアンダーフィル樹脂4は、バンプ3aとチップ用パッドP1(金属層21)との接続部分の接続強度を向上させると共に、配線パターン20の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン20や金属層21の信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂4の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
第2基板5は、コア基板31と、コア基板31の貫通孔31Xに形成された貫通電極32と、最上層の配線パターン33と、金属層34と、ソルダレジスト層35と、最下層の配線パターン36と、ソルダレジスト層38とを有している。配線パターン33と配線パターン36とは貫通電極32を介して電気的に接続されている。なお、コア基板31の材料としては、例えばガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。
図3に示すように、スペーサ部6は、上記金属ポスト40と、その金属ポスト40の側面を被覆する絶縁層41と、絶縁層41から露出された金属ポスト40の下面40B(第1面)に搭載された上記コア付きはんだボール50とを有している。
第1基板2と第2基板5とを電気的に接続するスペーサ部6を、金属ポスト40とコア付きはんだボール50とを第1基板2及び第2基板5の積層方向に積層する構造とした。すなわち、2つの接続端子(金属ポスト40及びコア付きはんだボール50)を積層してスペーサ部6を形成するようにした。このため、各接続端子の直径を、1つの接続端子(金属ポスト又はコア付きはんだボール)のみでスペーサ部6を形成する場合に比べて小さくすることができる。例えば、スペーサ部6によって、第1基板2と第2基板5との間の距離を200μmに保持する場合について説明する。
図4に示すように、まず、金属ポスト40を形成するために金属板60を用意する。金属板60は、1つの電子部品内蔵基板1に対応する複数の金属ポスト40が形成される領域A1を複数(図4では、3つ)有している。この金属板60の断面構造を図5(a)に示している。この金属板60の厚さは、例えば150〜250μm程度とすることができる。また、金属板60の材料としては、例えば銅や銅合金を用いることができる。なお、図5においては、説明の便宜上、一つの領域A1における金属板60の断面構造を示している。
次に、図10に示すように、第1基板2を形成するための第1基板用基板材66(以下、単に「基板材66」ともいう。)を準備する。基板材66は、複数枚の第1基板2を形成するための一枚の基板材であり、第1基板2が形成される領域である基板形成領域A3を複数(ここでは、3つ)有している。ここで、図10は、各基板形成領域A3に第1基板2に対応する構造体が形成された状態、つまり各基板形成領域A3の上面側に多数の接続用パッドP2及び金属層21が形成され、且つ各基板形成領域A2の上面に半導体チップ3が実装された状態を示している。この基板材66は、後工程において切断線B3に沿ってダイシングブレード等によって切断される。これにより、第1基板2に対応する構造体が個片化される。この第1基板2に対応する構造体は、公知の製造方法により製造することが可能であるが、その概略について、図11(a)を参照しながら簡単に説明する。なお、以下に示す図11においては、説明の便宜上、一つの基板形成領域A3における基板材66の断面構造を示している。
そして、図11(c)に示した構造体を、基板材65の切断線B2及び基板材66の切断線B3に沿ってダイシングにより切断することで、3つの電子部品内蔵基板1を個片化する。以上の製造工程を経て、3つの電子部品内蔵基板1を一括して製造することができる。なお、一括して製造する電子部品内蔵基板1の数は3つに限定されず、第1基板2と第2基板5とが準備できる範囲内で、任意の数の電子部品内蔵基板1を一括して製造することができる。
(1)第1基板2と第2基板5とを電気的に接続するスペーサ部6を、金属ポスト40とコア付きはんだボール50とを積層した構造とした。これにより、スペーサ部6の最小ピッチを狭くすることができるため、配線パターン20,36等の微細化に伴う接続用パッドP2,P5の狭ピッチ化に対応することができる。換言すると、第1基板2と第2基板5との間に配置される半導体チップ3の高さが高くなった場合であっても、接続用パッドP2,P5の狭ピッチ化に容易に対応することができる。
以下、第2実施形態を図12〜図15に従って説明する。この実施形態の電子部品内蔵基板1Aは、スペーサ部の構造が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、先の図1〜図11に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
続いて、図13(b)に示す工程では、凸部63の上面63A上に、コア付きはんだボール42を搭載する。例えば凸部63の上面63A上に、適宜フラックスを塗布した後、コア付きはんだボール42を搭載し、230〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
以上説明した実施形態によれば、第1実施形態の(1)〜(5)の効果に加えて以下の効果を奏する。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態において、金属板60の凸部63の上面63A(金属ポスト40の上面40Aとなる面)に金属層(めっき層)を形成するようにしてもよい。この場合の金属板60の加工方法の一例を図16及び図17に従って説明する。
次に、図17(a)に示す工程では、上記金属層73及び金属板60の上面全面を覆うようにレジスト層76を形成するとともに、金属板60の下面全面を覆うようにレジスト層77を形成する。その後、図17(b)に示す工程では、所要の箇所(金属層73が形成されている箇所、つまり金属ポスト40を形成すべき箇所)のレジスト層76のみを残すように、レジスト層76に開口部76Xを形成する。上記レジスト層76,77の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層76,77の材料としては、上記レジスト層61,62と同様の材料を用いることができる。
その後、例えば図17(e)に示すように、凸部63の上面63A上に形成された金属層73の上面(具体的には、Au層75の上面)に、コア付きはんだボール42を搭載する。例えばAu層75の上面に、適宜フラックスを塗布した後、コア付きはんだボール42を搭載し、230〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
まず、図18(a)に示す工程では、先の図7(a)及び図7(b)に示した工程と同様の製造工程により、基板材65の各基板形成領域A2に第2基板5に対応する構造体を形成し、その基板材65の接続用パッドP5上にはんだ37Aを形成する。
・上記各実施形態では、金属ポスト40や接続用パッドP2,P5を、平面視で半導体チップ3の外周縁を囲む配置で形成するようにしたが、その平面配置に限定されない。例えば図20に示されるように、半導体チップ3の外形をなす四辺のうちの任意の1又は複数の辺(ここでは、一辺)に対応する位置に金属ポスト40や接続用パッドP5を形成しないようにしてもよい。すなわち、この場合には、半導体チップ3の外形をなす四辺のうちの任意の三辺に対応する位置のみに金属ポスト40や接続用パッドP5が形成される。なお、この場合の絶縁層41は、例えば平面視コ字状に形成される。
・上記各実施形態の第2基板5において、最外層の配線パターン33,36よりも内層の構造については特に限定されない。すなわち、第2基板5は、少なくとも、最外層の配線パターン33,36が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン33,36よりも内層の構造については特に限定されない。例えばコア基板31の構造及び材質は特に限定されない。また、コア基板31上に下層配線とその下層配線を覆う絶縁層とを所要の層数形成するようにしてもよい。あるいは、第2基板5を、コア基板31を含まないコアレス基板としてもよい。
・上記各実施形態では、多数個取りの製造方法に具体化したが、単数個取り(一個取り)の製造方法に具体化してもよい。
2 第1基板
3 半導体チップ(電子部品)
5 第2基板
6,6A スペーサ部
7 封止樹脂
37A はんだ(第2はんだ)
40 金属ポスト
40X 凹部
41,46 絶縁層
41X,46X 貫通孔
42 コア付きはんだボール(第2はんだボール)
43 銅コアボール(導電性コアボール)
44 はんだ
50 コア付きはんだボール(はんだボール、第1はんだボール)
51 銅コアボール(導電性コアボール)
52 はんだ
60 金属板
63 凸部
64 はんだ(第1はんだ)
P2 接続用パッド(第1パッド)
P5 接続用パッド(第2パッド)
C1 第1領域
D1 第1非形成領域
D2 第2非形成領域
D3 第3非形成領域
Claims (12)
- 第1パッドを有する第1基板と、
前記第1パッドと対向して設けられた第2パッドを有する第2基板と、
前記第1基板と前記第2基板との間に実装された電子部品と、
前記第1基板と前記第2基板との間に介在し、前記電子部品が実装された領域よりも外側に設けられ、前記第1パッドと前記第2パッドとを電気的に接続するスペーサ部と、
前記第1基板と前記第2基板との間の空間に充填され、前記電子部品及び前記スペーサ部を封止する封止樹脂と、を有し、
前記スペーサ部は、
第1面がはんだ層を介して前記第2パッドに接合された金属ポストと、前記金属ポストの前記第1面とは反対側の第2面と前記第1パッドとに接合されたはんだボールとが、前記第1基板及び前記第2基板の積層方向に積層された構造と、
前記第2基板上に設けられ、前記金属ポストの側面全面を被覆し、前記金属ポストの前記第2面を露出する樹脂層と、を有し、
前記はんだボールの表面は前記封止樹脂により被覆されていることを特徴とする電子部品内蔵基板。 - 前記金属ポストの前記第2面には凹部が形成されていることを特徴とする請求項1に記載の電子部品内蔵基板。
- 前記金属ポストの前記第2面は、前記樹脂層の前記第1基板側の第1面よりも前記金属ポストの前記第1面側に向かって凹むように形成されていることを特徴とする請求項1又は2に記載の電子部品内蔵基板。
- 前記金属ポストが形成される平面視環状の第1領域に前記樹脂層が形成されていない第1非形成領域が形成され、
前記第1非形成領域は、前記第1領域よりも内側に形成された第2非形成領域と、前記第1領域よりも外側に形成された第3非形成領域とを接続するように形成されていることを特徴とする請求項3に記載の電子部品内蔵基板。 - 前記はんだボールは、導電性コアボールと前記導電性コアボールの周囲を被覆するはんだとを有する導電性コア付きはんだボールであることを特徴とする請求項1〜4のいずれか1つに記載の電子部品内蔵基板。
- 第1パッドを有する第1基板と、
前記第1パッドと対向して設けられた第2パッドを有する第2基板と、
前記第1基板と前記第2基板との間に実装された電子部品と、
前記第1基板と前記第2基板との間に介在し、前記電子部品が実装された領域よりも外側に設けられ、前記第1パッドと前記第2パッドとを電気的に接続するスペーサ部と、
前記第1基板と前記第2基板との間の空間に充填され、前記電子部品及び前記スペーサ部を封止する封止樹脂と、を有し、
前記スペーサ部は、
前記第1パッドに接合された第1はんだボールと、金属ポストと、前記第2パッドと前記金属ポストの第1面とに接合された第2はんだボールとが、前記第1基板及び前記第2基板の積層方向に順に積層された構造と、
前記第2基板上に設けられ、前記金属ポストの側面全面と前記第2はんだボールの表面全面とを被覆し、前記金属ポストの前記第1面とは反対側の第2面を露出する樹脂層と、を有し、
前記第1はんだボールは、前記樹脂層から露出された前記金属ポストの前記第2面に接合され、
前記第1はんだボールの表面は前記封止樹脂により被覆されていることを特徴とする電子部品内蔵基板。 - 前記電子部品は、前記スペーサ部に囲まれた領域に配置されていることを特徴とする請求項1〜6のいずれか1つに記載の電子部品内蔵基板。
- 前記樹脂層は、異方性導電樹脂からなることを特徴とする請求項1〜7のいずれか1つに記載の電子部品内蔵基板。
- 第1パッドが形成された第1基板と、第2パッドが形成された第2基板とを準備する第1工程と、
第2基板の第2パッドにスペーサ部を接合する第2工程と、
前記スペーサ部を前記第1パッドに接合し、前記スペーサ部を介して前記第2基板を前記第1基板に接続する第3工程と、
前記第1基板と前記第2基板との間の空間に封止樹脂を充填し、前記第1基板と前記第2基板との間に配置された電子部品を封止する第4工程と、を有し、
前記第2工程は、
金属板の所要の箇所を薄化して凸部を形成する工程と、
前記第2基板上に半硬化状態の樹脂層を形成する工程と、
前記凸部が前記第2パッドに電気的に接続されるように、前記凸部の第1面を第2パッドに対向させて前記金属板を前記第2基板に固定する工程と、
前記金属板のうち前記凸部のみ、又は前記凸部の一部のみが残るように前記金属板を薄化する工程と、
前記薄化後の凸部の前記第1面とは反対側の第2面にはんだボールを搭載する工程と、を有し、
前記前記金属板を前記第2基板に固定する工程では、前記凸部が半硬化状態の前記樹脂層を突き破って前記第2パッドに接合されることを特徴とする電子部品内蔵基板の製造方法。 - 前記第2工程は、
前記凸部の前記第1面上に第1はんだを形成する工程と、
前記樹脂層を形成する前に、前記第2パッド上に第2はんだを形成する工程と、を有し、
前記樹脂層を形成する工程では、前記第2パッドを被覆するように前記樹脂層を形成し、
前記金属板を前記第2基板に固定する工程では、前記金属板を前記樹脂層を介して前記第2基板に固定するとともに、前記第1はんだ及び前記第2はんだにより前記第2パッドと前記凸部とを接合することを特徴とする請求項9に記載の電子部品内蔵基板の製造方法。 - 前記第2工程は、前記はんだボールを第1はんだボールとしたときに、
前記凸部の前記第1面上に第2はんだボールを搭載する工程と、を有し、
前記金属板を前記第2基板に固定する工程では、前記金属板を前記樹脂層を介して前記第2基板に固定するとともに、前記凸部及び前記第2はんだボールが半硬化状態の前記樹脂層を突き破って、前記凸部が前記第2はんだボールを介して前記第2パッドに接合されることを特徴とする請求項9に記載の電子部品内蔵基板の製造方法。 - 前記第2基板に固定された前記金属板を薄化する工程では、前記凸部の前記第2面が、前記樹脂層の前記第2基板と接する面とは反対側の第1面よりも前記凸部の前記第1面側に凹むまで前記金属板を薄化することを特徴とする請求項9〜11のいずれか1つに記載の電子部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188799A JP5951414B2 (ja) | 2012-08-29 | 2012-08-29 | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
US13/969,814 US9036362B2 (en) | 2012-08-29 | 2013-08-19 | Electronic component incorporated substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188799A JP5951414B2 (ja) | 2012-08-29 | 2012-08-29 | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014049477A JP2014049477A (ja) | 2014-03-17 |
JP2014049477A5 JP2014049477A5 (ja) | 2015-09-24 |
JP5951414B2 true JP5951414B2 (ja) | 2016-07-13 |
Family
ID=50187323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012188799A Active JP5951414B2 (ja) | 2012-08-29 | 2012-08-29 | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9036362B2 (ja) |
JP (1) | JP5951414B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11935819B2 (en) | 2021-03-15 | 2024-03-19 | Murata Manufacturing Co., Ltd. | Circuit module having a plurality of lead frames connected to a substrate by metal posts |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140353824A1 (en) * | 2013-05-29 | 2014-12-04 | Huawei Technologies Co., Ltd. | Package-on-package structure |
KR20150025129A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
KR20150033937A (ko) * | 2013-09-25 | 2015-04-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제작 방법 |
JP6130312B2 (ja) * | 2014-02-10 | 2017-05-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US9679862B2 (en) * | 2014-11-28 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having conductive bumps of varying heights |
US9502368B2 (en) * | 2014-12-16 | 2016-11-22 | Intel Corporation | Picture frame stiffeners for microelectronic packages |
US20160190056A1 (en) * | 2014-12-29 | 2016-06-30 | SooSan Park | Integrated circuit packaging system with package-on-package mechanism and method of manufacture thereof |
JP6444269B2 (ja) * | 2015-06-19 | 2018-12-26 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
EP3376537A4 (en) * | 2015-11-11 | 2019-04-17 | KYOCERA Corporation | BOX OF ELECTRONIC COMPONENTS |
KR101799668B1 (ko) * | 2016-04-07 | 2017-11-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP7251951B2 (ja) * | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2020230404A1 (ja) * | 2019-05-15 | 2020-11-19 | ソニーセミコンダクタソリューションズ株式会社 | 半導体パッケージ、半導体パッケージの製造方法、および、電子装置 |
JP7421357B2 (ja) * | 2020-02-05 | 2024-01-24 | 新光電気工業株式会社 | 部品内蔵基板及び部品内蔵基板の製造方法 |
US20220231206A1 (en) * | 2021-01-15 | 2022-07-21 | Foshan Nationstar Optoelectronics Co., Ltd | Light-Emitting Device and Displayer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217340A (ja) * | 2000-02-01 | 2001-08-10 | Nec Corp | 半導体装置及びその製造方法 |
US7145226B2 (en) * | 2003-06-30 | 2006-12-05 | Intel Corporation | Scalable microelectronic package using conductive risers |
JP4182140B2 (ja) * | 2005-12-14 | 2008-11-19 | 新光電気工業株式会社 | チップ内蔵基板 |
WO2007069606A1 (ja) | 2005-12-14 | 2007-06-21 | Shinko Electric Industries Co., Ltd. | チップ内蔵基板およびチップ内蔵基板の製造方法 |
JP2009135398A (ja) * | 2007-11-29 | 2009-06-18 | Ibiden Co Ltd | 組合せ基板 |
KR101711045B1 (ko) * | 2010-12-02 | 2017-03-02 | 삼성전자 주식회사 | 적층 패키지 구조물 |
-
2012
- 2012-08-29 JP JP2012188799A patent/JP5951414B2/ja active Active
-
2013
- 2013-08-19 US US13/969,814 patent/US9036362B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11935819B2 (en) | 2021-03-15 | 2024-03-19 | Murata Manufacturing Co., Ltd. | Circuit module having a plurality of lead frames connected to a substrate by metal posts |
Also Published As
Publication number | Publication date |
---|---|
JP2014049477A (ja) | 2014-03-17 |
US9036362B2 (en) | 2015-05-19 |
US20140063764A1 (en) | 2014-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5951414B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
JP5221315B2 (ja) | 配線基板及びその製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5147779B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6780933B2 (ja) | 端子構造、端子構造の製造方法、及び配線基板 | |
JP5795196B2 (ja) | 半導体パッケージ | |
JP2016207958A (ja) | 配線基板及び配線基板の製造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP6816964B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
US9334576B2 (en) | Wiring substrate and method of manufacturing wiring substrate | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6570924B2 (ja) | 電子部品装置及びその製造方法 | |
JP2013021058A (ja) | 半導体装置の製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
JP2014107427A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6505521B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2020191388A (ja) | 配線基板、及び配線基板の製造方法 | |
JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5951414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |