JP2014107427A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2014107427A
JP2014107427A JP2012259682A JP2012259682A JP2014107427A JP 2014107427 A JP2014107427 A JP 2014107427A JP 2012259682 A JP2012259682 A JP 2012259682A JP 2012259682 A JP2012259682 A JP 2012259682A JP 2014107427 A JP2014107427 A JP 2014107427A
Authority
JP
Japan
Prior art keywords
layer
solder
metal
wiring board
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012259682A
Other languages
English (en)
Other versions
JP2014107427A5 (ja
JP6182309B2 (ja
Inventor
Teruaki Chino
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012259682A priority Critical patent/JP6182309B2/ja
Priority to US14/087,350 priority patent/US9380712B2/en
Publication of JP2014107427A publication Critical patent/JP2014107427A/ja
Publication of JP2014107427A5 publication Critical patent/JP2014107427A5/ja
Application granted granted Critical
Publication of JP6182309B2 publication Critical patent/JP6182309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】隣接するはんだバンプ同士のショートを抑制することができる配線基板を提供する。
【解決手段】配線基板１０は、最外層の配線パターン３０と、配線パターン３０の一部を接続パッド３０Ｐとして露出する開口部５０Ｘを有するソルダレジスト層５０と、接続パッド３０Ｐ上に形成されたはんだバンプ４０とを有する。はんだバンプ４０は、接続パッド３０Ｐ上に形成されたはんだ層４１と、柱状に形成され、はんだ層４１によって全体が被覆された金属ポスト４２とを有する。
【選択図】図１

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体チップ等の他の電子部品と接続されるはんだバンプを有する配線基板が知られている（例えば、特許文献１，２参照）。このような配線基板の製造方法としては、以下のような方法が知られている。
例えば図６（ａ）に示すように、まず、ビルドアップ配線（図示略）に接続された接続パッド８０Ｐが層間絶縁層８１の上に形成され、接続パッド８０Ｐ上に開口部８２Ｘを有するソルダレジスト層８２が形成された構造体を準備する。続いて、開口部８２Ｘの内側面を含むソルダレジスト層８２の表面を被覆するようにシード層８３を形成し、そのシード層８３上に、上記開口部８２Ｘよりも大径に形成された開口部８４Ｘを有するレジスト層８４を形成する。
次いで、図６（ｂ）に示す工程では、レジスト層８４をめっきマスクとし、シード層８３をめっき給電層に利用するはんだめっき法（例えば、電解Ｓｎ−Ｃｕめっき法）を施し、開口部８４Ｘから露出するシード層８３の上面にはんだめっき層８５を形成する。続いて、図６（ｃ）に示す工程では、図６（ｂ）に示したレジスト層８４及び不要なシード層８３を除去する。その後、はんだめっき層８５をリフロー加熱することにより、はんだめっき層８５を溶融させて接続パッド８０Ｐに接合させる。これにより、図６（ｄ）に示すように、ソルダレジスト層８２の上面から突出するはんだバンプ８６が得られる。
特開平１０−３２６９６５号公報 特開２００４−２００４１２号公報
ところで、近年では、半導体チップの高性能化に伴って配線基板の接続パッドの狭ピッチ化が進められている。さらに、半導体チップとの接続の十分な信頼性を得るためには、配線基板においてソルダレジスト層８２の上面からのはんだバンプ８６の高さを十分に（例えば、４０μｍ以上）確保する必要がある。しかしながら、接続パッド８０Ｐの狭ピッチ化が進むと、はんだバンプ８６を高く形成することが困難になる。すなわち、はんだバンプ８６の高さを十分に確保するために上記はんだめっき層８５を高く形成した場合には、図７に示すように、隣接するはんだバンプ８５Ａ同士がリフロー後にショートしやすくなるという問題が発生する。このため、はんだバンプ８６を高く形成することが難しく、高性能な半導体チップの実装に容易に対応できないという問題がある。
本発明の一観点によれば、最外層の配線パターンと、前記配線パターンの少なくとも一部を接続パッドとして露出する開口部を有するソルダレジスト層と、前記接続パッド上に形成されたはんだ層と、柱状に形成され、前記はんだ層によって全体が被覆された金属ポストとを含むはんだバンプと、を有する。
本発明の一観点によれば、隣接するはんだバンプ同士のショートを抑制することができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、従来の配線基板の製造方法を示す概略断面図。 従来の配線基板の製造方法の問題点を示す説明図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、基板本体２０と、最上層の配線パターン３０と、最下層の配線パターン３１と、はんだバンプ４０と、ソルダレジスト層５０，５１とを有している。
基板本体２０は、コア基板２１と、コア基板２１の貫通孔２１Ｘに形成された貫通電極２２と、コア基板２１に積層された複数の絶縁層２３，２４と、コア基板２１の上面及び下面にそれぞれ形成された配線２５，２６と、複数の絶縁層２３，２４に形成されたビア２７，２８とを有している。基板本体２０に設けられた貫通電極２２、配線２５，２６及びビア２７，２８は、配線パターン３０と配線パターン３１とを電気的に接続している。なお、コア基板２１の材料としては、例えばガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。また、貫通電極２２、配線２５，２６及びビア２７，２８の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。また、絶縁層２３，２４の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。
配線パターン３１は、基板本体２０の下面側に設けられている。この配線パターン３１は、当該配線基板１０をマザーボード等の実装用基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子を配設するための外部接続用パッド３１Ｐを有している。この外部接続用パッド３１Ｐは、図示は省略するが、例えば平面視でマトリクス状に配置されている。また、各外部接続用パッド３１Ｐの平面形状は、例えば円形状に形成されている。
ソルダレジスト層５１は、配線パターン３１の一部を覆うように絶縁層２４の下面に設けられている。ソルダレジスト層５１の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層５１には、配線パターン３１の一部を上記外部接続用パッド３１Ｐとして露出させるための複数の開口部５１Ｘが形成されている。開口部５１Ｘは、図１（ａ）において下側から上側（配線パターン３１側）に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、本例の開口部５１Ｘは、上側の開口端の径が下側の開口端の径よりも小径となる円錐台形状に形成されている。なお、必要に応じて、上記開口部５１Ｘから露出する配線パターン３１上にＯＳＰ（Organic Solderbility Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子を接続するようにしてもよい。また、開口部５１Ｘから露出する配線パターン３１上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）／Ａｕ層（配線パターン３１の下面にＮｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（配線パターン３１上にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。また、上記開口部５１Ｘから露出する配線パターン３１（あるいは、配線パターン３１上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。なお、上記ソルダレジスト層５１の厚さは、例えば１５〜３０μｍ程度とすることができる。
一方、配線パターン３０は、基板本体２０のチップ実装面側（図１では、上面側）に設けられている。この配線パターン３０は、当該配線基板１０に実装される半導体チップ６０（図２参照）のバンプ６１が接続される接続パッド３０Ｐを有する。接続パッド３０Ｐは、図示は省略するが、半導体チップ６０のバンプ６１の配設形態に応じて、半導体チップ６０が実装される実装領域に例えば平面視でマトリクス状に配列されている。各接続パッド３０Ｐの平面形状は、例えば円形状に形成されている。接続パッド３０Ｐの直径は、例えば３０〜４０μｍ程度とすることができる。
ソルダレジスト層５０は、配線パターン３０を覆うように基板本体２０のチップ実装面側に設けられている。ソルダレジスト層５０の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層５０には、配線パターン３０の一部を上記接続パッド３０Ｐとして露出させるための複数の開口部５０Ｘが形成されている。開口部５０Ｘは、図１（ａ）において上側から下側（配線パターン３０側）に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、本例の開口部５０Ｘは、下側の開口端の径が上側の開口端の径よりも小径となる円錐台形状に形成されている。これら開口部５０Ｘから露出する配線パターン３０上、つまり接続パッド３０Ｐ上には、はんだバンプ４０が形成されている。具体的には、接続パッド３０Ｐ上には金属膜４５が形成され、その金属膜４５上にはんだバンプ４０が形成されている。金属膜４５は、開口部５０Ｘから露出する配線パターン３０の上面、開口部５０Ｘの内側面、及び開口部５０Ｘ周辺に位置するソルダレジスト層５０の上面を被覆するように形成されている。すなわち、金属膜４５は中空ハット状に形成されている。金属膜４５の材料としては、例えば銅や銅合金を用いることができる。金属膜４５の厚さは、例えば０．５〜１μｍ程度とすることができる。また、ソルダレジスト層５０の厚さは、例えば１５〜３０μｍ程度とすることができる。
次に、はんだバンプ４０の構造について説明する。
図１（ｂ）に示すように、はんだバンプ４０は、はんだ層４１と、金属層４２と、金属ポスト４３とを有している。
はんだ層４１は、金属層４２及び金属ポスト４３全体を被覆するように形成されている。はんだ層４１は、金属ポスト４３に引き寄せられるように形成され、厚さ方向に延びるように形成されている。具体的には、はんだ層４１は、厚さ方向と断面視で直交する平面方向よりも厚さ方向に広がるように形成されている。すなわち、はんだ層４１の断面形状は略楕円状、具体的には長軸が厚さ方向に延びる略楕円状に形成されている。例えば、はんだ層４１の厚さ方向の長さＬ１は例えば６５〜７５μｍ程度とすることができ、はんだ層４１の平面方向の長さＬ２は例えば５０〜６０μｍ程度とすることができる。はんだ層４１の材料としては、例えば錫（Ｓｎ）とＣｕの合金やＳｎと銀（Ａｇ）とＣｕの合金を用いることができる。
金属層４２は、はんだ層４１中に浮いた状態で保持されている。金属層４２は、その側面全面及び下面全面がはんだ層４１によって被覆されている。金属層４２は、上記金属膜４５との間にはんだ層４１が介在された状態で、金属膜４５の形状に沿って形成されている。すなわち、金属層４２は中空ハット状に形成されている。具体的には、金属層４２は、本体部４２Ａと、その本体部４２Ａの端部から外側に突出する鍔部４２Ｂとを有する形状に形成され、その本体部４２Ａには凹部４２Ｘが形成されている。凹部４２Ｘは、鍔部４２Ｂから接続パッド３０Ｐに向かって下方に延びるように形成されている。具体的には、凹部４２Ｘは、図１（ｂ）において上側から下側（配線パターン３０側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、本例の凹部４２Ｘは、下側の開口端の径が上側の開口端の径よりも小径となる円錐台形状に形成されている。金属層４２の材料としては、はんだ層４１と同様に、例えばＳｎとＣｕの合金やＳｎとＡｇとＣｕの合金を用いることができる。但し、金属層４２は、上記はんだ層４１よりもＣｕリッチな金属層である。すなわち、金属層４２は、はんだ層４１に比べてＣｕの濃度が濃い金属層である。例えば、Ｃｕリッチな金属層４２におけるＣｕ濃度は８０〜９５ｗｔ％程度とすることができる。なお、金属層４２の厚さは、例えば１〜３μｍ程度とすることができる。
金属ポスト４３は、金属層４２上に形成されている。金属ポスト４３は、はんだ層４１中に浮いた状態で保持されている。金属ポスト４３は、その側面全面及び上面全面がはんだ層４１によって被覆されている。この金属ポスト４３は、厚さ方向に柱状に延びるように形成されている。具体的には、金属ポスト４３は、断面視略Ｔ字状に形成されている。詳述すると、金属ポスト４３は、上記凹部４２Ｘを充填するように形成されたポスト部４３Ａと、ポスト部４３Ａの上面及び鍔部４２Ｂの上面を被覆するように形成され、ポスト部４３Ａよりも大径に形成された大径部４３Ｂとを有している。
ポスト部４３Ａは、大径部４３Ｂの下面から下方に延びるように形成され、その一部が開口部５０Ｘ内に入り込むように形成されている。すなわち、ポスト部４３Ａの一部は開口部５０Ｘ内に配置されている。このポスト部４３Ａは、図１（ｂ）において上側から下側に向かうに連れて径が小さくなるテーパ状に形成されている。具体的には、本例のポスト部４３Ａは、上面が下面よりも小径となる円錐台形状に形成されている。このようなポスト部４３Ａの高さは、例えば１５〜１８μｍ程度とすることができる。ポスト部４３Ａの上面の直径は、例えば４０〜５０μｍ程度とすることができる。
大径部４３Ｂは、ポスト部４３Ａの上面及び鍔部４２Ｂの上面から上方に延びるように形成されている。本例の大径部４３Ｂは、円柱状に形成されている。この大径部４３Ｂの直径は、ポスト部４３Ａの上面の直径よりも大径に形成されている。例えば、大径部４３Ｂの直径は４５〜５５μｍ程度とすることができる。大径部４３Ｂの厚さは、例えば３〜５μｍ程度とすることができる。
これらポスト部４３Ａ及び大径部４３Ｂ（つまり、金属ポスト４３）の材料としては、例えば銅、ニッケルや金などの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができ、本実施形態では銅を用いている。
このような構造を有するはんだバンプ４０のピッチは、例えば９０〜１０５μｍ程度とすることができる。また、隣り合うはんだバンプ４０の間隔は、例えば２０〜４５μｍ程度とすることができる。
次に、半導体装置１１の構造について説明する。
図２に示すように、半導体装置１１は、上記配線基板１０と、その配線基板１０に実装された半導体チップ６０と、アンダーフィル樹脂６５とを有している。
半導体チップ６０は、その回路形成面（図２では、下面）に、複数のバンプ６１が形成されている。半導体チップ６０は、バンプ６１及び上記はんだバンプ４０を介して、配線基板１０の接続パッド３０Ｐと電気的に接続されている。すなわち、半導体チップ６０は、配線基板１０にフリップチップ接合されている。
半導体チップ６０としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。この半導体チップ６０の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。半導体チップ６０の厚さは、例えば５０〜１００μｍ程度とすることができる。
また、上記バンプ６１としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、ＳｎとＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂６５は、配線基板１０の上面と半導体チップ６０の下面との隙間を充填するように形成されている。このアンダーフィル樹脂６５は、バンプ６１とはんだバンプ４０（接続パッド３０Ｐ）との接続部分の接続強度を向上させると共に、配線パターン３０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン３０の信頼性の低下を防ぐための樹脂である。アンダーフィル樹脂６５の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
次に、配線基板１０及び半導体装置１１の作用について説明する。
接続パッド３０Ｐ上に、はんだ層４１と、そのはんだ層４１によって全体が被覆され、厚さ方向に延びるように柱状に形成された金属ポスト４３とを含むはんだバンプ４０を形成するようにした。すなわち、はんだバンプ４０では、金属ポスト４３をはんだ層４１中に浮いた状態で保持するようにした。これにより、はんだ層４１が、そのはんだ層４１の内部に形成された金属ポスト４３に引き寄せられるように形成される。このため、はんだ層４１が平面方向に広がることが抑制され、はんだ層４１が平面方向よりも厚さ方向に延びるように形成される。このように、はんだバンプ４０では、はんだ層４１よりも剛性の高い金属ポスト４３が芯となり、その金属ポスト４３によってはんだ層４１（はんだバンプ４０）が高く形成されるようにその形状が保持される。
次に、配線基板１０の製造方法について説明する。
図３（ａ）に示すように、まず、はんだバンプ４０が形成される前段階の配線基板１０を準備する。この配線基板１０は、公知の製造方法により製造することが可能であるため、その概略について図３（ａ）を参照しながら簡単に説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘの内側面にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２５，２６を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層２３，２４を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２３，２４を形成してもよい。続いて、絶縁層２３，２４にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法によりビア２７，２８及び配線パターン３０，３１を形成する。次いで、配線パターン３０の一部を接続パッド３０Ｐとして露出させるための開口部５０Ｘを有するソルダレジスト層５０を形成するとともに、配線パターン３１の一部を外部接続用パッド３１Ｐとして露出させるための開口部５１Ｘを有するソルダレジスト層５１を形成する。
続いて、図３（ｂ）に示す工程では、開口部５０Ｘの内側面を含むソルダレジスト層５０の表面（上面）全面及び開口部５０Ｘから露出する配線パターン３０の上面を被覆するようにシード層４６を形成する。シード層４６の材料としては、例えば銅や銅合金を用いることができる。このシード層４６は、例えば無電解Ｃｕめっき法やスパッタリング法によって形成することができる。
以下の工程では、図３（ｂ）の配線基板１０のＡ部（破線枠参照）を拡大した拡大断面図を参照しながら説明する。
図４（ａ）に示す工程では、シード層４６上に、所要の箇所に開口パターン７０Ｘを有するレジスト層７０を形成する。この開口パターン７０Ｘは、はんだバンプ４０（図１参照）の形成領域に対応する部分のシード層４６を露出するように形成される。また、開口パターン７０Ｘは、ソルダレジスト層５０の開口部５０Ｘよりも大径に形成されている。このため、ソルダレジスト層５０の上面に形成されたシード層４６の一部がレジスト層７０の開口パターン７０Ｘから露出される。レジスト層７０の材料としては、耐めっき性がある材料を用いることができる。具体的には、レジスト層７０の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、シード層４６の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン７０Ｘを有するレジスト層７０を形成する。また、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層７０を形成することができる。なお、上記開口パターン７０Ｘの平面形状は円形状に形成されており、開口パターン７０Ｘの直径は例えば６０〜７０μｍ程度とすることができる。
次いで、図４（ｂ）に示す工程では、上記レジスト層７０をめっきマスクとして、シード層４６の上面に、そのシード層４６をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層７０の開口パターン７０Ｘから露出されたシード層４６の上面に電解めっき法（例えば、電解Ｓｎ−Ｃｕめっき法）を施すことにより、そのシード層４６上にはんだめっき層７１とＣｕリッチな金属層４２とを順に積層する。例えば、まず、電解Ｓｎ−Ｃｕめっき用のめっき液に図４（ａ）に示した構造体を浸漬し、電解の初期に電流密度を高く（例えば、１．５Ａ／ｄｍ２程度）した状態で電解めっき法を施し、シード層４６上にＳｎを多く含んだはんだめっき層７１を形成する。その後、はんだめっき層７１が形成された構造体を上記めっき液に浸漬したまま電流密度を低く（例えば、０．５Ａ／ｄｍ２程度）して電解めっき法を施し、上記はんだめっき層７１上にＳｎをほとんど含まないＣｕリッチな金属層４２を形成する。これにより、開口パターン７０Ｘから露出されたシード層４６の上面全面を被覆するように、シード層４６の形状に沿ってはんだめっき層７１が形成される。また、はんだめっき層７１の上面全面を被覆するように、シード層４６及びはんだめっき層７１の形状に沿って金属層４２が形成される。このため、はんだめっき層７１及び金属層４２は中空ハット状に形成される。すなわち、はんだめっき層７１は、凹部７１Ｘを有する本体部７１Ａと、本体部７１Ａの端部から外側に突出した鍔部７１Ｂとを有する形状に形成されている。また、金属層４２は、凹部４２Ｘを有する本体部４２Ａと、本体部４２Ａの端部から外側に突出した鍔部４２Ｂとを有する形状に形成されている。このように、本例の電解Ｓｎ−Ｃｕめっき法では、はんだめっき層７１の本体部７１Ａに凹部７１Ｘが形成され、金属層４２の本体部４２Ａに凹部４２Ｘが形成されるように、めっき時間等のめっき条件が設定されている。はんだめっき層７１の厚さは例えば１０〜１５μｍ程度とすることができ、金属層４２の厚さは例えば１〜３μｍ程度とすることができる。
次に、図４（ｃ）に示す工程では、上記レジスト層７０をめっきマスクとして、金属層４２の上面に、シード層４６をめっき給電層に利用する電解めっき法を施す。具体的には、金属層４２の上面に電解めっき法（例えば、電解Ｃｕめっき法）を施すことにより、その金属層４２上に金属ポスト４３を形成する。これにより、金属層４２の凹部４２Ｘを充填する柱状のポスト部４３Ａと、そのポスト部４３Ａの上面及び金属層４２の鍔部４２Ｂの上面を被覆する柱状の大径部４３Ｂとを有する金属ポスト４３が形成される。このとき、Ｓｎを多く含んだＳｎ−Ｃｕ合金からなる金属層ではなく、Ｓｎをほとんど含まないＣｕリッチな金属層４２上に電解Ｃｕめっき法が施されるため、金属層４２上に金属ポスト４３（Ｃｕめっき層）を好適に形成することができる。
続いて、図４（ｄ）に示す工程では、上記レジスト層７０をめっきマスクとして、金属ポスト４３の上面に、シード層４６をめっき給電層に利用する電解めっき法を施す。具体的には、金属ポスト４３の上面に電解めっき法（例えば、電解Ｓｎ−Ｃｕめっき法）を施すことにより、その金属ポスト４３上にはんだめっき層７２を形成する。これにより、金属ポスト４３の上面全面を被覆するように、Ｓｎ−Ｃｕ合金からなるはんだめっき層７２が形成される。このはんだめっき層７２の厚さは、例えば３〜５μｍ程度とすることができる。なお、はんだめっき層７２の材料としては、Ｓｎ−Ｃｕ合金に限らず、Ｓｎやその他のはんだ材料であってもよい。
次いで、図５（ａ）に示す工程では、図４（ｄ）に示したレジスト層７０を例えばアルカリ性の剥離液により除去する。
次に、はんだめっき層７１，７２をエッチングマスクとして、シード層４６をエッチングし、不要なシード層４６を除去する。これにより、図５（ｂ）に示すように、シード層４６が中空ハット状の複数の金属膜４５にパターニングされる。本工程のエッチング処理は、例えばウェットエッチングにより行うことができる。このようなウェットエッチングにより金属膜４５を形成すると、はんだめっき層７１のマスク効果によるサイドエッチング及びアンダーカットにより、金属膜４５の周縁部が内側に後退するように形成される。これにより、はんだめっき層７１の周縁部が金属膜４５の周縁部から外側に突出する突出部７１Ｃとなる。さらに、本工程では、シード層４６（金属膜４５）と同様の材料からなる金属層４２及び金属ポスト４３の側面を露出した状態で、上記エッチング処理（ウェットエッチング）を行うようにした。このため、はんだめっき層７２のマスク効果によるサイドエッチング及びアンダーカットにより、金属層４２及び金属ポスト４３の周縁部が内側に後退するように一部溶解除去される。これにより、はんだめっき層７２の周縁部が金属層４２及び金属ポスト４３の周縁部から外側に突出する突出部７２Ａとなる。換言すると、本工程では、不要なシード層４６を除去するとともに、金属層４２及び金属ポスト４３の周縁部の一部が溶解除去されるようにエッチング処理が行われる。
そして、図５（ｂ）に示した構造体を例えば２３０〜２６０℃程度の温度でリフロー加熱する。これにより、はんだめっき層７１，７２が接合される。具体的には、はんだめっき層７１，７２が溶融して合金となり、図５（ｃ）に示すように、一つのはんだ層４１が金属膜４５上に形成される。上記リフロー時には、金属層４２及び金属ポスト４３（つまり、Ｃｕ層）にはんだが引き寄せられるようにしてはんだ層４１が形成される。詳述すると、本例では、金属層４２の凹部４２Ｘを充填するように金属ポスト４３が形成されることで該金属ポスト４３が厚さ方向に延在して形成されているため、その高く形成された金属ポスト４３に引き寄せられてはんだ層４１が形成される。このため、はんだが平面方向に広がることを抑制することができ、はんだ層４１を高く形成することができる。また、リフロー時に、２つのはんだめっき層７１，７２によって挟まれた金属層４２及び金属ポスト４３の周縁部がはんだめっき層７１，７２の周縁部よりも内側に後退するように形成されている。このため、溶融したはんだめっき層７１，７２内に金属層４２及び金属ポスト４３が取り込まれやすくなる。このように金属層４２及び金属ポスト４３をはんだめっき層７１，７２に取り込ませると、上記リフロー時に、金属ポスト４３及び金属層４２の側面にはんだが引き寄せられるため、はんだ層４１が平面方向に広がるのが好適に抑制され、厚さ方向に延びるように形成される。このため、はんだめっき層７１，７２の析出高さを高くした場合であっても、それらはんだめっき層７１，７２をリフローしたときに、隣り合うはんだ層４１がショートすることが好適に抑制される。さらに、はんだ層４１が平面方向よりも厚さ方向に延びるように形成されるため、はんだ層４１の高さを高く保つことができる。このように、本工程によって、はんだ層４１とそのはんだ層４１中に浮いた状態で保持された金属層４２及び金属ポスト４３とを含むはんだバンプ４０が形成される。
以上の製造工程により、図１に示した配線基板１０が製造される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）はんだバンプ４０では、厚さ方向に延びる柱状の金属ポスト４３をはんだ層４１中に浮いた状態で保持するようにした。これにより、はんだ層４１が、そのはんだ層４１の内部に形成された金属ポスト４３に引き寄せられるように形成される。このため、はんだ層４１が平面方向に広がることが抑制され、はんだ層４１が平面方向よりも厚さ方向に延びるように形成される。したがって、隣り合うはんだ層４１がショートすることを好適に抑制することができ、はんだ層４１の高さを高く保つことができる。この結果、接続パッド３０Ｐの狭ピッチ化が進んだ場合であっても、はんだ層４１を高く形成することができ、半導体チップ６０との接続の十分な信頼性を得ることができる。
（２）ところで、はんだバンプを高く形成する方法としては、シード層上にＣｕ層を形成し、そのＣｕ層上にはんだめっき層を形成した後に、リフロー加熱することによりＣｕ層上にはんだ層を形成する方法も考えられる。このような比較例の場合には、Ｃｕ層を高く形成した分だけはんだバンプ全体を高く形成することができる。しかし、この場合には、Ｃｕ層上のみにはんだめっき層が形成されることになるため、はんだ層自体は平面方向に広がるように形成され、はんだ層自体を厚さ方向に延びるように形成することは困難である。すなわち、はんだ層によって被覆されるのがＣｕ層の一部であり、そのＣｕ層の一部のみにはんだ層が引き寄せられるだけであるため、はんだ層を高く保持することが困難である。
これに対し、本実施形態のはんだバンプ４０では、金属ポスト４３及び金属層４２を全体的にはんだ層４１で被覆するようにしたため、金属ポスト４３及び金属層４２の全体を芯として利用することができる。これにより、金属ポスト４３及び金属層４２全体に引き寄せられるようにはんだ層４１が形成され、接続パッド３０Ｐ（金属膜４５）と金属ポスト４３との間にもはんだ層４１が形成される。このため、上記Ｃｕ層と金属ポスト４３及び金属層４２との厚さが同じである場合には、比較例のはんだバンプよりも本実施形態のはんだバンプ４０を高く形成することができる。
（３）ところで、金属ポスト４３がはんだバンプ４０内において自由に回転してしまうと、はんだバンプ４０の外形も金属ポスト４３の回転に合わせて変化するため、はんだバンプ４０の高さを保てなくなる虞がある。これに対し、本実施形態では、金属ポスト４３の一部（ポスト部４３Ａの下端部）が開口部５０Ｘ内に配置されるように金属ポスト４３を形成するようにした。これにより、はんだリフロー時の金属ポスト４３の回転を好適に抑制することができる。また、金属ポスト４３の一部を開口部５０Ｘ内に配置したことにより、半導体チップ６０の実装時に金属ポスト４３が半導体チップ６０のバンプ６１に押圧される場合であっても、上記開口部５０Ｘがガイドとして機能して金属ポスト４３の回転及び移動を好適に抑制することができる。
（４）シード層４６（金属膜４５）と金属ポスト４３とを同じ材料とし、不要なシード層４６を除去する際に、金属ポスト４３の周縁部の一部を溶解除去するようにした。これにより、リフロー時に、溶融したはんだめっき層７１，７２内に金属層４２及び金属ポスト４３が取り込まれやすくなり、金属ポスト４３及び金属層４２の側面にはんだが引き寄せられるため、はんだ層４１が平面方向に広がるのを好適に抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、金属層４２を、凹部４２Ｘが形成された本体部４２Ａと鍔部４２Ｂとを有する中空ハット状に形成するようにした。これに限らず、例えば凹部４２Ｘの形成を省略し、金属層４２を断面視略Ｔ字状に形成するようにしてもよい。
・上記実施形態では、はんだめっき層７１を、凹部７１Ｘを有する本体部７１Ａと鍔部７１Ｂとを有する中空ハット状に形成するようにした。これに限らず、例えば凹部７１Ｘの形成を省略し、はんだめっき層７１を断面視略Ｔ字状に形成するようにしてもよい。この場合には、はんだめっき層７１上に金属層４２を形成し、その金属層４２上に柱状（例えば、円柱状）の金属ポスト４３を形成する。
・上記実施形態における金属層４２を省略してもよい。例えば、金属ポスト４３の材料がニッケルの場合には、金属層４２（Ｃｕリッチ層）を設けなくとも、はんだめっき層７１上に電解Ｎｉめっき法を施すことにより、はんだめっき層７１上に金属ポスト４３（Ｎｉ層）を好適に形成することができる。このため、このような場合には金属層４２を省略してもよい。
・上記実施形態では、電解めっき法によりはんだめっき層７１，７２及び金属ポスト４３を形成するようにした。これに限らず、例えば印刷法などにより接続パッド３０Ｐ上にはんだペーストを転写して、Ｓｎ−Ｃｕ合金等からなる第１はんだ層を形成するようにしてもよい。また、印刷法などにより、上記第１導電層上に金属ポスト４３を形成するようにしてもよい。また、印刷法などにより金属ポスト上にはんだペーストを転写して、Ｓｎ−Ｃｕ合金等からなる第２はんだ層を形成するようにしてもよい。なお、第１はんだ層及び第２はんだ層の材料としては、Ｓｎ−Ｃｕに限らず、Ｓｎやその他のはんだ材料であってもよい。
・上記各実施形態の配線基板１０において、最外層の配線パターン３０，３１よりも内層の構造については特に限定されない。すなわち、配線基板１０は、少なくとも、最外層の配線パターン３０，３１が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン３０，３１よりも内層の構造については特に限定されない。例えばコア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２５，２６）とその下層配線を覆う絶縁層（例えば、絶縁層２３，２４）の層数についても特に限定されない。あるいは、基板本体２０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
１０ 配線基板
１１ 半導体装置
３０ 配線パターン
３０Ｐ 接続パッド
４０ はんだバンプ
４１ はんだ層（第３はんだ層）
４２ 金属層
４２Ａ 本体部
４２Ｂ 鍔部
４２Ｘ 凹部
４３ 金属ポスト
４３Ａ ポスト部
４３Ｂ 大径部
４５ 金属膜
４６ シード層
５０ ソルダレジスト層
５０Ｘ 開口部
６０ 半導体チップ
７０ レジスト層
７０Ｘ 開口パターン
７１ はんだめっき層（第１はんだ層）
７２ はんだめっき層（第２はんだ層）

Claims (10)

  1. 最外層の配線パターンと、
    前記配線パターンの少なくとも一部を接続パッドとして露出する開口部を有するソルダレジスト層と、
    前記接続パッド上に形成されたはんだ層と、柱状に形成され、前記はんだ層によって全体が被覆された金属ポストとを含むはんだバンプと、
    を有することを特徴とする配線基板。
  2. 前記はんだバンプは、凹部を有する本体部と、前記本体部の端部から外側に突出した鍔部とを有する金属層を有し、
    前記金属ポストは、前記凹部を充填するポスト部と、前記ポスト部よりも大径に形成され、前記ポスト部上及び前記鍔部上に形成された大径部とを有し、
    前記ポスト部は、前記鍔部から前記接続パッドに向かって厚さ方向に延びるように形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記はんだバンプは錫−銅合金で形成され、
    前記金属ポストは銅で形成され、
    前記金属層は、錫−銅合金で形成され、且つ前記はんだバンプに比べて銅の含有率が高いことを特徴とする請求項２に記載の配線基板。
  4. 前記接続パッド上に形成され、前記金属ポストと同じ材料からなる金属膜を有し、
    前記はんだ層が前記金属膜上に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の配線基板。
  5. 前記金属ポストの一部が前記開口部内に配置されていることを特徴とする請求項１〜４のいずれか１項に記載の配線基板。
  6. 請求項１〜５のいずれか１項に記載の配線基板と、
    前記はんだバンプを介して前記接続パッドと電気的に接続され、前記配線基板に実装された半導体チップと、
    を有することを特徴とする半導体装置。
  7. 最外層の配線パターンと、前記配線パターンの少なくとも一部を接続パッドとして露出する開口部を有するソルダレジスト層とを有する構造体を準備する工程と、
    前記接続パッド上に第１はんだ層を形成する工程と、
    前記第１はんだ層上に金属ポストを形成する工程と、
    前記金属ポスト上に第２はんだ層を形成する工程と、
    リフロー加熱によって前記第１はんだ層と前記第２はんだ層とを接合することにより、前記金属ポスト全体を被覆する１つの第３はんだ層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  8. 前記第１はんだ層を形成する工程の前に、
    前記ソルダレジスト層の表面を被覆するシード層を形成する工程と、
    前記開口部よりも大径に形成され、前記開口部を露出させる開口パターンを有するレジスト層を前記シード層上に形成する工程と、を有し、
    前記第１はんだ層と前記金属ポストと前記第２はんだ層とは、前記レジスト層をマスクとし、前記シード層をめっき給電層に利用した電解めっき法により形成されることを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記第２はんだ層を形成する工程の後であって、前記第３はんだ層を形成する工程の前に、
    前記レジスト層を除去する工程と、
    前記第１はんだ層及び前記第２はんだ層をマスクにして、前記シード層をエッチングにより除去するとともに、前記金属ポストの周縁部の一部を除去する工程と、
    を有することを特徴とする請求項８に記載の配線基板の製造方法。
  10. 前記第１はんだ層を形成する工程の後であって、前記金属ポストを形成する工程の前に、
    前記第１はんだ層を形成した後の構造体を、前記第１はんだ層を形成する際に使用しためっき液に浸漬したまま、前記第１はんだ層を形成するときよりも電流密度を低くした状態で電解めっき法を施すことにより、前記第１はんだ層よりも銅リッチな金属層を前記第１はんだ層上に形成する工程を有することを特徴とする請求項８又は９に記載の配線基板の製造方法。
JP2012259682A 2012-11-28 2012-11-28 配線基板、半導体装置及び配線基板の製造方法 Expired - Fee Related JP6182309B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012259682A JP6182309B2 (ja) 2012-11-28 2012-11-28 配線基板、半導体装置及び配線基板の製造方法
US14/087,350 US9380712B2 (en) 2012-11-28 2013-11-22 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012259682A JP6182309B2 (ja) 2012-11-28 2012-11-28 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014107427A true JP2014107427A (ja) 2014-06-09
JP2014107427A5 JP2014107427A5 (ja) 2015-12-17
JP6182309B2 JP6182309B2 (ja) 2017-08-16

Family

ID=50773119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012259682A Expired - Fee Related JP6182309B2 (ja) 2012-11-28 2012-11-28 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9380712B2 (ja)
JP (1) JP6182309B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212271A (ja) * 2016-05-24 2017-11-30 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP7560603B2 (ja) 2019-04-26 2024-10-02 新光電気工業株式会社 配線基板及び配線基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
FR3094172B1 (fr) * 2019-03-19 2022-04-22 St Microelectronics Grenoble 2 Dispositif électronique comprenant un composant électronique monté sur un substrat de support et procédé de montage
KR20220083127A (ko) * 2020-12-11 2022-06-20 삼성전기주식회사 인쇄회로기판 및 전자부품 패키지

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JPH09266230A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置およびその製造方法
JPH10326965A (ja) * 1997-05-23 1998-12-08 Kyocera Corp 多層配線基板の製造方法
JP2000294586A (ja) * 1999-04-02 2000-10-20 Nec Corp 半導体装置及び半導体装置の製造方法
JP2005222966A (ja) * 2004-02-03 2005-08-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006066865A (ja) * 2004-07-30 2006-03-09 Minowa Koa Inc 電子部品
JP2006295109A (ja) * 2005-03-14 2006-10-26 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JP2004200412A (ja) 2002-12-18 2004-07-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP5075611B2 (ja) * 2007-12-21 2012-11-21 ローム株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04269834A (ja) * 1991-02-26 1992-09-25 Citizen Watch Co Ltd ハンダバンプの形成方法
JPH09266230A (ja) * 1996-03-28 1997-10-07 Nec Corp 半導体装置およびその製造方法
JPH10326965A (ja) * 1997-05-23 1998-12-08 Kyocera Corp 多層配線基板の製造方法
JP2000294586A (ja) * 1999-04-02 2000-10-20 Nec Corp 半導体装置及び半導体装置の製造方法
JP2005222966A (ja) * 2004-02-03 2005-08-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006066865A (ja) * 2004-07-30 2006-03-09 Minowa Koa Inc 電子部品
JP2006295109A (ja) * 2005-03-14 2006-10-26 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2012064911A (ja) * 2010-09-16 2012-03-29 Fujitsu Ltd パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
JP2012231130A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd パッケージ基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212271A (ja) * 2016-05-24 2017-11-30 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP7560603B2 (ja) 2019-04-26 2024-10-02 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP6182309B2 (ja) 2017-08-16
US9380712B2 (en) 2016-06-28
US20140146503A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6266907B2 (ja) 配線基板及び配線基板の製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TW201503771A (zh) 配線基板
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2016018806A (ja) 配線基板、配線基板の製造方法
JPWO2013014838A1 (ja) 配線基板
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP2013105908A (ja) 配線基板
JP2018107349A (ja) 配線基板、配線基板の製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP2017017048A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
JP2024098297A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R150 Certificate of patent or registration of utility model

Ref document number: 6182309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees