JP2006295109A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2006295109A
JP2006295109A JP2005259147A JP2005259147A JP2006295109A JP 2006295109 A JP2006295109 A JP 2006295109A JP 2005259147 A JP2005259147 A JP 2005259147A JP 2005259147 A JP2005259147 A JP 2005259147A JP 2006295109 A JP2006295109 A JP 2006295109A
Authority
JP
Japan
Prior art keywords
film
conductive material
forming
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005259147A
Other languages
English (en)
Inventor
Taichi Miyazaki
太一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2005259147A priority Critical patent/JP2006295109A/ja
Publication of JP2006295109A publication Critical patent/JP2006295109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

【課題】従来の半導体装置のバンプは、柱状金属を厚く成膜することから、バンプから半導体基板に伝わる内部応力により、半導体基板内部にクラックを発生させてしまうという問題があった。
【解決手段】バンプを構成する柱状コアを導電性物質の積層膜で形成する。この積層膜を内部応力の方向が互いに異なる第1の導電性物質膜と第2の導電性物質膜とで構成することで、バンプの内部応力が緩和され、バンプから半導体基板に伝わる応力を緩和することができる。これにより、半導体装置と実装基板とを接続した後に高い信頼性を得ることができる。
【選択図】図1

Description

本発明は、ボンディングパッド上に形成するバンプ構造を有する半導体装置とその製造方法とに関し、詳しくは、バンプを構成する柱状構造物を積層膜で構成する半導体装置に関する。
半導体装置上に設けるバンプは、半導体装置とこの半導体装置を実装する実装基板とを電気的に接続する役割を持っている。バンプは突起電極とも呼ばれ、通常は金属で構成する。バンプは、半導体装置のボンディングパッドなどの電極上に形成し、このバンプを介して半導体装置と実装基板とで電気信号の送受を行う。
半導体装置を実装基板に接続する工程において、接続後の接続信頼性を確保するため、半導体装置と実装基板との隙間を封止樹脂で充填する。
封止樹脂は、半導体装置を実装基板に接続後、熱衝撃時に発生する半導体装置と実装基板間との熱膨張差による熱応力の緩和、半導体装置と実装基板間との間への水分の侵入を防ぐなどの効果がある。
封止樹脂の充填により、半導体装置と実装基板との接続信頼性を十分に確保するためには、半導体装置と実装基板との隙間に封止樹脂が入り込まない部分(以下、空隙と称する)を発生させないようにすることが望ましい。
半導体装置と実装基板間との隙間を広くすることで、封止樹脂は容易にその隙間に入り込むことができるため、半導体装置と実装基板間との間に空隙を発生させることはない。このような方法は多くの提案を見るところであるが、特にバンプ形状を工夫したものが注目されている(例えば、特許文献1参照。)。
特許文献1に示した従来技術は、バンプ形状を柱状に形成したものである。図を用いて説明する。図18は特許文献1に示した従来技術のバンプ構造を示す断面図である。
10は開口部、11は半導体基板、12は絶縁膜、13はボンディングパッド、14はパッシベーション膜、30は柱状金属、31ははんだメッキ層、32は接着層、33は濡れ防止膜である。柱状金属30とはんだメッキ層31と濡れ防止膜33とは柱状はんだバンプ40を構成する金属である。
特許文献1に示した従来技術では、柱状金属30に銅(Cu)を用いている。
半導体基板11と所望の位置に形成されたボンディングパッド13とは、絶縁膜12によって電気的に絶縁されている。
半導体基板11上には、パッシベーション膜14が形成されている。パッシベーション膜14は、柱状はんだバンプ40が形成される箇所に開口部10が設けてあり、その位置は、ボンディングパッド13の上部である。
ボンディングパッド13の上部には、柱状金属30が形成されている。柱状金属30の最上部は平坦な構造である。柱状金属30とボンディングパッド13との間には、接着層32を設けている。これは、柱状金属30とボンディングパッド13との間に十分な接着強度を得るためになされるものであって、この接着層32を介して両者は接続されている。
柱状金属30の外壁には、実装時にはんだが柱状金属30の外壁に付着しないようにするため、濡れ防止膜33が形成してある。
柱状金属30はその高さを高くすることで、高い柱状はんだバンプ40を形成することができる。このような構成にしたことにより、柱状はんだバンプ40を備えた半導体装置を実装基板と接続する際には、その隙間が広く確保されるので、封止樹脂を充填する工程において、半導体装置と実装基板との間に封止樹脂が入り込みやすい。したがって、半導体装置と実装基板との隙間に空隙が発生しない。
特開2003−234367(第14頁、第4図)
特許文献1に示した従来技術は、バンプを柱状にすることにより、その高さを高くすることができるので、半導体装置を実装基板に実装したのち、半導体装置と実装基板11との隙間の封止樹脂は空隙無く充填することができる。
しかしながら、特許文献1に示した従来技術は、柱状金属30の内部応力によって、半導体基板11にクラックを生じてしまうという問題があった。
内部応力とは、ある構造体と接する別の構造体に及ぼしている単位面積当たりの力である。ある構造体において、その圧縮方向にかかる応力を圧縮応力、引っ張り方向にかかる応力を引っ張り応力と呼ぶ。
柱状はんだバンプ40を形成している柱状金属30は、単一金属から構成されている。このような場合、金属が持つ内部応力が、ボンディングパッド13を介して半導体基板に伝わる。例えば、この柱状金属30が発生する内部応力は圧縮応力である。その際に、その圧縮応力はそのまま接着層32とボンディングパッド13を介して半導体基板11に伝達してしまう。特許文献1に示した従来技術では、柱状金属30で発生した内部応力を緩和することができずに、発生した内部応力の総てを半導体基板に伝えてしまうのである。これによって、半導体基板11にクラックが生じてしまう。
内部応力は、柱状金属30の高さを高くするほど増加し、柱状金属30が単一金属の場合はさらに増加することが知られている。したがって、半導体装置と実装基板との隙間の封止樹脂を空隙無く充填するために、柱状はんだバンプ40の高さを高くすると、より大きな内部応力が発生してしまうのである。
半導体基板にクラックが発生すると、半導体装置を構成する半導体素子のリーク電流の発生による電気特性の低下、配線の断線による電気信号の伝達不良などを生じてしまう。その結果、半導体装置の信頼性を低下させてしまうのである。
つまり、特許文献1に示した従来技術は、封止樹脂による空隙の発生防止には効果があるものの、柱状金属の内部応力による半導体装置の信頼性低下については何ら考慮されていなかった。
この問題を解決するために、本発明の目的は、半導体装置のボンディングパッド上に形成するバンプの内部応力を低減させ、半導体装置と実装基板とを接続した後に高い実装信頼性を得ることができる半導体装置のバンプ構造を提供することにある。
上記課題を解決するために本発明の半導体装置は次のような構造を採用する。
ボンディングパッド上に複数の膜を積層してなる積層膜を有するバンプを備える半導体装置であって、
積層膜は、複数の導電性物質の膜からなるとともに重なり合う導電性物質の膜の内部応力特性が互いに異なることを特徴とする。
積層膜の最上層もしくは最下層の導電性物質の膜と接する他の膜とは、互いに内部応力特性が異なることを特徴とする。
内部応力特性は、圧縮応力または引っ張り応力であることを特徴とする。
積層膜の界面に凸部または凹部が形成されていることを特徴とする。
積層膜の周囲は、はんだで覆われていることを特徴とする。
積層膜の最上層は、金を主成分とする膜であることを特徴とする。
積層膜と金を主成分とする膜との間に、金属拡散防止膜を有することを特徴とする。
上記課題を解決するために本発明の半導体装置は次のような製造方法を採用する。
半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成し、パッシベーション膜に第1の開口部を設ける工程と、
第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成し、感光性樹脂に第2の開口部を設ける工程と、
第2の開口部の底部から内部応力特性が異なる導電性物質の膜を複数積層し、積層膜を形成する工程と、
積層膜の最上部にはんだを形成する工程と、
感光性樹脂を剥離除去する工程と、
積層膜とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。
はんだを形成する工程の後に、はんだの融点より高い温度で熱処理を行い、はんだを溶かす工程を有することを特徴とする。
積層膜を形成する工程の前に、第2の開口部の底部にはんだを形成する工程を有することを特徴とする。
半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成し、パッシベーション膜に第1の開口部を設ける工程と、
第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成し、感光性樹脂に第2の開口部を設ける工程と、
第2の開口部の底部から内部応力特性が異なる導電性物質の膜を複数積層し、積層膜を形成する工程と、
積層膜の上部に金属拡散防止膜を形成する工程と、
金属拡散防止膜の上部に金を主成分とする膜を形成する工程と、
感光性樹脂を剥離除去する工程と、
積層膜とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。
第2の開口部の底部に積層膜を構成するための第1層目の導電性物質の膜を形成する工
程と、
第1層目の導電性物質の膜の表面に第2の感光性樹脂を形成し、第2の感光性樹脂をマスクとして第1層目の導電性物質の膜の表面に凸部を形成する工程と、
第1層目の導電性物質の膜の上部に第2層目の導電性物質の膜を積層する工程とを有し、
積層膜を構成する導電性物質の膜同士の界面に凸部を有するようにすることを特徴とする。
第2の開口部の底部に積層膜を構成するための第1層目の導電性物質の膜を形成する工程と、
第1層目の導電性物質の膜の表面のほぼ全面にスパッタエッチング法を用いて凸部を形成する工程と、
第1層目の導電性物質の膜の上部に第2層目の導電性物質の膜を形成する工程と、
第2層目の導電性物質の膜の表面のほぼ全面にスパッタエッチング法を用いて凸部を形成する工程とを有し、
積層膜を構成する導電性物質の膜同士の界面に凸部を有するようにすることを特徴とする。
本発明の半導体装置は、バンプを構成する柱状構造物を積層膜で構成する。この積層膜は、導電性物質の膜を重ねている。そして、互いに重なり合う導電性物質の膜同士の内部応力特性が異なるように積層する。
すなわち、積層膜は、圧縮応力を持つ導電性物質の膜と引っ張り応力を有する導電性物質の膜とを積層構造にする。
このような構成とすることにより、積層された導電性物質の膜同士の応力方向が異なるために、発生した内部応力が打ち消しあい、バンプ内に発生する内部応力を緩和するのである。したがって、バンプからパッド電極を介し半導体基板に伝わるバンプの内部応力を低減させることができ、半導体装置を実装基板に実装する際に半導体基板内に発生するクラックの発生を防止することができる。
さらに、内部応力の特性が異なる導電性物質間の界面を凹凸構造にすることにより、特性が異なる導電性物質間の界面での接着強度が強くなり、横からの力に対してバンプの強度が増加する。
横からの力とは、半導体基板を実装基板に実装したときに、熱膨張係数の違いにより発生する熱応力などであって、この横からの力の影響を低減することは、半導体装置の信頼性を向上させるのである。
以下、図面を用いて本発明を実施するための最適な形態の半導体装置の構造とその製造方法とを説明する。なお、従来技術と同一の構成には同一の番号を付与しており、詳細な説明は省略する。
まず、本発明の半導体装置において、はんだを用いる構造のバンプについて説明する。
[本発明の第1の実施の形態の構造説明:図1]
まず、図1を用いて本発明の第1の実施の形態の半導体装置の構造を説明する。図1は、その断面を模式的に示すものであって、11は半導体基板、12は絶縁膜、13はボンディングパッド、14はパッシベーション膜、15は共通電極膜、16は導電性物質の膜である第1の導電性物質膜、17は導電性物質の膜である第2の導電性物質膜、18はは
んだ、19は柱状構造物である柱状コア、20は第1の開口部、40は柱状はんだバンプである。
柱状コア19は、第1の導電性物質膜16と第2の導電性物質膜17とを積層している積層膜である。柱状はんだバンプ40は、共通電極膜15と柱状コア19とはんだ18とで構成している。
本発明の半導体装置は、図1に示すように、半導体基板11と所望の位置に形成されたボンディングパッド13とが絶縁膜12によって電気的に絶縁されている。ボンディングパッド13はアルミニウム(Al)を主成分とする金属材料が用いられている。
半導体基板11の上には、パッシベーション膜14が形成されている。パッシベーション膜14は、柱状はんだバンプ40を形成する箇所に所定の形状で第1の開口部20を設けている。つまり、第1の開口部20は、ボンディングパッド13上にパッシベーション膜14が開口している部分である。
さらに、ボンディングパッド13上とその上部のパッシベーション膜14との上部に共通電極膜15を設けている。この共通電極膜15は、メッキ法を用いて第1の導電性物質膜16と第2の導電性物質17とを形成する際に共通電極として利用するものであるとともにボンディングパッド13と柱状はんだバンプ40との接続は、この共通電極膜15を介してなされる。
図1に示す例では、柱状コア19は、第1の導電性物質膜16と第2の導電性物質膜17とを交互に2層づつ計4層を積層する積層膜としている。
柱状はんだバンプ40は、この柱状コア19の上部にはみ出すことなくはんだ18を積層した構造になっており、これが本発明の第1の実施の形態の半導体装置の構造上の特徴である。
このような構造にすることにより、実装基板の接続パッド(図示せず)の表面積が小さい場合においても、柱状コア19の大きさではんだ18の面積を取り決めることができるため、バンプが狭ピッチで形成されるような、より微細化した半導体装置の実装に対応することができるのである。
第1の導電性物質膜16は、例えば、内部応力特性が引っ張り応力を持つ導電性物質を用い、第2の導電性物質膜17は、例えば、内部応力特性が圧縮応力を持つ導電性物質を用いる。このような構成とすることにより、積層された導電性物質の膜同士の応力方向が異なるようになるため、発生する内部応力を打ち消しあって内部応力を緩和するのである。
積層された積層膜全体の内部応力は、内部応力特性が異なる導電性物質の膜を積層することで緩和することができるが、この積層膜と他の膜とが接する部分に関しても内部応力を考慮する。すなわち、積層膜の最上層もしくは最下層の導電性物質の膜と他の膜とが接する部分である。例えば、積層膜である柱状コア19とボンディングパッド13とが接する部分である。
つまり、柱状コア19を構成する積層膜は、互いに内部応力特性が異なる導電性物質を交互に積層するとともにその最下層の導電性物質とボンディングパッドを構成する物質との応力特性が異なるようにしているのである。これもまた本発明の特徴的な部分である。
図1に示す例では、柱状コア19とボンディングパッド13との間には共通電極膜15がある。もちろん、この共通電極膜15の内部応力も考慮に入れて、内部応力特性をそれぞれ変えてもよい。しかしながら、共通電極膜15の膜厚が非常に薄い場合は、この膜で発生する内部応力も少ないので、特に考慮する必要はない。
前述の通り、第1の導電性物質膜16には、内部応力特性が引っ張り応力の導電性物質を用いているが、その理由は、ボンディングパッド13の材料であるアルミニウム(Al)を主成分とする金属が圧縮応力を有しているためである。したがって、ボンディングパッド13に用いる金属材料の内部応力特性が引っ張り応力である場合は、第1の導電性物質膜16は、内部応力特性をそれとは逆の圧縮応力を有する導電性物質を用いる。もちろん、この場合は、第2の導電性物質膜17は、内部応力特性が引っ張り応力を有する導電性材料を用いるのである。
本発明の実施の形態では、第1の導電性物質膜16としてニッケル(Ni)、第2の導電性物質膜17として銅(Cu)を用いている。このような構造によって、柱状コア19は、内部応力特性が引っ張り応力である第1の導電性物質膜16と圧縮応力である第2の導電性物質膜17とにより、特定の方向のみに強く内部応力がかかることがなく、半導体基板11に応力が強くかかることもない。
図1に示す例では、柱状コア19は、積層膜を4層構造とする場合を説明したが、もちろんこれに限定するものではない。第1の導電性物質膜16と第2の導電性物質膜17との積層回数や材質は、柱状はんだバンプ40の内部応力ができるだけ小さくなるように自由に選択することができる。第1の導電性物質膜16と第2の導電性物質膜17とのそれぞれの膜厚は薄く形成し、積層数を多くした方が各膜当たりの内部応力を小さくすることができるので、好ましい。
[本発明の第1の実施の形態の製造方法の説明:図2〜図4]
本発明の第1の実施の形態の半導体装置の製造方法を図2から図4の断面図を用いて説明する。図2から図4は、柱状はんだバンプ40を製造する方法を具体的に示す断面図である。
まず、図2に示すように、半導体基板11上に絶縁膜12を知られている常圧CVD法を用いて形成する。絶縁膜12は、半導体基板11とボンディングパッド13とを電気的に絶縁させるために設けるリンとボロンとをドーピングしたガラス膜である。
次に、絶縁膜12の上にアルミニウム(Al)を主原料とする金属膜をスパッタ法を用いて成膜し、知られているホトリソ技術とエッチング技術とを用いて、ボンディングパッド13を形成する。ボンディングパッド13は、半導体基板11上に形成する半導体素子による回路(図示せず)と電気的に接続されている。
さらに、半導体基板11上に形成する図示しない半導体素子を保護するために、知られている減圧CVD法を用いて、パッシベーション膜14を成膜する。パッシベーション膜14としては、リンをドーピングしたシリコンガラス膜とシリコン窒化膜とからなる2層膜を用いる。
ボンディングパッド13の上部にパッシベーション膜14がオーバーハングするように、知られているホトリソ技術とエッチング技術とを用いて、第1の開口部20を形成する。第1の開口部20は、ボンディングパッド13よりやや小さく形成する。
次に、図3に示すように、共通電極膜15と第1の導電性物質膜16とを形成するのであるが、まず、半導体基板11の上部に共通電極膜15を知られているスパッタ法を用いて成膜する。共通電極膜15は、のちにメッキ法で形成される第1の導電性物質膜16と第2の導電性物質膜17との共通電極として用いる。共通電極膜15は、チタンタングステン(TiW)と銅(Cu)との2層膜を用いる。
その後、感光性樹脂21を半導体基板11上に成膜し、第1の開口部20よりやや広く開口するように第2の開口部22をホトリソ技術を用いて形成する。
次に、知られているメッキ法を用いて、第2の開口部22の底部に第1の導電性物質膜16を所望の厚みに形成する。第1の導電性物質膜16としてニッケル(Ni)を用いる。
図4に示すように、第2の開口部22の底部に露出している第1の導電性物質膜16の上部に、知られているメッキ法を用いて、第2の導電性物質膜17を所望の厚みに形成する。第2の導電性物質膜17として銅(Cu)を用いる。その後、順次、第1の導電性物質膜16と第2の導電性物質膜17とを交互にメッキ法を用いて成膜し、第1の導電性物質膜16と第2の導電性物質膜17との積層膜を形成する。この積層膜が柱状コア19となる。この積層膜は、感光性樹脂21の高さより低く形成する。その低さは、積層膜の上部に設けるはんだ18の膜厚分だけ低くしてもよいし、それ以上低くしてもよい。
積層膜の形成後に、その最上部にはんだ18をメッキ法を用いて形成する。図4では、感光性樹脂21と同じ高さまで形成するように記載している。
次に、感光性樹脂21を剥離剤を用いて除去した後、柱状コア19とボンディングパッド13とに挟まれた共通電極膜15以外をエッチング除去することにより、図1に示した柱状はんだバンプ40が形成される。
[本発明の第2の実施の形態の構造説明:図5]
図5を用いて本発明の第2の実施の形態の半導体装置の構造を説明する。図5は、その断面を模式的に示すものであって、41はマッシュルーム型はんだバンプである。既に説明した同一の構成には同一の番号を付与している。
図5に示す例では、柱状コア19は、第1の導電性物質膜16と第2の導電性物質膜17とを交互に3層づつ計6層を積層する積層膜としている。マッシュルーム型はんだバンプ41は、共通電極膜15と柱状コア19とはんだ18とで構成しており、柱状コア19の上部に半球形状にはんだ18を形成している。これが本発明の第2の実施の形態の半導体装置の構造上の特徴である。
このような構造にすることにより、はんだ18の量をより多くすることができる。はんだ18の量が多くなると、実装基板の接続パッド(図示せず)の表面積が大きくなった場合でも、マッシュルーム型はんだバンプ41からのはんだ18供給が多くなり、はんだ18不足による実装信頼性の低下を防止でき、実装信頼性を確保できる。
[本発明の第2の実施の形態の製造方法の説明:図6]
本発明の第2の実施の形態の半導体装置の製造方法を図6を用いて説明する。感光性樹脂21を形成する工程までは、図2から図3を参照することでその説明は省略する
マッシュルーム型はんだバンプ41の製造方法の特徴は、第1の導電性物質膜16と第2の導電性物質膜17との積層膜を感光性樹脂21の高さより高く形成した後、その上部にはんだ18をメッキ法を用いて形成することにある。
図6に示すように、感光樹脂21を形成後、開口部22に感光性樹脂21の上部より高く第1の導電性物質膜16と第2の導電性物質膜17との積層膜をメッキ法を用いて形成する。
次に、はんだ18をメッキ法を用いて、柱状コア19の上部に形成する。
その後、感光性樹脂21を除去し、半導体基板11上部に図示しないフラックスを塗布した後、はんだ18の融点以上の温度で熱処理を行い、はんだ18を溶かす。積層膜である柱状コア19を感光性樹脂21の高さより高く形成しているため、はんだ18は、表面張力により柱状コア19の上部に半球形状に形成されるのである。これにより、はんだバンプの形状はマッシュルーム型となる。
次に、このはんだバンプをマスクとして、柱状コア19とボンディングパッド13とに挟まれた共通電極膜15以外をエッチング除去することにより、図5に示すマッシュルーム型はんだバンプ41が形成される。
[本発明の第3の実施の形態の構造説明:図7]
図7を用いて本発明の第3の実施の形態の半導体装置の構造を説明する。図7は、その断面を模式的に示すものであって、42は球状はんだバンプである。既に説明した同一の構成には同一の番号を付与している。
図7に示す例では、柱状コア19は、第1の導電性物質膜16と第2の導電性物質膜17とを交互に2層づつ計4層を積層する積層膜としている。球状はんだバンプ42は、共通電極膜15と柱状コア19とはんだ18とで構成しており、柱状コア19の周囲に球形状にはんだ18を形成している。これが本発明の第3の実施の形態の半導体装置の構造上の特徴である。
球状はんだバンプ42の特徴は、柱状コア19の外周部が切れ目なくはんだ18で覆われており、柱状コア19が球状はんだバンプ42の内部に入っている点である。
このような構造にすることにより、はんだ18の量が多くなり、半導体装置を実装基板に接続する際に、はんだ18の不足による接続不良を防ぐことができるとともに柱状コア19が球状はんだバンプ42の内部に入っていることで、半導体装置を実装基板に実装する際に、柱状コア19がスペーサとなり、球状はんだバンプ42のつぶれを防ぐことができる。このような構造をとることにより、半導体装置と実装基板との間に、柱状コア19の高さ以上の隙間を形成する事ができ、さらに、はんだ18の量を多くすることができることから、はんだ不足による接続信頼性の低下を防ぐことができる。よって、半導体装置の信頼性をより向上させることができる。
[本発明の第3の実施の形態の製造方法の説明:図8]
本発明の第3の実施の形態の半導体装置の製造方法を図8を用いて説明する。第1の導電性物質膜16と第2の導電性物質膜17との積層膜を形成するまでの工程は図2から図4を参照することでその説明は省略する。
球状はんだバンプ42の製造方法の特徴は、感光性樹脂21の高さ近傍まで第1の導電性物質膜16と第2の導電性物質膜17との積層膜を形成したのち、はんだ18をメッキ法を用いて柱状コア19となる積層膜の上部に形成し、感光性樹脂21を除去した後、はんだ18をはんだ18の融点より高い温度で溶かす点にある。
図8に示すように、感光樹脂21を形成後、開口部22に感光性樹脂21の上部と同一の高さあるいは、その下まで第1の導電性物質膜16と第2の導電性物質膜17との積層膜をメッキ法を用いて形成する。
次に、はんだ18をメッキ法を用いて、柱状コア19の上部に形成する。
その後、感光性樹脂21を除去し、半導体基板11上部に図示しないフラックスを塗布した後、はんだ18の融点以上の温度で熱処理を行い、はんだ18を溶かす。これにより、はんだ18は柱状コア19の外周に切れ目なく形成される。
次に、このはんだバンプをマスクとして、柱状コア19とボンディングパッド13とに挟まれた共通電極膜15以外をエッチング除去することにより、図7に示す球状はんだバンプ42が形成される。
[本発明の第4の実施の形態の構造説明:図9]
図9を用いて本発明の第4の実施の形態の半導体装置の構造を説明する。図9は、その断面を模式的に示すものであって、43は図7に示す球状はんだバンプ42とは異なる形状の球状はんだバンプである。既に説明した同一の構成には同一の番号を付与している。
図9に示す例では、柱状コア19は、第1の導電性物質膜16と第2の導電性物質膜17とを交互に積層し、第1の導電性物質膜16は3層、第2の導電性物質膜17は2層、計5層を積層する積層膜としている。球状はんだバンプ43は、共通電極膜15と柱状コア19とはんだ18とで構成しており、柱状コア19の周囲に球形状にはんだ18を形成しているとともに柱状コア19とボンディングパッド13とは共通電極膜15を介してはんだ18で接続している。柱状コア19がはんだ18に包み込まれているような形状である。これが本発明の第4の実施の形態の半導体装置の構造上の特徴である。
柱状コア19とはんだ18との比重の差をできるだけ小さくするようにすることで、柱状コア19は、はんだ18のより中心に位置することができる。
本発明の実施の形態実施で用いる柱状コア19を形成する第1の導電性物質膜16と第2の導電性物質膜17とは、それぞれニッケル(Ni)と銅(Cu)とを用いている。ニッケル(Ni)の比重は8.9であり銅(Cu)は8.93である。一方、はんだ18は共晶はんだの場合、9.7程度になる。この場合、柱状コア19は球状はんだバンプ43のやや上の方の内部にとどまることになる。
柱状コア19を球状はんだバンプ43の内部のどの位置にとどまらせるかは、柱状コア19を形成する金属の比重によって決まる。球状はんだバンプ43の下の方にとどまらせる場合、比重の大きい金属をもちいる。例えば、比重の大きい金属として、金(Au)は19.32、白金(Pt)は21.45、タングステン(W)は19.3などである。これらの金属を用いて柱状コア19を形成すればよい。
このような構造にすることにより、はんだ18の量が多くなり、半導体装置を実装基板に接続する際に、はんだ18の不足による接続不良を防ぐことができるとともに柱状コア19がはんだバンプ43の内部に入っていることで、半導体装置を実装基板に実装する際に、柱状コア19がスペーサとなり、球状はんだバンプ43のつぶれを防ぐことができる。また、半導体装置と実装基板との間に、柱状コア19の高さ以上の隙間を形成する事ができ、さらに、はんだ18の量を多くすることができることから、はんだ不足による接続信頼性の低下を防ぐことができる。よって、半導体装置の信頼性をより向上させることができる。
さらに、柱状コア19からの内部応力が直接ボンディングパッド13に伝わらないため、半導体基板にはさらにクラックが生じにくく、半導体装置の信頼性をより向上させることができる。
[本発明の第4の実施の形態の製造方法の説明:図10]
本発明の第4の実施の形態の半導体装置の製造方法を図10を用いて説明する。感光性樹脂21を形成する工程までは、既に説明してあるので省略する。
球状はんだバンプ43の製造方法の特徴は、はんだを2回に分けてメッキ法で形成し、溶かす点である。
図10に示すように、感光性樹脂21を形成した後、開口部22に第1のはんだ18aをメッキ法で成膜する。その後に、感光性樹脂21の上部近傍まで第1の導電性物質膜16と第2の導電性物質膜17との積層膜をメッキ法を用いて形成し、柱状コア19を形成
する。
次に、第2のはんだ18bをメッキ法を用いて、柱状コア19の上部に形成する。
その後、感光性樹脂21を除去し、半導体基板11上部に図示しないフラックスを塗布した後、はんだの融点以上の温度で熱処理を行い、第1のはんだ18aと第2のはんだ18bとを溶かす。これにより、これらのはんだは柱状コア19の外周に切れ目なく形成されるとともに柱状コア19ははんだの内部に包み込まれる。図9ではこの形成されたはんだをはんだ18として示している。
次に、このはんだバンプをマスクとして、はんだとボンディングパッド13とに挟まれた共通電極膜15以外をエッチング除去することにより、図9に示す球状はんだバンプ43が形成される。
図10に示す例では、柱状コア19は、感光性樹脂21の上部端面よりやや下になるように設けているが、もちろんこれに限定するものではない。感光性樹脂21より高く形成してしまうと、その形状は図5に示すマッシュルーム形状に近くなってしまい、はんだ18が柱状コア19の周囲を切れ目なく覆うことができなくなる場合があるため、柱状コア19の高さは感光性樹脂21の高さと同じかそれより低い方が好ましい。
次に、本発明の半導体装置において、はんだを用いない構造のバンプについて説明する。
[本発明の第5の実施の形態の構造説明:図11]
図11を用いて本発明の第5の実施の形態の半導体装置の構造を説明する。図11は、その断面を模式的に示すものであって、23は金属拡散防止膜、24は金を主成分とする膜、50は柱状バンプである。既に説明した同一の構成には同一の番号を付与している。
図11に示す例では、柱状コア19として、第1の導電性物質膜16と第2の導電性物質膜17とを交互に2層づつ計4層を積層する積層膜としている。
柱状コア19の上部に、金属拡散防止膜23を所望の厚みに形成してある。金属拡散防止膜23としてチタン(Ti)膜を形成している。
金属拡散防止膜23の上部には、金を主成分とする膜24を所望の厚みで形成している。この膜は、金(Au)膜を形成している。
金属拡散防止膜23は金(Au)原子が、下層の金属へ拡散することを防止するために形成している。金(Au)が下層金属に拡散した場合、金(Au)の合金化反応により、柱状バンプ50の力学的強度が低下してしまう。
例えば、金(Au)がニッケル(Ni)膜内に拡散すると、ニッケル(Ni)膜内にカーゲンタルボイドが発生し、力学的バンプ強度が低下してしまうのである。
このような構造は、いわゆるストレートウォールバンプ形状と呼ばれているものであって、バンプがより狭ピッチになった場合にも対応することができるという特徴を有している。ストレートウォールバンプ形状は、例えば、異方性導電性膜や導電性ペーストを用いた実装方法へ対応ができる。
[本発明の第5の実施の形態の製造方法の説明:図12]
本発明の第5の実施の形態の半導体装置の製造方法を図12を用いて説明する。
柱状コア19を形成するまでの工程は、既に説明しているので簡単に説明する。まず、
感光性樹脂21を半導体基板11上に成膜したのち、第1の開口部20よりやや広く開口するように第2の開口部22をホトリソ技術を用いて形成する。
次に、知られているメッキ法を用いて第2の開口部22の底部に第1の導電性物質膜16と第2の導電性物質膜17とを所望の厚みになるように交互にメッキ法を用いて成膜し、柱状コア19を形成する。
次に、柱状コア19の上部に、知られているメッキ法を用いて、金属拡散防止膜23を所望の厚みに形成する。金属拡散防止膜23としてチタン(Ti)膜を形成する。
金属拡散防止膜23の上部に金を主成分とする膜24をメッキ法で所望の厚みまで形成する。
次に、感光性樹脂21を剥離剤を用いて除去した後に、最下層の第1の導電性物質膜16とボンディングパッド13とに挟まれた共通電極膜15以外をエッチング除去することにより、図11に示した柱状バンプ50が形成される。
[本発明の第6の実施の形態の構造説明:図13]
次に、柱状コア19の積層している膜の界面に凸部を設ける構成について説明する。内部応力の特性が異なる導電性物質間の界面に凸部を有することでこの部分には凹凸ができ、特性が異なる導電性物質間の界面での接着強度が強くなり、横からの力に対してバンプの強度が増加するのである。
はんだを用いない構造のバンプを例にして、本発明の第6の実施の形態の半導体装置の構造を説明する。もちろん、異なる導電性物質間の界面に凸部を形成することは、はんだを用いる構造のバンプに適用してもよいことは言うまでもない。
図13は、その断面を模式的に示すものであって、51は凸部である。既に説明した同一の構成には同一の番号を付与している。
図13に示す例では、柱状コア19を構成する第1の導電性物質膜16と第2の導電性物質膜17と、金属拡散防止膜23と金を主成分とする膜24とに凸部51を設けている。
このような構成とすることにより、互いの膜同士の接触面積が増加するとともに各膜の凹凸形状によるアンカー効果のために、横からの力に対してバンプの強度が増加する。
図13に示す例では、ボンディングパッド13のほぼ中央に凸部51を設けるように図示しているが、もちろんこれに限定するものではない。凸部51は複数設けてもよいし、凸部51の代わりに凹部を設けても構わないのである。
ところで、図13に示す例では、柱状バンプ50の最上部の金を主成分とする膜24にも凸部51が形成されている。これは、下地の膜の段差の通りに成膜されるからである。本発明においては、この金を主成分とする膜24の凸部51の有無については問わない。金を主成分とする膜24の膜厚を調整し、凸部51のない形状でも構わないのである。
[本発明の第6の実施の形態の製造方法の説明:図14]
本発明の第6の実施の形態の半導体装置の製造方法を図14を用いて説明する。
感光性樹脂21を形成し、第1の導電性物質膜16を形成する工程までは、既に説明してあるので省略する。第1の導電性物質膜16を形成後、感光性樹脂21を剥離液を用いて除去する(図示せず)。
次に、図14に示すように、第2の感光性樹脂61を共通電極膜15の上部と第1の導電性物質膜16の上部とに知られているホトリソ技術を用いて形成する。
図15に示すように、第2の感光性樹脂61をマスクとして、第1の導電性物質膜16の表面を知られているエッチング法によりエッチングする。この工程により、第1の導電性物質膜16の表面は凸形状となる。その後、第2の感光性樹脂61を剥離材を用いて除去する(図示せず)。
次に、図16に示すように、感光性樹脂21を再度形成し、開口部22を形成する。
開口部22の底部に露出した第1の導電性物質膜16の表面に、既に知られているメッキ法を用いて、第2の導電性物質膜17を所望の厚みに成膜する。すでに第1の導電性物質膜16の表面には、凸部51が形成されているので、第2の導電性物質膜17にも凸部51が形成される。つまり、下地の膜の段差の通りに成膜される。
開口部22の底部に第1の導電性物質膜16と第2の導電性物質膜17とを所望の厚みになるように交互にメッキ法を用いて成膜し、柱状コア19を形成する。金属拡散防止膜23と金を主成分とする膜24との形成方法は説明を省略する。
このような構造にすることにより、柱状バンプの横からの力に対して強度を増加させることができる。
柱状バンプは、半導体装置の仕様によってその高さを自由に選ぶことができる。柱状バンプの高さが増して積層回数が増加すると、第1の導電性物質膜16と第2の導電性物質膜17との界面で密着不良が発生する場合がある。この密着不良の原因は、さまざまであるが、メッキ工程での不具合である場合が多い。したがって、積層回数が増加するほど密着不良が発生する可能性も高くなる。密着不良は、第1の導電性物質膜16と第2の導電性物質膜17との接着強度を低下させる。
しかし、図13に示す本発明の構成のように、凸部51を設けることによって、第1の導電性物質膜16と第2の導電性物質膜17との接着強度を増加させることができるのである。
[本発明の第6の実施の形態の別の製造方法の説明:図17]
第1の導電性物質膜16や第2の導電性物質膜17に設ける凸部51は、1つだけではなく複数設けることができるとともにその大きさも自由に選ぶことができる。
本発明の第6の実施の形態の半導体装置の製造方法において、すでに説明した製造方法とは異なる製造方法を図17を用いて説明する。第1の導電性物質膜16や第2の導電性物質膜17に形成する凸部51をスパッタエッチング法を用いて形成するものであって、極めて小さな凸部51を複数設け、第1の導電性物質膜16や第2の導電性物質膜17の表面に凹凸を形成する方法である。
感光性樹脂21を形成し、第1の導電性膜16を形成する工程までは、既に説明してあるので省略する。
第1の導電性物質膜16を形成後、知られているスパッタエッチング法を用いて、第1の導電性物質膜16の表面にイオンを当てて、そのほぼ全面に微小な凹凸形状を形成する。このときに用いるイオン種は、アルゴン(Ar)である。
次に、第1の導電性物質膜16の表面に第2の導電性物質膜17をメッキ法で成膜する。
第2の導電性物質膜17を形成後、同じくスパッタエッチング法を用いて、第2の導電性物質膜17の表面のほぼ全面に凸部を形成する。
その後、順次、第1の導電性物質膜16の成膜とスパッタエッチング法による処理と、第2の導電性物質膜17の成膜とスパッタエッチング法による処理とを行って積層膜を形成し、柱状コア19を形成する。
積層膜を形成する第1の導電性物質膜16と第2の導電性物質膜17との界面は、非常
に小さな凸部51が複数設けられているから、ほぼ均一な凹凸形状になっている。図17では、この凹凸を分りやすくするために、各導電性物質膜の表面はノコギリ歯状として表現している。もちろん、スパッタエッチング法のエッチング条件を選ぶことで、この図のように、凹凸をノコギリ歯状に加工することもできる。
柱状コア19の上部に、金属拡散防止膜23と金を主成分とする膜24とを所望の厚みで形成するが、もちろんこれらの膜にもスパッタエッチング法による処理を行って微小な凸部51を形成してもよい。
このような構造にすることにより、柱状バンプの横からの力に対して強度を増加させることができる。スパッタエッチング法により形成された各導電性物質膜の表面には、非常に多くの凸部51が形成される。互いの導電性物質膜同士の界面は、非常に小さな凹凸により接しているので、その接着強度がより強くなるのである。
本発明の半導体装置は、互いに重なり合う導電性物質の膜の内部応力特性が異なる積層構造の柱状コア19を用いている。これにより、バンプの内部応力を低減し、バンプから半導体基板に伝わる応力も低減することができる。
したがって、高い信頼性を要求される半導体装置に適している。特に、隣接するバンプ間の間隔が小さい狭ピッチ実装などが必要な精密電子機器用の半導体装置として好適である。
本発明の半導体装置の第1の実施の形態を示す断面図である。 本発明の半導体装置の第1の実施の形態のボンディングパッドの形成を説明する断面図である。 本発明の半導体装置の第1の実施の形態の導電性物質膜の形成を説明する断面図である。 本発明の半導体装置の第1の実施の形態の導電性物質膜の形成を説明する断面図である。 本発明の半導体装置の第2の実施の形態を示す断面図である。 本発明の半導体装置の第2の実施の形態の導電性物質膜とはんだの形成を説明する断面図である。 本発明の半導体装置の第3の実施の形態を示す断面図である。 本発明の半導体装置の第3の実施の形態の導電性物質膜とはんだの形成を説明する断面図である。 本発明の半導体装置の第4の実施の形態を示す断面図である。 本発明の半導体装置の第4の実施の形態の導電性物質膜とはんだの形成を説明する断面図である。 本発明の半導体装置の第5の実施の形態を示す断面図である。 本発明の半導体装置の第5の実施の形態の柱状バンプの形成を説明する断面図である。 本発明の半導体装置の第6の実施の形態を示す断面図である。 本発明の半導体装置の第6の実施の形態の導電性物質膜に設ける凸部の形成を説明する断面図である。 本発明の半導体装置の第6の実施の形態の導電性物質膜に設ける凸部の形成を説明する断面図である。 本発明の半導体装置の第6の実施の形態の導電性物質膜の形成を説明する断面図である。 本発明の半導体装置の第6の実施の形態の異なる製造方法による凸部の形成を説明する断面図である。 従来技術の半導体装置を示す断面図である。
符号の説明
10 開口部
11 半導体基板
12 絶縁膜
13 ボンディングパッド
14 パッシベーション膜
15 共通電極膜
16 第1の導電性物質膜
17 第2の導電性物質膜
18 はんだ
18a 第1のはんだ
18b 第2のはんだ
19 柱状コア
20 第1の開口部
21 感光性樹脂
22 第2の開口部
23 金属拡散防止膜
24 金を主成分とする膜
30 柱状金属
31 はんだメッキ層
32 接着層
33 濡れ防止膜
40 柱状はんだバンプ
41 マッシュルーム型はんだバンプ
42 球状はんだバンプ
43 球状はんだバンプ
50 柱状バンプ
51 凸部
61 第2の感光性樹脂

Claims (13)

  1. ボンディングパッド上に複数の膜を積層してなる積層膜を有するバンプを備える半導体装置であって、
    前記積層膜は、複数の導電性物質の膜からなるとともに重なり合う該導電性物質の膜の内部応力特性が互いに異なることを特徴とする半導体装置。
  2. 前記積層膜の最上層もしくは最下層の前記導電性物質の膜と接する他の膜とは、互いに内部応力特性が異なることを特徴とする請求項1に記載の半導体装置。
  3. 前記内部応力特性は、圧縮応力または引っ張り応力であることを特徴とする請求項1から2のいずれか1つに記載の半導体装置。
  4. 前記積層膜の界面に凸部または凹部が形成されていることを特徴とする請求項1から3のいずれか1つに記載の半導体装置。
  5. 前記積層膜の周囲は、はんだで覆われていることを特徴とする請求項1から4のいずれか1つに記載の半導体装置。
  6. 前記積層膜の最上層は、金を主成分とする膜であることを特徴とする請求項1から4のいずれか1つに記載の半導体装置。
  7. 前記積層膜と前記金を主成分とする膜との間に、金属拡散防止膜を有することを特徴とする請求項6に記載の半導体装置。
  8. 半導体基板の上部にボンディングパッドを形成する工程と、
    前記ボンディングパッドの上部にパッシベーション膜を形成し、該パッシベーション膜に第1の開口部を設ける工程と、
    前記第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
    前記共通電極膜の上部に感光性樹脂を形成し、該感光性樹脂に第2の開口部を設ける工程と、
    前記第2の開口部の底部から内部応力特性が異なる導電性物質の膜を複数積層し、積層膜を形成する工程と、
    前記積層膜の最上部にはんだを形成する工程と、
    前記感光性樹脂を剥離除去する工程と、
    前記積層膜と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
  9. 前記はんだを形成する工程の後に、前記はんだの融点より高い温度で熱処理を行い、はんだを溶かす工程を有することを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記積層膜を形成する工程の前に、前記第2の開口部の底部にはんだを形成する工程を有することを特徴とする請求項8または9に記載の半導体装置の製造方法。
  11. 半導体基板の上部にボンディングパッドを形成する工程と、
    前記ボンディングパッドの上部にパッシベーション膜を形成し、該パッシベーション膜に第1の開口部を設ける工程と、
    前記第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
    前記共通電極膜の上部に感光性樹脂を形成し、該感光性樹脂に第2の開口部を設ける工
    程と、
    前記第2の開口部の底部から内部応力特性が異なる導電性物質の膜を複数積層し、積層膜を形成する工程と、
    前記積層膜の上部に金属拡散防止膜を形成する工程と、
    前記金属拡散防止膜の上部に金を主成分とする膜を形成する工程と、
    前記感光性樹脂を剥離除去する工程と、
    前記積層膜と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
  12. 前記第2の開口部の底部に前記積層膜を構成するための第1層目の導電性物質の膜を形成する工程と、
    前記第1層目の導電性物質の膜の表面に第2の感光性樹脂を形成し、該第2の感光性樹脂をマスクとして前記第1層目の導電性物質の膜の表面に凸部を形成する工程と、
    前記第1層目の導電性物質の膜の上部に第2層目の導電性物質の膜を積層する工程とを有し、
    前記積層膜を構成する導電性物質の膜同士の界面に凸部を有するようにすることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記第2の開口部の底部に前記積層膜を構成するための第1層目の導電性物質の膜を形成する工程と、
    前記第1層目の導電性物質の膜の表面のほぼ全面にスパッタエッチング法を用いて凸部を形成する工程と、
    前記第1層目の導電性物質の膜の上部に第2層目の導電性物質の膜を形成する工程と、
    前記第2層目の導電性物質の膜の表面のほぼ全面にスパッタエッチング法を用いて凸部を形成する工程とを有し、
    前記積層膜を構成する導電性物質の膜同士の界面に凸部を有するようにすることを特徴とする請求項11に記載の半導体装置の製造方法。
JP2005259147A 2005-03-14 2005-09-07 半導体装置とその製造方法 Pending JP2006295109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005259147A JP2006295109A (ja) 2005-03-14 2005-09-07 半導体装置とその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005070590 2005-03-14
JP2005259147A JP2006295109A (ja) 2005-03-14 2005-09-07 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2006295109A true JP2006295109A (ja) 2006-10-26

Family

ID=37415312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259147A Pending JP2006295109A (ja) 2005-03-14 2005-09-07 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2006295109A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010242117A (ja) * 2009-04-01 2010-10-28 Alps Electric Co Ltd 電気接点およびその製造方法
JP2012519374A (ja) * 2009-02-27 2012-08-23 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
JP2013153202A (ja) * 2013-04-02 2013-08-08 Spansion Llc 半導体装置およびその製造方法
JP2014107427A (ja) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11380642B2 (en) 2019-12-05 2022-07-05 Shinko Electric Industries Co., Ltd. Copper pillar bump having annular protrusion

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012519374A (ja) * 2009-02-27 2012-08-23 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
JP2010242117A (ja) * 2009-04-01 2010-10-28 Alps Electric Co Ltd 電気接点およびその製造方法
JP2014107427A (ja) * 2012-11-28 2014-06-09 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US9380712B2 (en) 2012-11-28 2016-06-28 Shinko Electric Indstries Co., Ltd. Wiring substrate and semiconductor device
JP2013153202A (ja) * 2013-04-02 2013-08-08 Spansion Llc 半導体装置およびその製造方法
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US10770428B2 (en) 2018-06-25 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11929345B2 (en) 2018-06-25 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including binding agent adhering an integrated circuit device to an interposer
US11380642B2 (en) 2019-12-05 2022-07-05 Shinko Electric Industries Co., Ltd. Copper pillar bump having annular protrusion

Similar Documents

Publication Publication Date Title
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US7135765B2 (en) Semiconductor device package and method of making the same
US7655504B2 (en) Semiconductor device and method of manufacturing the same
CN101681859B (zh) 半导体器件
US20100323498A1 (en) Circuit Device and Method of Manufacturing Thereof
CN102163578A (zh) 半导体装置及其制造方法、叠层芯片安装结构及其形成方法
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
US8742584B2 (en) Semiconductor device
JP2009044161A (ja) 貫通配線基板の製造方法
JP2009064812A (ja) 半導体装置の電極構造およびその関連技術
TWI720233B (zh) 半導體裝置及其製造方法
JP2006295109A (ja) 半導体装置とその製造方法
JP4604641B2 (ja) 半導体装置
JP2007096233A (ja) 半導体装置及び半導体装置の製造方法
US20120153460A1 (en) Bump structure and manufacturing method thereof
JP3961335B2 (ja) 半導体集積回路装置
JP2007258438A (ja) 半導体装置及びその製造方法
JP4986523B2 (ja) 半導体装置およびその製造方法
JP2010251791A (ja) 半導体装置及びその製造方法
JP4322189B2 (ja) 半導体装置
JP4845368B2 (ja) 半導体装置及びその製造方法
JP2007273547A (ja) 半導体素子及び半導体装置
WO2010061551A1 (ja) 半導体装置および電子機器
JP2006108284A (ja) 半導体パッケージ
JP2007281289A (ja) 電子部品及びその製造方法