JP4986523B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4986523B2 JP4986523B2 JP2006198783A JP2006198783A JP4986523B2 JP 4986523 B2 JP4986523 B2 JP 4986523B2 JP 2006198783 A JP2006198783 A JP 2006198783A JP 2006198783 A JP2006198783 A JP 2006198783A JP 4986523 B2 JP4986523 B2 JP 4986523B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- solder
- conductive pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Wire Bonding (AREA)
Description
各ポスト15間に位置しているTi層41およびシード層42を除去する。Ti層41およびシード層42の部分的な除去は、ポスト15および半田電極14が被覆されるようにエッチングレジスト(不図示)を形成し、このエッチングレジストをマスクとしたウェットエッチングにより行われる。このことにより、各ポスト15が電気的に分離される。
11 半導体素子
12 実装基板
13 パッド
14 半田電極
15 ポスト
16 ボンディング電極
17 アンダーフィル
18 パッケージ
19 導電パターン
20 側面電極
23 導電路
24 基板
25 収納部
26 パッケージ
27 固着材
28 第2導電路
29 貫通接続部
30 回路素子
40 半導体ウェハ
41 Ti層
42 シード層
43 メッキレジスト
44 層間絶縁膜
45、46 導電膜
47 第2導電パターン
48 第3導電パターン
49、50 層間絶縁膜
51、52 導電膜
53 第1導電パターン
54 第4導電パターン
55 貫通接続部
56 貫通孔
57 レジスト
58 フラックス
Claims (11)
- 一主面に多数の電極を有してフリップチップ実装される半導体素子と、
前記半導体素子の電極に対応した位置に設けられて前記電極と電気的に接続され、メッキ膜により被覆されない導電パターンとを具備し、
電解メッキにより形成されて前記導電パターンに直に接触する半田電極を介して、前記半導体素子の前記電極と前記導電パターンとが接続することを特徴とする半導体装置。 - 厚み方向に突出する複数個の電極が一主面に設けられてフリップチップ実装される半導体素子と、
前記半導体素子の電極の位置に対応して実装基板上に設けられて前記電極と電気的に接続され、メッキ膜により被覆されない導電パターンと、
前記半導体素子と前記実装基板との間に充填される充填樹脂とを具備し、
電解メッキにより形成されて前記導電パターンに直に接触する半田電極を介して、前記半導体素子の前記電極と前記導電パターンとが接続することを特徴とする半導体装置。 - 前記半田電極は、前記導電パターンの上面のみに接触することを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記半田電極は、前記導電パターンの上面および側面の一部に接触することを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記半田電極は、鉛フリー半田から成ることを特徴とする請求項1から請求項4の何れかに記載の半導体装置。
- 前記半田電極の材料として、Sn/Pb、Sn/Ag、Sn/Ag/Cu、Sn/Bi、Sn/Cu、Sn/Zn、Sn/Zn/Biの何れかが採用されることを特徴とする請求項1から請求項5の何れかに記載の半導体装置。
- 厚み方向に突出する電極を具備する半導体素子を用意する工程と、
半田電極を介したフリップチップ接続により、前記半導体素子の前記電極を、メッキ膜により被覆されない導電パターンに接続する工程を具備し、
電解メッキにより形成されて前記導電パターンに直に接触する前記半田電極を介して、前記電極と前記導電パターンとを電気的に接続することを特徴とする半導体装置の製造方法。 - 前記電極を前記導電パターンに接続する工程では、実装基板上に形成された導電パターンに、前記半導体素子の前記電極が接続され、
前記半導体素子と前記実装基板との間に、充填樹脂を充填することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記半田電極を、前記導電パターンの上面のみに付着させて前記半田電極の横方向への広がりを抑制し、
前記電極同士の間隙から前記半導体素子と前記実装基板の間に前記充填樹脂を充填させることを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記半導体素子の前記電極の先端部に形成された前記半田電極を、フラックスを介して前記導電パターンに当接させた後に、前記半田電極を溶融させて、前記電極と前記導電パターンとを接続することを特徴とする請求項7から請求項9の何れかに記載の半導体装置の製造方法。
- 前記電極および前記半田電極は、電解メッキ法により形成されることを特徴とする請求項7から請求項10の何れかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006198783A JP4986523B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006198783A JP4986523B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028135A JP2008028135A (ja) | 2008-02-07 |
JP4986523B2 true JP4986523B2 (ja) | 2012-07-25 |
Family
ID=39118460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006198783A Expired - Fee Related JP4986523B2 (ja) | 2006-07-20 | 2006-07-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986523B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165923A (ja) | 2009-01-16 | 2010-07-29 | Renesas Electronics Corp | 半導体装置、及びその製造方法 |
JP5045688B2 (ja) * | 2009-01-29 | 2012-10-10 | 日立金属株式会社 | 半導体装置 |
US8592995B2 (en) * | 2009-07-02 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump |
JP5328837B2 (ja) * | 2011-05-19 | 2013-10-30 | 力成科技股▲分▼有限公司 | 非アレイバンプのフリップチップモールドの構造体 |
CN112186086B (zh) * | 2019-06-17 | 2022-01-25 | 成都辰显光电有限公司 | 微型发光二极管芯片的键合方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136209A (ja) * | 1991-11-14 | 1993-06-01 | Sony Corp | フリツプチツプ実装構造 |
JPH10308415A (ja) * | 1997-03-06 | 1998-11-17 | Toshiba Corp | 電極、電子部品、電子装置および電子部品の実装方法 |
JP2001332583A (ja) * | 2000-05-22 | 2001-11-30 | Fujitsu Ltd | 半導体チップの実装方法 |
JP3792627B2 (ja) * | 2002-08-28 | 2006-07-05 | ナガセケムテックス株式会社 | フリップチップデバイス製造方法及び半導体実装用補強組成物 |
JP2004200481A (ja) * | 2002-12-19 | 2004-07-15 | Denso Corp | 半導体チップ実装方法 |
JP2006108181A (ja) * | 2004-09-30 | 2006-04-20 | Taiyo Yuden Co Ltd | 半導体装置およびその製造方法およびその実装体 |
-
2006
- 2006-07-20 JP JP2006198783A patent/JP4986523B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008028135A (ja) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3813402B2 (ja) | 半導体装置の製造方法 | |
US8810043B2 (en) | Semiconductor device | |
JP4547411B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
TWI261341B (en) | Semiconductor device and its assembly method | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
KR100723497B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
US20090283900A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
US20110049707A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
CN107946291B (zh) | 半导体装置 | |
JP4986523B2 (ja) | 半導体装置およびその製造方法 | |
CN106463427B (zh) | 半导体装置及其制造方法 | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI351749B (en) | Packaging substrate and method for menufacturing t | |
KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
JP7382170B2 (ja) | 半導体装置 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100348126B1 (ko) | 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법 | |
JPH11204565A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |