JP2006108181A - 半導体装置およびその製造方法およびその実装体 - Google Patents

Abstract

【課題】
柱状部の上面のみに接合されたボール状の低融点層を有する柱状電極を備えた半導体装置を提供する。
【解決手段】
柱状電極２０が形成されたウェハ１３の主面側をウェハ逆置きジグ５２上に載置し、低融点層２４を下に向けた状態でリフロー炉５０内に設置する。そして、この状態で低融点層２４の加熱を行う。その結果、溶融した低融点層２４に下向きの重力が加わり、柱状部２２の側面に触れない状態で低融点層２４がボール状に加工される。この手法によれば、低融点層２４の体積が多くても、ボール状の低融点層２４が柱状部２２の上面のみで接合された柱状電極２０を形成することができる。
【選択図】 図９

Description

この発明は、半導体装置およびその製造方法に関し、特に、狭ピッチ化に有効な半導体装置およびその製造方法に関する。

集積回路の小型化要求に伴って、半導体装置の構造はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に代表されるように、ベアチップに限りなく近い形で構成され、この半導体装置をフリップチップ実装によって配線基板に接合する手法が注目されている。

ここで、上記フリップチップ実装による半導体装置と配線基板との接合は、該半導体装置を構成する半導体基板の主面側に設けられたバンプを介して行われるが、このバンプを狭ピッチで配置するためには、バンプの体積を減少させて、隣接するバンプ同士の接触を避ける必要がある。

しかし、バンプの体積を減少させると、半導体基板と配線基板とのギャップが小さくなるため、接合の安定化、接続信頼性向上あるいは確保を目的として該ギャップ内に樹脂を充填するアンダーフィルが困難になる。

そこで、上記のギャップを確保すべく、従来からポスト状の金属柱を利用した接合バンプが検討されており、この種のポスト型接合バンプを利用した半導体装置およびその実装方法としては、例えば、下記の文献が知られている。
特開平５−１３６２０１号公報 特開２００２−３１３９９３号公報 米国特許第６，５９２，０１９号公報 ここで、上記の特許文献１には、同文献の段落００２０および図１に示されたように、ワイヤーボンディング法によって金属柱を備えた接合バンプを形成する手法が開示されている。

また、特許文献２には、同文献の段落０００２〜０００７および図１８〜図２４に示されたように、メッキ法によって金属柱を形成するとともに、該金属柱の上面に半田ボールを備えた接合バンプの形成手法が開示されている。

また、特許文献３には、同文献の第７カラム第１６行〜第５４行および第１図〜第３図に示されたように、メッキ法によって金属柱およびその上面に半田層を形成し、該半田層をそのままの状態で配線基板に接合する手法と、該半田層をリフローにより一旦ボール状としてから配線基板に接合する手法が開示されている。

しかし、上記特許文献１に開示された手法では、各端子ごとにワイヤーバンプを形成する必要があるため、入出力端子数の多い半導体装置への適用が困難になるとともに、各バンプの高さを揃えることが難しく、近年の多ピン狭ピッチ型の半導体装置への適用が困難と考えられる。

また、上記特許文献２に開示された手法では、同文献の段落０００７および図２２に示されたように、金属柱の上面が樹脂に覆われた過程が生じるため、半田ボールを形成する前に金属柱を研磨して図２３に示された状態を作る必要があるとともに、該金属柱が樹脂に埋設された状態で半導体装置が構成されるため、アンダーフィルのギャップが確保できないという課題がある。

一方、上記特許文献３に開示された手法では、金属柱と半田層をメッキで形成し、該金属柱が露呈した状態で配線基板に実装されるため、各バンプの高さの均一化とアンダーフィルギャップの確保という点で非常に優れた手法と考えられる。

しかし、この特許文献３では、同文献の第７カラム第４７行〜第５３行に示されたように、金属柱の上面に形成した半田層を一旦リフローして半田ボールを形成する場合に生じる各種課題までは言及されておらす、金属柱上に精度良く半田ボールを形成するためには、さらなる検討が必要であった。

そこで、本発明は、柱状部の上面に半田ボールを備えた接合バンプの形成に有効な半導体装置およびその製造方法を提供する。

上記目的を達成するため、請求項１記載の発明は、半導体基板に設けられた柱状電極を複数備え、該各柱状電極が露呈した状態で提供される半導体装置において、前記柱状電極は、導電材料から成る柱状部と、前記柱状部よりも融点の低い導電材料から成る金属ボール部とを具備し、前記柱状部と前記金属ボール部とは、該柱状部の上面のみで接合されるとともに、該柱状部の側面には処理が施されていないことを特徴とする。

上記のように、金属ボール部を柱状部の上面のみで接合した構成とすることで、各柱状電極の高さの均一化が図られるため、配線基板に対する各電極の接合精度が向上するとともに、アンダーフィルギャップを確保しつつも可能な限り電極ピッチを狭小化させた構造の実現が可能になる。

加えて、本半導体装置は、柱状部に余分な側面処理を行うことなく、該柱状部の上面のみで接合された金属ボール部を備えるため、簡易な構造で信頼性の高い柱状電極を備えた半導体装置となる。

ここで、柱状部は、銅のように電気抵抗が低く融点の高い材料で形成することが望ましく、金属ボール部は半田のように融点が低く柱状部を構成する材料と馴染みの良い材料で形成することが望ましい。尚、柱状部は、ニッケル、アルミ、チタン又はこれらの合金等の導電材料で形成しても良い。

また、請求項２記載の発明は、半導体基板と、該半導体基板の主面側に形成された複数の電極パッドと、該各電極パットを部分的に露呈させた状態で前記半導体基板上に形成されたパッシベーション膜と、前記電極パットの露呈部分に設けられた柱状電極を複数備え、該各柱状電極が露呈した状態で提供される半導体装置において、前記柱状電極は、導電材料から成る柱状部と、前記柱状部よりも融点の低い導電材料から成る金属ボール部とを具備し、前記柱状部は、前記パッシベーション膜とは非接触の状態で前記露呈部に配置され、前記柱状部と前記金属ボール部とは、該柱状部の上面のみで接合されるとともに、該柱状部の側面には処理が施されていないことを特徴とする。

このように柱状部とパッシベーション膜との間にマージンを設けることで、位置ずれに強い柱状部の形成が可能になる。

また、請求項３記載の発明は、請求項２記載の発明において、前記柱状部は、前記パッシベーション膜とは非接触の状態で前記露呈部に配置されたことを特徴とする。

また、請求項４記載の発明は、半導体基板に設けられた柱状電極を複数備えた半導体装置を製造する方法において、前記半導体基板の電極パット上に導電材料から成る柱状部を形成する工程と、前記柱状部の上面に該柱状部よりも融点の低い導電材料から成る低融点層を形成する工程と、前記低融点層に対して前記柱状部が存在する方向とは反対方向に力をかけながら該低融点層を溶融する工程とを具備することを特徴とする。

このように、柱状部が存在する方向とは反対方向に力をかけながら低融点層を溶融することにより、溶融時に、該低融点層の重みによって該低融点層が柱状部の側面に付着することを防止できる。よって、低融点層の体積を多くしても、ボール状の低融点層が柱状部の上面のみで接合された柱状電極を形成することができる。

ここで、柱状部が存在する方向と反対方向の力は、低融点層が形成された半導体基板を逆さに設置した状態で加熱することで該低融点層にかかる重力を利用する手法や、該半導体基板を回転させながら加熱することで該低融点層にかかる遠心力を利用する手法によって得ることができる。

また、請求項５記載の発明は、半導体基板と、該半導体基板の主面側に形成された複数の電極パッドと、該各電極パットを部分的に露呈させた状態で前記半導体基板上に形成されたパッシベーション膜と、前記電極パットの露呈部分に設けられた柱状電極を複数備えた半導体装置を製造する方法において、前記電極パットを露呈させたパッシベーション膜上にレジストを形成する工程と、前記電極パットの露呈幅よりも狭い幅の開口部を前記レジストに形成する工程と、前記開口部内に導電材料から成る柱状部を形成する工程と、前記柱状部の上面に該柱状部よりも融点の低い導電材料から成る低融点層を形成する工程と、前記低融点層に対して前記柱状部が存在する方向とは反対方向に力をかけながら該低融点層を溶融する工程とを具備することを特徴とする。

このように、電極パットの露呈幅よりも狭い幅の開口部をレジストに形成することで、柱状部とパッシベーション膜との間にマージンを設けることが可能になり、その結果、位置ずれに強い柱状部の形成が可能になる。

また、請求項６記載の発明は、半導体基板に設けられた柱状電極を複数備えた半導体装置が該各柱状電極を介して配線基板上に実装された半導体装置の実装体において、前記柱状電極は、導電材料から成る柱状部と、前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された低融点金属層とを具備し、前記半導体装置と前記配線基板との間には、前記柱状部の側面に直接接した状態で充填されたアンダーフィルを備えたことを特徴とする。

このように構成することで、アンダーフィルギャップが好適に確保された状態で半導体装置の狭ピッチ実装が可能になる。

以上説明したように、本発明によれば、柱状部の上面のみに接合されたボール部を有する柱状電極の形成が可能になる。

以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。

図１は、本実施形態に係る半導体装置の実装構造を示す断面図である。同図に示すように、本実装構造は、半導体装置１０が柱状電極２０を介して配線基板３０に実装された構造を有する。

半導体装置１０は、シリコンから成る半導体基板１２と、該半導体基板１２の主面側に複数設けられたアルミの電極パット１４と、該各電極パット１４を部分的に露呈させた状態で形成されたパッシベーション膜１６とで構成される。

柱状電極２０は、前記各電極パット１４の露呈部にそれぞれ形成された銅から成る柱状部２２と、該柱状部２２の上面に形成された半田から成る低融点層２４とで構成される。尚、この柱状部は１５μｍ以上の高さで形成することが望ましい。

配線基板３０は、各種パターンを内層した多層基板３２と、該多層基板３２の表面に形成された配線パターン３４とで構成される。

半導体装置１０と配線基板３０との電気的接合は、柱状電極２０の先端部に位置する低融点層２４を配線パターン３４上で溶融することにより行われ、該半導体装置１０と配線基板３０との間には、アンダーフィル４０が施されて、各柱状電極２０による接合状態が保護される。

図２は、本実施形態に係る半導体装置の第１の製造工程を示す断面図である。本実施形態に係る半導体装置を製造する場合には、まず、同図（ａ）に示すように、複数の集積回路が形成されたウェハ１３の主面側に電極パット１４を複数形成し、該各電極パット１４の中央部を露呈させた状態でパッシベーション膜１６を形成する。

続いて、同図（ｂ）に示すように、パッシベーション膜１６上にフォトレジスト４２を塗布し、その後、同図（ｃ）に示すように、各電極パッド１４の露呈部に対応させてフォトレジスト４２を感光し、各電極パッド１４を露呈させる開口部４４を形成する。ここで各開口部１４の幅はパッシベーション膜１６の開口幅よりも狭い幅とし、かつ、パッシベーション膜１６の端部に触れない状態で各開口部１４を形成する。

図３は、本実施形態に係る半導体装置の第２の製造工程を示す断面図である。同図（ａ）に示すように、前図に示した開口部４４を利用して電極パット１４上に柱状部２２を形成する。この柱状部２２の形成は銅メッキにより行われる。

続いて、同図（ｂ）に示すように、前図に示した開口部４４を利用して柱状部２２の上面に低融点層２４を形成する。この低融点層２４の形成は半田メッキにより行われる。

図４は、本実施形態に係る半導体装置の第３の製造工程を示す断面図である。同図（ａ）に示すように、前図に示したフォトレジスト４２を除去して、ウェハ１３上に形成された複数の柱状電極２０を得る。その後、同図（ｂ）に示すように、低融点層２４を加熱溶融して該低融点層２４をボール状に加工する。この加熱溶融処理は、ウェハ１３をリフロー炉に投入し、所定の温度および時間で加熱処理を施すことにより行われる。尚、リフローに先だって酸化膜除去剤を塗布しておく。

図５は、本実施形態に係る半導体装置の第１の実装工程を示す断面図である。同図に示すように、以上説明した一連の工程を経て製造された半導体装置１０を配線基板３０に実装する場合は、該半導体装置１０の主面側を配線基板３０に向け、柱状電極２０の先端に位置するボール状の低融点層２４と配線基板３０上に設けられた配線パターンとの位置合わせを行う。

図６は、本実施形態に係る半導体装置の第２の実装工程を示す断面図である。同図に示すように、前図に示す工程で位置合わせされた半導体装置１０を配線基板３０にマウントし、その後、リフローを行って低融点層２４を配線パターン３４上で溶融固着させる。各低融点層２４の固着を完了させた後、同図中の矢印Ａで示す方向からアンダーフィル樹脂を充填して図１に示した構造を得る。

図７は、本実施形態に係る半導体装置の別の実装構造を示す断面図である。同図に示すように、半導体装置１０が配線基板３０に実装された後であれば、柱状部２２の先端が低融点層２４に埋設した状態であっても良い。

図８は、接続信頼性が低い柱状電極の状態を示す断面図である。同図（ａ）に示すように、ボール状の低融点層２４が柱状部２２の側面に接触した状態で形成されると、各柱状電極２２の高さにバラツキが生じ、その結果、同図（ｂ）に示すように、配線パターン３４に接合されない柱状電極が発生する。

この状態を防止すべく、本実施形態では、図４に示したボール状の低融点層２４を形成する工程において、以下に説明するような手法を適用する。

図９は、柱状電極が形成されたウェハを逆さにした状態でリフローを行う手法を示した側面図である。この手法では、同図に示すように、柱状電極２０が形成されたウェハ１３の主面側をウェハ逆置きジグ５２上に載置し、低融点層２４を下に向けた状態でリフロー炉５０内に設置する。

そして、この状態で低融点層２４の加熱を行うと、溶融した低融点層２４に下向きの重力が加わり、柱状部２２の側面に触れない状態で低融点層２４がボール状に加工される。この手法によれば、低融点層２４の体積が多くても、ボール状の低融点層２４が柱状部２２の上面のみで接合された柱状電極２０を形成することができる。

図１０は、柱状電極が形成されたウェハを回転させながらリフローを行う手法を示した側面図である。この手法では、同図に示すように、柱状電極２０が形成されたウェハ１３の両端を回転軸５４に取付られたウェハ固定ジグ５６で挟持し、この状態で該ウェハ１３をリフロー炉５０内に設置する。

そして、回転軸５４を回転させながら低融点層２４の加熱を行うと、各低融点層２４に対して柱状部２０が存在する方向とは反対方向の遠心力が加わり、その結果、柱状部２２の側面に触れない状態で低融点層２４がボール状に加工される。この手法によれば低融点層２４の体積が多くても、ボール状の低融点層２４が柱状部２２の上面のみで接合された柱状電極２０を形成することができる。

本発明によれば、柱状部の上面のみに接合されたボール状の低融点層を有する柱状電極の形成が可能になるため、より小型狭ピッチが要求される半導体装置への適用が期待される。

本実施形態に係る半導体装置の実装構造を示す断面図である。 本実施形態に係る半導体装置の第１の製造工程を示す断面図である。 本実施形態に係る半導体装置の第２の製造工程を示す断面図である。 本実施形態に係る半導体装置の第３の製造工程を示す断面図である。 本実施形態に係る半導体装置の第１の実装工程を示す断面図である。 本実施形態に係る半導体装置の第２の実装工程を示す断面図である。 本実施形態に係る半導体装置の別の実装構造を示す断面図である。 接続信頼性が低い柱状電極の状態を示す断面図である。 柱状電極が形成されたウェハを逆さにした状態でリフローを行う手法を示した側面図である。 柱状電極が形成されたウェハを回転させながらリフローを行う手法を示した側面図である。

符号の説明

１０…半導体装置、１２…半導体チップ、１３…ウェハ、１４…電極パッド、１６…パッシベーション膜、２０…柱状電極、２２…柱状部、２４…低融点層、３０…配線基板、３２…多層基板、３４…配線パターン、４０…アンダーフィル、４２…フォトレジスト、４４…開口部、５０…リフロー炉、５２…ウェハ逆置きジグ、５４…回転軸、５６…ウェハ固定ジグ

Claims (6)

1. 半導体基板に設けられた柱状電極を複数備え、該各柱状電極が露呈した状態で提供される半導体装置において、
   前記柱状電極は、
   導電材料から成る柱状部と、
   前記柱状部よりも融点の低い導電材料から成る金属ボール部とを具備し、
   前記柱状部と前記金属ボール部とは、該柱状部の上面のみで接合されるとともに、該柱状部の側面には処理が施されていないことを特徴とする半導体装置。
2. 半導体基板と、該半導体基板の主面側に形成された複数の電極パッドと、該各電極パットを部分的に露呈させた状態で前記半導体基板上に形成されたパッシベーション膜と、前記電極パットの露呈部分に設けられた柱状電極を複数備え、該各柱状電極が露呈した状態で提供される半導体装置において、
   前記柱状電極は、
   導電材料から成る柱状部と、
   前記柱状部よりも融点の低い導電材料から成る金属ボール部とを具備し、
   前記柱状部は、前記パッシベーション膜とは非接触の状態で前記露呈部に配置され、
   前記柱状部と前記金属ボール部とは、該柱状部の上面のみで接合されるとともに、該柱状部の側面には処理が施されていないことを特徴とする半導体装置。
3. 前記柱状部は、前記パッシベーション膜とは非接触の状態で前記露呈部に配置されたことを特徴とする請求項２記載の半導体装置。
4. 半導体基板に設けられた柱状電極を複数備えた半導体装置を製造する方法において、
   前記半導体基板の電極パット上に導電材料から成る柱状部を形成する工程と、
   前記柱状部の上面に該柱状部よりも融点の低い導電材料から成る低融点層を形成する工程と、
   前記低融点層に対して前記柱状部が存在する方向とは反対方向に力をかけながら該低融点層を溶融する工程と
   を具備することを特徴とする半導体装置の製造方法。
5. 半導体基板と、該半導体基板の主面側に形成された複数の電極パッドと、該各電極パットを部分的に露呈させた状態で前記半導体基板上に形成されたパッシベーション膜と、前記電極パットの露呈部分に設けられた柱状電極を複数備えた半導体装置を製造する方法において、
   前記電極パットを露呈させたパッシベーション膜上にレジストを形成する工程と、
   前記電極パットの露呈幅よりも狭い幅の開口部を前記レジストに形成する工程と、
   前記開口部内に導電材料から成る柱状部を形成する工程と、
   前記柱状部の上面に該柱状部よりも融点の低い導電材料から成る低融点層を形成する工程と、
   前記低融点層に対して前記柱状部が存在する方向とは反対方向に力をかけながら該低融点層を溶融する工程と
   を具備することを特徴とする半導体装置の製造方法。
6. 半導体基板に設けられた柱状電極を複数備えた半導体装置が該各柱状電極を介して配線基板上に実装された半導体装置の実装体において、
   前記柱状電極は、
   導電材料から成る柱状部と、
   前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された低融点金属層とを具備し、
   前記半導体装置と前記配線基板との間には、前記柱状部の側面に直接接した状態で充填されたアンダーフィルを備えたことを特徴とする半導体装置。

Images