JP3568869B2 - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法 Download PDF

Info

Publication number
JP3568869B2
JP3568869B2 JP2000052405A JP2000052405A JP3568869B2 JP 3568869 B2 JP3568869 B2 JP 3568869B2 JP 2000052405 A JP2000052405 A JP 2000052405A JP 2000052405 A JP2000052405 A JP 2000052405A JP 3568869 B2 JP3568869 B2 JP 3568869B2
Authority
JP
Japan
Prior art keywords
electrode
integrated circuit
semiconductor integrated
insulating layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000052405A
Other languages
English (en)
Other versions
JP2001244366A (ja
Inventor
宏之 中西
勝信 森
俊也 石尾
信二 住ノ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000052405A priority Critical patent/JP3568869B2/ja
Priority to US09/752,682 priority patent/US6396157B2/en
Publication of JP2001244366A publication Critical patent/JP2001244366A/ja
Application granted granted Critical
Publication of JP3568869B2 publication Critical patent/JP3568869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器に搭載、内蔵される半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路チップ（以下、ＩＣチップと称する）を包括する半導体集積回路装置は、ＩＣチップの機能、使用目的、プリント基板への実装等の観点から、様々な外形が考案されている。
【０００３】
特に近年、小型携帯機器の分野では、内部に搭載される電子部品の高密度実装の必要性から、より一層小型化された半導体集積回路装置が要求されている。このような小型化された半導体集積回路装置は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ あるいは Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ ）と呼ばれている。該ＣＳＰの外部接続用端子としては、マトリクス状に配置されたハンダボールの使用が一般的である。
【０００４】
図６（ａ）は、従来の半導体集積回路装置の一構成例を示す平面図であり、図６（ｂ）は図６（ａ）のＤ−Ｄ断面図である。この半導体集積回路装置１０１は、第１の電極パッド１０３が表面に複数形成されたＩＣチップ１０２と、各第１の電極パッド１０３の少なくとも一部が露出するようにＩＣチップ１０２上に積層された第１の絶縁層１０４と、第１の電極パッド１０３をそれぞれに対応する第２の電極パッド１０６と電気的に接続させるために配設された複数の配線（再配線）１０５と、各第２の電極パッド１０６の少なくとも一部を露出させてＩＣチップ１０２上に積層された第２の絶縁層１０７と、各第２の電極パッド１０６上に設けられた複数の外部接続用端子１０８とを備えており、各外部接続用端子１０８はハンダボールによって形成されている。
【０００５】
上記のような構造の半導体集積回路装置１０１は、他の半導体集積回路装置（ＣＳＰ）と共に、日経ＢＰ社発光の日経マイクロデバイス１９９８−８（８月１日号）の特集記事Ｐａｒｔ１およびＰａｒｔ２（４２頁ないし５９頁）の中でも紹介されている。
【０００６】
この記事によれば、上記配線１０５に相当する部分の形成方法は、まず高分子パッシベーション膜（第１の絶縁層１０４に相当）を形成し、その上に配線の形成を行う。図７（ａ）ないし図７（ｅ）は、上記のような一般的な形成方法にて、上記配線１０５部分を形成する工程を示す工程図である。尚、この段階においては、半導体集積回路装置１０１はまだ個々の半導体集積回路に切り離されておらず、ウエハーの状態である。
【０００７】
まず、配線１０５の下地となる配線下地メタル１０９をスパッタによりウエハーの全面（ＩＣチップ１０２の全面）に成膜する（図７（ａ）参照）。次に、その上にフォトレジスト１１０を塗布して（図７（ｂ）参照）、露光、現像を行うことにより配線１０５の形成領域に配されているフォトレジスト１１０を除去する（図７（ｃ）参照）。さらにフォトレジスト１１０を除去した部分にメッキ等により配線１０５を形成する（図７（ｄ）参照）。配線１０５の形成後フォトレジスト１１０を全て除去し、薬品等で配線１０５間に存在する配線下地メタル１０９をエッチングして、その後、第２の絶縁層１０７および外部接続用端子１０８を形成する（図７（ｅ）参照）。このような工程を経て、各配線１０５を電気的に独立したパターンとなるように形成することができる。
【０００８】
また、上記のような形成方法の他に、鋼板をエッチングしたマスクやメッシュを施したスクリーンマスク等を使用して導電ペーストを単純に印刷し、配線を形成する方法も考えられる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述したように、従来の半導体集積回路装置内部の配線（再配線）１０５を、フォトリソグラフィ法と呼ばれるＩＣチップの微細回路を形成する技法と基本原理を同じくする方法にて形成するためには、以下のような７工程が必要となる。
【００１０】
▲１▼ 配線下地メタルをスパッタにて成膜する工程
▲２▼ フォトレジストを塗布する工程
▲３▼ フォトレジストを露光する工程
▲４▼ フォトレジストを現像する工程
▲５▼ 配線（再配線）材料をメッキする工程
▲６▼ フォトレジストを除去する工程
▲７▼ 配線（再配線）下地メタルをエッチングする工程
上記従来の方法では、配線１０５が第１の絶縁層１０４上を走る構造とするために、上記のような多数（７つ）の工程が必要となる。これらの各工程には専用の装置が必要であることから、配線１０５の機能を低下させない範疇で上記７工程のうち省略できる工程、あるいは置き換えて製造コストを抑制できる別の工程が存在するのであれば、その工程の分だけ余分なコストがかかっていることになる。
【００１１】
一方、鋼板をエッチングしたマスクやメッシュを施したスクリーンマスク等を使用して単純に導電ペーストを印刷することにより配線１０５を形成する場合には、以下のような問題が発生する。
【００１２】
▲１▼ マスクを取り外した後に、導電ペーストが水平方向に広がりやすいという問題。
【００１３】
▲２▼ 現在のマスク（鋼板をエッチングしたマスクやメッシュを施したスクリーンマスク等）自体の加工技術を考慮すると、５０μｍ以下の配線を安定して（隣り合う配線同士が接触しない、配線自体がとぎれないで）形成することが困難であるという問題。
【００１４】
配線１０５は半導体集積回路装置１０１における外部接続用端子１０８間を複数本通るように設けられるので、微細加工できなければ、外部接続用端子１０８間の距離を狭めることができない。従って、このような方法を用いる場合は、半導体集積回路装置１０１自体を大きく設計せざるをえない。
【００１５】
特開平８−２６４９３２号公報には、はんだバンプ形成の際にはんだの移動が起こらず、はんだボールの形成不良が発生しないような、はんだバンプの形成方法が開示されている。
【００１６】
図８に示すように、上記公報に開示されている方法によれば、まずプリント配線板１１１に対し、印刷工程の前にスペーサ１１２を位置合わせしてから貼り合わせ（図８（ａ）参照）、メタルマスク１１３をスペーサ１１２に嵌め込み、ペースト１１４を乗せてスキージ１１５を矢印イで示すように右から左へ移動させて、通常のスクリーン印刷法を用いてはんだペースト１１４を開口部１１６に充填印刷する（図８（ｂ）参照）。次に、メタルマスク１１３をスペーサ１１２から外して、リフロー装置を用いて加熱する（図８（ｃ）参照）と、はんだペースト１１４は表面張力により球状になる（図８（ｄ）参照）。この状態で冷却してからスペーサ１１２をプリント配線板１１１から取り外すと、はんだバンプ１１６がプリント配線板１１１上に形成される。
【００１７】
以上のような方法を用いると、リフロー中にはんだペースト中のフラックスの固形分が接触することがないので、配線パッドの面積を小さくでき、はんだペーストの量が多い場合でも、はんだペーストの移動によりはんだバンプの形成不良が発生することがない。
【００１８】
しかしながら、上記公報に開示されている技術は、あくまではんだバンプの形成のためのものであり、もし配線（再配線）の形成に適用しようとするならば厚さ１０μｍ以下のスペーサが必要となる。このように薄いスペーサを作製することが極めて困難であることは、上記▲２▼の問題と同様である。このように、上記公報の技術は、はんだボールの形成方法であるので、そのまま配線の形成に適用するには様々な問題がある。
【００１９】
本発明は上記の問題点に鑑みてなされたもので、微細な配線の加工が可能で、且つ従来の装置と同様の機能も備えた低コストの半導体集積回路装置と、その製造方法とを提供することを課題とする。
【００２０】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体集積回路装置は、半導体集積回路チップと、該半導体集積回路チップの回路形成面側に設けられた第１の電極と、上記半導体集積回路チップの回路形成面上に積層され、少なくとも上記第１の電極上の一部を開口する第１の絶縁層と、上記第１の絶縁層上に配置され、一端部が上記第１の絶縁層の開口を介して上記第１の電極に接続し、他端部が外部接続用の第２の電極に接続された配線とを備えた半導体集積回路装置において、感光性を有する材料からなり、上記第１の電極の少なくとも一部と、上記配線と、上記第２の電極の少なくとも一部とを露出させる開口部を有して、上記第１の絶縁層上に配置された第２の絶縁層をさらに備え、上記配線および第２の電極が、上記第２の絶縁層の開口部に導電体の粒子を充填することにより形成されていることを特徴とする。
【００２１】
上記の構成によれば、第２の絶縁層は、上記配線および第２の電極の形成時に導電体の粒子を充填するための開口部を有しており、配線および第２の電極形成時のマスクとして機能している。このようにマスクとして機能する第２の絶縁層は、装置完成後、隣接する配線間の接触を防ぐ絶縁膜となるため、一般的な印刷法で使用されるマスクと異なり、導電体の粒子の充填後に取り除く必要がない。さらに、この第２の絶縁層は感光性を有する材料からなるので、例えばフォトリソグラフィの技法にてパターンを形成する際のフォトレジストそのものとして機能する。従って、フォトリソグラフィの技法を用いて第２の絶縁層のパターンを形成する場合に、フォトレジストを別途設ける工程を省略することができる。
【００２２】
これに対し、本願明細書において従来技術として示した、下地配線メタルをフォトリソグラフィの技法を用いて形成し、その後メッキ工程を経て配線や第２の電極が形成される半導体集積回路装置の場合、その配線や第２の電極の形成工程は、非常に多くなる。
【００２３】
また、本発明の場合、上述したように第２の絶縁層は導電体の粒子を充填した後に取り除く必要がないため、本願明細書において従来技術として示した、単に導電ペーストを印刷法にて塗布する方法を用いて形成される半導体集積回路装置のように、マスクを取り外した後で水平方向に導電ペーストが広がることもない。さらに、本発明においてマスクとして機能する第２の絶縁層のパターンは、例えば微細加工が可能なフォトリソグラフィの技術を用いて形成することができるので、上記従来の方法にて形成される装置よりも微細な配線を得ることができる。
【００２４】
以上のような本発明の構成により、微細な配線を有し、且つ従来と同様の機能も有する小型の半導体集積回路装置を、低コストで提供することができる。
【００２５】
さらに、本発明に係る半導体集積回路装置は、第２の電極の少なくとも一部を露出させる開口部を有する第３の絶縁層がさらに配置され、上記第３の絶縁層の開口部を介して露出する上記第２の電極に接続される外部接続用端子が突起状に設けられていることが好ましい。
【００２６】
上記の構成によれば、第３の絶縁層に設けられた開口部を介して第２の電極が露出し、この第２の電極の露出部分が外部接続用端子の土台部分となる。この土台部分に突起状の外部接続用端子を設けることができるので、従来の装置と同様に、本発明に係る半導体集積回路装置も小型の半導体集積回路装置に広く用いられる突起状の外部接続端子を備えることができる。
【００２７】
これにより、上述した本発明の効果に加えて、従来の装置の機能も兼ね備えた半導体集積回路装置を実現することができる。
【００２８】
さらに、本発明に係る半導体集積回路装置は、上記外部接続用端子が、上記配線の材料よりも融点が低い材料からなり、熱処理にて上記第２の電極に接続されていることが好ましい。
【００２９】
上記の構成により、外部接続用端子を溶融させて第２の電極に接続する際に必要とされる熱で、配線が再度溶融することがなくなる。従って、微細に形成した配線が再度溶融して水平方向に広がり、隣接する配線同士が接触する虞れがなくなる。これにより、微細な配線を電気的に独立したパターンとなるように形成することができる。
【００３０】
さらに、本発明に係る半導体集積回路装置は、上記配線の上面に、さらにメッキ処理が施される構成とすることもできる。
【００３１】
導電体の粒子からなる本発明の配線材料が、例えば適度な粘度を得ることを目的としてバインダや溶剤を含有したペースト状の物質である場合、非導電体のバインダの影響により、配線として要求される抵抗値を超えてしまうことがある。このような場合、配線の上面にさらにメッキ処理を施すことにより配線の抵抗を低減することができ、電気特性に優れた電気経路を確保することができる。
【００３２】
これにより、従来のメッキ処理にて形成した配線と同程度良好な電気特性を有する半導体集積回路装置を実現することができる。
【００３３】
また、本発明に係る半導体集積回路装置の製造方法は、半導体集積回路チップの回路形成面に設けられた第１の電極上の少なくとも一部を露出させる開口部が設けられた第１の絶縁層を形成する第１の工程と、上記第１の絶縁層上に、感光性を有する絶縁膜を形成する第２の工程と、上記絶縁膜に対して露光および現像を行うことにより、上記第１の電極上の少なくとも一部と、該第１の電極と接続される配線および第２の電極の形成領域とを露出させる開口部が設けられた第２の絶縁層を形成する第３の工程と、上記第２の絶縁層に形成された開口部に導電体の粒子を充填して、配線および第２の電極を形成する第４の工程とを含むことを特徴とする。
【００３４】
上記の方法によれば、第２の絶縁層の材料が感光性を有するため、第２の絶縁層自体がフォトレジストとして機能している。従って、フォトリソグラフィの技法にて第２の絶縁層をパターニングする際に、フォトレジストを別途設ける工程を省略することができる。このため、（１）第２の絶縁層用の絶縁膜を成膜する工程と、（２）該絶縁膜を露光する工程と、（３）該絶縁膜を現像する工程と、（４）第２の電極および配線形成用の導電体を充填する工程との４工程により、第２の電極および配線を形成することができる。
【００３５】
これにより、本願明細書の従来技術として示した、下地配線メタルをフォトリソグラフィの技法にて形成してからメッキ工程を経て配線部分を形成する方法よりも、配線部分製造のための工程数を低減することができる。従って、低コストで小型の半導体集積回路装置を製造することができる。
【００３６】
また、本発明の方法では、第２の電極や配線を形成する前に、第２の電極パッドおよび配線の配置領域と、第１の電極パッド上の少なくとも一部を除く領域とに、予め第２の絶縁層を形成している。該第２の絶縁層は、導電体を充填する際のマスクとして機能しているが、一般的な印刷法で使用されるマスクと異なり、装置完成後、隣接する配線同士の接触を防ぐ絶縁膜として機能するため、取り除く必要がない。従って、本願明細書の従来技術として示した、単に導電ペーストを印刷法にて形成する方法のように、マスクを取り外した後で水平方向に導電ペーストが広がることもない。さらに、マスクとして機能する第２の絶縁層のパターンは、微細加工が可能なフォトリソグラフィの技術を用いて形成されるので、上記従来の方法を用いるよりも微細な配線を得ることができる。
【００３７】
以上のような本発明に係る方法を用いることにより、微細な配線を有し、且つ従来と同様の機能も有する小型の半導体集積回路装置を、低コストで製造することができる。
【００３８】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記第４の工程の後、感光性を有する絶縁膜をさらに成膜し、該絶縁膜に対して露光および現像を行うことにより、第２の電極の少なくとも一部を露出させる開口部が設けられた第３の絶縁層を形成する第５の工程と、上記第３の絶縁層の開口部を介して露出する上記第２の電極部分に、外部接続用端子を突起状に形成する第６の工程とをさらに含むことが好ましい。
【００３９】
上記の方法によれば、第３の絶縁層を感光性を有する材料にて形成しているので、第３の絶縁層のパターニングをフォトリソグラフィの技法にて行う際に、該第３の絶縁層形成用の絶縁膜自体がフォトレジストとして機能する。従って、第３の絶縁層のパターニングを行う際に、フォトレジストを別途設ける工程を省略することができる。
【００４０】
これにより、工程数の増加を極力抑えて、従来の半導体集積回路装置と同様に、突起状の外部接続用端子を備えた半導体集積回路装置を製造することができる。
【００４１】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記外部接続用端子を、上記配線の材料よりも融点が低い材料にて形成し、さらに熱処理を施して上記第２の電極に接続することが好ましい。
【００４２】
上記の方法によれば、外部接続用端子を熱処理にて溶融させて第２の電極に接続する際の熱で、配線が再度溶融することはない。従って、微細に形成した配線が溶融して水平方向に広がり、隣接する配線同士が接触する虞れがなくなる。これにより、微細な配線を電気的に独立したパターンとなるように形成することができる。
【００４３】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記の各製造工程は、半導体集積回路チップが個々に分割されないウエハーの状態で行われることが好ましい。
【００４４】
上記の方法によれば、ウエハーの状態のままで配線や外部接続用の電極などを形成してパッケージを製造するので、基本的に半導体集積回路チップを縮小する程パッケージの外形寸法を縮小することができる。これは、ウエハー状態でパッケージの製造を実施することにより、パッケージの外形寸法を半導体集積回路チップと略同程度に形成することができるからである。
【００４５】
これにより、半導体集積回路装置の生産性が向上するので、結果的にコストを低減できることになる。
【００４６】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下のとおりである。
【００４７】
まず、図１に基づき、本実施の形態に係る半導体集積回路装置１の構成について説明する。図１（ａ）は上記半導体集積回路装置１の構成を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。
【００４８】
本実施の形態に係る半導体集積回路装置１は、ＩＣチップ（半導体集積回路チップ）２と、該ＩＣチップ２の表面の両端部分に複数設けられた第１の電極パッド（第１の電極）３と、該第１の電極パッド３の少なくとも一部を露出させて上記ＩＣチップ２上に積層された第１の絶縁層４と、前記第１の電極パッド３と第２の電極パッド（第２の電極）５とを電気的に接続するために配設された複数の配線（再配線）６と、上記第１の電極パッド３、第２の電極パッド５、および配線６以外の領域に形成された第２の絶縁層７と、上記第２の電極パッド５上部以外の領域に形成された第３の絶縁層８と、上記各第２の電極パッド５上に設けられた外部接続用端子９とにより構成されている。
【００４９】
次に、図２ないし図４を用い、上記半導体集積回路装置１の製造工程について説明する。ここで、図２（ａ）は配線６の製造工程途中の様子を示す平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ断面図である。また、図３（ａ）は、図２よりもさらに進んだ配線６の製造工程途中の様子を示す平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ断面図である。また、図４（ａ）ないし図４（ｄ）は、配線６形成後の製造工程を示す断面図である。
【００５０】
図２（ａ）および図２（ｂ）に示すように、ＩＣチップ２表面上の第１の電極パッド３を露出させるように第１の絶縁層４が形成される。該第１の絶縁層４は、ＩＣチップ２にあわせて二酸化ケイ素（ＳｉＯ２ ）等の酸化膜（約０．６μｍ厚）か、ポリイミド等の有機膜（約３μｍ厚）か、あるいはそれらが積層された膜によって形成される。このように形成された第１の絶縁層４上に、感光性および耐熱性を有する絶縁性材料（例えばカルド型ポリマー等）にて、第２の絶縁層７がパターン形成される。該第２の絶縁層７は、第１の電極パッド３上の少なくとも一部と、後の工程において形成される第２の電極パッド５および配線６の配置領域とを除く領域に形成される。該第２の絶縁層７は、いわゆるフォトリソグラフィの技術によりパターン形成されるので、例えば厚さ１０μｍに対して最小数μｍ幅にて形成することが可能である。この時、第２の絶縁層７自体がフォトレジストとして機能する。
【００５１】
次に、図３（ａ）および図３（ｂ）に示すように、図２に示す工程にて第２の絶縁層７を形成しなかった領域に、導電体１０を充填する。該導電体１０は、各第１の電極パッド３の上部１０ａ部分で各第１の電極パッド３と接触し、さらに各第１の電極パッド３に対応する第２の電極パッド５の形成位置まで延びるように配設される。すなわち、該導電体１０は、後に第２の電極パッド５および配線６となる。
【００５２】
上記導電体１０としては、導電粒子を集団化し、適度な粘性を得るためにバインダや溶剤を含有したペースト状の物質が用いられており、一般的には、銀ペーストや銅ペーストと呼ばれているものが使用される。このように、導電体１０はペースト状であるため、印刷法にて第２の絶縁層７が形成されていない領域に充填される。
【００５３】
尚、銀ペーストや銅ペーストによっては非導電体のバインダを含んでいるものもあり、導電体１０にて形成される配線６が要求する抵抗値を超えてしまうことがあるが、このような場合、配線６の上面にさらにメッキ処理を施して抵抗値を低減することで、電気特性に優れた電気経路を確保することが可能となる。また、ガス中蒸発法と呼ばれる製法により製造される金属の微粒子を用い、溶剤を除去して例えば２５０℃で１５分間焼成することでも、抵抗値を低下させることができる。これは、粒子のサイズが小さい程、単位体積当たりの粒子間の接触点が増すためである。
【００５４】
以下に、上記半導体集積回路装置１におけるその後の製造工程について、図４を用いて説明する。
【００５５】
図３に示す工程後、導電体１０の溶剤部分を熱処理により蒸発させて、該導電体１０を流動体から硬化体とし、第２の電極パッド５および配線６となる。この際に溶剤分が除去される等の理由で導電体１０の体積が減少する（図４（ａ）参照）。
【００５６】
次に、第２の電極パッド５上の少なくとも一部に開口部を有するように、第３の絶縁層８を形成する（図４（ｂ）参照）。該第３の絶縁層８には感光性および耐熱性を有する絶縁材料が用いられ、上記第２の絶縁層７と同様にフォトリソグラフィの技術にてパターニングが行われる。このとき、第３の絶縁像８自体がフォトレジストとして機能する。
【００５７】
その後、上記第２の電極５上の部分に外部接続用端子用の導電体１１を印刷もしくは搭載し（図４（ｃ）参照）、熱処理（約２３０℃で１０秒程度）により溶融・硬化することで外部接続用端子９が形成される（図４（ｄ）参照）。
【００５８】
以上の工程を経て、半導体集積回路装置１が完成する。ただし、上記外部接続用端子９となる導電体１１を溶融する際の熱処理によって、配線６が再度溶融しないように、配線６の材料である該導電体１０には外部接続用端子９の材料である導電体１１よりも融点が高いものを使用する。
【００５９】
尚、上記図４（ｄ）に示す工程段階までの半導体集積回路装置１は、まだ個々の半導体集積回路装置に切り離されていない状態、つまり図５に示すようにウエハー１２の状態で組み立てが行われており、その後ダイシングすることで個々の半導体集積回路装置となる。
【００６０】
以上のように、本実施の形態に係る半導体集積回路装置１においては、（１）第２の絶縁層７用の絶縁膜を成膜する工程、（２）上記絶縁膜を露光する工程、（３）上記絶縁膜を現像する工程、（４）第２の電極パッド５および配線６用の導電体１０を印刷する工程、により第２の電極パッド５および配線６を形成することができる。従って、本願明細書の従来技術として示した、下地配線メタルをフォトリソグラフィの技法にて形成してからメッキ工程を経て配線部分を形成する方法のように、多数の工程（７工程）を必要としない。これにより、工程短縮によるコスト低減の効果を得ることができる。
【００６１】
また、本実施の形態に係る半導体集積回路装置１においては、第２の電極パッド５や配線６部分を形成する際、これら第２の電極パッド５および配線６の配設領域や、第１の電極パッド３上に領域を除く領域に、予め第２の絶縁層７を形成しておく。該第２の絶縁層７は、ペースト状の導電体１０（後に第２の電極パッド５および配線６となる）を印刷法にて充填する際にマスクとして機能するが、一般的な印刷法で使用されるマスクと異なり、完成後、隣接する配線６間の接触を防ぐ絶縁膜となるため、印刷後に取り除く必要がない。従って、本願明細書の従来技術として示した、単に導電ペーストを印刷法にて形成する方法のように、マスクを取り外した後で水平方向に導電ペーストが広がることもない。さらに、マスクとして機能する第２の絶縁層７のパターンは、微細加工が可能なフォトリソグラフィの技術を用いて形成されるので、上記従来の方法を用いるよりも微細な配線を得ることができる。
【００６２】
さらに、第２の絶縁層７には感光性を有する材料が用いられているので、フォトリソグラフィの技法にてパターン形成する場合に、第２の絶縁層７自体がフォトレジストとして機能する。これにより、フォトレジストを別途設ける必要がなくなり、工程数を低減できる。また、該第２の絶縁層７の材料は、耐熱性も有しているので、第２の電極パッド５や配線６の形成のための導電体１０の熱処理や、外部接続用端子９の形成のための導電体１１の溶融の際の熱にも耐えることができる。
【００６３】
さらに、第３の絶縁層８にも感光性を有する材料が用いられているので、フォトリソグラフィの技法にてパターン形成する場合に、第３の絶縁層８自体がフォトレジストとして機能する。これにより、フォトレジストを別途設ける必要がなくなり、工程数を低減できる。また、該第３の絶縁層８の材料は、耐熱性も有しているので、外部接続用端子９の形成のための導電体１１の溶融の際の熱にも耐えることができる。
【００６４】
【発明の効果】
以上のように、本発明に係る半導体集積回路装置は、感光性を有する材料からなり、第１の電極の少なくとも一部と、配線と、第２の電極の少なくとも一部とを露出させる開口部を有して、第１の絶縁層上に配置された第２の絶縁層を備え、上記配線および第２の電極が、上記第２の絶縁層の開口部に導電体の粒子を充填することにより形成されている構成である。
【００６５】
それゆえ、第２の絶縁層は、配線および第２の電極形成用の導電体の粒子を充填する際のマスクとしての機能と、例えばフォトリソグラフィの技法にて第２の絶縁層のパターン形成を行う際のフォトレジストとして機能とを兼ね備えている。従って、従来の装置よりも工程数を低減することができるという効果が得られる。
【００６６】
また、本発明の場合、導電体の粒子を充填した後に第２の絶縁層を取り除く必要がないため、単に導電ペーストを印刷法にて塗布する方法を用いて形成される従来の半導体集積回路装置よりも微細な配線を得ることができる。
【００６７】
以上のように、本発明の構成により、微細な配線を有し且つ従来と同様の機能も有する小型の半導体集積回路装置を、低コストで提供することができるという効果を得ることができる。
【００６８】
さらに、本発明に係る半導体集積回路装置は、第２の電極の少なくとも一部を露出させる開口部を有する第３の絶縁層がさらに配置され、上記第３の絶縁層の開口部を介して露出する上記第２の電極に接続される外部接続用端子が突起状に設けられていることが好ましい。
【００６９】
それゆえ、従来の装置と同様に、本発明に係る半導体集積回路装置も小型の半導体集積回路装置に広く用いられる突起状の外部接続端子を備えることができる。これにより、上述した本発明の効果に加えて、従来の装置の機能も兼ね備えた半導体集積回路装置を実現することができるという効果を奏する。
【００７０】
さらに、本発明に係る半導体集積回路装置は、上記外部接続用端子が、上記配線の材料よりも融点が低い材料からなり、熱処理にて上記第２の電極に接続されていることが好ましい。
【００７１】
それゆえ、外部接続用端子を溶融させて第２の電極に接続する際に必要とされる熱で、配線が再度溶融することがなくなり、微細に形成した配線が再度溶融して水平方向に広がり、隣接する配線同士が接触する虞れがなくなる。これにより、微細な配線を電気的に独立したパターンとなるように形成することができるという効果を奏する。
【００７２】
さらに、本発明に係る半導体集積回路装置は、上記配線の上面に、さらにメッキ処理が施される構成とすることもできる。
【００７３】
これにより、従来のメッキ処理にて形成した配線と同程度良好な電気特性を有する半導体集積回路装置を実現することができるという効果を奏する。
【００７４】
また、本発明に係る半導体集積回路装置の製造方法は、半導体集積回路チップの回路形成面に設けられた第１の電極上の少なくとも一部を露出させる開口部が設けられた第１の絶縁層を形成する第１の工程と、上記第１の絶縁層上に、感光性を有する絶縁膜を形成する第２の工程と、上記絶縁膜に対して露光および現像を行うことにより、上記第１の電極上の少なくとも一部と、該第１の電極と接続される配線および第２の電極の形成領域とを露出させる開口部が設けられた第２の絶縁層を形成する第３の工程と、上記第２の絶縁層に形成された開口部に導電体の粒子を充填して、配線および第２の電極を形成する第４の工程とを含む方法である。
【００７５】
それゆえ、（１）第２の絶縁層用の絶縁膜を成膜する工程と、（２）該絶縁膜を露光する工程と、（３）該絶縁膜を現像する工程と、（４）第２の電極および配線形成用の導電体を充填する工程との４工程により、第２の電極および配線を形成することができる。これにより、従来よりも工程数を低減して、低コストで小型の半導体集積回路装置を製造することができるという効果を奏する。
【００７６】
また、本発明の方法では、導電体を充填する際のマスクとして機能している第２の絶縁層を、装置完成後に取り除く必要がない。従って、単に導電ペーストを印刷法にて形成する従来の方法を用いるよりも、微細な配線を得ることができるという効果を併せて奏する。
【００７７】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記第４の工程の後、感光性を有する絶縁膜をさらに成膜し、該絶縁膜に対して露光および現像を行うことにより、第２の電極の少なくとも一部を露出させる開口部が設けられた第３の絶縁層を形成する第５の工程と、上記第３の絶縁層の開口部を介して露出する上記第２の電極部分に、外部接続用端子を突起状に形成する第６の工程とをさらに含むことが好ましい。
【００７８】
それゆえ、第３の絶縁層のパターニングを行う際に、フォトレジストを別途設ける工程を省略することができる。これにより、工程数の増加を極力抑えて、従来の半導体集積回路装置と同様に、突起状の外部接続用端子を備えた半導体集積回路装置を製造することができるという効果を奏する。
【００７９】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記外部接続用端子を、上記配線の材料よりも融点が低い材料にて形成し、さらに熱処理を施して上記第２の電極に接続することが好ましい。
【００８０】
それゆえ、外部接続用端子を熱処理にて溶融させて第２の電極に接続する際の熱で、配線が再度溶融することはないため、微細に形成した配線が溶融して水平方向に広がり、隣接する配線同士が接触する虞れがなくなる。これにより、微細な配線を電気的に独立したパターンとなるように形成することができるという効果を奏する。
【００８１】
さらに、本発明に係る半導体集積回路装置の製造方法は、上記の各製造工程は、半導体集積回路チップが個々に分割されないウエハーの状態で行われることが好ましい。
【００８２】
それゆえ、半導体集積回路チップを縮小する程パッケージの外形寸法を縮小することができる。これは、ウエハー状態でパッケージの製造を実施することにより、パッケージの外形寸法を半導体集積回路チップと略同程度に形成することができるからである。これにより、半導体集積回路装置の生産性が向上するので、結果的にコストを低減できることになるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）は、本発明の一実施形態に係る半導体集積回路装置の構成を示す平面図であり、（ｂ）は、（ａ）のＡ−Ａ断面図である。
【図２】（ａ）は、上記半導体集積回路装置の製造途中の様子を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【図３】（ａ）は、上記半導体集積回路装置の製造途中の様子を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。
【図４】（ａ）ないし（ｄ）は、上記半導体集積回路装置の製造工程を示す工程図である。
【図５】上記半導体集積回路装置がウエハー状態で形成されている様子を示す斜視図である。
【図６】（ａ）は、従来の半導体集積回路形成装置の構成を示す平面図であり、（ｂ）は、（ａ）のＤ−Ｄ断面図である。
【図７】（ａ）ないし（ｅ）は、上記従来の半導体集積回路装置の製造工程を示す工程図である。
【図８】（ａ）ないし（ｅ）は、上記従来の半導体集積回路装置の、図７に示す方法とは別の方法による製造工程を示す工程図である。
【符号の説明】
１ 半導体集積回路装置
２ ＩＣチップ（半導体集積回路チップ）
３ 第１の電極パッド（第１の電極）
４ 第１の絶縁層
５ 第２の電極パッド（第２の電極）
６ 配線
７ 第２の絶縁層
８ 第３の絶縁層
９ 外部接続用端子
１０ 導電体
１２ ウエハー

Claims (8)

  1. 半導体集積回路チップと、該半導体集積回路チップの回路形成面側に設けられた第１の電極と、上記半導体集積回路チップの回路形成面上に積層され、少なくとも上記第１の電極上の一部を開口する第１の絶縁層と、上記第１の絶縁層上に配置され、一端部が上記第１の絶縁層の開口を介して上記第１の電極に接続し、他端部が外部接続用の第２の電極に接続された配線とを備えた半導体集積回路装置において、
    感光性を有する材料からなり、上記第１の電極の少なくとも一部と、上記配線と、上記第２の電極の少なくとも一部とを露出させる開口部を有して、上記第１の絶縁層上に配置された第２の絶縁層をさらに備え、
    上記配線および第２の電極が、上記第２の絶縁層の開口部に導電体の粒子を充填することにより形成されていることを特徴とする半導体集積回路装置。
  2. 第２の電極の少なくとも一部を露出させる開口部を有する第３の絶縁層がさらに配置され、
    上記第３の絶縁層の開口部を介して露出する上記第２の電極に接続される外部接続用端子が突起状に設けられていることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 上記外部接続用端子は、上記配線の材料よりも融点が低い材料からなり、熱処理にて上記第２の電極に接続されていることを特徴とする請求項２に記載の半導体集積回路装置。
  4. 上記配線の上面に、さらにメッキ処理が施されることを特徴とする請求項１ないし３の何れか１つに記載の半導体集積回路装置。
  5. 半導体集積回路チップの回路形成面に設けられた第１の電極上の少なくとも一部を露出させる開口部が設けられた第１の絶縁層を形成する第１の工程と、
    上記第１の絶縁層上に、感光性を有する絶縁膜を形成する第２の工程と、
    上記絶縁膜に対して露光および現像を行うことにより、上記第１の電極上の少なくとも一部と、該第１の電極と接続される配線および第２の電極の形成領域とを露出させる開口部が設けられた第２の絶縁層を形成する第３の工程と、
    上記第２の絶縁層に形成された開口部に導電体の粒子を充填して、配線および第２の電極を形成する第４の工程とを含むことを特徴とする半導体集積回路装置の製造方法。
  6. 上記第４の工程の後、感光性を有する絶縁膜をさらに成膜し、該絶縁膜に対して露光および現像を行うことにより、第２の電極の少なくとも一部を露出させる開口部が設けられた第３の絶縁層を形成する第５の工程と、
    上記第３の絶縁層の開口部を介して露出する上記第２の電極部分に、外部接続用端子を突起状に形成する第６の工程とをさらに含むことを特徴とする請求項５に記載の半導体集積回路装置の製造方法。
  7. 上記外部接続用端子を、上記配線の材料よりも融点が低い材料にて形成し、さらに熱処理を施して上記第２の電極に接続することを特徴とする請求項６に記載の半導体集積回路装置の製造方法。
  8. 上記の各製造工程は、半導体集積回路チップが個々に分割されないウエハーの状態で行われることを特徴とする請求項５ないし７の何れか１つに記載の半導体集積回路装置の製造方法。
JP2000052405A 2000-02-28 2000-02-28 半導体集積回路装置及びその製造方法 Expired - Fee Related JP3568869B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000052405A JP3568869B2 (ja) 2000-02-28 2000-02-28 半導体集積回路装置及びその製造方法
US09/752,682 US6396157B2 (en) 2000-02-28 2001-01-03 Semiconductor integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000052405A JP3568869B2 (ja) 2000-02-28 2000-02-28 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001244366A JP2001244366A (ja) 2001-09-07
JP3568869B2 true JP3568869B2 (ja) 2004-09-22

Family

ID=18573923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000052405A Expired - Fee Related JP3568869B2 (ja) 2000-02-28 2000-02-28 半導体集積回路装置及びその製造方法

Country Status (2)

Country Link
US (1) US6396157B2 (ja)
JP (1) JP3568869B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
TWI225701B (en) * 2003-09-17 2004-12-21 Advanced Semiconductor Eng Process for forming bumps in adhesive layer in wafer level package
JP2007059851A (ja) * 2005-08-26 2007-03-08 Toyota Industries Corp 半導体装置の製造方法
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
CN102365713B (zh) * 2009-03-27 2015-11-25 应用纳米技术控股股份有限公司 增强光和/或激光烧结的缓冲层
US20120049359A1 (en) * 2010-08-30 2012-03-01 Wen-Jeng Fan Ball grid array package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461357A (en) * 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices
JPS5368970A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Solder electrode structure
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
JPH08264932A (ja) 1995-03-23 1996-10-11 Hitachi Techno Eng Co Ltd はんだバンプ形成法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US6396157B2 (en) 2002-05-28
JP2001244366A (ja) 2001-09-07
US20010017426A1 (en) 2001-08-30

Similar Documents

Publication Publication Date Title
US7355280B2 (en) Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
JP3888854B2 (ja) 半導体集積回路の製造方法
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US7651886B2 (en) Semiconductor device and manufacturing process thereof
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US20080185711A1 (en) Semiconductor package substrate
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2006202969A (ja) 半導体装置およびその実装体
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
JP3877150B2 (ja) ウェーハレベル・チップスケール・パッケージの製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP3313058B2 (ja) 半導体装置とその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3084648B2 (ja) 半導体装置
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
JP3813747B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees