JP3420703B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3420703B2 JP3420703B2 JP20211798A JP20211798A JP3420703B2 JP 3420703 B2 JP3420703 B2 JP 3420703B2 JP 20211798 A JP20211798 A JP 20211798A JP 20211798 A JP20211798 A JP 20211798A JP 3420703 B2 JP3420703 B2 JP 3420703B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- curable resin
- manufacturing
- electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 31
- 239000011347 resin Substances 0.000 claims description 62
- 229920005989 resin Polymers 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 21
- 238000007650 screen-printing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 9
- 239000004840 adhesive resin Substances 0.000 claims description 7
- 229920006223 adhesive resin Polymers 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 41
- 230000005496 eutectics Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000035882 stress Effects 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- 150000003949 imides Chemical class 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- -1 for example Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 125000005462 imide group Chemical group 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Description
ぼ同等の大きさを有する半導体装置の製造方法に関する
ものである。
装して電子機器を構成する場合、一定の面積内により多
くの半導体チップを実装する、いわゆる高密度実装への
要求が高まっている。この高密度実装を実現する方法と
して、半導体チップとほぼ同等の大きさを有する半導体
装置(CSP(CHIP SCALE PACKAGE又はCHIP SIZE PACK
AGE ))が開発されている。
切り出した半導体チップごとに組立を行う必要があり、
製造工程が複雑になる。
を行った後に、この半導体装置をウェーハから切り出す
方法が提案されている。例えば特開平9−172036
号公報には、半導体チップ上に導体ペーストを印刷して
突起状の電極(バンプ)を形成する工程と、突起状電極
以外の半導体チップの表面に絶縁性材料を塗布して封止
体を形成する工程とからなるCSPの製造方法の発明が
開示されている。
べきプリント基板にバンプのパターンに対応させて電極
を形成しておき、この電極パターンに半導体装置のバン
プを当接させ接触部を加熱溶融させてプリント基板上に
実装される。
とプリント基板とは熱膨張係数の値が大きく異なってお
り、実装時の加熱や使用時のヒートサイクルの際に、熱
応力がバンプの接合部に集中して該部が剥離したり電気
抵抗が高くなったりするおそれがある。
れたCSPとの熱膨張係数の違いによってバンプに生じ
る熱応力は、バンプの高さを高くすることにより緩和す
ることが可能である。
公報に記載の方法では、半導体チップの電極パッド上に
直接スクリーン印刷を用いて導体ペーストにより突出し
た電極を形成し、この電極以外の部分を覆うように硬化
性樹脂の塗膜を形成しているため、硬化性樹脂塗膜の厚
さの分だけ電極の実効高さが相対的に低くなってしまい
かえって接合部に熱応力が集中し易くなるという問題が
あった。
性樹脂塗膜を被覆した場合には、塗膜の方が半導体チッ
プの部分よりも熱膨張係数が大きいため、塗膜を熱処理
した後放冷する際に塗膜の熱収縮しようとする力が半導
体チップにより拘束されて熱応力が発生し、半導体装置
が塗膜側に湾曲してプリント基板への実装に支障を来す
という問題もあった。
公知のCSPの製造方法には、電極以外の部分を覆うよ
うに硬化性樹脂の塗膜を形成するため、硬化性樹脂塗膜
の厚さの分だけ電極の実効高さが相対的に低くなって、
電極のプリント基板との接合部に熱応力が集中し易くな
るという問題があった。
も熱膨張係数が大きいため、塗膜を熱処理した後放冷す
る際に塗膜の熱収縮しようとする力が半導体チップによ
り拘束されて熱応力が発生し、半導体装置が塗膜側に湾
曲してプリント基板への実装に支障を来すという問題が
あった。
めになされたもので、電極の実効高さが硬化性樹脂塗膜
の厚さによって影響を受けることがなく、したがって、
電極のプリント基板との接合部に電極を剥離させたり接
触抵抗を増大させたりするような熱応力の集中のない半
導体装置の製造方法を提供することを目的とする。
体装置の湾曲を軽減または防止した半導体装置の製造方
法を提供することを目的とする。
め、本発明の半導体装置の製造方法は、電極パッドの形
成された半導体基板の面に前記電極パッドの部分を除い
て絶縁保護膜を形成する工程と、前記電極パッドを被覆
するバリアメタル層を形成する工程と、前記半導体基板
の面を前記バリアメタル層の少なくとも一部を露出させ
る穴部を残して硬化性樹脂で被覆する工程と、導電材料
により前記穴部を充填するとともにその上に突出部を形
成する工程と、前記導電材料を熱処理して前記硬化性樹
脂の被覆から突出した電極を形成する工程とを具備する
ことを特徴としており、上記各工程は、ウェーハ上に多
数の半導体装置を形成する場合には、各半導体装置につ
いて同時に行われる。
を含むペースト状組成物が適しているが、これに限るも
のではなく、例えば低融点金属粉末のみを用いてもよ
い。
からなる厚さ数μm程度のパッシベーション膜を用いる
ことができる。バリアメタルは、電極を低融点金属を用
いて形成する場合に溶融した低融点金属と接触して脆い
金属間化合物を形成することのない導電性の金属または
合金であり、例えばTi/Ni/Pd合金等が用いるこ
とができる。絶縁保護膜の上にバリア性のある金属被膜
を形成する場合に、絶縁保護膜上に接着樹脂層を形成し
ておき密着性を向上させることが好ましい。
キシ樹脂が好適している。イミド系樹脂としては、ポリ
イミド樹脂の他、エステルイミド樹脂、アミドイミド樹
脂のような共重合ポリイミド樹脂も使用することができ
る。一般に、イミド系樹脂ワニスは、イミド前駆体のポ
リアミド酸を有機溶剤に溶解させたものであり、このイ
ミド系樹脂ワニスを例えばスクリーン印刷により塗布し
た後、熱処理することにより、アミド酸部分が、脱水イ
ミド閉環反応を起してイミド基を形成する。
m程度であり、電極に加わる応力を緩和するバッファ層
として機能するとともに、電極の高さを高くし半導体装
置をプリント基板から離すことにより電気特性、特に容
量特性を改善する。硬化性樹脂の被膜厚が25μmより
薄いと応力緩和の効果が少なく、100μmより厚いと
硬化時の収縮力により半導体基板が撓むおそれがある。
なお、硬化性樹脂被膜の穴部は、逆テーパー状に形成す
ることにより導体材料の充填をより完全に行うことがで
きる。また、硬化性樹脂の被膜は1層だけに限るもので
はなく、異なる複数種の硬化性樹脂層で構成するように
してもよい。
て回線パターンのない部分に所定の幅で被膜のない部分
を作ることにより熱処理時の反りの発生を抑えることが
できる。このような硬化性樹脂のない部分は半導体装置
の他の部分にも設けるようにしてもよい。
ッドの位置とプリント基板に接続するための電極の位置
とが一致、又はほぼ一致している場合に用いられる方法
であるが、半導体基板に形成した電極パッドの位置とプ
リント基板に接続するための電極の位置が相違する場合
には、次のようにして電極パッドと電極の電気的接続が
行われる。
を除いて絶縁保護膜を形成した後、絶縁保護膜上に、電
極パッドから電極形成位置に至るリードパターンをバリ
ア性を有する金属により形成する。このリードパターン
は他の回路を構成するパターンの一部であってもよい。
を残してスクリーン印刷等により硬化性樹脂で被覆すれ
ば、リードパターンの位置に穴部がくるので、この穴部
に電極を形成すれば電極と電極パッドがリードパターン
を介して電気的に接続されることになる。
しては、1工程で行う方法と、2工程で行う方法とがあ
る。
マスクを硬化性樹脂被膜上に置き、低融点金属ペースト
のような導体材料をこのメタルマスク上においてスキー
ジーで穴部に導体材料を充填するとともに突出部も同時
に形成してしまう方法である。
低融点金属ペーストのような導体材料を置きスキージー
で穴部に導体材料を充填した後、加熱溶融させるか又は
そのまま電極形成用のメタルマスクを置き、導体材料を
メタルマスク上においてスキージーでメタルマスクの穴
部に導体材料を充填して突出した電極部を形成し、高温
で加熱フローさせることによりバンプを形成する方法で
ある。
の点で有利であり、後者の方法は導体材料の加熱溶融に
よる体積減少を2回目のスクリーン印刷で補うので寸法
精度が良いという利点がある。
実施の形態について図面を参照して説明する。
の製造方法を説明するための概略断面図を示すものであ
る。
一方の面(以下、表面という)には図示を省略した回線
パターンとともに電極パッド2が形成されている。
ェーハであり、図示を省略したが、この半導体基板1に
は、多数の独立した矩形状の半導体素子が多数マトリッ
クス状に形成されている。電極パッド2及び以下図示し
て説明する構造は、その内の1つの半導体素子に形成さ
れるものを代表して示したもので、以下説明する工程
は、各半導体素子共通に同時に行われる。この電極パッ
ド2はアルミニウムを主とする金属導体が用いられてい
る。この電極パッド2は下地材料との密着性がよい導体
であればよく、アルミニウムを主とする金属導体の他、
例えば銅又は金を主とする金属導体であってもよい。な
お、半導体基板1の表面には電極パッド2に接続する図
示しない回路が形成されている。
いて絶縁保護膜3が形成されて基板に形成された回路が
被覆されている。この絶縁保護膜3は絶縁性の材料から
なり、本実施の形態では絶縁保護膜3として窒化シリコ
ン膜(SiN)が用いられている。
るバリアメタル4が形成されている。このバリアメタル
4は、電極パッド2上から絶縁保護膜3上にかけて形成
され、リードパターンとしての機能を持たせることも可
能である。本実施の形態ではバリアメタル4として、T
i/Ni/Pd合金が用いられている。なお、バリアメ
タル4は、電極材料と反応して脆い金属間化合物を形成
しない導体であればよく、例えば前記材料の組み合わせ
の他、クロムや銅の薄膜を組み合わせたものであっても
よい。
化性樹脂5が被覆されている。硬化性樹脂5にはバリア
メタル4の一部が露出するように穴部6が設けられてい
る。本実施の形態では硬化性樹脂5はポリイミド樹脂に
より構成されている。この硬化性樹脂5は、周辺材料と
の密着性がよい絶縁性かつ硬化性の樹脂により構成され
ていればよく、ポリイミド樹脂の他、例えば共重合ポリ
イミド樹脂、エポキシ系樹脂であってもよい。この硬化
性樹脂5の膜は40μmの厚さに形成されている。この
厚さは25μm〜100μmであることが好ましい。
4に接合する電極を構成する電極リード部7が配置され
ている。この電極リード部7は低融点の金属導体からな
り、本実施の形態では共晶ハンダが用いられている。ま
た、電極リード部7上には、電極リード部7に接合して
電極バンプ部8が形成されている。本実施の形態では電
極バンプ部8として電極リード部7と同様に共晶ハンダ
が用いられている。
の製造方法を図1(a)〜図2(b)に沿って説明す
る。
板1の表面に他の回路パターンとともに電極パッド2を
公知のフォトリソグラフィ技術により形成する。そし
て、半導体基板1の表面の電極パッド2を除いた部分に
絶縁保護膜3をスパッタリング法により成膜する。これ
により、電極パッド2に接続する図示しない回路が絶縁
保護膜3により被覆される。この後、電極パッド2上に
バリアメタル4を被覆する。この際、バリアメタル4を
電極パッド2上から絶縁保護膜3上まで連続させて同時
にリードパターンを形成する。
タル4が被覆された半導体基板1をスクリーン印刷法に
より硬化性樹脂5で被覆する。この際、絶縁保護膜3上
に形成されたバリアメタル4の一部、即ち穴部6に対応
する位置に硬化性樹脂5が充填されないようにスクリー
ンマスクを配置する。そして、ポリイミド樹脂をスキー
ジーにより充填し、ポリイミド樹脂を熱硬化させる。こ
れにより、半導体基板1が硬化性樹脂5で被覆され、こ
の硬化性樹脂5には穴部6が形成される。
にスクリーン印刷法により低融点金属ペースト(ペース
ト状の共晶ハンダ)を充填する。これにより、バリアメ
タル4に接合した電極リード部7が形成される。
ド部7上にスクリーン印刷法により電極リード部7に接
合した電極バンプ部8(突出部)を形成する。この際、
硬化性樹脂5上にメタルマスクを開口部分が電極リード
部7上となるように配置する。この際、電極バンプ部8
を安定させるために、電極バンプ部8の径は電極リード
部7の径より大きくなるような穴を有するメタルマスク
を配置することが好ましい。
ンプ部8を加熱溶融させ、共晶ハンダの表面張力により
電極バンプ部8を球状にする。これにより、硬化性樹脂
5から突出した電極が形成される。
に切断(ダイシング)する。これにより、半導体装置が
製造される。
する工程をスクリーン印刷法を用いた場合について説明
したが、この被覆方法に他の方法を用いて行ってもよ
い。
では、スクリーン印刷法により形成される電極の高さ
(電極バンプ部8の高さ)に加えて、硬化性樹脂5の高
さ(電極リード部7の高さ)だけ電極を高く形成するこ
とができる。
れば、半導体基板1から切り出した半導体チップごとに
組立を行う必要がなく、半導体装置の製造工程を簡素化
することができる。また、半導体基板1を硬化性樹脂5
で被覆する工程をスクリーン印刷法を用いているので、
半導体装置の製造が簡単になる。
れば、硬化性樹脂5の高さだけ電極を高く形成すること
ができるので、半導体チップ及び電極バンプ部8が受け
る応力を緩和することができる。
れば、バリアメタル4がリードパターンとしての役割を
果たしていることから、電極の配置箇所についての自由
度が増える。また、電極パッド2の大きさに拘らず、穴
部6から露出したバリアメタル4の面積により、電極リ
ード部7との接触面積を変化させることができ、バリア
メタル4と電極リード部7との接続を確実に行うことが
できる。
説明する。
実施の形態と重複する点については説明を省略する。
った点を中心に説明する。
リアメタル4を穴部6の底面に相当する電極パッド2上
に形成している。また、穴部6をその開口側、即ち上方
に向かって拡開する逆テーパー状に形成されている。
は、バリアメタル4を電極パッド2上に形成し、リード
パターンとしてのバリアメタル4を配設する必要がなく
なる。また、バリアメタル4上の穴部6に対応する位置
に硬化性樹脂5が充填されないような逆テーパー状のス
クリーンマスクを配置して、半導体基板1を印刷法によ
り硬化性樹脂5で被覆する。これにより、穴部6は逆テ
ーパー状に形成される。この穴部6にスクリーン印刷法
によりペースト状の共晶ハンダを充填させると、電極リ
ード部7が形成される。この際、穴部6は逆テーパー状
に形成されているので、共晶ハンダはその自重によって
穴部6内に充填されやすくなる。
によれば、バリアメタル4を電極パッド2上にのみ形成
しているので、バリアメタル4の配設が容易になり、半
導体装置の製造が容易になる。また、リードパターンの
引き回しを行う必要がないので、バリアメタル4の配線
としての役割に対する信頼が向上する。さらに、配線長
さが短くなり、低インダクタンス化、高速化という電気
特性の改善が可能になる。
6が逆テーパー状に形成されているので、穴部6内に共
晶ハンダが充填されやすく、スクリーン印刷法による電
極リード部7の形成が容易になる。
以下の場合であってもよい。
状態で、穴部6及びメタルマスクの開口部分に共晶ハン
ダを充填させ、穴部6の充填と突出部を同時に行い、電
極リード部7と電極バンプ部8とを同時に形成してもよ
い。この場合、半導体装置の製造工程をさらに簡素化す
ることができる。
メタル4との間に接着樹脂層9を設けてもよい。この場
合、接着樹脂層9が緩衝材としての役割を果たし、半導
体チップが受ける応力を緩和することができる。この接
着樹脂層9は軟質の樹脂により構成されていることが好
ましい。また、接着樹脂層9の存在により半導体装置の
電気容量を小さくすることができる。
基板1のダイシングラインに沿った溝部10を形成して
もよい。この場合、硬化性樹脂5の収縮力が溝部10で
は発生しないので、半導体チップが受ける応力を緩和す
ることができる。この溝部10はダイシングラインの
他、半導体チップの回線が存在しないところであれば形
成することができる。
2種類の硬化性樹脂の樹脂層5a,5bで構成し、両樹
脂層5a,5bを積層させて半導体基板1を被覆しても
よい。この場合にも、両樹脂層5a,5bにより応力が
分散され、半導体チップが受ける応力を緩和することが
できる。また、樹脂層は2層の他、3層、4層のように
複数種であってもよい。この場合も同様に半導体チップ
が受ける応力を緩和することができる。
製造工程を簡素化するとともに、半導体チップの電極を
高くすることができ、基板実装時の熱疲労寿命を改善す
ることができる。
す模式断面図。
す模式断面図。
膜、4……バリアメタル及びリードパターンとしてのバ
リアメタル、5……硬化性樹脂、6……穴部、7……電
極リード部、8……電極バンプ部。
Claims (10)
- 【請求項1】 電極パッドの形成された半導体基板の面
に前記電極パッドの部分を除いて絶縁保護膜を形成する
工程と、 前記電極パッドを被覆するバリアメタル層を形成する工
程と、 前記半導体基板の面を前記バリアメタル層の少なくとも
一部を露出させる穴部を残して硬化性樹脂で被覆する工
程と、 導体材料により前記穴部を充填するとともにその上に突
出部を形成する工程と、 前記導体材料を熱処理して前記硬化性樹脂の被覆から突
出した電極を形成する工程とを具備することを特徴とす
る半導体装置の製造方法。 - 【請求項2】 電極パッドの形成された半導体基板の面
に前記電極パッドの部分を除いて絶縁保護膜を形成する
工程と、 バリヤ性を有する金属により一部が前記電極パッドに接
続されたリードパターンを形成する工程と、 前記半導体基板の面を前記リードパターンの少なくとも
一部を露出させる穴部を残して硬化性樹脂で被覆する工
程と、 導体材料により前記穴部を充填するとともにその上に突
出部を形成する工程と、 前記導体材料を熱処理して前記硬化性樹脂の被覆から突
出した電極を形成する工程とを具備することを特徴とす
る半導体装置の製造方法。 - 【請求項3】 前記穴部はその開口側に向かって拡開す
る逆テーパー状に形成されることを特徴とする請求項1
又は2に記載の半導体装置の製造方法。 - 【請求項4】 前記穴部の充填と突出部の形成を同時に
行うことを特徴とする請求項1乃至3のいずれか1項に
記載の半導体装置の製造方法。 - 【請求項5】 前記絶縁保護膜と前記バリアメタル層と
の間に接着樹脂層を形成することを特徴とする請求項
1、3又は4のいずれか1項に記載の半導体装置の製造
方法。 - 【請求項6】 前記絶縁保護膜と前記リードパターンと
の間に接着樹脂層を形成することを特徴とする請求項2
乃至4のいずれか1項に記載の半導体装置の製造方法。 - 【請求項7】 前記半導体装置は、単一の半導体基板上
に複数個同時に形成されることを特徴とする請求項1乃
至6のいずれか1項に記載の半導体装置の製造方法。 - 【請求項8】 前記硬化性樹脂は異なる複数種の硬化性
樹脂層で構成されることを特徴とする請求項1乃至7の
いずれか1項に記載の半導体装置の製造方法。 - 【請求項9】 前記硬化性樹脂による被覆はスクリーン
印刷法により行なわれることを特徴とする請求項1乃至
8のいずれか1項に記載の半導体装置の製造方法。 - 【請求項10】 前記導体材料は、低融点金属粉末を含
むペースト状組成物である請求項1乃至9のいずれか1
項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20211798A JP3420703B2 (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
KR1019990028519A KR100344929B1 (ko) | 1998-07-16 | 1999-07-14 | 반도체장치의 제조방법 |
US09/354,271 US6159837A (en) | 1998-07-16 | 1999-07-15 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20211798A JP3420703B2 (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000036509A JP2000036509A (ja) | 2000-02-02 |
JP3420703B2 true JP3420703B2 (ja) | 2003-06-30 |
Family
ID=16452254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20211798A Expired - Fee Related JP3420703B2 (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6159837A (ja) |
JP (1) | JP3420703B2 (ja) |
KR (1) | KR100344929B1 (ja) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459323B (en) * | 1996-12-04 | 2001-10-11 | Seiko Epson Corp | Manufacturing method for semiconductor device |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
US6903451B1 (en) | 1998-08-28 | 2005-06-07 | Samsung Electronics Co., Ltd. | Chip scale packages manufactured at wafer level |
JP3756689B2 (ja) * | 1999-02-08 | 2006-03-15 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP2000258495A (ja) * | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体デバイス試験装置 |
WO2000055898A1 (fr) * | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
JP2003179183A (ja) * | 1999-10-29 | 2003-06-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3455762B2 (ja) * | 1999-11-11 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US20020076910A1 (en) | 1999-12-15 | 2002-06-20 | Pace Benedict G. | High density electronic interconnection |
US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
JP3568869B2 (ja) * | 2000-02-28 | 2004-09-22 | シャープ株式会社 | 半導体集積回路装置及びその製造方法 |
US6790760B1 (en) * | 2000-07-21 | 2004-09-14 | Agere Systems Inc. | Method of manufacturing an integrated circuit package |
JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
JP3420203B2 (ja) * | 2000-10-27 | 2003-06-23 | Necエレクトロニクス株式会社 | ハンダバンプの形成方法 |
JP3842548B2 (ja) * | 2000-12-12 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
FR2828009B1 (fr) * | 2001-07-25 | 2003-10-10 | Novatec | Methode de realisation de bossages presentant des performances thermomecaniques ameliorees |
KR100432136B1 (ko) * | 2001-09-01 | 2004-05-17 | 동부전자 주식회사 | 칩 스케일 패키지 및 그 제조 방법 |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
KR100505644B1 (ko) | 2002-10-16 | 2005-08-03 | 삼성전자주식회사 | 광픽업 액츄에이터 및 이를 채용한 데이터 기록/재생 장치 |
JP2004165191A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
JP3851607B2 (ja) | 2002-11-21 | 2006-11-29 | ローム株式会社 | 半導体装置の製造方法 |
US7180184B2 (en) * | 2002-11-22 | 2007-02-20 | Yu-Nung Shen | Conductive bump for semiconductor device and method for making the same |
JP2004193497A (ja) | 2002-12-13 | 2004-07-08 | Nec Electronics Corp | チップサイズパッケージおよびその製造方法 |
JP3888302B2 (ja) * | 2002-12-24 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置 |
JP4360873B2 (ja) * | 2003-09-18 | 2009-11-11 | ミナミ株式会社 | ウエハレベルcspの製造方法 |
JP4119866B2 (ja) * | 2004-05-12 | 2008-07-16 | 富士通株式会社 | 半導体装置 |
JP4628731B2 (ja) * | 2004-09-24 | 2011-02-09 | 株式会社フジクラ | 電子部品及び電子装置 |
JP4535494B2 (ja) * | 2004-10-20 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
US7547969B2 (en) | 2004-10-29 | 2009-06-16 | Megica Corporation | Semiconductor chip with passivation layer comprising metal interconnect and contact pads |
US8125781B2 (en) * | 2004-11-11 | 2012-02-28 | Denso Corporation | Semiconductor device |
JP4224717B2 (ja) * | 2005-07-11 | 2009-02-18 | セイコーエプソン株式会社 | 半導体装置 |
US7397121B2 (en) | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
US20090079080A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Semiconductor Device with Multi-Layer Metallization |
US7968378B2 (en) * | 2008-02-06 | 2011-06-28 | Infineon Technologies Ag | Electronic device |
DE102009010885B4 (de) * | 2009-02-27 | 2014-12-31 | Advanced Micro Devices, Inc. | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür |
TWI445147B (zh) * | 2009-10-14 | 2014-07-11 | Advanced Semiconductor Eng | 半導體元件 |
TW201113962A (en) * | 2009-10-14 | 2011-04-16 | Advanced Semiconductor Eng | Chip having metal pillar structure |
TWI478303B (zh) | 2010-09-27 | 2015-03-21 | Advanced Semiconductor Eng | 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 |
TWI451546B (zh) | 2010-10-29 | 2014-09-01 | Advanced Semiconductor Eng | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
KR101894823B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 |
US8659142B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8659141B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8610260B2 (en) * | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
TWI501254B (zh) | 2011-10-03 | 2015-09-21 | Invensas Corp | 用於具有正交窗之多晶粒導線結合總成之短線最小化 |
US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
JP6091206B2 (ja) * | 2012-12-21 | 2017-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
JP6004441B2 (ja) | 2013-11-29 | 2016-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 基板接合方法、バンプ形成方法及び半導体装置 |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
US10504827B2 (en) | 2016-06-03 | 2019-12-10 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
JP2019145546A (ja) * | 2018-02-16 | 2019-08-29 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
KR102635832B1 (ko) | 2018-09-28 | 2024-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0267731A (ja) * | 1988-09-02 | 1990-03-07 | Toshiba Corp | はんだバンプ形半導体装置とその製造方法 |
JP2830351B2 (ja) * | 1990-04-12 | 1998-12-02 | カシオ計算機株式会社 | 半導体装置の接続方法 |
JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
JP2763020B2 (ja) * | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
JPH0982850A (ja) * | 1995-09-13 | 1997-03-28 | Toshiba Corp | 半導体パッケージ装置およびその製造方法 |
JPH09172036A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体パッケージ装置の製造方法 |
US5789142A (en) * | 1996-01-16 | 1998-08-04 | Motorola, Inc. | Solder mask system |
JP2751912B2 (ja) * | 1996-03-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5883435A (en) * | 1996-07-25 | 1999-03-16 | International Business Machines Corporation | Personalization structure for semiconductor devices |
US5946590A (en) * | 1996-12-10 | 1999-08-31 | Citizen Watch Co., Ltd. | Method for making bumps |
JP3796016B2 (ja) * | 1997-03-28 | 2006-07-12 | 三洋電機株式会社 | 半導体装置 |
US5895229A (en) * | 1997-05-19 | 1999-04-20 | Motorola, Inc. | Microelectronic package including a polymer encapsulated die, and method for forming same |
US6028011A (en) * | 1997-10-13 | 2000-02-22 | Matsushita Electric Industrial Co., Ltd. | Method of forming electric pad of semiconductor device and method of forming solder bump |
-
1998
- 1998-07-16 JP JP20211798A patent/JP3420703B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-14 KR KR1019990028519A patent/KR100344929B1/ko not_active IP Right Cessation
- 1999-07-15 US US09/354,271 patent/US6159837A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20000011717A (ko) | 2000-02-25 |
US6159837A (en) | 2000-12-12 |
JP2000036509A (ja) | 2000-02-02 |
KR100344929B1 (ko) | 2002-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3420703B2 (ja) | 半導体装置の製造方法 | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
US5969424A (en) | Semiconductor device with pad structure | |
JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
US7659142B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
KR100225334B1 (ko) | 전자부품, 전자부품 조립체 및 전자부품유닛 | |
JP2830903B2 (ja) | 半導体デバイスの製造方法 | |
US6730589B2 (en) | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument | |
JP3787295B2 (ja) | 半導体装置 | |
JP2001085470A (ja) | 半導体装置及びその製造方法 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP3243684B2 (ja) | デバイスの実装構造 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JPH0547842A (ja) | 半導体装置 | |
JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
JPH11204565A (ja) | 半導体装置 | |
JP3615628B2 (ja) | 半導体チップの製造方法及びその実装方法 | |
JP3308849B2 (ja) | 半導体装置の製造方法 | |
JP3042468B2 (ja) | 半導体装置のボンディング方法 | |
JPH09252025A (ja) | 半導体装置およびその製造方法ならびにその実装構造 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JP2021034573A (ja) | 半導体装置 | |
JPH09102517A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |