JP3546131B2 - 半導体チップパッケージ - Google Patents

半導体チップパッケージ Download PDF

Info

Publication number
JP3546131B2
JP3546131B2 JP34634497A JP34634497A JP3546131B2 JP 3546131 B2 JP3546131 B2 JP 3546131B2 JP 34634497 A JP34634497 A JP 34634497A JP 34634497 A JP34634497 A JP 34634497A JP 3546131 B2 JP3546131 B2 JP 3546131B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip package
circuit board
package according
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34634497A
Other languages
English (en)
Other versions
JPH1117048A (ja
Inventor
完均 崔
揆鎭 李
Original Assignee
三星電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1997P25371 priority Critical
Priority to KR1019970025371A priority patent/KR100211421B1/ko
Application filed by 三星電子株式会社 filed Critical 三星電子株式会社
Publication of JPH1117048A publication Critical patent/JPH1117048A/ja
Application granted granted Critical
Publication of JP3546131B2 publication Critical patent/JP3546131B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップパッケージに関し、より詳細には、中央開口部を有するフレキシブル回路基板の下面に半導体チップの活性面を接着し、回路基板の開口部を介して半導体チップの入出力パッドを回路基板上面の金属回路配線層に電気的に連結したチップサイズの半導体チップパッケージに関する。
【0002】
【従来の技術】
近年、半導体チップの集積度及び入出力ピン数は増加している反面、半導体チップパッケージのサイズは、小型化が要求されている。このような要求に応ずるために開発された半導体チップパッケージの1つが、ボールグリッドアレー(Ball Grid Array;BGA) パッケージである。ボールグリッドアレーパッケージは、リードフレームを用いた通常のパッケージに比べて外部回路基板に対する実装密度を縮小することができ、電気的特性に優れるというメリットを有する。ボールグリッドアレーパッケージが通常のプラスチックパッケージと区別される構造的特徴は、プラスチックパッケージでのリードフレームの代わりに回路配線及びソルダボールが形成された印刷回路基板により、半導体チップと外部回路基板間の電気的接続が実現されることである。
【0003】
以下、印刷回路基板を用いた一般的なボールグリッドアレーパッケージについて説明する。
図1は、従来の半導体チップパッケージの一例である一般的なボールグリッドアレーパッケージ10の構造を示す断面図である。
図1を参照すると、印刷回路基板12の上面の中央部に半導体チップ11が接着される。印刷回路基板12の上面に形成された回路配線13は、貫通孔15を介して印刷回路基板12の下面に延設する。上面の回路配線13は、ボンディングワイヤ14により半導体チップ11に電気的に連結され、下面の回路配線13は、ソルダボール16により図示しない外部回路基板に電気的に連結される。半導体チップ11とボンディングワイヤ14を含めて、印刷回路基板12の上面の一部は、封止樹脂17で封止される。印刷回路基板12は、通常FR−4、FR−5、BT(bismaleimide triazine) 樹脂よりなる。
【0004】
ボールグリッドアレーパッケージ10では、印刷回路基板12は、回路配線13が形成されない領域、即ちチップ11が接着される領域を必要とするため、チップ11のサイズよりボールグリッドアレーパッケージ10のサイズが大きい。また、回路配線13の幅及び回路配線13間の間隔が各々70μmに制限される。従って、微細な幅及び間隔を有する回路配線13が要求される場合、印刷回路基板12は、このような要求を満足することが困難である。
【0005】
【発明が解決しようとする課題】
従って、本発明の目的は、半導体チップのサイズとほぼ同一のサイズを有する半導体チップパッケージを提供することにある。
また、本発明の他の目的は、微細な回路配線を有する回路基板を用いた半導体チップパッケージを提供することにある。
【0006】
また、本発明のさらに他の目的は、液状封止樹脂のオーバーフローを防止する半導体チップパッケージを提供することにある。
また、本発明のさらに他の目的は、封止樹脂の上面の高さが外部接続端子の上面より低い半導体チップパッケージを提供することにある。
また、本発明のさらに他の目的は、半導体チップパッケージと外部回路基板間の熱膨張係数の差異を緩和させた半導体チップパッケージを提供することにある。
【0007】
【課題を解決するための手段】
請求項1に係る発明は、活性面の中央部に形成された複数の入出力パッドを有する半導体チップと、
電気的に絶縁性を有するフレキシブルテープと、中央開口部と、フレキシブルテープの上面に形成されたパターン化された金属回路配線層とを有し、金属回路配線層はフレキシブルテープの上面に形成され、その一端にボンディングパッドが連結され、その他端にランドパッドが連結される複数の回路配線を有し、半導体チップの活性面はフレキシブルテープの下面に接着され、入出力パッドはフレキシブルテープの開口部を介して外部に露出されるフレキシブル回路基板と、
開口部を介して半導体チップの入出力パッドと金属回路配線層のボンディングパッドとを各々電気的に連結する複数の金属ワイヤと、
入出力パッド、ボンディングパッド及び金属ワイヤを保護するためこれらを封止する封止樹脂と、
ランドパッドに各々機械的且つ電気的に接続される複数の外部接続端子とを備える半導体チップパッケージである。
【0008】
請求項2に係る発明は、フレキシブル回路基板が半導体チップのサイズとほぼ同一のサイズを有する半導体チップパッケージである。
請求項3に係る発明は、金属回路配線層が電気絶縁層を介在して2つ以上の層よりなる多層回路配線を有する半導体チップパッケージである。
請求項4に係る発明は、フレキシブルテープがポリイミドテープよりなる半導体チップパッケージである。
【0009】
請求項5に係る発明は、封止樹脂が開口部とボンディングパッドに所定の粘度を有する液状樹脂化合物を塗布する方法により提供される半導体チップパッケージである。
請求項6に係る発明は、封止樹脂の塗布方法が開口部とボンディングパッドに液状樹脂化合物を噴射するディスペンシング方法を含む半導体チップパッケージである。
【0010】
請求項7に係る発明は、開口部の外周に沿ってフレキシブルテープ上面のボンディングパッドの外側に形成され、液状樹脂化合物のオーバーフローを防止するダムをさらに備える半導体チップパッケージである。
請求項8に係る発明は、ダムが所定の粘度を有する液状樹脂化合を塗布する方法により形成される半導体チップパッケージである。
【0011】
請求項9に係る発明は、ダムの塗布方法が液状樹脂化合物を噴射するディスペンシング方法を含む半導体チップパッケージである。
請求項10に係る発明は、封止樹脂の上面が外部接続端子の上部より低い半導体チップパッケージである。
請求項11に係る発明は、フレキシブル回路基板がフレキシブルテープの上面に形成され且つ回路配線を保護する保護層をさらに有する半導体チップパッケージである。
【0012】
請求項12に係る発明は、保護層がボンディングパッドとランドパッドとの間に形成される溝を有し、溝にはダムが形成され、ダムは封止樹脂のオーバーフローを防止するため保護層より盛り上がる半導体チップパッケージである。
請求項13に係る発明は、保護層がポリイミド層よりなる半導体チップパッケージである。
【0013】
請求項に係る発明は、フレキシブル回路基板がフレキシブルテープの下面に形成される補強材をさらに有し、その補強材が半導体チップパッケージが実装される外部回路基板と同一の熱膨張係数を有する材料よりなる半導体チップパッケージである。
【0014】
請求項14に係る発明は、フレキシブル回路基板が補強材と半導体チップとの間に形成される接着層をさらに有する半導体チップパッケージである。
請求項15に係る発明は、接着層がシリコン樹脂と低モジュラス(modulus) を有する非シリコン樹脂からなる群から選ばれる電気絶縁性接着材料よりなる半導体チップパッケージである。
【0015】
【発明の実施の形態】
以下、図面を参照として本発明の実施例をより詳細に説明する。図面全般にわたって、同一の参照符号は、同一の構成要素を示す。
図2は、本発明による中央開口部を有するフレキシブル回路基板の第1実施例を示す部分切欠斜視図であり、図3は、図2のIII −III 線に沿って切断した断面図であり、図4は、本発明によるフレキシブル回路基板を用いた半導体チップパッケージの一実施例を示す断面図である。
【0016】
図2乃至図4を参照すると、本発明によるフレキシブル回路基板(flexible circuit board)20は、金属回路配線層26が電気的に絶縁性を有するフレキシブルテープ21の上面に形成された構造を有する。所定のパターンで形成された回路配線層26は複数の回路配線24を有し、回路配線24の一端にはボンディングパッド23が連結され、回路配線24の他端にはランドパッド25が連結される。ボンディングバッド23は、半導体チップ31と回路配線24とを電気的に連結させ、ランドパッド25は、外部接続端子35と回路配線24とを電気的に連結させる。
【0017】
フレキシブルテープ21は、主にポリイミドのような樹脂よりなる。銅又は金材質の回路配線層26は、エッチング法により所定のパターンで形成されることが可能である。即ち、銅又は金薄板をフレキシブルテープ21に積層し、エッチングすることにより、回路配線24、ボンディングパッド23及びランドパッド25を形成する。本発明による回路基板20は、フレキシブルテープ21に18μm又は35μmの膜厚を有する回路配線層26を形成し、回路配線24の幅は、最少50μmまで縮小が可能である。
【0018】
従って、本発明によるフレキシブル回路基板20は、従来の印刷回路基板に比べて柔軟性があり、薄形化及び回路配線の微細パターン化が可能である。
一方、金属回路配線層は、必要によって多層で形成されることも可能である。図5に複数層の回路配線層46a、46bを示す。下部回路配線層46aは上部回路配線層46b上に形成される。回路配線層46a、46の間には電気絶縁層41aが介在する。回路配線層46aの下面には電気絶縁層41bが形成される。この電気絶縁層41a、41bは、上述のフレキシブルテープ(図2乃至図4の21)と同一である。
【0019】
複数層の回路配線層46a、46bを有するフレキシブル回路基板40は、次のような工程により製造されることが可能である。即ち、電気絶縁層であるフレキシブルテープ41aに下部回路配線層46aを形成するための金属薄板を積層し、所定のパターンでエッチングした後、フレキシブルテープ41bに下部回路配線層46bを形成するための金属薄板を積層し、所定のパターンでエッチングすることにより製造することができる。
【0020】
さらに図2乃至図4を参照すると、回路配線24上には、酸化防止のため保護層27を形成することができ、ボンディングパッド23とランドパッド25上には、ボンディング性を向上させるため図示しないメッキ層を形成することができる。保護層27としては、フレキシブルテープ21と同様にポリイミド層を使用することができ、図示しないメッキ層の材料としては、主にニッケル、金のような金属を使用することができる。保護層27は、フレキシブルテープ21の全面にポリイミド樹脂を塗布した後、ボンディングパッド23及びランドパッド25に対応する部分をエッチングすることにより形成することができる。回路配線24だけでなく、フレキシブルテープ21の全面に保護層27を形成することにより、回路配線24の酸化を防止することができるとともに、隣接する回路配線24をお互いに電気的に絶縁させることができる。
【0021】
また、本発明のフレキシブル回路基板20は、フレキシブルテープ21の下面に補強材28をさらに有することができる。パッケージ組立済みの半導体チップパッケージ30は、図示しない外部回路基板に実装されるが、パッケージ30と外部回路基板間の熱膨張係数の差異が大きければ、パッケージクラック等の不良を引き起こすことがある。従って、外部回路基板の図示しないパッケージ実装パッドとほぼ同一の熱膨張係数を有する補強材28を使用することにより、両者間の熱膨張係数の差異を減少させることができる。また、補強材28は、フレキシブル回路基板20に機械的な強度を補完する役割をもする。また、補強材28は、上述した効果を最大化するため、複数個で分離されることが可能であり、スリットを有することもできる。
【0022】
フレキシブル回路基板20の上面には、回路配線層26が形成されているため、補強材28はフレキシブルテープ21の下面に形成される。この場合、金属材質の補強材28と半導体チップ31の間には接着層29が形成される。接着層29としては、電気絶縁性を有し、半導体チップ31と補強材28間の熱膨張係数の差異を減少させることができるシリコン樹脂又はモジュラス(modulus) の小さい非シリコン樹脂を使用することができる。
【0023】
上記のような構造を有するフレキシブル回路基板20を、入出力パッド32が半導体チップ31の活性面の中央部に配設されたセンタパッド型半導体チップ31と一緒に使用するため、回路基板20の中央部に開口部22を形成し、回路基板20の下部に半導体チップ31の活性面を接着する。従って、半導体チップ31の入出力パッド32は、開口部22を介して外部に露出され、金属回路配線層26のボンディングパッド23に電気的に連結される。特に、このような構造で半導体チップパッケージ30を形成することにより、フレキシブル回路基板20だけでなくパッケージ30のサイズが半導体チップ31と同一のサイズを有することになる。つまり、専門用語を使用すると、チップサイズパッケージ(Chip Size Package) を実現することができる。
【0024】
半導体チップ31の入出力パッド32は、金属ワイヤ33により金属回路配線層26のボンディングパッド23に電気的に連結される。金属ワイヤ33としては、金ワイヤを使用することが好ましい。入出力パッド32、ボンディングパッド23及び金属ワイヤ33を外部環境から保護するため、これらを封止樹脂34で封止する。封止樹脂34としては、主にエポキシ系の樹脂化合物が使用される。封止方法としては、通常のプラスチックパッケージに適用されるモールディング方法又はセラミックパッケージに適用されるリドシーリング(lid sealing) 方法が可能であるが、所定の粘度を有する液状の封止樹脂34をポッティングし、硬化する方法が最も好ましい。ポッティング方法は、シリンジに収容された液状の封止樹脂を噴射するディスペンシング(dispensing)方法と、マスクを用いて封止樹脂を塗布するスクリーンプリント(screen print)方法を含む。これらの中で、ディスペンシングによるポッティング方法がより好ましい。
【0025】
しかるに、ディスペンシングによるポッティング方法を適用するためには、封止樹脂34のオーバーフローを防止するためのダム36を形成することが要求される。金属ワイヤ33が回路配線層26に連結される場合、金属ワイヤ33は、連結ループを形成するので、図4に示すように、金属ワイヤ33の高さが回路配線層26の高さより大きい。従って、封止樹脂34は、開口部22の内部を充たすだけでなく、金属ワイヤ33上に盛り上がっている。しかしながら、液状の封止樹脂34は、所定の粘度を有していても、回路基板20の表面へのオーバーフローが発生することがある。これを防止するため、開口部22の外周にボンディングパッド23の外側部分に沿ってダム36を形成する。
【0026】
ダム36を形成する方法には、シルクスクリーン(silk screen) 、テープ取付等の方法があるが、シルクスクリーン方法はダムの高さを増加させることが困難であり、テープ取付方法はテープ自体の信頼性及び価格の面において欠点がある。従って、ディスペンシング方法によりダム36を形成することが最も好ましい。この場合、ダム36は、封止樹脂34と同一の液状の樹脂を使用して形成することが好ましい。また、ダム36の幅及び高さを所定のレベルで維持するため、ダム36の形成に使用される樹脂は、封止樹脂34より高い粘度を有することが好ましい。
【0027】
外部接続端子35は、回路配線層26のランドパッド25上に形成される。外部接続端子35は、半導体チップパッケージ30と図示しない外部回路基板間の電気的且つ機械的連結を提供する。外部接続端子35はボール又はバンプ状の金属層である。外部接続端子35としては、ソルダボール又は金バンプが好ましく使用される。ソルダボールは、ソルダマウンティング/リフロー方法又はスクリーンプリント/リフロー方法により形成され、金バンプは、メッキ又はポトマスク等の方法により形成される。
【0028】
外部接続端子35の上部は封止樹脂34の上部より高い。従って、半導体チップパッケージ30が図示しない外部回路基板に実装されるとき、封止樹脂34が外部回路基板に接触し、信頼性不良を招くおそれがない。さらに、外部接続端子35の高さは、外部回路基板へのパッケージ30の実装時にその高さが減少するという事実を考慮して決定しなければならない。例えば、最近チップサイズパッケージに適用されている直径3.0mmのソルダボールの場合、パッケージの製造後には、その高さが約0.25mm、外部回路基板に実装した後には、約0.2mmになる。従って、回路配線層26の上面から封止樹脂34の高さは、約0.15mm以下であることが好ましい。また、回路配線層26の上面からダム36の高さは、約0.1〜0.15mmであることが好ましい。
【0029】
ところが、上述したシルクスクリン方法では、ダム36を0.1mm以上の高さで形成することが困難である。また、テープ取付方法では、0.15mm以上のダム36を形成することが容易ではない。そこで、ディスペンシング方法がより好ましい。ディスペンシングによりダムを形成する場合、ダムの高さ及び幅の最少値は、各々0.2mm及び0.6mmである。従って、0.5mm又は0.76mmの直径を有するソルダボールの場合は、ディスペンシングにより容易にダムを形成することができる。しかし、ディスペンシング方法は、0.3mmの直径を有するソルダボールを使用する場合、ダムの高さが外部回路基板実装後のソルダボールの高さとほぼ同一であるので、適用することが困難である。さらに、ダムの幅が0.6mmに制限されるので、パッケージサイズの減少において不利である。
【0030】
上述した問題点を解決するため、保護層に溝を形成する。図6は、本発明による中央開口部を有するフレキシブル回路基板の第3実施例を示す部分切欠斜視図であり、図7は、本発明によるフレキシブル回路基板を用いた半導体チップパッケージの他の実施例を示す断面図である。
図6及び図7に示すように、保護層57には、所定の幅及び深さを有する溝57aが形成される。溝57aは、ボンディングパッド23とランドパッド25の間に形成される。特に溝57aは、別途の追加工程無しに、回路配線層26のパッドを形成するために保護層57をエッチングすると同時に、エッチングすることにより形成されることが可能である。
【0031】
溝57aは2つの用途で使用される。第一に、ダム66の高さを減少させる役割をする。溝57aが所定の深さを有するため、ダム66の高さを減少させることができる。また、溝がない場合に比べて粘度が低い樹脂を使用することができるので、ダム66の幅を調節することもできる。即ち、ダム66の幅は、溝57aの幅から予め決定することができる。先にディスペンシングにより形成されるダム(図4の36)の幅の最小値が0.6mmと記述したが、本実施例による溝57aを形成する場合、ダム66の幅を約0.3mmに減少させることができる。
【0032】
溝57aの他の用途は、実際にダム66を形成することなくダム66の役割をすることである。即ち、封止樹脂34が開口部22の内部に充填された後、開口部22の外側にオーバーフローされても、液状の封止樹脂が溝57aに充填されることにより、オーバーフローが遅延される。従って、溝57aは、封止樹脂34の量を適宜調節することにより、ダムとしての役割を果たすことができる。
【0033】
【発明の効果】
以上説明したように、本発明によると、ポリイミドよりなるフレキシブルテープを回路基板として使用することにより、薄形化及び回路配線の微細パターン化が可能である。そこで、高集積、多ピン、微細ピッチを有する半導体チップに対する適用が容易であり、半導体チップパッケージの小型化及び薄形化が可能である。
【0034】
また、本発明の半導体チップパッケージは、回路基板の下面に半導体チップの活性面が接着され、回路基板の開口部を介して半導体チップと回路基板間の電気的接続を実現する構造であるので、フレキシブル回路基板だけでなくパッケージのサイズが半導体チップとほぼ同一のサイズを有することになる。つまり、チップサイズパッケージを実現することができる。
【0035】
また、本発明によるダム又は保護層の溝は、液状封止樹脂のオーバーフローを防止する役割をする。
また、本発明による溝及びこの溝に形成された溝により、封止樹脂の上面が常に外部接続端子の上部より低い位置に形成されるようにする。即ち、半導体チップパッケージが外部回路基板に実装するとき、封止樹脂が外部回路基板に接触し、信頼性不良を招くことを防止するため、封止樹脂が充分に低い位置に形成されるようにする。
【0036】
さらに、本発明によるフレキシブル回路基板の補強材は、半導体チップパッケージと外部回路基板間の熱膨張係数の差異を緩和させて半導体チップパッケージの信頼性を向上させることができる。
【0037】
【図面の簡単な説明】
【図1】従来の半導体チップパッケージの一例である一般的なボールグリッドアレーパッケージを示す断面図である。
【図2】本発明による中央開口部を有するフレキシブル回路基板の第1実施例を示す部分切欠斜視図である。
【図3】図2のIII −III 線断面図である。
【図4】本発明によるフレキシブル回路基板を用いた半導体チップパッケージの一実施例を示す断面図である。
【図5】本発明による中央開口部を有するフレキシブル回路基板の第2実施例を示す部分切欠斜視図である。
【図6】本発明による中央開口部を有するフレキシブル回路基板の第3実施例を示す部分切欠斜視図である。
【図7】本発明によるフレキシブル回路基板を用いた半導体チップパッケージの他の実施例を示す断面図である。
【符号の説明】
20、40、50 フレキシブル回路基板
21、41a、41b フレキシブルテープ
22 開口部
23 ボンディングパッド
24 回路配線
25 ランドパッド
26、46a、46b 回路配線層
27、57 保護層
28 補強材
29 接着層
30、60 半導体チップパッケージ
31 半導体チップ
32 入出力パッド
33 金属ワイヤ
34 封止樹脂
35 外部接続端子
36、66 ダム

Claims (15)

  1. 活性面の中央部に形成された複数の入出力パッドを有する半導体チップと、
    電気的に絶縁性を有するフレキシブルテープと、中央開口部と、前記フレキシブルテープの上面に形成されたパターン化された金属回路配線層とを有し、前記金属回路配線層は前記フレキシブルテープの上面に形成され、その一端にボンディングパッドが連結され、その他端にランドパッドが連結される複数の回路配線を有し、前記半導体チップの活性面は前記フレキシブルテープの下面に接着され、前記入出力パッドは前記フレキシブルテープの前記開口部を介して外部に露出されるフレキシブル回路基板と、
    前記開口部を介して前記半導体チップの前記入出力パッドと前記金属回路配線層の前記ボンディングパッドとを各々電気的に連結する複数の金属ワイヤと、
    前記入出力パッド、前記ボンディングパッド及び前記金属ワイヤを保護するためこれらを封止する封止樹脂と、
    前記ランドパッドに各々機械的且つ電気的に接続される複数の外部接続端子とを備え、
    前記フレキシブル回路基板は、前記フレキシブルテープの下面に形成される補強材をさらに有し、その補強材は、前記半導体チップパッケージが実装される外部回路基板と同一の熱膨張係数を有する材料よりなることを特徴とする半導体チップパッケージ。
  2. 前記フレキシブル回路基板は、前記半導体チップのサイズとほぼ同一のサイズを有することを特徴とする請求項1に記載の半導体チップパッケージ。
  3. 前記金属回路配線層は、電気絶縁層を介在して2つ以上の層よりなる多層回路配線を有することを特徴とする請求項1に記載の半導体チップパッケージ。
  4. 前記フレキシブルテープは、ポリイミドテープよりなることを特徴とする請求項1に記載の半導体チップパッケージ。
  5. 前記封止樹脂は、前記開口部と前記ボンディングパッドに所定の粘度を有する液状樹脂化合物を塗布する方法により提供されることを特徴とする請求項1に記載の半導体チップパッケージ。
  6. 前記塗布方法は、前記開口部と前記ボンディングパッドに前記液状樹脂化合物を噴射するディスペンシング方法を含むことを特徴とする請求項5に記載の半導体チップパッケージ。
  7. 前記開口部の外周に沿って前記フレキシブルテープ上面のボンディングパッドの外側に形成され、前記液状樹脂化合物のオーバーフローを防止するダムをさらに備えることを特徴とする請求項5に記載の半導体チップパッケージ。
  8. 前記ダムは、所定の粘度を有する液状樹脂化合物を塗布する方法により形成されることを特徴とする請求項7に記載の半導体チップパッケージ。
  9. 前記塗布方法は、前記液状樹脂化合物を噴射するディスペンシング方法を含むことを特徴とする請求項8に記載の半導体チップパッケージ。
  10. 前記封止樹脂の上面は、前記外部接続端子の上部より低いことを特徴とする請求項1に記載の半導体チップパッケージ。
  11. 前記フレキシブル回路基板は、前記フレキシブルテープの上面に形成され且つ前記回路配線を保護する保護層をさらに有することを特徴とする請求項1に記載の半導体チップパッケージ。
  12. 前記保護層は、前記ボンディングパッドと前記ランドパッドとの間に形成される溝を有し、前記溝にはダムが形成され、前記ダムは、前記封止樹脂のオーバーフローを防止するため、前記保護層より盛り上がることを特徴とする請求項11に記載の半導体チップパッケージ。
  13. 前記保護層は、ポリイミド層よりなることを特徴とする請求項11に記載の半導体チップパッケージ。
  14. 前記フレキシブル回路基板は、前記補強材と前記半導体チップとの間に形成される接着層をさらに有することを特徴とする請求項に記載の半導体チップパッケージ。
  15. 前記接着層は、シリコン樹脂と低モジュラスを有する非シリコン樹脂からなる群から選ばれる電気絶縁性接着材料よりなることを特徴とする請求項14に記載の半導体チップパッケージ。
JP34634497A 1997-06-18 1997-12-16 半導体チップパッケージ Expired - Fee Related JP3546131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1997P25371 1997-06-18
KR1019970025371A KR100211421B1 (ko) 1997-06-18 1997-06-18 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
JPH1117048A JPH1117048A (ja) 1999-01-22
JP3546131B2 true JP3546131B2 (ja) 2004-07-21

Family

ID=19510002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34634497A Expired - Fee Related JP3546131B2 (ja) 1997-06-18 1997-12-16 半導体チップパッケージ

Country Status (3)

Country Link
US (1) US6252298B1 (ja)
JP (1) JP3546131B2 (ja)
KR (1) KR100211421B1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 日立電線株式会社 半導体装置及び配線テープ
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP3661444B2 (ja) 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6455354B1 (en) * 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
US6331453B1 (en) * 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
US6395581B1 (en) * 2000-01-04 2002-05-28 Hyundai Electronics Industries Co., Ltd. BGA semiconductor package improving solder joint reliability and fabrication method thereof
JP2001267459A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6501170B1 (en) * 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
KR20020000012A (ko) 2000-06-20 2002-01-04 윤종용 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
DE10034006A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6577004B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
US6492698B2 (en) * 2000-12-15 2002-12-10 Agilent Technologies, Inc. Flexible circuit with two stiffeners for optical module packaging
SG103832A1 (en) * 2001-05-08 2004-05-26 Micron Technology Inc Interposer, packages including the interposer, and methods
US20020168799A1 (en) * 2001-05-10 2002-11-14 Kamran Manteghi Die mounting on a substrate
DE10126310B4 (de) * 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
TW483134B (en) * 2001-06-13 2002-04-11 Walsin Advanced Electronics Micro BGA package
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
WO2003028098A2 (en) * 2001-09-26 2003-04-03 Axon Technologies Corporation Programmable chip-to-substrate interconnect structure and device and method of forming same
KR100861509B1 (ko) * 2002-06-10 2008-10-02 삼성테크윈 주식회사 전기적 및 열적으로 향상된 반도체 패키지
US20040061222A1 (en) * 2002-09-30 2004-04-01 Jin-Chuan Bai Window-type ball grid array semiconductor package
US6750549B1 (en) * 2002-12-31 2004-06-15 Intel Corporation Variable pad diameter on the land side for improving the co-planarity of ball grid array packages
KR100621991B1 (ko) * 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
US6798069B1 (en) * 2003-03-28 2004-09-28 Lsi Logic Corporation Integrated circuit having adaptable core and input/output regions with multi-layer pad trace conductors
US6953893B1 (en) * 2004-03-31 2005-10-11 Infineon Technologies Ag Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP2007158157A (ja) 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路装置
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100713931B1 (ko) 2006-03-29 2007-04-25 주식회사 하이닉스반도체 고속 및 고성능의 반도체 패키지
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US20070278671A1 (en) * 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7595999B2 (en) * 2007-06-21 2009-09-29 Dell Products L.P. System and method for coupling an integrated circuit to a circuit board
TWI340439B (en) * 2007-08-29 2011-04-11 Nanya Technology Corp Window-type ball grid array package structure and fabricating method thereof
KR100969326B1 (ko) * 2007-09-18 2010-07-09 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
US7643305B2 (en) * 2008-03-07 2010-01-05 Qualcomm Mems Technologies, Inc. System and method of preventing damage to metal traces of flexible printed circuits
JP5062283B2 (ja) * 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
KR101078741B1 (ko) 2009-12-31 2011-11-02 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging

Also Published As

Publication number Publication date
JPH1117048A (ja) 1999-01-22
KR100211421B1 (ko) 1999-08-02
KR19990001899A (ko) 1999-01-15
US6252298B1 (en) 2001-06-26

Similar Documents

Publication Publication Date Title
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP5420505B2 (ja) 半導体装置の製造方法
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US7944039B2 (en) Semiconductor device and method of manufacturing the same
US6562662B2 (en) Electronic package with bonded structure and method of making
US7880276B2 (en) Wiring board and semiconductor device
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
US5467253A (en) Semiconductor chip package and method of forming
US5977641A (en) Semiconductor device and method for manufacturing the same
US5689091A (en) Multi-layer substrate structure
US5729435A (en) Semiconductor device and assembly board having through-holes filled with filling core
US7518223B2 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6876074B2 (en) Stack package using flexible double wiring substrate
USRE41722E1 (en) Semiconductor device having an improved connection arrangement between a semiconductor pellet and base substrate electrodes and a method of manufacture thereof
JP3233535B2 (ja) 半導体装置及びその製造方法
US6352879B1 (en) Semiconductor device and method of manufacturing the same
US7053475B2 (en) Semiconductor device and manufacturing method therefor
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
CA1226966A (en) Integrated circuit chip package
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
US7602053B2 (en) Leadframe of a leadless flip-chip package and method for manufacturing the same
US6545366B2 (en) Multiple chip package semiconductor device
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
EP2798675B1 (en) Method for a substrate core layer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees