JP3615628B2 - 半導体チップの製造方法及びその実装方法 - Google Patents
半導体チップの製造方法及びその実装方法 Download PDFInfo
- Publication number
- JP3615628B2 JP3615628B2 JP24279096A JP24279096A JP3615628B2 JP 3615628 B2 JP3615628 B2 JP 3615628B2 JP 24279096 A JP24279096 A JP 24279096A JP 24279096 A JP24279096 A JP 24279096A JP 3615628 B2 JP3615628 B2 JP 3615628B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor chip
- bump electrode
- electrode
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 167
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 80
- 239000011651 chromium Substances 0.000 claims description 54
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 47
- 229910052804 chromium Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 43
- 239000007769 metal material Substances 0.000 claims description 38
- 239000010931 gold Substances 0.000 claims description 34
- 229910000765 intermetallic Inorganic materials 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 229910052737 gold Inorganic materials 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 25
- 230000008018 melting Effects 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000003870 refractory metal Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 39
- 239000010949 copper Substances 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 229910017755 Cu-Sn Inorganic materials 0.000 description 10
- 229910017927 Cu—Sn Inorganic materials 0.000 description 10
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 229910018100 Ni-Sn Inorganic materials 0.000 description 4
- 229910018532 Ni—Sn Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板の実装面上にバンプ電極を介在して実装される半導体チップに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
配線基板の実装面上に半導体チップを実装する実装技術として、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）実装技術がある。このＣＣＢ実装技術は、配線基板の実装面の電極パッドと半導体チップの主面の外部端子との間にバンプ電極を介在して両者間を電気的にかつ機械的に接続する技術である。このＣＣＢ実装技術は、配線基板の実装面上に半導体チップをその占有面積内において実装することができるので、実装面積並びに信号伝搬経路を縮小することができる。
【０００３】
前記半導体チップの外部端子は、通常、アルミニウム（Ａｌ）膜又はアルミニウム合金（例えば、アルミニウムに珪素（Ｓｉ）及び銅（Ｃｕ）が添加された合金）膜で形成されている。また、バンプ電極は、通常、錫（Ｓｎ）を含有する金属材、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の金属材で形成されている。
【０００４】
前記鉛−錫組成の金属材からなるバンプ電極は、アルミニウム膜又はアルミニウム合金膜からなる外部端子に対して被着性（ボンダビリティ）が低い。そこで、半導体チップの外部端子上にＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ Ｍｅｔａｌｌｉｚａｔｉｏｎ）と称される下地電極を形成し、半導体チップの外部端子とバンプ電極との被着性を高め、両者間を電気的にかつ機械的に接続している。
【０００５】
前記下地電極は、半導体チップの最終保護膜に形成された開口を通してその下層に形成された外部端子と電気的にかつ機械的に接続されている。この下地電極は、例えば特開昭６１−１９４７４４号公報に記載されているように、外部端子の表面側から、クロム（Ｃｒ）膜、銅（Ｃｕ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。金膜は銅膜の表面の酸化を防止する目的で形成されている。この金膜は、半導体チップの外部端子にバンプ電極を溶融接続する際、バンプ電極内に拡散し吸収される。銅膜は、半導体チップの外部端子にバンプ電極を溶融接続する際、バンプ電極の錫と反応してＣｕ−Ｓｎ金属間化合物層（合金層）を生成する母材として使用され、半導体チップの外部端子とバンプ電極との被着性を高める目的で形成されている。Ｃｒ膜は、半導体チップの最終保護膜との接着性を高める目的及び銅膜と外部端子との反応を抑える目的で形成されている。つまり、半導体チップの外部端子とバンプ電極は、バンプ電極の錫と下地電極の銅膜との反応によって生成されたＣｕ−Ｓｎ金属間化合物層を介して間接的に接続されている。
【０００６】
【発明が解決しようとする課題】
近年、ＣＣＢ実装技術においては、樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装する試みが成されている。樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装するには、バンプ電極の融点を樹脂基板からなる配線基板の耐熱温度よりも低く設定しなければならない。例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で配線基板を形成した場合、配線基板の耐熱温度は２６０［℃］×６０〜１２０［秒］程度なので、バンプ電極の融点を２６０［℃］以下に設定しなければならない。バンプ電極の融点を２６０［℃］以下に設定するには、錫の含有量が多い金属材でバンプ電極を形成するのが有効である。例えば、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材でバンプ電極を形成した場合、バンプ電極の融点は１８３［℃］程度となり、９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材でバンプ電極を形成した場合、バンプ電極の融点は２２１［℃］程度となるので、耐熱温度の低い樹脂基板からなる配線基板の実装面上に半導体チップを実装することができる。
【０００７】
しかしながら、錫の含有量が多い金属材でバンプ電極を形成した場合、半導体チップの外部端子にバンプ電極を溶融接続する時に以下の問題が生じる。
【０００８】
半導体チップの外部端子とバンプ電極は、バンプ電極の錫と下地電極の銅膜との反応によって生成されたＣｕ−Ｓｎ金属間化合物層を介して間接的に接続される。このＣｕ−Ｓｎ金属間化合物層はバンプ電極を溶融した時に生成される。
【０００９】
前記Ｃｕ−Ｓｎ金属間化合物層は、Ｃｒ膜に対して接着性が低く剥離し易い特性がある。また、Ｃｕ−Ｓｎ金属間化合物層は、バンプ電極の錫と下地電極のＣｕ膜との反応によって生成されるので、バンプ電極の錫の含有量［重量％］に比例して膜厚が厚くなる。このため、錫の含有量が多い金属材でバンプ電極を形成した場合、バンプ電極の錫と下地電極の銅膜との反応によって生成されるＣｕ−Ｓｎ金属間化合物層の膜厚が厚くなり、Ｃｕ−Ｓｎ金属間化合物層がクロム膜に接触し、クロム膜からＣｕ−Ｓｎ金属間化合物層が剥離する不具合が発生する。この不具合は、下地電極の銅の膜厚を錫の含有量に応じて厚くし、Ｃｕ−Ｓｎ金属間化合物層とクロム膜との接触を抑制すれば防止できるが、銅膜の膜厚に比例して下地電極の膜応力が増加し、半導体チップの最終保護膜にクラック（亀裂）等の機械的損傷が発生する。
【００１０】
従って、半導体チップの外部端子に錫の含有量が多い金属材からなるバンプ電極を接続することはできない。また、半導体チップの外部端子に錫の含有量が多い金属材からなるバンプ電極を接続することができないので、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することはできない。
【００１１】
本発明の目的は、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することが可能な技術を提供することにある。
【００１２】
また、本発明の他の目的は、耐熱温度の低い樹脂基板からなる実装基板の実装面上にバンプ電極を介在して半導体チップを実装することが可能な技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１５】
外部端子上に下地電極を有する半導体チップであって、前記下地電極をクロム（Ｃｒ）膜で形成する。
【００１６】
上述した手段によれば、外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を溶融接続する際、バンプ電極の錫と下地電極のクロム膜との反応によってＣｒ−Ｓｎ金属間化合物層が生成される。このＣｒ−Ｓｎ金属間化合物層はクロム膜に対して接着性が高いので、半導体チップの外部端子とバンプ電極とを強固に接続することができる。また、錫とクロム膜との反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜の膜厚を薄くすることができ、下地電極の膜応力を低減することができる。従って、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができる。
【００１７】
また、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができるので、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することができる。
【００１８】
また、Ｃｕ膜を廃止しているので、これに相当する分、半導体チップの製造コストを低減することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２０】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２１】
（実施形態１）
図１は、本発明の実施形態１である半導体装置の断面図であり、図２は、図１の要部拡大断面図であり、図３は、実装工程が施される前の状態を示す半導体チップの平面図である。
【００２２】
図１に示すように、半導体装置は、配線基板７の実装面上にバンプ電極５を介在して半導体チップ１を実装している。
【００２３】
前記配線基板７は、例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で形成されている。この樹脂基板からなる配線基板７は、２６０［℃］×６０〜１２０［秒］程度の耐熱温度を有する。
【００２４】
前記配線基板７の実装面には複数個の電極パッド８が配置されている。また、配線基板７の実装面と対向するその裏面には複数個の電極パッド１０が配置されている。電極パッド８、電極パッド１０の夫々は、配線基板７の配線を介して電気的に接続されている。電極パッド８、電極パッド１０の夫々は、例えば銅（Ｃｕ）膜で形成されている。
【００２５】
前記複数個の電極パッド８の夫々には、下地電極９を介在して球形状のバンプ電極５が電気的にかつ機械的に接続されている。バンプ電極５は、例えば９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材で形成されている。この金属材からなるバンプ電極５は２２１［℃］程度の融点を有する。下地電極９は、詳細に図示していないが、例えば、電極パッド８の表面側からニッケル（Ｎｉ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。ニッケル膜は例えば１０［μｍ］程度の膜厚で形成され、金膜は例えば１［μｍ］程度の膜厚で形成されている。金膜は、電極パッド８にバンプ電極５を溶融接続する際、バンプ電極５内に拡散し吸収される。ニッケル膜は、電極パッド８にバンプ電極５を溶融接続する際、バンプ電極５の錫と反応してＮｉ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、配線基板７の電極パッド８とバンプ電極５は、バンプ電極５の錫と下地電極９のニッケル膜との反応によって生成されたＮｉ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００２６】
前記複数個の電極パッド１０の夫々には、下地電極１１を介在して球形状のバンプ電極１３が電気的にかつ機械的に接続されている。バンプ電極１３は、例えば３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材で形成されている。この金属材からなるバンプ電極１３は、１８３［℃］程度の融点を有する。下地電極１１は、詳細に図示していないが、例えば、電極パッド１０の表面側からニッケル（Ｎｉ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。ニッケル膜は例えば１０［μｍ］程度の膜厚で形成され、金膜は例えば１［μｍ］程度の膜厚で形成されている。金膜は、電極パッド１０にバンプ電極１３を溶融接続する際、バンプ電極１３内に拡散し吸収される。ニッケル膜は、電極パッド１０にバンプ電極１３を溶融接続する際、バンプ電極１３の錫と反応してＮｉ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、配線基板７の電極パッド１０とバンプ電極１３は、バンプ電極１３の錫と下地電極１１のニッケル膜との反応によって生成されたＮｉ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００２７】
前記半導体チップ１は、例えば単結晶珪素からなる半導体基板１Ａを主体とする構造で構成されている。半導体基板１Ａの素子形成面（図１において下面）には論理回路システム、記憶回路システム、或はそれらの混合回路システムが塔載されている。また、半導体基板１Ａの素子形成面上には複数個の外部端子２が配置されている。この複数個の外部端子２の夫々は、半導体基板１Ａの素子形成面上に形成された配線層のうち、最上層の配線層に形成され、半導体基板１Ａの素子形成面上に形成された層間絶縁膜１Ｂによって半導体基板１Ａから絶縁分離されている。この複数個の外部端子２の夫々は、アルミニウム（Ａｌ）膜、又は、珪素（Ｓｉ）若しくは銅（Ｃｕ）或は両者が添加されたアルミニウム合金膜で形成されている。
【００２８】
前記複数個の外部端子２の夫々にはバンプ電極５が電気的にかつ機械的に接続されている。つまり、半導体チップ１の外部端子２は、２２１［℃］程度の融点を有する９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を介在して配線基板７の電極パッド８と電気的にかつ機械的に接続されている。
【００２９】
前記半導体チップ１の外部端子とバンプ電極５との間には、図２に示すように、下地電極３が介在されている。下地電極３は、半導体チップ１の最終保護膜１Ｃに形成された開口１Ｃ１を通してその下層に形成された外部端子２に電気的にかつ機械的に接続されている。最終保護膜１Ｃは、例えば酸化珪素膜又は窒化珪素膜で形成されている。
【００３０】
前記下地電極３は高融点金属膜であるクロム（Ｃｒ）膜で形成されている。クロム膜は、半導体チップ１の外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３の錫と反応してＣｒ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、半導体チップ１の外部端子とバンプ電極５は、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成されたＣｒ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００３１】
前記下地電極３の表面は、外部端子２にバンプ電極５を接続する前の段階において、例えば金（Ａｕ）膜で被覆されている。金膜は、下地電極３の表面の酸化を防止する目的で形成されている。金膜は、外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３内に拡散し吸収される。
【００３２】
前記配線基板７と半導体チップ１との間の隙間領域には、図１及び図２に示すように、樹脂１２が充填されている。樹脂１２は、例えば、エポキシ系熱硬化樹脂にシリカ充填剤、硬化促進剤、カップリング剤等を添加した絶縁性樹脂で形成されている。このように、配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填することにより、バンプ電極５の機械的強度を樹脂１２の機械的強度で補うことができるので、配線基板７と半導体チップ１との熱膨張係数の差に起因するバンプ電極５の破損を防止することができる。
【００３３】
前記下地電極３の平面形状は、図３に示すように、円形状で形成されている。
【００３４】
次に、前記半導体チップ１の製造方法について、図４乃至図６（製造方法を説明するための要部断面図）を用いて説明する。
【００３５】
まず、単結晶珪素からなる半導体基板１Ａで構成された半導体ウエーハを準備する。
【００３６】
次に、前記半導体ウエーハの素子形成面に半導体素子、その素子形成面上に配線、層間絶縁膜１Ｂ、外部端子２、最終保護膜１Ｃ等を形成し、この半導体ウエーハに実質的に同一の回路システムが塔載された半導体チップ形成領域を複数個行列状に形成する。
【００３７】
次に、図４に示すように、前記最終保護膜１Ｃに外部端子２の表面を露出する開口１Ｃ１を形成する。
【００３８】
次に、図５に示すように、前記開口１Ｃ１から露出された外部端子２の表面上を含む最終保護膜１Ｃの表面上に高融点金属膜であるクロム（Ｃｒ）膜３Ａ、金属膜である金（Ａｕ）膜３Ｂの夫々をスパッタリング法で連続的に堆積する。クロム膜３Ａ、金膜３Ｂの夫々は例えば０．１［μｍ］程度の膜厚で形成される。
【００３９】
次に、前記金膜３Ｂ、クロム膜３Ａの夫々にパターンニングを施し、図６に示すように、前記外部端子２の表面上に、クロム膜３Ａで形成され、かつ表面が金膜３Ｂで被覆された下地電極３を形成する。このパターンニングは、フォトリソグラフィ技術で形成されたフォトレジスト膜をマスクにして行なわれる。クロム膜３Ａは酸化珪素膜及び窒化珪素膜に対して接着性が高いので、クロム膜３Ａからなる下地電極３は酸化珪素膜又は窒化珪素膜からなる最終保護膜１Ｃに対して強固に固定される。また、クロム膜３Ａはアルミニウム膜又はアルミニウム合金膜に対して接着性が高いので、クロム膜３Ａからなる下地電極３はアルミニウム膜又はアルミニウム合金膜からなる外部端子２に対して強固に固定される。また、下地電極３の表面はＡｕ膜３Ｂで被覆されているので、下地電極３の表面は酸化されない。
【００４０】
次に、前記半導体ウエーハに形成された半導体チップ形成領域間をダイシングし、半導体ウエーハを各半導体チップ毎に分割することにより、図３に示す半導体チップ１が形成される。
【００４１】
次に、前記半導体装置の製造方法を説明しながら前記半導体チップ１の実装方法について、図７乃至図１１（実装方法を説明するための断面図）を用いて説明する。
【００４２】
まず、外部端子２上にクロム膜で形成された下地電極３を有する半導体チップ１を準備する。下地電極３の表面は金膜３Ｂで被覆されている。
【００４３】
次に、図７に示すように、前記半導体チップ１の下地電極３上に９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材で形成されたバンプ電極５を配置する。このバンプ電極５は、例えばガラスマスクを用いたボール供給法で配置される。
【００４４】
次に、熱処理を施して前記バンプ電極５を溶融し、図８に示すように、このバンプ電極５と前記半導体チップ１の外部端子２とを接続する。熱処理は、バンプ電極５の融点（この場合、２２１［℃］）よりも若干高い２４０［℃］程度の窒素ガス雰囲気中で行う。この工程において、下地電極３の表面を被覆していた金膜３Ｂはバンプ電極５内に拡散し吸収される。また、図９に示すように、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。
【００４５】
次に、前記半導体チップ１を配線基板７の実装面上に配置すると共に、半導体チップ１の外部端子２に接続されたバンプ電極５を配線基板７の実装面の電極パッド８上に配置する。
【００４６】
次に、熱処理を施して前記バンプ電極５を溶融し、図１０に示すように、このバンプ電極５と前記配線基板７の実装面の電極パッド８とを接続する。この工程において、図１１に示すように、Ｃｒ−Ｓｎ金属間化合物層６の膜厚は、半導体チップ１の外部端子２にバンプ電極５を接続した時よりも若干厚くなるが、外部端子２の表面には接触していない。
【００４７】
次に、前記配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填し、その後、前記配線基板７の裏面の電極パッド１０に球形状のバンプ電極１３を接続することにより、図１に示す半導体装置がほぼ完成する。
【００４８】
なお、半導体装置は製品として出荷され、その後、半導体装置は、図１２（要部断面図）に示すように、モジュール基板１５の実装面上にバンプ電極１３を介在して実装される。この半導体装置の実装は、熱処理を施してバンプ電極１３を溶融することにより行なわれる。熱処理は、バンプ電極５の融点（この場合、１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、バンプ電極５はバンプ電極１３よりも高い融点を有する金属材で形成されているので、バンプ電極５は溶融されない。
【００４９】
このように、本実施形態によれば、以下の作用効果が得られる。
【００５０】
（１）外部端子２上に下地電極３を有する半導体チップ１であって、前記下地電極３を高融点金属膜であるクロム（Ｃｒ）膜３Ａで形成することにより、半導体チップ１の外部端子２に、錫（Ｓｎ）の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を溶融接続する際、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。従って、半導体チップ１の外部端子２に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を接続することができる。
【００５１】
また、半導体チップ１の外部端子２に錫の含有量が多い組成の金属材からなるバンプ電極５を接続することができるので、耐熱温度の低い樹脂基板からなる配線基板７の実装面上にバンプ電極５を介在して半導体チップ２を実装することができる。
【００５２】
また、銅膜を廃止しているので、これに相当する分、半導体チップ２の製造コストを低減することができる。
【００５３】
（２）前記下地電極３の表面を金膜３Ｂで被覆することにより、下地電極３の表面の酸化を防止することができるので、下地電極３とバンプ電極５との濡れ性を確保することができる。
【００５４】
（３）配線基板７の実装面上にバンプ電極５を介在して実装される半導体チップ１の実装方法であって、外部端子２上に、クロム膜３Ａで形成された下地電極３を有する半導体チップ１を準備する工程と、前記半導体チップ１の下地電極３上に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を配置する工程と、前記バンプ電極５を溶融し、このバンプ電極５と前記半導体チップ１の外部端子２とを接続する工程を備えることにより、半導体チップ１の外部端子２に、錫（Ｓｎ）の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を溶融接続する際、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。従って、半導体チップ１の外部端子２に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を接続することができる。
【００５５】
（４）前記バンプ電極５と前記半導体チップ１の外部端子２を接続する工程の後に、前記バンプ電極５を溶融し、このバンプ電極５と配線基板７の実装面の電極パッド８を接続する工程を備えることにより、耐熱温度の低い樹脂基板からなる配線基板７の実装面上にバンプ電極５を介在して半導体チップ１を実装することができる。
【００５６】
なお、前記半導体チップ１の外部端子２に、２３２［℃］程度の融点を有する錫で形成されたバンプ電極５を接続してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５７】
また、前記下地電極３は、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜のいずれかの高融点金属膜で形成してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５８】
また、前記下地電極３の表面は、ニッケル（Ｎｉ）膜又は錫（Ｓｎ）膜で形成してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５９】
また、前記Ｃｒ−Ｓｎ金属間化合物層６はアルミニウム膜又はアルミニウム合金膜に対しても接着性が高いので、半導体チップ１の外部端子２の表面に接触させてもよい。
【００６０】
（実施形態２）
本発明の実施形態２である半導体装置の概略構成を図１３（要部断面図）に示す。
【００６１】
図１３に示すように、半導体装置は、配線基板７の実装面上に半導体チップ１及び半導体部品１６を実装している。半導体チップ１はバンプ電極５を介在して配線基板７の実装面上に実装されている。
【００６２】
前記配線基板７は、例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で形成されている。この樹脂基板からなる配線基板７は、２６０［℃］×６０〜１２０［秒］程度の耐熱温度を有する。
【００６３】
前記半導体チップ１の外部端子２はバンプ電極５を介在して配線基板７の電極パッド８に電気的にかつ機械的に接続されている。バンプ電極５は、例えば３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材で形成されている。この金属材からなるバンプ電極５は１８３［℃］程度の融点を有する。
【００６４】
前記半導体部品１６のリード１６Ａは、半田１７を介在して配線基板７の電極パッド８Ａに電気的にかつ機械的に接続されている。半田１７は、バンプ電極５と同様の金属材で形成されている。
【００６５】
前記バンプ電極５は、配線基板７の実装面上に半導体チップ１を実装する前の段階において、図１４（要部断面図）に示すように、半導体チップ１の外部端子２に接続されている。半導体チップ１の外部端子２とバンプ電極５との間には、前述の実施形態と同様に、下地電極３が介在されている。下地電極３は、半導体チップ１の最終保護膜１Ｃに形成された開口１Ｃ１を通してその下層に形成された外部端子２に電気的にかつ機械的に接続されている。最終保護膜１Ｃ１は、例えば酸化珪素膜又は窒化珪素膜で形成されている。
【００６６】
前記下地電極３は高融点金属膜であるクロム（Ｃｒ）膜で形成されている。クロム膜は、半導体チップ１の外部端子２にバンプ電極５を溶融接続する際、バンプ電極５の錫と反応してＣｒ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、半導体チップ１の外部端子とバンプ電極５は、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成されたＣｒ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００６７】
前記下地電極３の表面は、外部端子２にバンプ電極５を接続する前の段階において、例えば金（Ａｕ）膜で被覆されている。金膜は、下地電極３の表面の酸化を防止する目的で形成されている。金膜は、外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３内に拡散し吸収される。
【００６８】
次に、前記半導体チップ１４の製造方法について説明する。
【００６９】
まず、単結晶珪素からなる半導体基板１Ａで構成された半導体ウエーハを準備する。
【００７０】
次に、前記半導体ウエーハの素子形成面に半導体素子、その素子形成面上に配線、層間絶縁膜１Ｂ、外部端子２、最終保護膜１Ｃ等を形成し、この半導体ウエーハに実質的に同一の回路システムが塔載された半導体チップ形成領域を複数個行列状に形成する。
【００７１】
次に、前述の実施形態と同様の方法で、前記外部端子２の表面上に、クロム膜（３Ａ）で形成され、かつ表面が金膜（３Ｂ）で被覆された下地電極３を形成する。
【００７２】
次に、前記最終保護膜１Ｃの表面上にマスク２０を形成する。このマスク２０はフォトレジスト膜で形成されている。
【００７３】
次に、前記半導体ウエーハの全面に鉛膜、錫膜の夫々を真空蒸着法で順次連続的に蒸着し、図１５（要部断面図）に示すように、外部端子２の表面上に鉛膜、錫膜の夫々からなる積層体４を形成する。鉛膜、錫膜の夫々は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材となる膜厚で形成される。この工程において、マスク２０の表面上にも同様の積層体４が形成される。
【００７４】
次に、リフトオフ法を使用し、前記マスク２０を除去すると共に、このマスク２０の表面上の積層体４を除去する。
【００７５】
次に、熱処理を施して前記積層体４を溶融し、図１４に示すように、外部端子２の表面上に３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材からなる球形状のバンプ電極５を形成すると共に、このバンプ電極５を外部端子２に接続する。熱処理は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材の融点（１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、下地電極３の表面を被覆していた金膜３Ｂはバンプ電極５内に拡散し吸収される。また、前述の実施形態１と同様に、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層（６）が生成される。このＣｒ−Ｓｎ金属間化合物層（６）はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。この工程により、外部端子２上に下地電極３及びバンプ電極５を有する半導体チップ１が形成される。
【００７６】
次に、前記半導体装置の製造方法を説明しながら前記半導体チップ１の実装方法について、図１３を用いて説明する。
【００７７】
まず、外部端子２上にクロム膜で形成された下地電極３及びこの下地電極３上に錫の含有量が多い金属材で形成されたバンプ電極５を有し、外部端子２とバンプ電極５とが、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成された金属間化合物層（６）を介して接続されている半導体チップ１を準備すると共に、配線基板７を準備する。配線基板７の電極パッド８Ａの表面にはスクリーン印刷方法で半田ペースト材が形成されている。
【００７８】
次に、前記配線基板７実装面上に半導体チップ１及び半導体部品１６を配置すると共に、配線基板７の電極パッド８上に半導体チップ１のバンプ電極５を配置し、配線基板７の電極パッド８Ａ上に半田ペースト材を介在して半導体部品１６のリード１６Ａを配置する。
【００７９】
次に、熱処理を施して前記バンプ電極５及び半田ペースト材を溶融し、前記バンプ電極５と配線基板７の電極パッド８とを接続すると共に、半導体部品１６のリード１６Ａと配線基板７の電極パッド８Ａとを接続する。熱処理は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材の融点（１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、耐熱温度の低い樹脂基板からなる配線基板７の実装面上に半導体チップ１及び半導体部品１６が実装される。
【００８０】
次に、前記配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填することにより、半導体装置がほぼ完成する。
【００８１】
このように、本実施形態によれば、前述の実施形態と同様の作用効果が得られる。
【００８２】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８４】
半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができる。
【００８５】
また、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の断面図である。
【図２】図１の要部拡大断面図である。
【図３】実装工程が施される前の状態を示す半導体チップの平面図である。
【図４】前記半導体チップの製造方法を説明するための断面図である。
【図５】前記半導体チップの製造方法を説明するための断面図である。
【図６】前記半導体チップの製造方法を説明するための断面図である。
【図７】前記半導体チップの実装方法を説明するための断面図である。
【図８】前記半導体チップの実装方法を説明するための断面図である。
【図９】前記半導体チップの実装方法を説明するための断面図である。
【図１０】前記半導体チップの実装方法を説明するための断面図である。
【図１１】前記半導体チップの実装方法を説明するための断面図である。
【図１２】前記半導体装置を配線基板に実装した状態を示す要部断面図である。
【図１３】本発明の実施形態２である半導体装置の要部断面図である。
【図１４】実装工程が施される前の状態を示す半導体チップの要部断面図である。
【図１５】前記半導体チップの製造方法を説明するための断面図である。
【符号の説明】
１…半導体チップ、２…外部端子、３…下地電極、３Ａ…クロム膜、３Ｂ…金膜、４…積層体、５…バンプ電極、６…金属間化合物層、７…配線基板、８…電極パッド、９…下地電極、１０…電極パッド、１１…下地電極、１２…樹脂、１３…バンプ電極、１５…配線基板、１６…半導体部品、１７…半田材。
【発明の属する技術分野】
本発明は、配線基板の実装面上にバンプ電極を介在して実装される半導体チップに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
配線基板の実装面上に半導体チップを実装する実装技術として、ＣＣＢ（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄｉｎｇ）実装技術がある。このＣＣＢ実装技術は、配線基板の実装面の電極パッドと半導体チップの主面の外部端子との間にバンプ電極を介在して両者間を電気的にかつ機械的に接続する技術である。このＣＣＢ実装技術は、配線基板の実装面上に半導体チップをその占有面積内において実装することができるので、実装面積並びに信号伝搬経路を縮小することができる。
【０００３】
前記半導体チップの外部端子は、通常、アルミニウム（Ａｌ）膜又はアルミニウム合金（例えば、アルミニウムに珪素（Ｓｉ）及び銅（Ｃｕ）が添加された合金）膜で形成されている。また、バンプ電極は、通常、錫（Ｓｎ）を含有する金属材、例えば鉛（Ｐｂ）−錫（Ｓｎ）組成の金属材で形成されている。
【０００４】
前記鉛−錫組成の金属材からなるバンプ電極は、アルミニウム膜又はアルミニウム合金膜からなる外部端子に対して被着性（ボンダビリティ）が低い。そこで、半導体チップの外部端子上にＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｉｎｇ Ｍｅｔａｌｌｉｚａｔｉｏｎ）と称される下地電極を形成し、半導体チップの外部端子とバンプ電極との被着性を高め、両者間を電気的にかつ機械的に接続している。
【０００５】
前記下地電極は、半導体チップの最終保護膜に形成された開口を通してその下層に形成された外部端子と電気的にかつ機械的に接続されている。この下地電極は、例えば特開昭６１−１９４７４４号公報に記載されているように、外部端子の表面側から、クロム（Ｃｒ）膜、銅（Ｃｕ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。金膜は銅膜の表面の酸化を防止する目的で形成されている。この金膜は、半導体チップの外部端子にバンプ電極を溶融接続する際、バンプ電極内に拡散し吸収される。銅膜は、半導体チップの外部端子にバンプ電極を溶融接続する際、バンプ電極の錫と反応してＣｕ−Ｓｎ金属間化合物層（合金層）を生成する母材として使用され、半導体チップの外部端子とバンプ電極との被着性を高める目的で形成されている。Ｃｒ膜は、半導体チップの最終保護膜との接着性を高める目的及び銅膜と外部端子との反応を抑える目的で形成されている。つまり、半導体チップの外部端子とバンプ電極は、バンプ電極の錫と下地電極の銅膜との反応によって生成されたＣｕ−Ｓｎ金属間化合物層を介して間接的に接続されている。
【０００６】
【発明が解決しようとする課題】
近年、ＣＣＢ実装技術においては、樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装する試みが成されている。樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装するには、バンプ電極の融点を樹脂基板からなる配線基板の耐熱温度よりも低く設定しなければならない。例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で配線基板を形成した場合、配線基板の耐熱温度は２６０［℃］×６０〜１２０［秒］程度なので、バンプ電極の融点を２６０［℃］以下に設定しなければならない。バンプ電極の融点を２６０［℃］以下に設定するには、錫の含有量が多い金属材でバンプ電極を形成するのが有効である。例えば、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材でバンプ電極を形成した場合、バンプ電極の融点は１８３［℃］程度となり、９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材でバンプ電極を形成した場合、バンプ電極の融点は２２１［℃］程度となるので、耐熱温度の低い樹脂基板からなる配線基板の実装面上に半導体チップを実装することができる。
【０００７】
しかしながら、錫の含有量が多い金属材でバンプ電極を形成した場合、半導体チップの外部端子にバンプ電極を溶融接続する時に以下の問題が生じる。
【０００８】
半導体チップの外部端子とバンプ電極は、バンプ電極の錫と下地電極の銅膜との反応によって生成されたＣｕ−Ｓｎ金属間化合物層を介して間接的に接続される。このＣｕ−Ｓｎ金属間化合物層はバンプ電極を溶融した時に生成される。
【０００９】
前記Ｃｕ−Ｓｎ金属間化合物層は、Ｃｒ膜に対して接着性が低く剥離し易い特性がある。また、Ｃｕ−Ｓｎ金属間化合物層は、バンプ電極の錫と下地電極のＣｕ膜との反応によって生成されるので、バンプ電極の錫の含有量［重量％］に比例して膜厚が厚くなる。このため、錫の含有量が多い金属材でバンプ電極を形成した場合、バンプ電極の錫と下地電極の銅膜との反応によって生成されるＣｕ−Ｓｎ金属間化合物層の膜厚が厚くなり、Ｃｕ−Ｓｎ金属間化合物層がクロム膜に接触し、クロム膜からＣｕ−Ｓｎ金属間化合物層が剥離する不具合が発生する。この不具合は、下地電極の銅の膜厚を錫の含有量に応じて厚くし、Ｃｕ−Ｓｎ金属間化合物層とクロム膜との接触を抑制すれば防止できるが、銅膜の膜厚に比例して下地電極の膜応力が増加し、半導体チップの最終保護膜にクラック（亀裂）等の機械的損傷が発生する。
【００１０】
従って、半導体チップの外部端子に錫の含有量が多い金属材からなるバンプ電極を接続することはできない。また、半導体チップの外部端子に錫の含有量が多い金属材からなるバンプ電極を接続することができないので、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することはできない。
【００１１】
本発明の目的は、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することが可能な技術を提供することにある。
【００１２】
また、本発明の他の目的は、耐熱温度の低い樹脂基板からなる実装基板の実装面上にバンプ電極を介在して半導体チップを実装することが可能な技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１５】
外部端子上に下地電極を有する半導体チップであって、前記下地電極をクロム（Ｃｒ）膜で形成する。
【００１６】
上述した手段によれば、外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を溶融接続する際、バンプ電極の錫と下地電極のクロム膜との反応によってＣｒ−Ｓｎ金属間化合物層が生成される。このＣｒ−Ｓｎ金属間化合物層はクロム膜に対して接着性が高いので、半導体チップの外部端子とバンプ電極とを強固に接続することができる。また、錫とクロム膜との反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜の膜厚を薄くすることができ、下地電極の膜応力を低減することができる。従って、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができる。
【００１７】
また、半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができるので、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することができる。
【００１８】
また、Ｃｕ膜を廃止しているので、これに相当する分、半導体チップの製造コストを低減することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２０】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２１】
（実施形態１）
図１は、本発明の実施形態１である半導体装置の断面図であり、図２は、図１の要部拡大断面図であり、図３は、実装工程が施される前の状態を示す半導体チップの平面図である。
【００２２】
図１に示すように、半導体装置は、配線基板７の実装面上にバンプ電極５を介在して半導体チップ１を実装している。
【００２３】
前記配線基板７は、例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で形成されている。この樹脂基板からなる配線基板７は、２６０［℃］×６０〜１２０［秒］程度の耐熱温度を有する。
【００２４】
前記配線基板７の実装面には複数個の電極パッド８が配置されている。また、配線基板７の実装面と対向するその裏面には複数個の電極パッド１０が配置されている。電極パッド８、電極パッド１０の夫々は、配線基板７の配線を介して電気的に接続されている。電極パッド８、電極パッド１０の夫々は、例えば銅（Ｃｕ）膜で形成されている。
【００２５】
前記複数個の電極パッド８の夫々には、下地電極９を介在して球形状のバンプ電極５が電気的にかつ機械的に接続されている。バンプ電極５は、例えば９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材で形成されている。この金属材からなるバンプ電極５は２２１［℃］程度の融点を有する。下地電極９は、詳細に図示していないが、例えば、電極パッド８の表面側からニッケル（Ｎｉ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。ニッケル膜は例えば１０［μｍ］程度の膜厚で形成され、金膜は例えば１［μｍ］程度の膜厚で形成されている。金膜は、電極パッド８にバンプ電極５を溶融接続する際、バンプ電極５内に拡散し吸収される。ニッケル膜は、電極パッド８にバンプ電極５を溶融接続する際、バンプ電極５の錫と反応してＮｉ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、配線基板７の電極パッド８とバンプ電極５は、バンプ電極５の錫と下地電極９のニッケル膜との反応によって生成されたＮｉ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００２６】
前記複数個の電極パッド１０の夫々には、下地電極１１を介在して球形状のバンプ電極１３が電気的にかつ機械的に接続されている。バンプ電極１３は、例えば３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材で形成されている。この金属材からなるバンプ電極１３は、１８３［℃］程度の融点を有する。下地電極１１は、詳細に図示していないが、例えば、電極パッド１０の表面側からニッケル（Ｎｉ）膜、金（Ａｕ）膜の夫々を順次積層した積層構造で構成されている。ニッケル膜は例えば１０［μｍ］程度の膜厚で形成され、金膜は例えば１［μｍ］程度の膜厚で形成されている。金膜は、電極パッド１０にバンプ電極１３を溶融接続する際、バンプ電極１３内に拡散し吸収される。ニッケル膜は、電極パッド１０にバンプ電極１３を溶融接続する際、バンプ電極１３の錫と反応してＮｉ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、配線基板７の電極パッド１０とバンプ電極１３は、バンプ電極１３の錫と下地電極１１のニッケル膜との反応によって生成されたＮｉ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００２７】
前記半導体チップ１は、例えば単結晶珪素からなる半導体基板１Ａを主体とする構造で構成されている。半導体基板１Ａの素子形成面（図１において下面）には論理回路システム、記憶回路システム、或はそれらの混合回路システムが塔載されている。また、半導体基板１Ａの素子形成面上には複数個の外部端子２が配置されている。この複数個の外部端子２の夫々は、半導体基板１Ａの素子形成面上に形成された配線層のうち、最上層の配線層に形成され、半導体基板１Ａの素子形成面上に形成された層間絶縁膜１Ｂによって半導体基板１Ａから絶縁分離されている。この複数個の外部端子２の夫々は、アルミニウム（Ａｌ）膜、又は、珪素（Ｓｉ）若しくは銅（Ｃｕ）或は両者が添加されたアルミニウム合金膜で形成されている。
【００２８】
前記複数個の外部端子２の夫々にはバンプ電極５が電気的にかつ機械的に接続されている。つまり、半導体チップ１の外部端子２は、２２１［℃］程度の融点を有する９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を介在して配線基板７の電極パッド８と電気的にかつ機械的に接続されている。
【００２９】
前記半導体チップ１の外部端子とバンプ電極５との間には、図２に示すように、下地電極３が介在されている。下地電極３は、半導体チップ１の最終保護膜１Ｃに形成された開口１Ｃ１を通してその下層に形成された外部端子２に電気的にかつ機械的に接続されている。最終保護膜１Ｃは、例えば酸化珪素膜又は窒化珪素膜で形成されている。
【００３０】
前記下地電極３は高融点金属膜であるクロム（Ｃｒ）膜で形成されている。クロム膜は、半導体チップ１の外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３の錫と反応してＣｒ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、半導体チップ１の外部端子とバンプ電極５は、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成されたＣｒ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００３１】
前記下地電極３の表面は、外部端子２にバンプ電極５を接続する前の段階において、例えば金（Ａｕ）膜で被覆されている。金膜は、下地電極３の表面の酸化を防止する目的で形成されている。金膜は、外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３内に拡散し吸収される。
【００３２】
前記配線基板７と半導体チップ１との間の隙間領域には、図１及び図２に示すように、樹脂１２が充填されている。樹脂１２は、例えば、エポキシ系熱硬化樹脂にシリカ充填剤、硬化促進剤、カップリング剤等を添加した絶縁性樹脂で形成されている。このように、配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填することにより、バンプ電極５の機械的強度を樹脂１２の機械的強度で補うことができるので、配線基板７と半導体チップ１との熱膨張係数の差に起因するバンプ電極５の破損を防止することができる。
【００３３】
前記下地電極３の平面形状は、図３に示すように、円形状で形成されている。
【００３４】
次に、前記半導体チップ１の製造方法について、図４乃至図６（製造方法を説明するための要部断面図）を用いて説明する。
【００３５】
まず、単結晶珪素からなる半導体基板１Ａで構成された半導体ウエーハを準備する。
【００３６】
次に、前記半導体ウエーハの素子形成面に半導体素子、その素子形成面上に配線、層間絶縁膜１Ｂ、外部端子２、最終保護膜１Ｃ等を形成し、この半導体ウエーハに実質的に同一の回路システムが塔載された半導体チップ形成領域を複数個行列状に形成する。
【００３７】
次に、図４に示すように、前記最終保護膜１Ｃに外部端子２の表面を露出する開口１Ｃ１を形成する。
【００３８】
次に、図５に示すように、前記開口１Ｃ１から露出された外部端子２の表面上を含む最終保護膜１Ｃの表面上に高融点金属膜であるクロム（Ｃｒ）膜３Ａ、金属膜である金（Ａｕ）膜３Ｂの夫々をスパッタリング法で連続的に堆積する。クロム膜３Ａ、金膜３Ｂの夫々は例えば０．１［μｍ］程度の膜厚で形成される。
【００３９】
次に、前記金膜３Ｂ、クロム膜３Ａの夫々にパターンニングを施し、図６に示すように、前記外部端子２の表面上に、クロム膜３Ａで形成され、かつ表面が金膜３Ｂで被覆された下地電極３を形成する。このパターンニングは、フォトリソグラフィ技術で形成されたフォトレジスト膜をマスクにして行なわれる。クロム膜３Ａは酸化珪素膜及び窒化珪素膜に対して接着性が高いので、クロム膜３Ａからなる下地電極３は酸化珪素膜又は窒化珪素膜からなる最終保護膜１Ｃに対して強固に固定される。また、クロム膜３Ａはアルミニウム膜又はアルミニウム合金膜に対して接着性が高いので、クロム膜３Ａからなる下地電極３はアルミニウム膜又はアルミニウム合金膜からなる外部端子２に対して強固に固定される。また、下地電極３の表面はＡｕ膜３Ｂで被覆されているので、下地電極３の表面は酸化されない。
【００４０】
次に、前記半導体ウエーハに形成された半導体チップ形成領域間をダイシングし、半導体ウエーハを各半導体チップ毎に分割することにより、図３に示す半導体チップ１が形成される。
【００４１】
次に、前記半導体装置の製造方法を説明しながら前記半導体チップ１の実装方法について、図７乃至図１１（実装方法を説明するための断面図）を用いて説明する。
【００４２】
まず、外部端子２上にクロム膜で形成された下地電極３を有する半導体チップ１を準備する。下地電極３の表面は金膜３Ｂで被覆されている。
【００４３】
次に、図７に示すように、前記半導体チップ１の下地電極３上に９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材で形成されたバンプ電極５を配置する。このバンプ電極５は、例えばガラスマスクを用いたボール供給法で配置される。
【００４４】
次に、熱処理を施して前記バンプ電極５を溶融し、図８に示すように、このバンプ電極５と前記半導体チップ１の外部端子２とを接続する。熱処理は、バンプ電極５の融点（この場合、２２１［℃］）よりも若干高い２４０［℃］程度の窒素ガス雰囲気中で行う。この工程において、下地電極３の表面を被覆していた金膜３Ｂはバンプ電極５内に拡散し吸収される。また、図９に示すように、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。
【００４５】
次に、前記半導体チップ１を配線基板７の実装面上に配置すると共に、半導体チップ１の外部端子２に接続されたバンプ電極５を配線基板７の実装面の電極パッド８上に配置する。
【００４６】
次に、熱処理を施して前記バンプ電極５を溶融し、図１０に示すように、このバンプ電極５と前記配線基板７の実装面の電極パッド８とを接続する。この工程において、図１１に示すように、Ｃｒ−Ｓｎ金属間化合物層６の膜厚は、半導体チップ１の外部端子２にバンプ電極５を接続した時よりも若干厚くなるが、外部端子２の表面には接触していない。
【００４７】
次に、前記配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填し、その後、前記配線基板７の裏面の電極パッド１０に球形状のバンプ電極１３を接続することにより、図１に示す半導体装置がほぼ完成する。
【００４８】
なお、半導体装置は製品として出荷され、その後、半導体装置は、図１２（要部断面図）に示すように、モジュール基板１５の実装面上にバンプ電極１３を介在して実装される。この半導体装置の実装は、熱処理を施してバンプ電極１３を溶融することにより行なわれる。熱処理は、バンプ電極５の融点（この場合、１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、バンプ電極５はバンプ電極１３よりも高い融点を有する金属材で形成されているので、バンプ電極５は溶融されない。
【００４９】
このように、本実施形態によれば、以下の作用効果が得られる。
【００５０】
（１）外部端子２上に下地電極３を有する半導体チップ１であって、前記下地電極３を高融点金属膜であるクロム（Ｃｒ）膜３Ａで形成することにより、半導体チップ１の外部端子２に、錫（Ｓｎ）の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を溶融接続する際、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。従って、半導体チップ１の外部端子２に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を接続することができる。
【００５１】
また、半導体チップ１の外部端子２に錫の含有量が多い組成の金属材からなるバンプ電極５を接続することができるので、耐熱温度の低い樹脂基板からなる配線基板７の実装面上にバンプ電極５を介在して半導体チップ２を実装することができる。
【００５２】
また、銅膜を廃止しているので、これに相当する分、半導体チップ２の製造コストを低減することができる。
【００５３】
（２）前記下地電極３の表面を金膜３Ｂで被覆することにより、下地電極３の表面の酸化を防止することができるので、下地電極３とバンプ電極５との濡れ性を確保することができる。
【００５４】
（３）配線基板７の実装面上にバンプ電極５を介在して実装される半導体チップ１の実装方法であって、外部端子２上に、クロム膜３Ａで形成された下地電極３を有する半導体チップ１を準備する工程と、前記半導体チップ１の下地電極３上に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を配置する工程と、前記バンプ電極５を溶融し、このバンプ電極５と前記半導体チップ１の外部端子２とを接続する工程を備えることにより、半導体チップ１の外部端子２に、錫（Ｓｎ）の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を溶融接続する際、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層６が生成される。このＣｒ−Ｓｎ金属間化合物層６はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。従って、半導体チップ１の外部端子２に錫の含有量が多い９６．５［重量％］錫（Ｓｎ）−３．５［重量％］銀（Ａｇ）組成の金属材からなるバンプ電極５を接続することができる。
【００５５】
（４）前記バンプ電極５と前記半導体チップ１の外部端子２を接続する工程の後に、前記バンプ電極５を溶融し、このバンプ電極５と配線基板７の実装面の電極パッド８を接続する工程を備えることにより、耐熱温度の低い樹脂基板からなる配線基板７の実装面上にバンプ電極５を介在して半導体チップ１を実装することができる。
【００５６】
なお、前記半導体チップ１の外部端子２に、２３２［℃］程度の融点を有する錫で形成されたバンプ電極５を接続してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５７】
また、前記下地電極３は、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜のいずれかの高融点金属膜で形成してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５８】
また、前記下地電極３の表面は、ニッケル（Ｎｉ）膜又は錫（Ｓｎ）膜で形成してもよい。この場合においても、前述の実施形態と同様の効果が得られる。
【００５９】
また、前記Ｃｒ−Ｓｎ金属間化合物層６はアルミニウム膜又はアルミニウム合金膜に対しても接着性が高いので、半導体チップ１の外部端子２の表面に接触させてもよい。
【００６０】
（実施形態２）
本発明の実施形態２である半導体装置の概略構成を図１３（要部断面図）に示す。
【００６１】
図１３に示すように、半導体装置は、配線基板７の実装面上に半導体チップ１及び半導体部品１６を実装している。半導体チップ１はバンプ電極５を介在して配線基板７の実装面上に実装されている。
【００６２】
前記配線基板７は、例えば、ガラス繊維にエポキシ樹脂又はポリイミド樹脂を含浸させた樹脂基板で形成されている。この樹脂基板からなる配線基板７は、２６０［℃］×６０〜１２０［秒］程度の耐熱温度を有する。
【００６３】
前記半導体チップ１の外部端子２はバンプ電極５を介在して配線基板７の電極パッド８に電気的にかつ機械的に接続されている。バンプ電極５は、例えば３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材で形成されている。この金属材からなるバンプ電極５は１８３［℃］程度の融点を有する。
【００６４】
前記半導体部品１６のリード１６Ａは、半田１７を介在して配線基板７の電極パッド８Ａに電気的にかつ機械的に接続されている。半田１７は、バンプ電極５と同様の金属材で形成されている。
【００６５】
前記バンプ電極５は、配線基板７の実装面上に半導体チップ１を実装する前の段階において、図１４（要部断面図）に示すように、半導体チップ１の外部端子２に接続されている。半導体チップ１の外部端子２とバンプ電極５との間には、前述の実施形態と同様に、下地電極３が介在されている。下地電極３は、半導体チップ１の最終保護膜１Ｃに形成された開口１Ｃ１を通してその下層に形成された外部端子２に電気的にかつ機械的に接続されている。最終保護膜１Ｃ１は、例えば酸化珪素膜又は窒化珪素膜で形成されている。
【００６６】
前記下地電極３は高融点金属膜であるクロム（Ｃｒ）膜で形成されている。クロム膜は、半導体チップ１の外部端子２にバンプ電極５を溶融接続する際、バンプ電極５の錫と反応してＣｒ−Ｓｎ金属間化合物層を生成する母材として使用される。つまり、半導体チップ１の外部端子とバンプ電極５は、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成されたＣｒ−Ｓｎ金属間化合物層を介して電気的にかつ機械的に接続されている。
【００６７】
前記下地電極３の表面は、外部端子２にバンプ電極５を接続する前の段階において、例えば金（Ａｕ）膜で被覆されている。金膜は、下地電極３の表面の酸化を防止する目的で形成されている。金膜は、外部端子２にバンプ電極５を溶融接続する際、バンプ電極１３内に拡散し吸収される。
【００６８】
次に、前記半導体チップ１４の製造方法について説明する。
【００６９】
まず、単結晶珪素からなる半導体基板１Ａで構成された半導体ウエーハを準備する。
【００７０】
次に、前記半導体ウエーハの素子形成面に半導体素子、その素子形成面上に配線、層間絶縁膜１Ｂ、外部端子２、最終保護膜１Ｃ等を形成し、この半導体ウエーハに実質的に同一の回路システムが塔載された半導体チップ形成領域を複数個行列状に形成する。
【００７１】
次に、前述の実施形態と同様の方法で、前記外部端子２の表面上に、クロム膜（３Ａ）で形成され、かつ表面が金膜（３Ｂ）で被覆された下地電極３を形成する。
【００７２】
次に、前記最終保護膜１Ｃの表面上にマスク２０を形成する。このマスク２０はフォトレジスト膜で形成されている。
【００７３】
次に、前記半導体ウエーハの全面に鉛膜、錫膜の夫々を真空蒸着法で順次連続的に蒸着し、図１５（要部断面図）に示すように、外部端子２の表面上に鉛膜、錫膜の夫々からなる積層体４を形成する。鉛膜、錫膜の夫々は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材となる膜厚で形成される。この工程において、マスク２０の表面上にも同様の積層体４が形成される。
【００７４】
次に、リフトオフ法を使用し、前記マスク２０を除去すると共に、このマスク２０の表面上の積層体４を除去する。
【００７５】
次に、熱処理を施して前記積層体４を溶融し、図１４に示すように、外部端子２の表面上に３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材からなる球形状のバンプ電極５を形成すると共に、このバンプ電極５を外部端子２に接続する。熱処理は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材の融点（１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、下地電極３の表面を被覆していた金膜３Ｂはバンプ電極５内に拡散し吸収される。また、前述の実施形態１と同様に、バンプ電極５の錫と下地電極３のクロム膜３Ａとの反応によってＣｒ−Ｓｎ金属間化合物層（６）が生成される。このＣｒ−Ｓｎ金属間化合物層（６）はクロム膜３Ａに対して接着性が高いので、半導体チップ１の外部端子２とバンプ電極５を強固に接続することができる。また、錫とクロム膜３Ａとの反応速度は錫と銅膜との反応速度に比ベて遅いので、これに相当する分、クロム膜３Ａの膜厚を薄くすることができ、下地電極３の膜応力を低減することができる。この工程により、外部端子２上に下地電極３及びバンプ電極５を有する半導体チップ１が形成される。
【００７６】
次に、前記半導体装置の製造方法を説明しながら前記半導体チップ１の実装方法について、図１３を用いて説明する。
【００７７】
まず、外部端子２上にクロム膜で形成された下地電極３及びこの下地電極３上に錫の含有量が多い金属材で形成されたバンプ電極５を有し、外部端子２とバンプ電極５とが、バンプ電極５の錫と下地電極３のクロム膜との反応によって生成された金属間化合物層（６）を介して接続されている半導体チップ１を準備すると共に、配線基板７を準備する。配線基板７の電極パッド８Ａの表面にはスクリーン印刷方法で半田ペースト材が形成されている。
【００７８】
次に、前記配線基板７実装面上に半導体チップ１及び半導体部品１６を配置すると共に、配線基板７の電極パッド８上に半導体チップ１のバンプ電極５を配置し、配線基板７の電極パッド８Ａ上に半田ペースト材を介在して半導体部品１６のリード１６Ａを配置する。
【００７９】
次に、熱処理を施して前記バンプ電極５及び半田ペースト材を溶融し、前記バンプ電極５と配線基板７の電極パッド８とを接続すると共に、半導体部品１６のリード１６Ａと配線基板７の電極パッド８Ａとを接続する。熱処理は、３７［重量％］鉛（Ｐｂ）−６３［重量％］錫（Ｓｎ）組成の金属材の融点（１８３［℃］）よりも若干高い温度雰囲気中で行う。この工程において、耐熱温度の低い樹脂基板からなる配線基板７の実装面上に半導体チップ１及び半導体部品１６が実装される。
【００８０】
次に、前記配線基板７と半導体チップ１との間の隙間領域に樹脂１２を充填することにより、半導体装置がほぼ完成する。
【００８１】
このように、本実施形態によれば、前述の実施形態と同様の作用効果が得られる。
【００８２】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００８３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８４】
半導体チップの外部端子に錫又は錫の含有量が多い金属材からなるバンプ電極を接続することができる。
【００８５】
また、耐熱温度の低い樹脂基板からなる配線基板の実装面上にバンプ電極を介在して半導体チップを実装することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の断面図である。
【図２】図１の要部拡大断面図である。
【図３】実装工程が施される前の状態を示す半導体チップの平面図である。
【図４】前記半導体チップの製造方法を説明するための断面図である。
【図５】前記半導体チップの製造方法を説明するための断面図である。
【図６】前記半導体チップの製造方法を説明するための断面図である。
【図７】前記半導体チップの実装方法を説明するための断面図である。
【図８】前記半導体チップの実装方法を説明するための断面図である。
【図９】前記半導体チップの実装方法を説明するための断面図である。
【図１０】前記半導体チップの実装方法を説明するための断面図である。
【図１１】前記半導体チップの実装方法を説明するための断面図である。
【図１２】前記半導体装置を配線基板に実装した状態を示す要部断面図である。
【図１３】本発明の実施形態２である半導体装置の要部断面図である。
【図１４】実装工程が施される前の状態を示す半導体チップの要部断面図である。
【図１５】前記半導体チップの製造方法を説明するための断面図である。
【符号の説明】
１…半導体チップ、２…外部端子、３…下地電極、３Ａ…クロム膜、３Ｂ…金膜、４…積層体、５…バンプ電極、６…金属間化合物層、７…配線基板、８…電極パッド、９…下地電極、１０…電極パッド、１１…下地電極、１２…樹脂、１３…バンプ電極、１５…配線基板、１６…半導体部品、１７…半田材。
Claims (8)
- 半導体ウエーハの素子形成面及びその上に半導体素子、配線、層間絶縁膜、外部端子、最終保護膜を形成し、この半導体ウエーハに実質的に同一の回路システムが搭載された半導体チップ形成領域を複数個行列状に形成する工程と、
前記最終保護膜に外部端子の表面を露出する開口を形成する工程と、
前記開口から露出された前記外部端子上にクロム膜、チタン膜、タングステン膜又はモリブデン膜のいずれかの高融点金属膜から成る下地電極を形成する工程と、
前記半導体ウエーハを各半導体チップに分割する工程と、
前記半導体チップの前記下地電極上に錫又は錫の含有量が多い金属材からなるバンプ電極を配置する工程と、
熱処理により前記バンプ電極を溶融して前記下地電極の高融点金属膜と前記バンプ電極中の錫との反応によるそれらの金属間化合物を形成することにより前記バンプ電極と前記外部端子とを接続する工程とを有することを特徴とする半導体チップの製造方法。 - 前記下地電極の形成工程は前記高融点金属膜上に金膜を形成する工程を有することを特徴とする請求項１に記載の半導体チップの製造方法。
- 前記外部端子は、アルミニウム膜又はアルミニウム合金膜から成ることを特徴とする請求項１又は請求項２の何れか１項に記載の半導体チップの製造方法。
- 前記バンプ電極は、錫−銀組成の金属材から成ることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体チップの製造方法。
- 配線基板の実装面上にバンプ電極を介在して実装される半導体チップの実装方法であって、
外部端子上に、クロム膜、チタン膜、タングステン膜又はモリブデン膜のいずれかの高融点金属膜で形成された下地電極を有する半導体チップを準備する工程と、
前記半導体チップの下地電極上に錫又は錫を多く含有する金属材で形成されたバンプ電極を配置する工程と、
前記バンプ電極を溶融して前記下地電極の高融点金属膜と前記バンプ電極中の錫との反応によるそれらの金属間化合物を形成することにより前記バンプ電極と前記外部端子とを接続する工程を備えたことを特徴とする半導体チップの実装方法。 - 前記半導体チップを準備する工程において、前記下地電極は前記高融点金属膜とその表面を覆う金膜とで形成されていることを特徴とする請求項５に記載の半導体チップの実装方法。
- 前記バンプ電極と前記外部端子とを接続する工程の後に、前記バンプ電極を溶融し、このバンプ電極と配線基板の実装面の電極パッドとを接続する工程を備えたことを特徴とする請求項５又は請求項６に記載の半導体チップの実装方法。
- 前記配線基板は樹脂基板で形成されていることを特徴とする請求項７に記載の半導体チップの実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24279096A JP3615628B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体チップの製造方法及びその実装方法 |
| KR1019970039970A KR19980024155A (ko) | 1996-09-13 | 1997-08-21 | 반도체 칩 및 그의 실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24279096A JP3615628B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体チップの製造方法及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092828A JPH1092828A (ja) | 1998-04-10 |
| JP3615628B2 true JP3615628B2 (ja) | 2005-02-02 |
Family
ID=17094339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24279096A Expired - Fee Related JP3615628B2 (ja) | 1996-09-13 | 1996-09-13 | 半導体チップの製造方法及びその実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3615628B2 (ja) |
| KR (1) | KR19980024155A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590783B2 (ja) * | 2001-06-13 | 2010-12-01 | パナソニック株式会社 | はんだボールの形成方法 |
-
1996
- 1996-09-13 JP JP24279096A patent/JP3615628B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-21 KR KR1019970039970A patent/KR19980024155A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092828A (ja) | 1998-04-10 |
| KR19980024155A (ko) | 1998-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420703B2 (ja) | 半導体装置の製造方法 | |
| KR100846270B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| US20030222352A1 (en) | Under-bump metallugical structure | |
| US6774495B2 (en) | Solder terminal and fabricating method thereof | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| US20030075791A1 (en) | Semiconductor device | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| WO2005093827A1 (ja) | 貫通配線基板及びその製造方法 | |
| JPH09129647A (ja) | 半導体素子 | |
| US7341949B2 (en) | Process for forming lead-free bump on electronic component | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000100869A (ja) | 半導体装置およびその製造方法 | |
| JP3563635B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| US6897141B2 (en) | Solder terminal and fabricating method thereof | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP3615628B2 (ja) | 半導体チップの製造方法及びその実装方法 | |
| JP2021034600A (ja) | 半導体装置 | |
| JP3836449B2 (ja) | 半導体装置の製造方法 | |
| JP3582014B2 (ja) | 半導体ペレットの実装方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |