JP4590783B2 - はんだボールの形成方法 - Google Patents
はんだボールの形成方法 Download PDFInfo
- Publication number
- JP4590783B2 JP4590783B2 JP2001178071A JP2001178071A JP4590783B2 JP 4590783 B2 JP4590783 B2 JP 4590783B2 JP 2001178071 A JP2001178071 A JP 2001178071A JP 2001178071 A JP2001178071 A JP 2001178071A JP 4590783 B2 JP4590783 B2 JP 4590783B2
- Authority
- JP
- Japan
- Prior art keywords
- solder ball
- solder
- flux
- ball
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の電極となるはんだボール形成技術に関する。特に、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）などの電極をなすはんだボールのサイズを均一にするはんだボール形成方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・軽量化・高機能化が進む中、電子部品の小型化、高機能化が求められている。それに伴ない電子部品も小面積化、電極の高密度化、多ピン化、挟ピッチ化が要求されている。これらの要求を満たし、接合の容易性・信頼性などの理由から電子部品を形成するデバイス基板裏面の電極にはんだボールを配列したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）構造が使用されてきた。この構造はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）などの半導体素子にも採用されている。
【０００３】
現状では、はんだボール高さが均一にならない場合が多く、はんだボール高さがばらつくと実装すべき回路基板等に、はんだボールを備えた電子部品を実装する時、はんだボールと基板が接触しないものが現れ、オープン不良が発生する。
【０００４】
このために電子部品の基板裏面に、はんだボールを形成するプロセスにおいてはんだボール高さを均一化する方法として形成されたボールを押圧装置で押圧し平坦化する方法が特開平１０−２４２６３１号公報に開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、これらの方法では、押圧工程が一つ増え、新たな押圧設備の導入、コスト、生産時間がさらに必要となる。また、押圧の際にはんだ屑が発生し、基板や押圧ツールに付着する可能性もある。
【０００６】
さらに、はんだピッチが狭い場合や加圧力が強すぎるとき、隣接するはんだボール同志が接合し、ショート不良が発生する可能性も考えられる。
【０００７】
このような課題を解決するため、工程を増やさずにボール形成工程内で、均一高さのはんだボールを形成する方法が求められる。
【０００８】
【課題を解決するための手段】
本発明のはんだボール形成プロセスにおいては、このような問題を解決するために、ばらつきの影響がでない範囲で均一高さのはんだボールを形成するために、電子部品の電極にはんだボールを搭載し、はんだボールを加熱溶融して接合する際に、はんだボールの酸化を低減・除去することにより、はんだボールの高さを均一化したものである。
【０００９】
具体的には、電子部品の電極上に、フラックス層を形成し、その後、はんだボールを設置し、酸素濃度が１００ＰＰＭ以下の窒素ガスまたはアルゴンガスの雰囲気中での加熱処理で、前記フラックスが前記はんだボールを覆い、前記はんだボールを溶融し、前記はんだボールを前記電極に接合させるはんだボールの形成方法であって、前記フラックス層の膜厚が、前記はんだボールの直径の２／５以上１／２以下であることを特徴とするはんだボールの形成方法を用いる。
【００１０】
この発明によれば、工程を増やさずにボール形成工程内で、均一高さのはんだボールを形成することができる。
【００１１】
【発明の実施の形態】
以下、本発明における実施の形態に関して図１〜図４を用いて説明する。
【００１２】
本実施形態では、はんだボールを溶融する際の酸化を抑制することにより、はんだボールの形状がでこぼこになり、個々の高さが異なるのを防止するものである。具体的には、はんだボール溶融時にはんだボールの表面を十分に覆い、酸化を抑制するように、はんだボール、半導体素子の基板電極の少なくとも一方にフラックスを塗布する。あるいは、はんだボール溶融の状態が、酸素濃度の低減状態、本実施例では不活性ガス雰囲気状態にて行なう。
【００１３】
すなわちＮ2などの不活性ガスを流すことにより大気中の酸素濃度を低減し、はんだ表面の酸化を防ぐ。その結果、はんだは良好な濡れ性、流動性を示し、はんだボール高さの均一化を可能とする。また、ランド上に充分な量のフラックスを塗布すると、予熱工程ではんだ表面にフラックスがぬれ上がり、はんだ表面の酸化膜を除去できる。その結果として、均一高さのはんだボールを形成することができる。
【００１４】
本実施形態における電子部品の製造方法の一例について具体的に説明する。
【００１５】
まず、▲１▼電子部品の基板電極またははんだボールのいずれかまたは両方にフラックスを塗布し（フラックス塗布工程）、▲２▼はんだボールを電子部品の基板電極上に搭載した後、（はんだボール搭載工程）、▲３▼電子部品をリフロー炉または加熱炉に投入し、室温からフラックスが活性化する温度域まで加熱し、一定時間加熱状態を保持し（予熱工程）、▲４▼さらに不活性ガス雰囲気中で、はんだの融点以上の温度まで加熱を行なった後（本加熱工程）、▲５▼大気室温、冷却、ファン冷却のいずれかにより冷却する（冷却工程）ことにより、電子部品の基板電極に、はんだボールを形成する。
【００１６】
ここで着目すべきは、酸化を抑制するために、フラックスを塗布したり、酸素濃度を低減する不活性ガス雰囲気中ではんだボールの加熱溶融を行なった点であり、それぞれ独立に実施してもよいが、両方行なう方が更に品質、生産性の効率が良くなる。
【００１７】
図１、２は本発明におけるはんだボールの均一化原理を説明するものである。
【００１８】
図１は酸素濃度低減の実施形態、図２はフラックス塗布の実施形態である。
【００１９】
図１（Ａ）は比較例の一例であり、電子部品３の基板電極２にフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、大気中の酸素によりはんだボール１の表面には酸化膜７が形成される。そして、はんだボールの冷却の際に、酸化膜７が層状の膜をなしているので、はんだボールの凝固収縮（III）の経過中に、酸化膜と酸化膜内のはんだ材料との凝固温度の差や、酸化膜の厚みのばらつきにより全体の応力バランスが不均一になり、結果として図１（Ａ）のIIIにて示すように表面がデコボコのはんだボールとなり、また各はんだボール１ａ、１ｂの高さは不均一となる。
【００２０】
これに対して図１（Ｂ）に示す本実施例のように電子部品３の基板電極２にフラックス５を介してはんだボール１を搭載し、酸素濃度低減の雰囲気、本実施例ではＮ2ガスなどの不活性ガス雰囲気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、はんだボール１の表面にはほとんど酸化膜７は形成されない、形成されたとしても微薄な膜が形成される。そしてはんだボールが冷却する際に、上述したような酸化膜の悪影響を排除することが可能となり、はんだボールには不要な応力が作用することがなく、結果として図１（Ｂ）のIIIに示すようにはんだは良好な濡れ性・流動性を示し、高さの均一化を可能とする。
【００２１】
このように酸素濃度を低減した状態にてはんだボールを溶融することによりはんだボールの形状の品質を維持し、各ボールの高さを均一に保つことが可能となる。結果としてはんだボールが良質な電子部品を提供することができる。
【００２２】
次にフラックス供給によるはんだボール品質、向上の原理を説明する。
【００２３】
図２（Ａ）は比較例の一例であり、電子部品３の基板電極２に少量のフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、比較例ではフラックスの塗布量が少ないためにはんだボールの酸化を抑制することができず、大気中の酸素によりはんだボール１の表面には酸化膜７が形成される。そして、はんだボールの冷却の際に、酸化膜７が層状の膜をなしているので、はんだボールの凝固収縮（III）の経過中に、酸化膜と酸化膜内のはんだ材料との凝固温度の差や、酸化膜の厚みのばらつきにより全体の応力バランスが不均一になり、結果として図１（Ａ）のIIIにて示すように表面がデコボコのはんだボールとなり、また各はんだボール１ａ、１ｂの高さは不均一となる。
【００２４】
これに対して図２（Ｂ）に示す本実施例のように電子部品３の基板電極２に多量のフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、はんだボール１の表面にはフラックスが作用することにより、ほとんど酸化膜７は形成されない、形成されたとしても微薄な膜が形成される。そしてはんだボールが冷却する際に、上述したような酸化膜の悪影響を排除することが可能となり、はんだボールには不要な応力が作用することがなく、結果として図１（Ｂ）のIIIに示すようにはんだは良好な濡れ性・流動性を示し、高さの均一化を可能とする。
【００２５】
本実施形態では大気中にてはんだボールの溶融をおこなったが、酸素濃度低減の雰囲気（Ｎ2ガスなどの不活性ガス雰囲気）中にて加熱、冷却を行なうと更に効果がある。
【００２６】
このようにランド上に充分な量のフラックスを塗布すると、はんだ表面にフラックスがぬれ上がり、はんだ表面の酸化膜を除去できる。その結果として、均一高さのはんだボールを形成することができる。
【００２７】
図３は、本実施形態におけるはんだボールが形成された電子部品の断面図である。半導体素子４に形成した電極と両面に電極を有した中間基板３の表面に形成した電極とを金やアルミニウムなどの金属材料や、導電性接着剤により接合する。ここで金属材料の接合には超音波による振動や、加熱、加圧などにより、また導電性接着剤の接合には加熱、加圧などにより接合を行なう。本実施形態では半導体素子４に形成した電極に金バンプ１０を形成し、金バンプ１０の先端に導電性ペースト（図示せず）を転写して、中間基板３の表面に形成した電極２ｂに加圧・加熱を行ないながら接合する。そして絶縁性樹脂１１により半導体素子と中間基板とで形成される空間を封止する。この際に金バンプ１０と電極２ｂとが押圧により強固に接合し、また絶縁性樹脂が溶融、硬化して中間基板３と半導体素子４との接合を図る。
【００２８】
基板３の裏面に設けた電極２ａ上には、はんだボール１が搭載されている。電極２ａは中間基板表面に蒸着、スパッタリング、めっきなどにより形成されている。
【００２９】
このように本実施形態の電子部品は、半導体素子の電極を両面に電極を有した中間基板（この両面の電極は基板内で電気的に接合されている）を介してはんだボールと電気的に接合されている。尚、基板３はセラミック、有機材料（エポキシ樹脂など）、複合材料などからなり、基板電極２ａ、２ｂは金、銅、タングステンなど（はんだとの濡れ性の悪い材料を電極に使用する場合は、電極表面に金の薄膜を蒸着することが望ましい）を用いる。
【００３０】
はんだボールはＳｎ−Ｐｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、Ｓｎ−Ｚｎ−Ｂｉ系などの組成からなるはんだを用いる。
【００３１】
尚、基板表面からはんだボールの頂点までの距離（以下、高さと呼ぶ）をｈと定義すると、高さＨは、本発明の形成プロセスにより均一化が可能となる。また中間基板は図１、２に示す基板３と同様のものである。
【００３２】
次に、図４を用いて図３に示す本実施形態の電子部品におけるはんだボールの形成方法の一例について述べる。本実施形態ではフラックスの塗布として転写方式を用いたが、直接塗布、印刷することも可能である。しかしながら、フラックスの膜厚を容易に安定させるという点では転写が好ましい。
【００３３】
まず、平面な転写皿９に一様な厚膜で形成されたフラックス５を転写治具である転写ピン６の先端に転写する（工程Ａ）。本実施形態では、フラックス５は転写前に予めスキージにより転写皿９上にはんだボール径の１／５〜２／３の一定膜厚に保っておく。また、転写ピン６の先端形状は、基板裏面電極２ａと同等の形状、サイズを用いることが望ましい。
【００３４】
転写ピン６に転写したフラックス５を中間基板の電極（裏面の電極）２ａに押し当て引き上げることにより、電極上に一定膜厚のフラックスを転写する（工程Ｂ）。その後、はんだボール１をフラックス５の付着した電極２ａ上に搭載する（工程Ｃ）。ここではんだボールの搭載には図に示すように吸着ノズル１２などにより必要なはんだボールを一括吸着しておいて、電極２ａ上に搭載したり、個別に搭載する。
【００３５】
一方、別の方式として、平面な転写皿９上に一様な厚膜で形成されたフラックス５に直接はんだボールの一部を浸漬、引き上げて転写し（工程Ｄ）、中間基板の電極２ａ上に搭載する（工程Ｅ）方式である。ここではんだボールの転写及び搭載には図に示すように吸着ノズル１２などにより必要なはんだボールを一括吸着しておいて、電極２ａ上に搭載したり、個別に搭載する。
【００３６】
尚、これらの方式以外にも（１）はんだ表面及び電極の一部あるいは全面にフラックスを塗布し、フラックスの粘着力によりはんだボールを電極上に仮固定する機能、及び（２）フラックス塗布量を一定に保つ機能を有していれば、フラックス塗布・ボール搭載工程はいかなる手法を用いても構わない。
【００３７】
次に、ボールが搭載された電子部品をリフロー炉または加熱炉に投入し、図５に示すような温度プロファイルで温度を制御する。このプロファイルは、▲１▼昇温、▲２▼プリヒート（予熱）、▲３▼昇温、▲４▼リフロー、▲５▼冷却の５つのプロセスからなる。はじめの昇温過程でフラックス中の水分を蒸発させ、次のプリヒート過程ではフラックスが活性化し、かつはんだ溶融温度より低温の温度域を選択し一定時間保持する。その後、再びはんだの融点よりも高い温度まで加熱し、冷却を行う。図５に示したプロファイルは一例であり、必ずしも５つのプロセスを必要としない。例えば、プリヒート過程を省略することも可能である。
【００３８】
一例で説明すると、▲２▼プリヒート（約１３０〜１６０［℃］、０〜１２０［Ｓ］保持）III）▲４▼リフロー（Ｓｎ−Ｐｂはんだ（融点：１８３℃）を使用する場合は２２０〜２５０℃、鉛フリーはんだでは融点より２０℃以上高いことが好ましい。）、▲５▼冷却（大気室温、水冷、ファン冷却などの冷却）。
【００３９】
図６に示すように本発明のはんだボール形成プロセスにより生産された電子部品を回路基板１３の基板電極１３ａに実装した場合、図に示すようにはんだボール高さにばらつきの少ない、接続精度、接続強度の高い電子部品実装基板が得られる。
【００４０】
【実施例】
以下に本実施形態の実施例として実験例を踏まえて詳細に説明する。
【００４１】
（実施例１）
半導体素子（縦：横：厚み；１１ｍｍ×１１ｍｍ×０．４ｍｍ）及びセラミック基板（縦：横：厚み；１３ｍｍ×１３ｍｍ×０．４ｍｍ）から構成される電子部品の一例であるＣＳＰについて、セラミック基板の基板裏面電極に直径０．３ｍｍの球状のＳｎ−３７Ｐｂ共晶はんだボールを搭載した。なお、基板裏面には、各隣接する中心間距離が０．５ｍｍ、直径０．３ｍｍの円形のタングステン電極が形成されており、電極表面にはＡｕメッキが施されている。フラックスはデルタラックス（千住工業製）を使用し、開口が２０ｍｍ×５０ｍｍの長方形であるメタルマスク（膜厚０．２０ｍｍ）を転写皿上に固定配置し、マスク上にフラックスを投入した後、転写皿に対して垂直に傾けた金属製スキージを転写皿長手方向に往復させることにより、膜厚０．２０ｍｍのフラックス層を転写皿上に形成する。その後、転写ピン（先端形状：直径０．３ｍｍの円）をフラックスの塗布してある転写皿表面まで押し当てた後、引き上げ、ＣＳＰ用のセラミック基板の裏面電極上に移動し表面に転写ピン先端が接触するまで押し当て、フラックスを転写する。その後、吸着ノズルにより必要な数のはんだボールを一括吸着し、はんだボールをＣＳＰ用のセラミック基板の裏面電極に搭載し、吸着ノズルの真空破壊を行ない、はんだボールを裏面電極に押し当てる。
【００４２】
その後、はんだボールを搭載したＣＳＰ用基板をリフロー炉に投入し、図７に示す温度プロファイルのような本加熱ピーク２３０℃、予熱なし、そして酸素濃度を１００ｐｐｍ以下の条件で、窒素ガス雰囲気でリフロー加熱を行った。その結果得られたはんだボール付ＣＳＰを３次元位置計測機能付き光学顕微鏡により、はんだボール頂点及び基板裏面に焦点が合う位置を測定し、この差をはんだボール高さとした。１部品内の１０点のはんだボールを測定した結果、図９（ａ）の実施例に示すように、はんだボール高さは０．２２８±０．００３ｍｍとなった。
【００４３】
尚、通常ははんだボールの頂点位置２０（すなわち図１０で示すように球形のはんだボールの幅ｔの１／２）とランド中心位置２１（すなわち図１０に示す回路基板の基板電極におけるはんだボールの搭載箇所の幅Ｗの１／２）との水平方向のずれＺはほとんどない状態にてはんだボールが基板上に搭載されているが、ずれＺがＷの１／２以内であればセルフアライメントにより、同様のはんだボールの搭載が可能であった。
【００４４】
別の実証例として直径０．３［ｍｍ］のＳｎ−３７Ｐｂはんだを、直径０．３［ｍｍ］のランドに実施例１と同様の方法でボール形成した場合も実施例１と同様の効果が見られた。この場合、リフロピーク温度２３０〜２５０℃の範囲でリフロー時酸素濃度を１００ｐｐｍ以下、プリヒート時間８０Ｓ以下、フラックス膜厚が２００μｍにすると、高さのばらつきを抑えられ、２２８±３μｍのはんだボールが形成できた。
【００４５】
（実施例２）
実施例２では実施例１と比べて、フラックスマスク厚、つまり転写するフラックスの厚みを１５０［μｍ］とし、はんだボールのリフロー加熱において、不活性ガスとして窒素ガスを使用し、比較例として窒素ガスに代えて大気内で加熱をおこなった。すなわちフラックスの影響を考慮せずに、不活性ガス雰囲気のリフロー加熱の影響を検証した。
【００４６】
【表１】
【００４７】
表１は大気と窒素ガスとにおけるリフロー雰囲気で、プリヒート時間が０秒〜１６０秒まで０［Ｓ］、３０［Ｓ］、８０［Ｓ］、１２０［Ｓ］、１６０［Ｓ］の時間毎の１０箇所のはんだボールの高さを測定した。
【００４８】
はんだボールの高さの測定した値の平均を“ＡＶＥ．”で表示し、最大高さを“Ｍａｘ”、最小高さを“Ｍｉｎ”として表示する。
【００４９】
表１から明らかなように、窒素ガス中でリフロー加熱を行なったものはプリ−ヒート時間に影響されることなくはんだボールの高さのバラツキを低減でき、しかも高さの最大と最小の幅やバラツキも低減できる。この結果を図示したのが図１１であり、上記説明はこの図からも明確である。
【００５０】
（実施例３）
実施例３はフラックスの厚みを変化させるものであり、まず▲１▼フラックスを基板に転写する場合を考える。ここで他の条件は実施例１と同様である。図１２は０．０８［ｍｍ］、０．１［ｍｍ］、０．１５［ｍｍ］、０．２［ｍｍ］の膜厚のフラックスを転写ピンに転写して基板の電極にフラックスを転写する。そして０．３［ｍｍ］、０．４［ｍｍ］、０．５［ｍｍ］の直径を有する球形のはんだボールを上記電極に搭載し、その後リフロー加熱により、はんだボールと基板との接合を行い、その際の接合状態の良否を示したものである。“◎”は高さのバラツキもかなり少なく（具体的には高さ誤差±５［μｍ］以内）接合強度もよい状態であり、“○”は高さのバラツキも少なく（具体的には高さ誤差±１５［μｍ］以内）接合強度もよい状態である。“×”は高さのバラツキが大きく（具体的には高さ誤差±１５［μｍ］以上）、不安定な状態である。
【００５１】
このような実験結果から明らかなように転写によるフラックス厚みははんだボールの直径の２／５以上、つまりｈf≧２／５ｄ（フラックスの高さｈf、はんだボールの直径ｄ）必要である。
【００５２】
同様にして▲２▼はんだボールに直接フラックスを転写する場合は、はんだボールの直径の１／６以上、つまりｈf≧１／６ｄ（フラックスの高さｈf、はんだボールの直径ｄ）必要である。ここではんだボールに直接フラックスを転写する方がピン転写に比べて少量で効果を生じることができる。
【００５３】
また経済性の面からはんだボールの直径の１／２以下のフラックス高さにすることが好ましい。
【００５４】
このように、はんだボールをフラックス層に浸漬さして転写する場合のフラックス塗布量について、はんだボール径の１／６以上から１／２以下の膜厚に均一化されたフラックス槽に、はんだボールを浸漬して転写する方が好ましい。はんだボール径の１／６以下ならばフラックスがはんだボールの全体の酸化を抑制することは困難であり、１／２以上になると、はんだボール吸引用ジグにフラックスが付着し、吸引穴がフラックスでふさがれはんだボールを吸引できなくなったり、フラックスの粘着力によりはんだボールが開放できなくなる可能性がある。
【００５５】
また、転写ピンによるフラックス塗布量において、はんだボール径と同径のピンを、はんだボール径の１／５以上から２／３以下の膜厚に均一化されたフラックス槽に浸漬した後、半導体素子裏面電極に接触させる方が好ましい。
【００５６】
このようにはんだボールの大きさに応じ、適量なフラックスを用いることによりはんだボールの酸化を抑制し、はんだボールの高さのバラツキを低減することが可能となる。
【００５７】
（実施例４）
実施例４は、はんだボール径や基板の裏面電極間隔、大きさを変更した場合を検証したものであり、球形の共晶はんだボール径を０．５０ｍｍとし、ＣＳＰのセラミック基板における各隣接する裏面電極の中心間距離を０．８ｍｍ、電極の直径を０．５０ｍｍとし、フラックス転写用のメタルマスク厚を０．２５ｍｍに変え、実施例１と同様のはんだボール形成処理を行った。他の条件は実施例１と同様である。なお、上方から見た際、ボール頂点位置とランド中心位置間の基板表面方向の距離が０．２ｍｍ以内になるようにはんだボールを搭載した。その結果、図９（ｂ）に示すように、１０点のはんだボール高さは０．３７７±０．００２μｍと均一化することができた。
【００５８】
（比較例１）
比較例１はメタルマスク厚を小さくし、フラックスの転写量を低くした例であり、フラックス形成のメタルマスク厚を０．０８０ｍｍに変え、実施例１と同様のはんだフラックス転写、ボール搭載処理を行った後、大気リフロー加熱処理を行った。実施例１と同様の高さ測定方法により得られた結果を、図９（ａ）に示す。はんだボール高さは、０．２６３±０．００９ｍｍとばらついた。
【００５９】
次にはんだボールの大きさを変えて同様の実験を行なった。
【００６０】
（比較例２）
フラックス転写用のメタルマスク厚を０．１０ｍｍに変え、実施例４と同様のはんだフラックス転写、ボール搭載処理を行った後、図８に示す温度プロファイル（本加熱ピーク２２３度、予熱１３０〜１５０度、加熱時間７０Ｓ）の条件で大気雰囲気でのリフロー加熱を行った。実施例４と同様の測定方法により得られた結果を、図９（ｂ）に示す。１０点のはんだボール高さは、０．３８１±０．００７ｍｍとばらついた。
【００６１】
（実施例５）
その他の実施例を説明する。
【００６２】
直径０．１〜１．０「ｍｍ」のＳｎ−Ｐｂ形の共晶はんだボールとし、予熱（プリヒート）を１５０±１０度、０〜１２０Ｓで行い、本加熱最高温度を２２０〜２５０℃とする。また、直径０．１〜１．０ｍｍの鉛フリーはんだボールとし、本加熱最高温度をはんだボールの融点より３０℃以上高い温度で行う。
【００６３】
【発明の効果】
従来、はんだボール高さの均一化は押圧により機械的に形成されたボールを平坦化する方法などが一般的であったが、本発明によればプロセスを増やすこと無く、短時間で容易に均一高さのはんだボールを形成することができ、このプロセスで形成されたはんだボール付チップを基板へ実装する時、オープン不良発生率を低減することができる。同時に、はんだ径・中心位置を揃えることができ、実装ショート不良を抑えることができる。
【図面の簡単な説明】
【図１】ボールはんだの形成プロセスにおける本実施形態と比較例との状態を示す図
【図２】ボールはんだの形成プロセスにおける本実施形態と比較例との状態を示す図
【図３】本発明の一実施の形態である電子部品の一例であるＣＳＰ部品の断面図
【図４】本発明の一実施形態におけるはんだボールの形成方法を示す図
【図５】本発明の一実施形態におけるはんだボール形成の温度プロファイルの一例を示す図
【図６】本発明の一実施形態における電子部品実装基板を示す図
【図７】本発明の一実施形態のはんだボール形成の温度プロファイルの一例を示す図
【図８】本発明の一実施形態のはんだボール形成の温度プロファイルの一例を示す図
【図９】本発明の実施形態でのはんだボール高さ測定結果を示す図
【図１０】本発明の一実施形態におけるはんだボールと基板の電極（ランド）との搭載位置関係を示す図
【図１１】本実施形態のはんだ加熱時間とはんだボールの高さとの関係を示す図
【図１２】本実施形態のフラックス塗布量とはんだボールの高さとの関係を示す図
【符号の説明】
１ はんだボール
２ 電極（２ａ、２ｂ）
３ 基板（インターポーザなど）
４ 半導体素子（ＩＣ）
５ フラックス
６ 転写ピン
７ はんだ酸化膜
９ フラックス転写皿
１３ 回路基板
【発明の属する技術分野】
本発明は、電子部品の電極となるはんだボール形成技術に関する。特に、Ｃ４（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）などの電極をなすはんだボールのサイズを均一にするはんだボール形成方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・軽量化・高機能化が進む中、電子部品の小型化、高機能化が求められている。それに伴ない電子部品も小面積化、電極の高密度化、多ピン化、挟ピッチ化が要求されている。これらの要求を満たし、接合の容易性・信頼性などの理由から電子部品を形成するデバイス基板裏面の電極にはんだボールを配列したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｌｌａｙ）構造が使用されてきた。この構造はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）などの半導体素子にも採用されている。
【０００３】
現状では、はんだボール高さが均一にならない場合が多く、はんだボール高さがばらつくと実装すべき回路基板等に、はんだボールを備えた電子部品を実装する時、はんだボールと基板が接触しないものが現れ、オープン不良が発生する。
【０００４】
このために電子部品の基板裏面に、はんだボールを形成するプロセスにおいてはんだボール高さを均一化する方法として形成されたボールを押圧装置で押圧し平坦化する方法が特開平１０−２４２６３１号公報に開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、これらの方法では、押圧工程が一つ増え、新たな押圧設備の導入、コスト、生産時間がさらに必要となる。また、押圧の際にはんだ屑が発生し、基板や押圧ツールに付着する可能性もある。
【０００６】
さらに、はんだピッチが狭い場合や加圧力が強すぎるとき、隣接するはんだボール同志が接合し、ショート不良が発生する可能性も考えられる。
【０００７】
このような課題を解決するため、工程を増やさずにボール形成工程内で、均一高さのはんだボールを形成する方法が求められる。
【０００８】
【課題を解決するための手段】
本発明のはんだボール形成プロセスにおいては、このような問題を解決するために、ばらつきの影響がでない範囲で均一高さのはんだボールを形成するために、電子部品の電極にはんだボールを搭載し、はんだボールを加熱溶融して接合する際に、はんだボールの酸化を低減・除去することにより、はんだボールの高さを均一化したものである。
【０００９】
具体的には、電子部品の電極上に、フラックス層を形成し、その後、はんだボールを設置し、酸素濃度が１００ＰＰＭ以下の窒素ガスまたはアルゴンガスの雰囲気中での加熱処理で、前記フラックスが前記はんだボールを覆い、前記はんだボールを溶融し、前記はんだボールを前記電極に接合させるはんだボールの形成方法であって、前記フラックス層の膜厚が、前記はんだボールの直径の２／５以上１／２以下であることを特徴とするはんだボールの形成方法を用いる。
【００１０】
この発明によれば、工程を増やさずにボール形成工程内で、均一高さのはんだボールを形成することができる。
【００１１】
【発明の実施の形態】
以下、本発明における実施の形態に関して図１〜図４を用いて説明する。
【００１２】
本実施形態では、はんだボールを溶融する際の酸化を抑制することにより、はんだボールの形状がでこぼこになり、個々の高さが異なるのを防止するものである。具体的には、はんだボール溶融時にはんだボールの表面を十分に覆い、酸化を抑制するように、はんだボール、半導体素子の基板電極の少なくとも一方にフラックスを塗布する。あるいは、はんだボール溶融の状態が、酸素濃度の低減状態、本実施例では不活性ガス雰囲気状態にて行なう。
【００１３】
すなわちＮ2などの不活性ガスを流すことにより大気中の酸素濃度を低減し、はんだ表面の酸化を防ぐ。その結果、はんだは良好な濡れ性、流動性を示し、はんだボール高さの均一化を可能とする。また、ランド上に充分な量のフラックスを塗布すると、予熱工程ではんだ表面にフラックスがぬれ上がり、はんだ表面の酸化膜を除去できる。その結果として、均一高さのはんだボールを形成することができる。
【００１４】
本実施形態における電子部品の製造方法の一例について具体的に説明する。
【００１５】
まず、▲１▼電子部品の基板電極またははんだボールのいずれかまたは両方にフラックスを塗布し（フラックス塗布工程）、▲２▼はんだボールを電子部品の基板電極上に搭載した後、（はんだボール搭載工程）、▲３▼電子部品をリフロー炉または加熱炉に投入し、室温からフラックスが活性化する温度域まで加熱し、一定時間加熱状態を保持し（予熱工程）、▲４▼さらに不活性ガス雰囲気中で、はんだの融点以上の温度まで加熱を行なった後（本加熱工程）、▲５▼大気室温、冷却、ファン冷却のいずれかにより冷却する（冷却工程）ことにより、電子部品の基板電極に、はんだボールを形成する。
【００１６】
ここで着目すべきは、酸化を抑制するために、フラックスを塗布したり、酸素濃度を低減する不活性ガス雰囲気中ではんだボールの加熱溶融を行なった点であり、それぞれ独立に実施してもよいが、両方行なう方が更に品質、生産性の効率が良くなる。
【００１７】
図１、２は本発明におけるはんだボールの均一化原理を説明するものである。
【００１８】
図１は酸素濃度低減の実施形態、図２はフラックス塗布の実施形態である。
【００１９】
図１（Ａ）は比較例の一例であり、電子部品３の基板電極２にフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、大気中の酸素によりはんだボール１の表面には酸化膜７が形成される。そして、はんだボールの冷却の際に、酸化膜７が層状の膜をなしているので、はんだボールの凝固収縮（III）の経過中に、酸化膜と酸化膜内のはんだ材料との凝固温度の差や、酸化膜の厚みのばらつきにより全体の応力バランスが不均一になり、結果として図１（Ａ）のIIIにて示すように表面がデコボコのはんだボールとなり、また各はんだボール１ａ、１ｂの高さは不均一となる。
【００２０】
これに対して図１（Ｂ）に示す本実施例のように電子部品３の基板電極２にフラックス５を介してはんだボール１を搭載し、酸素濃度低減の雰囲気、本実施例ではＮ2ガスなどの不活性ガス雰囲気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、はんだボール１の表面にはほとんど酸化膜７は形成されない、形成されたとしても微薄な膜が形成される。そしてはんだボールが冷却する際に、上述したような酸化膜の悪影響を排除することが可能となり、はんだボールには不要な応力が作用することがなく、結果として図１（Ｂ）のIIIに示すようにはんだは良好な濡れ性・流動性を示し、高さの均一化を可能とする。
【００２１】
このように酸素濃度を低減した状態にてはんだボールを溶融することによりはんだボールの形状の品質を維持し、各ボールの高さを均一に保つことが可能となる。結果としてはんだボールが良質な電子部品を提供することができる。
【００２２】
次にフラックス供給によるはんだボール品質、向上の原理を説明する。
【００２３】
図２（Ａ）は比較例の一例であり、電子部品３の基板電極２に少量のフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、比較例ではフラックスの塗布量が少ないためにはんだボールの酸化を抑制することができず、大気中の酸素によりはんだボール１の表面には酸化膜７が形成される。そして、はんだボールの冷却の際に、酸化膜７が層状の膜をなしているので、はんだボールの凝固収縮（III）の経過中に、酸化膜と酸化膜内のはんだ材料との凝固温度の差や、酸化膜の厚みのばらつきにより全体の応力バランスが不均一になり、結果として図１（Ａ）のIIIにて示すように表面がデコボコのはんだボールとなり、また各はんだボール１ａ、１ｂの高さは不均一となる。
【００２４】
これに対して図２（Ｂ）に示す本実施例のように電子部品３の基板電極２に多量のフラックス５を介してはんだボール１を搭載し、大気中にて加熱、冷却を行なう状態を示したものであり、ボール搭載後（Ｉ）、はんだボールを加熱し、はんだボールを溶融する（II）。この際、はんだボール１の表面にはフラックスが作用することにより、ほとんど酸化膜７は形成されない、形成されたとしても微薄な膜が形成される。そしてはんだボールが冷却する際に、上述したような酸化膜の悪影響を排除することが可能となり、はんだボールには不要な応力が作用することがなく、結果として図１（Ｂ）のIIIに示すようにはんだは良好な濡れ性・流動性を示し、高さの均一化を可能とする。
【００２５】
本実施形態では大気中にてはんだボールの溶融をおこなったが、酸素濃度低減の雰囲気（Ｎ2ガスなどの不活性ガス雰囲気）中にて加熱、冷却を行なうと更に効果がある。
【００２６】
このようにランド上に充分な量のフラックスを塗布すると、はんだ表面にフラックスがぬれ上がり、はんだ表面の酸化膜を除去できる。その結果として、均一高さのはんだボールを形成することができる。
【００２７】
図３は、本実施形態におけるはんだボールが形成された電子部品の断面図である。半導体素子４に形成した電極と両面に電極を有した中間基板３の表面に形成した電極とを金やアルミニウムなどの金属材料や、導電性接着剤により接合する。ここで金属材料の接合には超音波による振動や、加熱、加圧などにより、また導電性接着剤の接合には加熱、加圧などにより接合を行なう。本実施形態では半導体素子４に形成した電極に金バンプ１０を形成し、金バンプ１０の先端に導電性ペースト（図示せず）を転写して、中間基板３の表面に形成した電極２ｂに加圧・加熱を行ないながら接合する。そして絶縁性樹脂１１により半導体素子と中間基板とで形成される空間を封止する。この際に金バンプ１０と電極２ｂとが押圧により強固に接合し、また絶縁性樹脂が溶融、硬化して中間基板３と半導体素子４との接合を図る。
【００２８】
基板３の裏面に設けた電極２ａ上には、はんだボール１が搭載されている。電極２ａは中間基板表面に蒸着、スパッタリング、めっきなどにより形成されている。
【００２９】
このように本実施形態の電子部品は、半導体素子の電極を両面に電極を有した中間基板（この両面の電極は基板内で電気的に接合されている）を介してはんだボールと電気的に接合されている。尚、基板３はセラミック、有機材料（エポキシ樹脂など）、複合材料などからなり、基板電極２ａ、２ｂは金、銅、タングステンなど（はんだとの濡れ性の悪い材料を電極に使用する場合は、電極表面に金の薄膜を蒸着することが望ましい）を用いる。
【００３０】
はんだボールはＳｎ−Ｐｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系、Ｓｎ−Ｚｎ−Ｂｉ系などの組成からなるはんだを用いる。
【００３１】
尚、基板表面からはんだボールの頂点までの距離（以下、高さと呼ぶ）をｈと定義すると、高さＨは、本発明の形成プロセスにより均一化が可能となる。また中間基板は図１、２に示す基板３と同様のものである。
【００３２】
次に、図４を用いて図３に示す本実施形態の電子部品におけるはんだボールの形成方法の一例について述べる。本実施形態ではフラックスの塗布として転写方式を用いたが、直接塗布、印刷することも可能である。しかしながら、フラックスの膜厚を容易に安定させるという点では転写が好ましい。
【００３３】
まず、平面な転写皿９に一様な厚膜で形成されたフラックス５を転写治具である転写ピン６の先端に転写する（工程Ａ）。本実施形態では、フラックス５は転写前に予めスキージにより転写皿９上にはんだボール径の１／５〜２／３の一定膜厚に保っておく。また、転写ピン６の先端形状は、基板裏面電極２ａと同等の形状、サイズを用いることが望ましい。
【００３４】
転写ピン６に転写したフラックス５を中間基板の電極（裏面の電極）２ａに押し当て引き上げることにより、電極上に一定膜厚のフラックスを転写する（工程Ｂ）。その後、はんだボール１をフラックス５の付着した電極２ａ上に搭載する（工程Ｃ）。ここではんだボールの搭載には図に示すように吸着ノズル１２などにより必要なはんだボールを一括吸着しておいて、電極２ａ上に搭載したり、個別に搭載する。
【００３５】
一方、別の方式として、平面な転写皿９上に一様な厚膜で形成されたフラックス５に直接はんだボールの一部を浸漬、引き上げて転写し（工程Ｄ）、中間基板の電極２ａ上に搭載する（工程Ｅ）方式である。ここではんだボールの転写及び搭載には図に示すように吸着ノズル１２などにより必要なはんだボールを一括吸着しておいて、電極２ａ上に搭載したり、個別に搭載する。
【００３６】
尚、これらの方式以外にも（１）はんだ表面及び電極の一部あるいは全面にフラックスを塗布し、フラックスの粘着力によりはんだボールを電極上に仮固定する機能、及び（２）フラックス塗布量を一定に保つ機能を有していれば、フラックス塗布・ボール搭載工程はいかなる手法を用いても構わない。
【００３７】
次に、ボールが搭載された電子部品をリフロー炉または加熱炉に投入し、図５に示すような温度プロファイルで温度を制御する。このプロファイルは、▲１▼昇温、▲２▼プリヒート（予熱）、▲３▼昇温、▲４▼リフロー、▲５▼冷却の５つのプロセスからなる。はじめの昇温過程でフラックス中の水分を蒸発させ、次のプリヒート過程ではフラックスが活性化し、かつはんだ溶融温度より低温の温度域を選択し一定時間保持する。その後、再びはんだの融点よりも高い温度まで加熱し、冷却を行う。図５に示したプロファイルは一例であり、必ずしも５つのプロセスを必要としない。例えば、プリヒート過程を省略することも可能である。
【００３８】
一例で説明すると、▲２▼プリヒート（約１３０〜１６０［℃］、０〜１２０［Ｓ］保持）III）▲４▼リフロー（Ｓｎ−Ｐｂはんだ（融点：１８３℃）を使用する場合は２２０〜２５０℃、鉛フリーはんだでは融点より２０℃以上高いことが好ましい。）、▲５▼冷却（大気室温、水冷、ファン冷却などの冷却）。
【００３９】
図６に示すように本発明のはんだボール形成プロセスにより生産された電子部品を回路基板１３の基板電極１３ａに実装した場合、図に示すようにはんだボール高さにばらつきの少ない、接続精度、接続強度の高い電子部品実装基板が得られる。
【００４０】
【実施例】
以下に本実施形態の実施例として実験例を踏まえて詳細に説明する。
【００４１】
（実施例１）
半導体素子（縦：横：厚み；１１ｍｍ×１１ｍｍ×０．４ｍｍ）及びセラミック基板（縦：横：厚み；１３ｍｍ×１３ｍｍ×０．４ｍｍ）から構成される電子部品の一例であるＣＳＰについて、セラミック基板の基板裏面電極に直径０．３ｍｍの球状のＳｎ−３７Ｐｂ共晶はんだボールを搭載した。なお、基板裏面には、各隣接する中心間距離が０．５ｍｍ、直径０．３ｍｍの円形のタングステン電極が形成されており、電極表面にはＡｕメッキが施されている。フラックスはデルタラックス（千住工業製）を使用し、開口が２０ｍｍ×５０ｍｍの長方形であるメタルマスク（膜厚０．２０ｍｍ）を転写皿上に固定配置し、マスク上にフラックスを投入した後、転写皿に対して垂直に傾けた金属製スキージを転写皿長手方向に往復させることにより、膜厚０．２０ｍｍのフラックス層を転写皿上に形成する。その後、転写ピン（先端形状：直径０．３ｍｍの円）をフラックスの塗布してある転写皿表面まで押し当てた後、引き上げ、ＣＳＰ用のセラミック基板の裏面電極上に移動し表面に転写ピン先端が接触するまで押し当て、フラックスを転写する。その後、吸着ノズルにより必要な数のはんだボールを一括吸着し、はんだボールをＣＳＰ用のセラミック基板の裏面電極に搭載し、吸着ノズルの真空破壊を行ない、はんだボールを裏面電極に押し当てる。
【００４２】
その後、はんだボールを搭載したＣＳＰ用基板をリフロー炉に投入し、図７に示す温度プロファイルのような本加熱ピーク２３０℃、予熱なし、そして酸素濃度を１００ｐｐｍ以下の条件で、窒素ガス雰囲気でリフロー加熱を行った。その結果得られたはんだボール付ＣＳＰを３次元位置計測機能付き光学顕微鏡により、はんだボール頂点及び基板裏面に焦点が合う位置を測定し、この差をはんだボール高さとした。１部品内の１０点のはんだボールを測定した結果、図９（ａ）の実施例に示すように、はんだボール高さは０．２２８±０．００３ｍｍとなった。
【００４３】
尚、通常ははんだボールの頂点位置２０（すなわち図１０で示すように球形のはんだボールの幅ｔの１／２）とランド中心位置２１（すなわち図１０に示す回路基板の基板電極におけるはんだボールの搭載箇所の幅Ｗの１／２）との水平方向のずれＺはほとんどない状態にてはんだボールが基板上に搭載されているが、ずれＺがＷの１／２以内であればセルフアライメントにより、同様のはんだボールの搭載が可能であった。
【００４４】
別の実証例として直径０．３［ｍｍ］のＳｎ−３７Ｐｂはんだを、直径０．３［ｍｍ］のランドに実施例１と同様の方法でボール形成した場合も実施例１と同様の効果が見られた。この場合、リフロピーク温度２３０〜２５０℃の範囲でリフロー時酸素濃度を１００ｐｐｍ以下、プリヒート時間８０Ｓ以下、フラックス膜厚が２００μｍにすると、高さのばらつきを抑えられ、２２８±３μｍのはんだボールが形成できた。
【００４５】
（実施例２）
実施例２では実施例１と比べて、フラックスマスク厚、つまり転写するフラックスの厚みを１５０［μｍ］とし、はんだボールのリフロー加熱において、不活性ガスとして窒素ガスを使用し、比較例として窒素ガスに代えて大気内で加熱をおこなった。すなわちフラックスの影響を考慮せずに、不活性ガス雰囲気のリフロー加熱の影響を検証した。
【００４６】
【表１】
表１は大気と窒素ガスとにおけるリフロー雰囲気で、プリヒート時間が０秒〜１６０秒まで０［Ｓ］、３０［Ｓ］、８０［Ｓ］、１２０［Ｓ］、１６０［Ｓ］の時間毎の１０箇所のはんだボールの高さを測定した。
【００４８】
はんだボールの高さの測定した値の平均を“ＡＶＥ．”で表示し、最大高さを“Ｍａｘ”、最小高さを“Ｍｉｎ”として表示する。
【００４９】
表１から明らかなように、窒素ガス中でリフロー加熱を行なったものはプリ−ヒート時間に影響されることなくはんだボールの高さのバラツキを低減でき、しかも高さの最大と最小の幅やバラツキも低減できる。この結果を図示したのが図１１であり、上記説明はこの図からも明確である。
【００５０】
（実施例３）
実施例３はフラックスの厚みを変化させるものであり、まず▲１▼フラックスを基板に転写する場合を考える。ここで他の条件は実施例１と同様である。図１２は０．０８［ｍｍ］、０．１［ｍｍ］、０．１５［ｍｍ］、０．２［ｍｍ］の膜厚のフラックスを転写ピンに転写して基板の電極にフラックスを転写する。そして０．３［ｍｍ］、０．４［ｍｍ］、０．５［ｍｍ］の直径を有する球形のはんだボールを上記電極に搭載し、その後リフロー加熱により、はんだボールと基板との接合を行い、その際の接合状態の良否を示したものである。“◎”は高さのバラツキもかなり少なく（具体的には高さ誤差±５［μｍ］以内）接合強度もよい状態であり、“○”は高さのバラツキも少なく（具体的には高さ誤差±１５［μｍ］以内）接合強度もよい状態である。“×”は高さのバラツキが大きく（具体的には高さ誤差±１５［μｍ］以上）、不安定な状態である。
【００５１】
このような実験結果から明らかなように転写によるフラックス厚みははんだボールの直径の２／５以上、つまりｈf≧２／５ｄ（フラックスの高さｈf、はんだボールの直径ｄ）必要である。
【００５２】
同様にして▲２▼はんだボールに直接フラックスを転写する場合は、はんだボールの直径の１／６以上、つまりｈf≧１／６ｄ（フラックスの高さｈf、はんだボールの直径ｄ）必要である。ここではんだボールに直接フラックスを転写する方がピン転写に比べて少量で効果を生じることができる。
【００５３】
また経済性の面からはんだボールの直径の１／２以下のフラックス高さにすることが好ましい。
【００５４】
このように、はんだボールをフラックス層に浸漬さして転写する場合のフラックス塗布量について、はんだボール径の１／６以上から１／２以下の膜厚に均一化されたフラックス槽に、はんだボールを浸漬して転写する方が好ましい。はんだボール径の１／６以下ならばフラックスがはんだボールの全体の酸化を抑制することは困難であり、１／２以上になると、はんだボール吸引用ジグにフラックスが付着し、吸引穴がフラックスでふさがれはんだボールを吸引できなくなったり、フラックスの粘着力によりはんだボールが開放できなくなる可能性がある。
【００５５】
また、転写ピンによるフラックス塗布量において、はんだボール径と同径のピンを、はんだボール径の１／５以上から２／３以下の膜厚に均一化されたフラックス槽に浸漬した後、半導体素子裏面電極に接触させる方が好ましい。
【００５６】
このようにはんだボールの大きさに応じ、適量なフラックスを用いることによりはんだボールの酸化を抑制し、はんだボールの高さのバラツキを低減することが可能となる。
【００５７】
（実施例４）
実施例４は、はんだボール径や基板の裏面電極間隔、大きさを変更した場合を検証したものであり、球形の共晶はんだボール径を０．５０ｍｍとし、ＣＳＰのセラミック基板における各隣接する裏面電極の中心間距離を０．８ｍｍ、電極の直径を０．５０ｍｍとし、フラックス転写用のメタルマスク厚を０．２５ｍｍに変え、実施例１と同様のはんだボール形成処理を行った。他の条件は実施例１と同様である。なお、上方から見た際、ボール頂点位置とランド中心位置間の基板表面方向の距離が０．２ｍｍ以内になるようにはんだボールを搭載した。その結果、図９（ｂ）に示すように、１０点のはんだボール高さは０．３７７±０．００２μｍと均一化することができた。
【００５８】
（比較例１）
比較例１はメタルマスク厚を小さくし、フラックスの転写量を低くした例であり、フラックス形成のメタルマスク厚を０．０８０ｍｍに変え、実施例１と同様のはんだフラックス転写、ボール搭載処理を行った後、大気リフロー加熱処理を行った。実施例１と同様の高さ測定方法により得られた結果を、図９（ａ）に示す。はんだボール高さは、０．２６３±０．００９ｍｍとばらついた。
【００５９】
次にはんだボールの大きさを変えて同様の実験を行なった。
【００６０】
（比較例２）
フラックス転写用のメタルマスク厚を０．１０ｍｍに変え、実施例４と同様のはんだフラックス転写、ボール搭載処理を行った後、図８に示す温度プロファイル（本加熱ピーク２２３度、予熱１３０〜１５０度、加熱時間７０Ｓ）の条件で大気雰囲気でのリフロー加熱を行った。実施例４と同様の測定方法により得られた結果を、図９（ｂ）に示す。１０点のはんだボール高さは、０．３８１±０．００７ｍｍとばらついた。
【００６１】
（実施例５）
その他の実施例を説明する。
【００６２】
直径０．１〜１．０「ｍｍ」のＳｎ−Ｐｂ形の共晶はんだボールとし、予熱（プリヒート）を１５０±１０度、０〜１２０Ｓで行い、本加熱最高温度を２２０〜２５０℃とする。また、直径０．１〜１．０ｍｍの鉛フリーはんだボールとし、本加熱最高温度をはんだボールの融点より３０℃以上高い温度で行う。
【００６３】
【発明の効果】
従来、はんだボール高さの均一化は押圧により機械的に形成されたボールを平坦化する方法などが一般的であったが、本発明によればプロセスを増やすこと無く、短時間で容易に均一高さのはんだボールを形成することができ、このプロセスで形成されたはんだボール付チップを基板へ実装する時、オープン不良発生率を低減することができる。同時に、はんだ径・中心位置を揃えることができ、実装ショート不良を抑えることができる。
【図面の簡単な説明】
【図１】ボールはんだの形成プロセスにおける本実施形態と比較例との状態を示す図
【図２】ボールはんだの形成プロセスにおける本実施形態と比較例との状態を示す図
【図３】本発明の一実施の形態である電子部品の一例であるＣＳＰ部品の断面図
【図４】本発明の一実施形態におけるはんだボールの形成方法を示す図
【図５】本発明の一実施形態におけるはんだボール形成の温度プロファイルの一例を示す図
【図６】本発明の一実施形態における電子部品実装基板を示す図
【図７】本発明の一実施形態のはんだボール形成の温度プロファイルの一例を示す図
【図８】本発明の一実施形態のはんだボール形成の温度プロファイルの一例を示す図
【図９】本発明の実施形態でのはんだボール高さ測定結果を示す図
【図１０】本発明の一実施形態におけるはんだボールと基板の電極（ランド）との搭載位置関係を示す図
【図１１】本実施形態のはんだ加熱時間とはんだボールの高さとの関係を示す図
【図１２】本実施形態のフラックス塗布量とはんだボールの高さとの関係を示す図
【符号の説明】
１ はんだボール
２ 電極（２ａ、２ｂ）
３ 基板（インターポーザなど）
４ 半導体素子（ＩＣ）
５ フラックス
６ 転写ピン
７ はんだ酸化膜
９ フラックス転写皿
１３ 回路基板
Claims (3)
- 電子部品の電極上に、フラックス層を形成し、その後、はんだボールを設置し、酸素濃度が１００ＰＰＭ以下の窒素ガスまたはアルゴンガスの雰囲気中での加熱処理で、前記フラックスが前記はんだボールを覆い、前記はんだボールを溶融し、前記はんだボールを前記電極に接合させるはんだボールの形成方法であって、
前記フラックス層の膜厚が、前記はんだボールの直径の２／５以上１／２以下であることを特徴とするはんだボールの形成方法。 - 前記フラックス層の形成方法として、前記はんだボール径の１／５以上２／３以下の膜厚のフラックス槽に、前記はんだボールと同径の転写ピンを浸漬して前記電極に転写する方法をもちいる請求項１記載のボールの形成方法。
- 前記フラックス層の形成方法として、前記はんだボール径の１／６以上１／２以下の膜厚のフラックス槽に、前記はんだボールを浸漬して前記電極に転写する方法をもちいる請求項１記載のボールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178071A JP4590783B2 (ja) | 2001-06-13 | 2001-06-13 | はんだボールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001178071A JP4590783B2 (ja) | 2001-06-13 | 2001-06-13 | はんだボールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368044A JP2002368044A (ja) | 2002-12-20 |
| JP4590783B2 true JP4590783B2 (ja) | 2010-12-01 |
Family
ID=19018822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001178071A Expired - Fee Related JP4590783B2 (ja) | 2001-06-13 | 2001-06-13 | はんだボールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4590783B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064461A (ja) * | 2003-07-28 | 2005-03-10 | Nippon Steel Corp | 導電性ボール搭載方法、バンプ形成方法及び導電性ボール搭載基板 |
| KR101881063B1 (ko) * | 2011-12-12 | 2018-07-25 | 삼성전자주식회사 | 범프의 제조 방법 |
| EP2838328B1 (en) * | 2012-04-10 | 2019-06-26 | FUJI Corporation | Ball mounting method and working machine |
| KR102520294B1 (ko) * | 2014-10-31 | 2023-04-10 | 데쿠세리아루즈 가부시키가이샤 | 이방성 도전 필름 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483353A (ja) * | 1990-07-25 | 1992-03-17 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0697645A (ja) * | 1992-01-20 | 1994-04-08 | Tokyo Gas Co Ltd | リフローはんだ付け炉内の酸素濃度を減少させる方法及びその装置 |
| JPH07302816A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 電子回路基板の製造方法 |
| JPH08288630A (ja) * | 1995-04-13 | 1996-11-01 | Matsushita Electric Ind Co Ltd | バンプの形成方法およびバンプ付きチップの実装方法 |
| JPH08340174A (ja) * | 1995-06-13 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 半田電極の形成方法 |
| JPH09298356A (ja) * | 1996-03-08 | 1997-11-18 | Hitachi Ltd | バンプ形成方法とその装置および形成された電子部品 |
| JPH1092828A (ja) * | 1996-09-13 | 1998-04-10 | Hitachi Ltd | 半導体チップ及びその実装方法 |
| JPH10294337A (ja) * | 1997-04-21 | 1998-11-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000299356A (ja) * | 1999-04-15 | 2000-10-24 | Sharp Corp | Ｂｇａ型半導体パッケージの実装構造およびその実装方法 |
| JP2001135666A (ja) * | 1999-08-23 | 2001-05-18 | Taniguchi Consulting Engineers Co Ltd | 電子回路装置の製造方法および製造装置 |
-
2001
- 2001-06-13 JP JP2001178071A patent/JP4590783B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0483353A (ja) * | 1990-07-25 | 1992-03-17 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH0697645A (ja) * | 1992-01-20 | 1994-04-08 | Tokyo Gas Co Ltd | リフローはんだ付け炉内の酸素濃度を減少させる方法及びその装置 |
| JPH07302816A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | 電子回路基板の製造方法 |
| JPH08288630A (ja) * | 1995-04-13 | 1996-11-01 | Matsushita Electric Ind Co Ltd | バンプの形成方法およびバンプ付きチップの実装方法 |
| JPH08340174A (ja) * | 1995-06-13 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 半田電極の形成方法 |
| JPH09298356A (ja) * | 1996-03-08 | 1997-11-18 | Hitachi Ltd | バンプ形成方法とその装置および形成された電子部品 |
| JPH1092828A (ja) * | 1996-09-13 | 1998-04-10 | Hitachi Ltd | 半導体チップ及びその実装方法 |
| JPH10294337A (ja) * | 1997-04-21 | 1998-11-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000299356A (ja) * | 1999-04-15 | 2000-10-24 | Sharp Corp | Ｂｇａ型半導体パッケージの実装構造およびその実装方法 |
| JP2001135666A (ja) * | 1999-08-23 | 2001-05-18 | Taniguchi Consulting Engineers Co Ltd | 電子回路装置の製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368044A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165885A (en) | Method of making components with solder balls | |
| US5873512A (en) | Application of low temperature metallurgical paste to form a bond structure to attach an electronic component to a carrier | |
| US6589594B1 (en) | Method for filling a wafer through-via with a conductive material | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| US6319810B1 (en) | Method for forming solder bumps | |
| KR20030067590A (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| KR100843632B1 (ko) | 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 | |
| JP4136844B2 (ja) | 電子部品の実装方法 | |
| US20040075168A1 (en) | Semiconductor device bonded on circuit board via coil spring | |
| JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009009994A (ja) | 半導体装置およびその製造方法 | |
| JP2001044606A (ja) | 半導体パッケージの実装構造体およびその実装方法並びにそのリワーク方法 | |
| JP3631230B2 (ja) | 予備ハンダの形成方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP4495927B2 (ja) | 半導体装置およびその製造方法 | |
| KR100808106B1 (ko) | 반도체 칩 또는 반도체 칩 웨이퍼에 형성한 박막히터를이용한 솔더범프 형성방법과 그 장치 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| KR20130100441A (ko) | 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지 | |
| TWI764727B (zh) | 凸塊電極基板的形成方法 | |
| JP2012028437A (ja) | 半導体装置とその製造方法 | |
| JP2004207534A (ja) | 配線基板およびこれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080222 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |