JP2009009994A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009009994A
JP2009009994A JP2007167428A JP2007167428A JP2009009994A JP 2009009994 A JP2009009994 A JP 2009009994A JP 2007167428 A JP2007167428 A JP 2007167428A JP 2007167428 A JP2007167428 A JP 2007167428A JP 2009009994 A JP2009009994 A JP 2009009994A
Authority
JP
Japan
Prior art keywords
gallium
substrate
semiconductor element
connection
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007167428A
Other languages
English (en)
Inventor
Shigeru Mizuno
茂 水野
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007167428A priority Critical patent/JP2009009994A/ja
Priority to US12/146,003 priority patent/US7750484B2/en
Priority to TW097123671A priority patent/TW200903758A/zh
Publication of JP2009009994A publication Critical patent/JP2009009994A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81405—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子をフリップチップ接続する際の接合温度を低下させ、半導体素子と基板との間に作用する熱応力を低減させて半導体素子と基板との接合信頼性を向上させる。
【解決手段】フリップチップ接続により基板２０に半導体素子１０が搭載された半導体装置の製造方法であって、前記基板２０の表面に形成された接続パッド２２に、接合材３０としてガリウムを被着する工程と、真空加熱により、銅からなる前記接続パッド２２から前記接合材３０中に銅を拡散させ、前記ガリウムを銅との固溶体状態にする工程と、前記半導体素子１０に形成された接続用のバンプ１２と前記接続パッド２２とを位置合わせし、加熱下において、前記接続用のバンプ１２と前記接続パッド２２とを固溶体状態の接合材３０を介して接合する工程とを備えることを特徴とする。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、より詳細にはフリップチップ接続により半導体素子を搭載した半導体装置、およびフリップチップ接続により半導体素子を搭載する半導体装置の製造方法に関する。
半導体素子の高集積化および半導体装置の小型化にともない、フリップチップ接続により半導体素子を搭載する方法が多用されている。フリップチップ接続により半導体素子を基板に搭載する方法として、接続用のバンプとして金バンプを備えた半導体素子を、基板に形成された接続パッドにはんだ付けして搭載する方法が行われている（たとえば、特許文献１、２参照）。
金バンプを用いて半導体素子を基板に搭載する方法には、基板に形成された接続パッドにはんだ粉を付着させ、接続パッドと金バンプとを位置合わせし、はんだ粉が溶融する温度に加熱してはんだ接合する方法（特許文献３）、基板にアンダーフィル樹脂をあらかじめ供給し、接続パッドに金バンプを位置合わせした状態で半導体素子に超音波振動を加えながら押圧して、接続パッドに金バンプを接合するといった方法がある。
特開平８−３１８３５号公報 特開２００７−２７５２６号公報 特開２００３−７９０２号公報
上述した接続パッドにはんだ粉を付着させ、はんだ接合によって金バンプを接続パッドに接合する方法は、接続パッドが５０〜６０μｍといったきわめて狭ピッチで配置される半導体装置の製造に用いられている。ところで、はんだ接合工程においては、環境に対する負荷を低減させるため、Sn-3.5Ag(融点２２１℃）、Sn-3Ag-0.5Cu(融点２１７〜２２０℃）等の鉛フリーはんだが使用されるようになってきた。これらの鉛フリーはんだは、鉛系のはんだと比較して融点が高く、融点よりも３０℃程度高い２５０℃程度の高温の加熱下で使用される。
このように、高温で半導体素子を基板に接合した後、室温まで降温させると、半導体素子の熱膨張係数（2.3ppm／K)と、有機基板からなる基板の熱膨張係数（20〜60ppm／K）の差によって、半導体装置が全体として反った形に変形するという問題がある。
図６は、はんだ接合後に、半導体素子１０と基板２０とを室温まで降温させた状態を説明的に示す。半導体素子１０の電極に形成された金バンプ１２がはんだ１４により基板２０に形成された接続パッド２２に接合されている。基板２０は半導体素子１０よりも熱膨張係数が大きいから、室温まで降温した際には、基板２０は半導体素子１０よりも大きく収縮し、金バンプ１２と接続パッド２２との間には接合部を破断させようとする力が作用する。
フリップチップ接続によって半導体素子を搭載した際に、半導体素子と基板との間にアンダーフィル樹脂を充填しているのは、アンダーフィル樹脂によって半導体素子と基板との接合部を堅固に保持し、金バンプと接続パッドとの接合部が剥離したりしないように保護するためである。このアンダーフィルは、はんだ接合後、降温しないうちに行うことが有効であるが、高温でアンダーフィルするとアンダーフィル樹脂中にボイドが発生しやすく、ボイドが発生するとアンダーフィルの機能が大きく減退する。
また、接続パッドの配置ピッチが５０〜６０μｍと狭くなると必然的に接続パッドが狭幅になるから、金バンプと接続パッドとの接合面積が小さくなるから接合強度が低下し、熱応力による外力によって接合部が破断しやすくなるという問題もある。
また、金バンプと接続パッドとの間に応力が作用した状態で半導体素子が搭載されていると、搭載後の時間経過とともに、接合部に異常拡散が生じてウイスカが形成され接合部の電気的な接続が不完全になるという問題もある。
本発明はこれらの課題を解決すべくなされたものであり、基板に半導体素子をフリップチップ接続する際の接合温度を低下させることを可能とし、これによって接合温度から室温まで降温した際に半導体素子と基板との間に作用する熱応力を低減させ、半導体素子と基板との接合信頼性を向上させることができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、フリップチップ接続により基板に半導体素子が搭載された半導体装置であって、前記半導体素子に形成された接続用のバンプと、前記基板に設けられた接続パッドとが、ガリウム（Ga)とインジウム（In)のいずれかを接合材として接合されていることを特徴とする。
また、前記半導体素子は、接続用のバンプとして金バンプを備え、ガリウムを接合材として、前記金バンプと前記接続パッドとが固相状態で接合していることを特徴とする。
また、 フリップチップ接続により基板に半導体素子が搭載された半導体装置の製造方法であって、前記基板の表面に形成された接続パッドに、接合材として固溶体状態にガリウムを被着する工程と、前記半導体素子に形成された接続用のバンプと前記接続パッドとを位置合わせし、加熱下において、前記接続用のバンプと前記接続パッドとを固溶体状態の前記接合材を介して接合する工程とを備えることを特徴とする。前記接続パッドに固溶体状態にガリウムを被着する工程とは、ガリウムに異種金属を混入させ、接続パッドに固溶体状態にガリウムを被着させる意味である。ガリウムを固溶体状態に被着させる方法としては、スパッタリング法、めっき法等が利用できる。
また、前記接続パッドに接合材として固溶体状態にガリウムを被着する工程として、前記基板の表面に形成された接続パッドに接合材としてガリウムを被着する工程と、真空加熱により、銅からなる前記接続パッドから前記接合材中に銅を拡散させ、前記ガリウムを銅との固溶体状態にする工程とを備えていることを特徴とする。真空加熱によることで、接続パッドからガリウム中に銅を拡散させることができ、容易にガリウムを固溶体状態にすることができる。
また、前記接続用のバンプと前記接続パッドとを接合する工程における加熱温度を，前記真空加熱により前記ガリウムを固溶体状態にする工程における加熱温度と同等の温度もしくは低温に設定することにより、ガリウムを溶融し過ぎることなく確実にバンプと接続パッドとを接合することができる。
また、前記真空加熱により前記ガリウムを固溶体状態にする工程における加熱温度よりも、アンダーフィル樹脂を充填して熱硬化させる加熱温度を低温に設定するのがよい。
また、前記半導体素子は、接続用のバンプとして金バンプを備え、前記金バンプと前記接続パッドとを、固溶体状態の接合材であるガリウムを介して接合することを特徴とする。
また、前記接続用のバンプと前記接合材とを接合する工程の後、前記半導体素子と前記基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程を備えることを特徴とする。また、前記真空加熱によりガリウムを固溶体状態にする工程の後、基板にアンダーフィル樹脂を供給する工程を備え、加熱下において、前記接続用のバンプと固溶体状態の前記接合材とを接合するとともに前記アンダーフィル樹脂を熱硬化させる工程を備えることを特徴とする。
本発明に係る半導体装置および半導体装置の製造方法によれば、ガリウムあるいはインジウムを接合材として半導体素子を搭載することにより、従来の鉛フリーはんだを使用する場合よりも低温で半導体素子をフリップチップ接続することができ、半導体素子と基板との間に生じる熱応力を緩和することができ、半導体素子と基板との接合部の接合信頼性を向上させることができる。また、従来よりも低温でフリップチップ接続できることから、樹脂中にボイドを発生させずにアンダーフィルすることが可能となる。
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
（半導体装置の製造工程）
図１は本発明に係る半導体装置の製造方法により、金バンプ１２を備えた半導体素子１０をフリップチップ接続によって基板２０に搭載する工程を示す。
図１（ａ）は、半導体素子１０を搭載する基板２０上に接続パッド２２を形成した状態を示す。接続パッド２２は基板２０に形成された配線パターンに電気的に接続して、半導体素子１０に形成された金バンプの平面配置に位置合わせして配列されている。接続パッド２２を備える基板２０には、プリント基板やビルドアップ基板が用いられる。基板２０の材質、および基板２０に配線パターン、接続パッドを形成する方法はとくに限定されるものではない。
本発明においては、金バンプを接続パッド２２に接合する接合材として低融点金属のガリウム（Ga)を使用する。
図１（ｂ）は、基板２０に形成された接続パッド２２にガリウムからなる接合材３０を被着した状態を示す。ガリウムは融点が２９．８℃の金属であり、室温（あるいは若干加温した状態）で液体であるから、液体のガリウムを接続パッド２２に塗布（ディスペンス法）する方法によって供給することができる。ガリウムは接続パッド２２の面積および金バンプの大きさ等に応じて適宜量供給する。本実施形態では５μｍ程度の厚さにガリウムを供給した。
なお、接続パッド２２にガリウムを供給する方法としては、ディスペンス法の他に、液体ガリウム中にワークを浸漬する方法（ディップ法）、真空チェンバー中で接続パッド２２にガリウムを蒸着する方法（真空蒸着法）、めっきによってガリウムを供給する方法等が利用できる。ディップ法、真空蒸着法、めっき法による場合は、基板（ワーク）２０の表面を、接続パッド２２が形成された部位を露出させてレジスト等の保護膜により被覆し、接続パッド２２にガリウムを被着した後、保護膜を除去すればよい。
図１（ｃ）は、本発明に係る半導体装置の製造工程において特徴的な工程であり、真空チェンバー内でワークを加熱（真空加熱）している工程を示す。この真空加熱工程は、接続パッド２２の表面に被着された液状のガリウムに銅からなる接続パッド２２から銅を拡散させ、ガリウムを銅との固溶体にすることを目的としている。
本実施形態では２００℃でワークを真空加熱した。ワークを真空加熱しながら、接続パッド２２に供給されたガリウムの状態を観察したところ、当初は液状であったガリウムの表面が固まり始め、固溶体になることが認められた。
図４は、銅とガリウムの状態図を示している。この状態図は、ガリウムの濃度が６７at％〜１００at％の場合には29.6℃以上で固溶体（固体と液体とが混合した状態）になることを示している。したがって、ガリウムの濃度が６７at％以上の箇所があると、29.6℃以上の温度で溶けている部分が共存することになり、製品の信頼性上、好ましくない。
本実施形態のように２００℃で加熱すると銅が拡散し、ガリウムの厚さが５μｍの場合、５分程度でガリウムの表面濃度が９７％以下になる。上述した２００℃で真空加熱する工程では、接続パッド２２に被着されたガリウムの濃度が最も高いところでも９７％程度となって、ガリウムが液相から固溶体になったものと考えられる。なお、本実施形態では２００℃で真空加熱したが、真空加熱工程での加熱温度および加熱時間は適宜選択可能である。
図１（ｄ）は、ワークを真空加熱した後、基板２０に半導体素子１０を位置合わせしてフリップチップ接続する工程を示す。金とガリウムとは相互に強く拡散しやすい性質があり、加熱下において、金バンプ１２と、ガリウムからなる接合材３０が被着された接続パッド２２とを圧接させることによって接合される。
図５は、金とガリウムとの状態図を示す。この状態図は、ガリウムの濃度が６７at％〜１００at％の状態で固溶体（液体と固体とが混ざった状態）になっていることを示す。液体のガリウムと金とを７０℃で接触させると、激しく相互拡散が生じる。したがって、固相の状態で金バンプ１２と接続パッド２２とを接合させるには、上述した真空加熱によりガリウム中に銅を拡散させ、ガリウムを固溶体状態にしてから接合させるのが有効である。
本実施形態では１５０℃にワークを加熱して金バンプ１２と接続パッド２２とをガリウムを介してフリップチップ接続した。図１（ｅ）は、半導体素子１０を基板２０にフリップチップ接続した状態を示す。ガリウムからなる接合材３０が、金バンプ１２のボール部と段差部との境界付近にまで拡散して確実に接合される。
なお、フリップチップ接続は、真空加熱温度と同等の温度もしくは真空加熱温度よりも低温の加熱下で行うのがよい。フリップチップ接続温度をなるべく低温にすることで半導体素子１０と基板２０との間で生じる熱応力を低減させること、フリップチップ接続の際にガリウムが溶融し過ぎるといったことを防止するためである。
半導体素子１０を基板２０にフリップチップ接続した後、半導体素子１０と基板２０とに挟まれた接合領域にアンダーフィル樹脂４０を充填し、アンダーフィル樹脂を硬化させて半導体素子１０がフリップチップ接続された半導体装置が得られる（図２）。
本実施形態では、半導体素子１０を基板２０にフリップチップ接続する加熱温度１５０℃に環境温度を維持したままアンダーフィル工程へ進めてアンダーフィル樹脂４０を熱硬化させた。アンダーフィル樹脂４０を硬化させた後に室温まで降温させることで半導体素子１０と基板２０との接合部の接合信頼性を高めることができる。
なお、半導体素子１０を基板２０にフリップチップ接続する加熱温度を２００℃程度、すなわち真空加熱温度と同程度とすることも可能である。これはフリップチップ接続に要する時間は５〜１０秒程度であり、たとえばガリウムと銅との固溶体が溶けても温度降下させることによって短時間で固まり、隣接する接続パッド間で電気的短絡が生じるといったことが回避できるからである。これに対して、アンダーフィル樹脂４０を熱硬化させる際は、１〜２時間といった時間がかかるから、アンダーフィル樹脂４０を熱硬化させる温度を過度に高くするとガリウムが移動しやすくなり、隣接する接続パッド間で電気的短絡が起こりやすくなる。したがって、アンダーフィル樹脂を熱硬化させる温度は、前記ガリウムを固溶体状態にする加熱温度よりも低く設定するのがよい。
本実施形態の半導体装置の製造工程では、半導体素子１０を基板２０にフリップチップ接続する際の加熱温度を１５０℃としている。金とガリウムとの接合温度は１００℃程度とすることも可能であり、従来のフリップチップ接続温度に比較して本発明方法による場合は、はるかに低温でのフリップチップ接続が可能となる。この結果、フリップチップ接続の加熱環境から室温まで降温した際に、半導体素子１０と基板２０との熱膨張係数の相違によって相互間に生じる熱応力を従来と比較して効果的に緩和することができ、接合部に作用する破断力、剥離力を低減させ、半導体装置の信頼性、とくに半導体素子の電極と接続パッドとの接合信頼性を向上させることが可能になる。
また、アンダーフィルも比較的低温下で行うことができ、アンダーフィル樹脂中にボイドを発生させずに好適なアンダーフィルが可能となる。
なお、上記実施形態では金バンプとガリウムとの接合性について説明したが、金バンプ以外に銅バンプといった金バンプ以外の金属からなるバンプを備えた半導体素子についても同様に適用することが可能である。この場合も、ガリウムを接合材とすることにより、ガリウムが銅バンプに拡散しバンプと接続パッドとが接合される。
（アンダーフィル方法）
本発明に係る半導体装置の製造方法は、上述した製造方法に限定されるものではなく、他の製造工程によることも可能である。すなわち、上記実施形態では、基板２０に半導体素子１０をフリップチップ接続してからアンダーフィルしているが、基板２０にあらかじめアンダーフィル樹脂を供給した後、半導体素子１０をフリップチップ接続する方法によることもできる。
基板２０にあらかじめアンダーフィル樹脂４０を供給してフリップチップ接続する場合は、接続パッド２２に接合材３０としてガリウム供給した後、真空加熱によりガリウム中に銅を拡散させ、ガリウムの表面が固まり始めた状態にしてからアンダーフィル樹脂４０を供給する。アンダーフィル樹脂４０には、ガリウムと非反応性の樹脂材を使用する。基板２０にアンダーフィル樹脂４０を供給した後、金バンプ１２を接続パッド２２に位置合わせし、加熱環境下で半導体素子１０を基板２０に圧接することにより、金バンプ１２と接続パッド２２とがガリウムを介して接合される。
基板２０にあらかじめアンダーフィル樹脂４０を供給してフリップチップ接続する方法では接続パッドと金バンプとの接合性が問題となる。本実施形態の方法の場合は、金バンプとガリウムとが相互に拡散しやすい性質が強いから、あらかじめアンダーフィル樹脂４０を供給する方法であっても、接続パッド２２と金バンプ１２とが確実に接合するという利点がある。また、従来のSn-Ag接合材を使用する場合にくらべて低温でフリップチップ接続できることから、半導体素子１０と基板２０との間で生じる熱応力を低減させる効果も同様に得られるという利点がある。
（接合材として用いる低融点金属材料）
前述したように、ガリウムは室温近傍で液相となり、液相のガリウムと金バンプとは激しく相互拡散するため、接合材として使用するガリウムは、固溶体状態に相変化させて使用する。前述した真空加熱方法は接続パッド２２の銅をガリウム中に拡散させることによって液相から固溶体にしたものであり、ガリウムに異種金属、たとえばIn、Bi、Sb、Znなどを拡散させることによって固溶体にすることが可能である。この場合には、基板２０に形成した接続パッド２２にガリウムからなる接合材３０を付着させる際（図１（ｂ）の工程）に、ガリウムに数％程度、異種金属を混入させた状態で被着させればよい。ガリウムに異種金属を混入させて付着させる方法としては、ガリウムに異種金属を混入させたターゲットを用いてスパッタリングによって形成する方法、めっき膜中でガリウムと異種金属とが混入した状態となるようにめっきするといった方法がある。
また、金バンプにガリウムが拡散することを抑制し、かつガリウムを介して金バンプを接続パッドに接合した後における接合信頼性を高める方法として、ガリウムに銀（Ag)を混入させる方法が有効である。
図３（ａ）は、基板２０の表面に形成された接続パッド２２にガリウムからなる接合材３０を付着させ、さらに接合材３０の表面に銀層３２を形成した状態を示す。銀層３２はガリウムからなる接合材３０の厚さ（５μｍ程度）にくらべて薄く（数百オングストローム）形成すればよい。銀層３２はスパッタリングあるいはめっきによって形成できる。
図３（ｂ）は、真空加熱処理によりガリウムからなる接合材３０に銀層３２からAgを拡散させ、同時に接続パッド２２からCuをガリウム中に拡散させて、接続パッド２２の表面に接合材層３４を形成した状態を示す。真空加熱処理によって、接続パッド２２の表面に被着される接合材層３４は固溶体であり、接合材層３４は主成分のガリウム中に銅（Cu)と銀（Ag)が拡散された状態となる。
図３（ｃ）は、接合材層３４を介して半導体素子１０を基板２０にフリップチップ接続する状態を示す。半導体素子１０に形成された金バンプ１２を接続パッド２２と位置合わせし、金バンプ１２と固溶体状態の接合材層３４とが相互に拡散して接合される温度に加熱することにより、金バンプ１２と接続パッド２２とが接合材層３４を介して接合される。
本実施形態の半導体装置の製造方法では、接合材中に銀が含有されているから、金バンプ１２と接続パッド２２とを接合する際に金バンプ１２とガリウムとか過度に相互に拡散することを抑制することができ、これによって金バンプ１２を接続パッド２２に的確に接合することができる。また、金バンプ１２と接続パッド２２との接合部に銀が含有されていることから、接合部中における異常拡散が抑えられ、これによって金バンプ１２と接続パッド２２との接合信頼性が向上する。
なお、上記実施形態では金バンプ１２と接続パッド２２とを接合する接合材としてガリウムを使用した例について説明したが、従来のSn-Ag接合材にくらべて低温で接合できる低融点金属材料としてガリウム以外の金属、たとえばインジウム（In)を使用することも可能である。これらの低融点金属を使用して半導体素子１０を基板２０にフリップチップ接続することにより、従来よりも低温でフリップチップ接続することが可能となり、半導体素子と基板との間で生じる熱応力を緩和して、半導体素子と基板との接合部の接合信頼性を向上させることができる。これによって、高密度化されて電極がより狭ピッチとなっている半導体素子を搭載した際の電気的短絡や接合部の剥離といった問題の発生を抑えることが可能となる。また、熱応力の影響を受けやすい大型の半導体素子を搭載した場合における接合部分の信頼性を向上させることが可能となる。
本発明に係る半導体装置の製造工程例を示す説明図である。 本発明に係る半導体装置の一実施形態の構成を示す断面図である。 半導体装置の他の製造工程例を示す説明図である。 銅とガリウムの状態図である。 金とガリウムの状態図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１０ 半導体素子
１２ 金バンプ
２０ 基板
２２ 接続パッド
３０ 接合材
３２ 銀層
３４ 接合材層
４０ アンダーフィル樹脂

Claims (9)

  1. フリップチップ接続により基板に半導体素子が搭載された半導体装置であって、
    前記半導体素子に形成された接続用のバンプと、前記基板に設けられた接続パッドとが、ガリウム（Ga)とインジウム（In)のいずれかを接合材として接合されていることを特徴とする半導体装置。
  2. 前記半導体素子は、接続用のバンプとして金バンプを備え、
    ガリウムを接合材として、前記金バンプと前記接続パッドとが固相状態で接合していることを特徴とする請求項１記載の半導体装置。
  3. フリップチップ接続により基板に半導体素子が搭載された半導体装置の製造方法であって、
    前記基板の表面に形成された接続パッドに、接合材として固溶体状態にガリウムを被着する工程と、
    前記半導体素子に形成された接続用のバンプと前記接続パッドとを位置合わせし、加熱下において、前記接続用のバンプと前記接続パッドとを固溶体状態の前記接合材を介して接合する工程と
    を備えることを特徴とする半導体装置の製造方法。
  4. 前記接続パッドに接合材として固溶体状態にガリウムを被着する工程として、
    前記基板の表面に形成された接続パッドに接合材としてガリウムを被着する工程と、真空加熱により、銅からなる前記接続パッドから前記接合材中に銅を拡散させ、前記ガリウムを銅との固溶体状態にする工程とを備えていることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記接続用のバンプと前記接続パッドとを接合する工程における加熱温度を，前記真空加熱により前記ガリウムを固溶体状態にする工程における加熱温度と同等の温度もしくは低温に設定することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記真空加熱により前記ガリウムを固溶体状態にする工程における加熱温度よりも、アンダーフィル樹脂を充填して熱硬化させる加熱温度を低温に設定することを特徴とする請求項４記載の半導体装置の製造方法。
  7. 前記半導体素子は、接続用のバンプとして金バンプを備え、
    前記金バンプと前記接続パッドとを、固溶体状態の接合材であるガリウムを介して接合することを特徴とする請求項３〜６のいずれか一項記載の半導体装置の製造方法。
  8. 前記接続用のバンプと前記接合材とを接合する工程の後、
    前記半導体素子と前記基板との接合部にアンダーフィル樹脂を充填して熱硬化させるアンダーフィル工程を備えることを特徴とする請求項３〜７のいずれか一項記載の半導体装置の製造方法。
  9. 前記真空加熱によりガリウムを固溶体状態にする工程の後、基板にアンダーフィル樹脂を供給する工程を備え、
    加熱下において、前記接続用のバンプと固溶体状態の前記接合材とを接合するとともに前記アンダーフィル樹脂を熱硬化させる工程を備えることを特徴とする請求項３〜７のいずれか一項記載の半導体装置の製造方法。
JP2007167428A 2007-06-26 2007-06-26 半導体装置およびその製造方法 Pending JP2009009994A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007167428A JP2009009994A (ja) 2007-06-26 2007-06-26 半導体装置およびその製造方法
US12/146,003 US7750484B2 (en) 2007-06-26 2008-06-25 Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
TW097123671A TW200903758A (en) 2007-06-26 2008-06-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167428A JP2009009994A (ja) 2007-06-26 2007-06-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009009994A true JP2009009994A (ja) 2009-01-15

Family

ID=40159406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167428A Pending JP2009009994A (ja) 2007-06-26 2007-06-26 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7750484B2 (ja)
JP (1) JP2009009994A (ja)
TW (1) TW200903758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070381A1 (ja) * 2010-11-22 2012-05-31 日本電気株式会社 実装構造及び実装方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
EP3208028B1 (en) 2016-02-19 2021-04-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method and device for reversibly attaching a phase changing metal to an object
DE102021117573B4 (de) * 2021-07-07 2023-04-13 Tdk Electronics Ag Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348528B2 (ja) 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2003007902A (ja) 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
JP4635202B2 (ja) 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法
US7727805B2 (en) * 2007-06-11 2010-06-01 Intel Corporation Reducing stress in a flip chip assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070381A1 (ja) * 2010-11-22 2012-05-31 日本電気株式会社 実装構造及び実装方法
US9204551B2 (en) 2010-11-22 2015-12-01 Lenovo Innovations Limited (Hong Kong) Mounting structure and mounting method

Also Published As

Publication number Publication date
US20090001571A1 (en) 2009-01-01
US7750484B2 (en) 2010-07-06
TW200903758A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
EP1386356B1 (en) Fluxless flip chip interconnection
JP4402716B2 (ja) 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法
JP3329276B2 (ja) 導電性接着剤による相互接続構造物
JP4720438B2 (ja) フリップチップ接続方法
JP2008078682A (ja) フリップチップ実装装置
TW201106434A (en) Method of manufacturing semiconductor device
JP2011210773A (ja) 半導体装置の構造および製造方法
JP2006279062A (ja) 半導体素子および半導体装置
WO2007096946A1 (ja) 実装体及びその製造方法
JP2008205321A (ja) 電子部品および電子装置の製造方法
TW201227893A (en) Lead-free structures in a semiconductor device
KR20080038028A (ko) 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법
CN111095508A (zh) 半导体元件的安装构造以及半导体元件与基板的组合
JP2009009994A (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
US20030183951A1 (en) Flip-chip bonding method
JPWO2012073417A1 (ja) 電子部品実装体、電子部品、基板
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP3998484B2 (ja) 電子部品の接続方法
JP2003100809A (ja) フリップチップ実装方法
JP2007048987A (ja) フリップチップ実装方法
US7944051B2 (en) Semiconductor device having external connection terminals and method of manufacturing the same
JP2015070187A (ja) 半導体装置及び半導体装置の製造方法