JP3348528B2 - 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 - Google Patents

半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置

Info

Publication number
JP3348528B2
JP3348528B2 JP16838594A JP16838594A JP3348528B2 JP 3348528 B2 JP3348528 B2 JP 3348528B2 JP 16838594 A JP16838594 A JP 16838594A JP 16838594 A JP16838594 A JP 16838594A JP 3348528 B2 JP3348528 B2 JP 3348528B2
Authority
JP
Japan
Prior art keywords
flop
circuit board
electrode
semiconductor device
van
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16838594A
Other languages
English (en)
Other versions
JPH0831835A (ja
Inventor
俊也 赤松
一明 柄澤
輝 中西
浩三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16838594A priority Critical patent/JP3348528B2/ja
Priority to US08/504,080 priority patent/US5611481A/en
Publication of JPH0831835A publication Critical patent/JPH0831835A/ja
Priority to US08/769,529 priority patent/US5977637A/en
Priority to US09/392,722 priority patent/US6764938B2/en
Priority to US09/609,652 priority patent/US6608381B1/en
Application granted granted Critical
Publication of JP3348528B2 publication Critical patent/JP3348528B2/ja
Priority to US10/847,614 priority patent/US20040209453A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16506—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法と
半導体装置及び電子回路装置の製造方法と電子回路装置
に係り、特に、回路基板上への半導体チップのはんだバ
ンプ或いははんだ層による接続搭載方法および回路基板
あるいは回路基板同士の接続方法に関する。
【０００２】近年、半導体装置の高集積化の要求に伴
い、ＬＳＩ等においてはの高密度実装を容易に且つ高信
頼度で行い、更には信号の伝達距離を短縮して高速化を
図るために、フリップチップ接合による実装方法への要
求が高まっている。このフリップチップ接合による実装
では、ＬＳＩチップ等が回路基板上にはんだを用いて接
続されるので、チップ上にはんだの濡れ性に優れたニッ
ケル(Ni)や金(Au)等の接続電極を特に設ける必要があり
手間及び材料費の増大を招いており、改善が望まれてい
る。
【０００３】またフリップチップ接合による実装におい
ては、はんだ接点によりＬＳＩチップが回路基板上に直
に接続搭載されるので、特にチップサイズが拡大してい
る現状においては、該ＬＳＩの動作時の発熱のために、
ＬＳＩチップと回路基板との熱膨張率の差によって、は
んだ接合部に大きな応力が及ぼされ、はんだ接合部が破
断するという問題があり改善が望まれている。
【０００４】また、半導体装置等の電子部品の実装され
た回路基板が搭載される電子回路装置においては、近
年、電子回路装置の小型化、高性能化のために、集積度
の高いＬＳＩやチップコンデンサ、チップ抵抗などが１
枚の回路基板上に多数搭載されるようになってきてお
り、それに伴って基板当たりの入出力端子数も大幅に増
加している。そのために、回路基板にろう付けされてい
る入出力ピンを装置側のジャックに差し込むプラグ−ジ
ャック方式の従来の基板搭載方法では、多数のピンをジ
ャックに挿入する基板の搭載及び多数のピンをジャック
から抜去する基板の除去に際しての力は膨大になり、操
作が困難になると共に入出力ピンの変形や脱落を招いて
いており改善が望まれている。
【０００５】
【従来の技術】従来のはんだバンプを用いた回路基板上
へのチップ状半導体素子（フリップチップ）の実装方法
（フリップチップ接合方法）では、半導体チップの全面
にパッド電極を形成し、その電極上にはんだバンプを形
成し、そのはんだバンプをリフローすることによってこ
のはんだバンプを回路基板上の電極に直接接合させる方
法であった。一方、半導体素子の内部配線やパッド電極
の形成には一般にはアルミニウム（アルミニウム合金を
含む）薄膜が用いられるため、このアルミニウム(Al)パ
ッド電極上に直にはんだバンプを形成した場合には、リ
フローした際のパッド電極上へのはんだの濡れ性が悪い
ために、良好な接合が得られない。
【０００６】そのため従来のフリップチップにおいて
は、パッド電極に対するはんだの濡れ性を良好にするた
めに、パッド電極上にはんだの濡れ性の良いニッケル(N
i)や金(Au)等のメタライズ層の薄膜を蒸着あるいはスパ
ッタによって形成し、その上にはんだバンプを形成し、
それによってはんだバンプをリフローした際のパッド電
極上へのはんだの濡れを十分にし、半導体チップと回路
基板間の良好な電気的、機械的な接合が保たれていた。
【０００７】しかし上記従来のはんだバンプを用いたフ
リップチップ接合方法では、Alからなるパッド電極上に
はんだの濡れ性の良いメタライズ層を形成するために、
蒸着やスパッタによるメタライズ層薄膜の形成の他に、
更にフォトリソグラフィ工程を含んだ薄膜のパターニン
グ工程が必要になるため、工程が複雑化して、工数や手
番の増大を招くという問題があった。
【０００８】また、フリップチップ接合においては、上
記のように半導体チップのパッド電極と回路基板の対応
する電極とが直接はんだ付けされるため、信号の伝達距
離が短く高速化に有利な長所を有する反面、素子が高集
積化されチップサイズが大型化されたＬＳＩ等において
は、動作時の該ＬＳＩの発熱によって、はんだ接合部
に、ＬＳＩチップと回路基板との熱膨張率の差によって
生ずる大きな応力が付加され、この応力によって上記は
んだ接続部が破断するという問題を生ずる。その状態を
示したのが図４である。同図において、31はＬＳＩチッ
プ、32はパッド電極、33ははんだ接続部、34は基板電
極、35は回路基板、36は上記応力によりはんだ接続部に
形成された破断につながるクラックを示す。
【０００９】この問題を避けるために窒化アルミニウム
(AlN) 等のシリコン(Si)と熱膨張率の近いセラミック材
料を回路基板に用いる方法も考えられたが、コストが高
くなる。
【００１０】また、半導体装置等の電子部品の実装され
た回路基板が搭載されるコンピュータ等の電子回路装置
において、上記回路基板と電子回路装置との電気的接続
は、従来、例えば上記回路基板に植設された雄型接点と
呼ぶ接点ピン（プラグ）を、電子回路装置に設けられた
雌型接点と呼ぶばね性部材（ジャック）に挿入すること
によって金属−金属の接触を実現することによってなさ
れていた。
【００１１】しかし、近年、電子回路装置の小型化、高
性能化のために、集積度の高いＬＳＩやチップコンデン
サ、チップ抵抗などを一つの回路基板上に多数搭載する
実装技術が広く用いられるようになり、回路基板あたり
の入出力端子数も大幅に増加している。
【００１２】一方、上記プラグ−ジャック方式では、十
分に低く且つ安定な接続抵抗を得るために、ばね性部材
の接点ピンに対する接触圧力は少なくとも数10g になる
ように設定されるので、上記のように入出力端子数の大
幅に増加した回路基板においては多数の接続ピンを前記
電子回路装置のジャックに挿入したり、ジャックから抜
去する力は非常に大きくなり、最も大きな規模のもので
は 100Kg以上にも達する。そのため、人力による回路基
板の挿抜が極めて困難であり、また挿抜時に接点ピンの
変形や接続破断を生ずるという問題があった。
【００１３】そこでこのような問題を解決するために、
液体金属や液体合金を上記回路基板と電子回路装置との
電気的接点間に介在させ、上記回路基板の挿抜に要する
力を零に近づける方法が提案されている。
【００１４】このような液体金属接点を形成するに際し
ての従来の方法は、液体金属をフラックスビヒクル中に
分散させて製造したペーストを電極上に印刷し、加熱し
て前記電極上に液体金属の層を堆積形成させる方法であ
った。しかしこの従来方法によると、例えば図５(a) に
示すように、インジウム(In)−ガリウム(Ga)共晶合金53
からなる液体合金をフラックスビヒクル54中に分散させ
たIn-Ga ペースト55を、回路基板51上の表面層がAuから
なる電極（Au電極）52上に印刷し、次いでこの基板を 2
00℃程度に加熱してAu電極52上にIn-Ga 共晶合金53から
なる液体金属層を形成した際、上記Au電極52の表面に対
するIn-Ga 共晶合金53の濡れ性が悪いために、図５(b)
に示すようにIn-Ga 共晶合金53が表面張力で凝集してIn
-Ga 共晶合金53からなる液体金属層とAu電極52との間の
良好な電気的な接触が得られず、該液体金属層を接点間
に介在させた電気接点の接続抵抗が大幅に増大するとい
う問題があった。
【００１５】
【発明が解決しようとする課題】そこで本発明は、はん
だバンプを用いて半導体チップを回路基板上に接合する
半導体装置において、半導体チップのAl電極パッドと回
路基板の電極とを、はんだバンプにより濡れ性不良を生
ぜずに低抵抗で直に接続する方法を提供して上記半導体
装置の製造工程を簡略化することを目的とする。
【００１６】また、本発明は、ＬＳＩ等の大型半導体チ
ップがそのパッド電極を介しはんだ付けにより回路基板
上に接合される半導体装置において、半導体チップと回
路基板の熱膨張率の差による応力ではんだ接合部が破断
するのを防止する方法を提供して上記半導体装置の信頼
性寿命を向上させることを目的とする。
【００１７】また、本発明は、ＬＳＩ等の電子部品の実
装された回路基板が液体金属接点を介して接続搭載され
る電子回路装置において、液体金属が被着される電極に
対する液体金属の濡れ性を向上して、接続抵抗の低減を
図ることを目的とする。
【００１８】
【課題を解決するための手段】前記第１の課題の解決
は、はんだに濡れない電極を有するチップ状の半導体素
子を該はんだに濡れない電極を介して回路基板上に接続
搭載するに際して、該はんだに濡れない電極上に共晶反
応を起こす合金の成分金属ａからなる第１のバンプを形
成し、該回路基板の対応する電極上に該共晶反応を起こ
す合金の成分金属ｂからなる第２のバンプを形成し、該
第１のバンプと該第２のバンプを突き合わせた後に、該
第１のバンプと第２のバンプの突き合わせ部分を該成分
金属ａの融点以下の温度に加熱して該第１のバンプと第
２のバンプを接合する工程を有する本発明による半導体
装置の製造方法、あるいは、アルミニウム電極を有する
チップ状の半導体素子を該アルミニウム電極を介して回
路基板上に接続搭載するに際して、該アルミニウム電極
上に高融点はんだからなる第１のバンプを形成し、該回
路基板の対応する電極上に低融点はんだからなる第２の
バンプを形成し、該第１のバンプと該第２のバンプを突
き合わせた後に、該第１のバンプと第２のバンプの突き
合わせ部分を該高融点はんだの融点以下の温度に加熱し
て該第１のバンプと第２のバンプを接合する工程を有す
る本発明による半導体装置の製造方法、若しくは、前記
それぞれの方法により製造された半導体装置によって達
成される。
【００１９】
【００２０】また前記第２の課題の解決は、第１の基板
に配設された第１の電極と第２の基板上に該第１の電極
に対応して設けられた第２の電極とを電気的に接続する
に際して、該第１の電極上にガリウムと共晶反応を起こ
す下地金属層を形成する工程と、該下地金属層上にガリ
ウムとフラックスビヒクルからなる混合体を印刷する工
程と、熱処理により該混合体中のガリウムと該下地金属
層とを一体化し該第１の電極上にガリウムと該下地金属
の共晶合金からなる液体金属の電気的接点を形成する工
程と、該第１の電極上の液体金属からなる電気的接点と
該第２の基板の対応する第２の電極とを接触導通せしめ
る工程を有する本発明による電子回路装置の製造方法、
若しくは、上記電子回路装置の製造方法を用いて半導体
装置あるいは第１の回路基板と第２の回路基板とが電気
的に接続されている本発明による電子回路装置によって
達成される。
【００２１】
【作用】図１は第１の発明の原理説明図である。請求項
１に係る第１の発明においては、はんだに濡れない例え
ばAlパッドからなる実装電極を有する半導体チップを回
路基板上に接続搭載するに際して、同図(a) に示すよう
に、半導体チップ１のパッド状のAl電極２上にマスク蒸
着等の方法により、共晶反応を起こす合金の成分金属ａ
からなり、底面の全域がAl電極２面に密着した第１のバ
ンプ３を形成し、一方、回路基板６の対応するパッド状
の基板電極（はんだ濡れ性を有する）５上に、前記共晶
反応を起こす合金の成分金属ｂからなる第２のバンプ４
を形成する。そして、回路基板６上に半導体チップ１
を、前記第２のバンプ４上に第１のバンプ３を突き合わ
せるようにして重ね、成分金属ａ即ち第１のバンプ３の
融点以下の温度に加熱し、同図(b) に示すように、第１
のバンプ３と第２のバンプ４の接触部に成分金属ａと成
分金属ｂからなる共晶合金層７を形成させて第１のバン
プ３と第２のバンプ４とを接合する。そしてこの発明に
おいては、前記第１のバンプ３と第２のバンプ４とを共
晶反応で接合させる際の加熱温度がAl電極２上に形成さ
れる第１のバンプ３の融点以下で、かつ前記第１のバン
プ３と第２のバンプ４とを共晶温度以上の温度に規定さ
れる。従って、上記接合に際して第１のバンプ３は溶融
することがないので、はんだ濡れ性の悪いAl電極２と第
１のバンプ３との接触部はマスク蒸着によるバンプ形成
当初の広い面積のまま維持され、低い接続抵抗及び強い
接続強度が得られる。
【００２２】
【００２３】
【００２４】請求項８に係る第２の発明はＬＳＩのパッ
ケージと回路基板或いは２枚の回路基板の対応する電極
間をGaを含む液体金属接点を用いて電気的に接続する電
子回路装置における液体金属接点の形成方法に関するも
ので、図示しないが、Gaと他の金属との共晶合金からな
る液体金属接点を形成する際に、該液体金属接点を形成
する電極の表面に予め該Gaと共晶反応を起こす共晶成分
金属の下地金属層を形成しておき、その上にGaをフラッ
クスビヒクル中に分散させた混合体を塗布し、前記下地
金属層と混合体を加熱して混合体中のGaと前記下地金属
層との共晶反応によって該基板電極上にGaと前記共晶成
分金属との共晶合金からなる液体金属層を形成する。こ
のようにするとGaは基板電極上に予め形成されている共
晶成分金属からなる下地金属層に沿って共晶反応を起こ
し、基板電極の全面に良く流れたGaと該下地金属との共
晶合金層からなる液体金属接点が形成され、該液体金属
接点による接続抵抗の低減が図れる。
【００２５】
【実施例】以下本発明を、図示実施例により具体的に説
明する。図２は第１の発明に係る一実施例の工程断面
図、図３は第２の発明に係る一実施例の工程断面図であ
る。全図を通じ同一対象物は同一符合で示す。
【００２６】請求項１に係る第１の発明を、一実施例に
ついて図４の工程断面図を参照し具体的に説明する。請
求項１に係る第１の発明によりAlからなる実装電極を有
するＬＳＩチップを回路基板上に接続搭載するに際して
は、図４(a) に上下反転して示すように、例えばパッド
状の実装用のAl電極 12A〜 12Fが形成されたＬＳＩチッ
プ11上に前記Al電極を個々に表出する開孔を有するメタ
ルマスク31を固定し、次いで図４(b)に示すように、例
えば厚さ 100μｍ程度のインジウム(In)膜13のマスク蒸
着を行う。ここで、前記Al電極 12A〜 12F等上には高さ
100μｍ程度の第１のバンプであるInバンプ13A 〜13F
等が形成される。
【００２７】次いで図４(c) に示すように、メタルマス
ク31を除去しＬＳＩチップ11のAl電極 12A〜 12F等上に
形成された前記Inバンプ13A 〜13F を表出させる。一
方、図４(d) に示すように、回路基板16に設けられた前
記ＬＳＩチップ11のAl電極 12A〜 12F等に対応する基板
電極（はんだ濡れ性を有する）15A 〜15F 等上に前記同
様のマスク蒸着手段により高さ 100μｍ程度の前記Inと
共晶反応を起こす第２のバンプの例えば錫(Sn)バンプ14
A 〜14F 等を形成した後、この回路基板16上に前記ＬＳ
Ｉチップ11を、該ＬＳＩチップ11のInバンプ13A 〜13F
を前記回路基板16の対応するSnバンプ14A 〜14F 等上に
突き合わせるようにして重ねる。
【００２８】そして、このＬＳＩチップ11と回路基板16
とをAl電極 12A′〜 12F′等上のバンプ13A 〜13F を構
成するInの融点(156.6℃）以下の温度、望ましくはInの
融点以下でInとSnの共晶温度(117℃）以上の温度、例え
ば 120℃に加熱し、図４(e)に示すように、Inバンプ13A
〜13F 等とSnバンプ14A 〜14F 等との接触部分を共晶
合金化し、該Inバンプ13A 〜13F 等とSnバンプ14A 〜14
F 等とを接合する。17はIn−Sn共晶合金を示す。
【００２９】この方法では、Inバンプ13A 〜13F 等とSn
バンプ14A 〜14F 等との接合温度がInの融点より大幅に
低いので、上記接合に際してInバンプ13A 〜13F 等のAl
電極12A〜 12F等の近傍部は溶融することがなく、Inバ
ンプ13A 〜13F 等のAl電極12A 〜 12F等に対する接触
は、ウェット不良を生ずることなくバンプ形成初期の広
い接触面積を有し低い接触抵抗に保たれる。従って、は
んだのウェット不良を防止するために従来Al電極上に形
成していたAu等の下地膜の形成は不要になり、該半導体
装置の製造工程が簡略化される。
【００３０】なお、上記第１の発明が達成される上記実
施例以外の、Al電極上の第１のバンプ材料と回路基板上
に形成する第２のバンプ材料との組み合わせ、及び接合
温度は表１の通りである。
【００３１】
【表１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】次に、請求項８に係る第２の発明を、一実
施例について図３の工程断面図を参照し具体的に説明す
る。請求項８に係る第２の発明により、例えばパッケー
ジ内に実装されてなるＬＳＩを、電子回路装置の回路基
板上に接続搭載する一実施例においては、例えば、60％
のロジン、２％の増粘剤、 0.5％の活性剤（塩酸ジエチ
ルアミン）を含むモノブチルカルビトールからなるフラ
ックスビヒクル中に、Gaをフラックスビヒクルとの比率
（重量比）が９：１になるように混合し、40℃に加熱し
て前記Gaをを液体にした後、攪拌して、約20〜30μｍの
Ga粒子がフラックスビヒクル中に分散しているGa混合体
を作製した。
【００４０】そして、図３(a) に上下反転して示すよう
に、上記ＬＳＩ21裏面のAu層が表面に形成されたパッケ
ージ電極22A 、22B 、22C 、22D 、22E 、22F 等上に例
えばコバール製のメタルマスク31を介して蒸着手段によ
り厚さ10μｍ程度のIn膜23を形成する。
【００４１】次いで、図３(b) に示すように上記メタル
マスク31を除去する。ここでパッケージ電極22A 、22B
、22C 、22D 、22E 、22F 等上には選択的に厚さ10μ
ｍ程度のIn膜23からなるGaと共晶反応を起こす下地金属
層が形成される。
【００４２】次いで、図３(c) に示すように、上記該Ｌ
ＳＩ21の裏面上に前記パッケージ電極22A 、22B 、22C
、22D 、22E 、22F 等上の前記In膜23をそれぞれ表出
する開孔を有する厚さ 200〜300 μｍ程度の印刷用マス
ク32を載置し、該マスク32上からスキージー等により前
記Ga混合体を塗布する。ここで前記パッケージ電極22A
〜22F 等のIn膜23上にそれぞれ厚さ 200〜300 μｍ程度
のGa混合体層24が形成される。
【００４３】次いで、図３(d) に示すように、印刷用マ
スク32を除去し電極22A 〜22F 等上のGa混合体層24を表
出させた後、このＬＳＩを 200℃程度に加熱し、パッケ
ージ電極22A 、22B 、22C 、22D 、22E 、22F 等上に共
晶成分の下地金属層として形成されているIn膜23とGa混
合体層24中のGaとを共晶合金化することにより一体化さ
せ、次いで残留しているフラックスビヒクルをキシレン
等の溶剤による洗浄処理により除去し、図３(e) に示す
ように、パッケージ電極22A 、22B 、22C 、22D 、22E
、22F 等上に下地金属のInとGaとの共晶合金からなる
厚さ 200〜300 μｍ程度の液体金属接点27A 、27B 、27
C 、27D 、27E 、27F 等をそれぞれ形成する。なお上記
合金化に際して、InとGaの合金化は下地金属層のIn膜23
に沿って進むので、前記In-Ga 合金からなる液体金属接
点27A 、27B 、27C 、27D 、27E 、27F 等はパッケージ
電極22A 、22B 、22C 、22D 、22E 、22F 等の表面に対
してウエット不良を生ずることなく、図示のように前記
パッケージ電極の表面全面に盛られた形状に形成され
る。次いで図３(f) に示すように、上記ＬＳＩ21 を反
転し、このＬＳＩ21を、そのパッケージ電極22A 、22B
、22C 、22D 、22E 、22F 等上の液体金属接点層27A
、27B 、27C 、27D 、27E 、27F 等をそれぞれ回路基
板26の対応する基板電極25A 、25B 、25C 、25D 、25E
、25F 等上に接するように回路基板26上に搭載し、上
記液体金属接点27A 、27B 、27C 、27D 、27E 、27F 等
によりＬＳＩ21のパッケージ電極22A 、22B 、22C 、22
D 、22E 、22F 等と回路基板26の基板電極25電極A 、25
B 、25C 、25D 、25E 、25F 等がそれぞれ電気的に接続
された電子回路装置が形成される。なお図中の28は電極
間の液体金属接点を所定の厚さに維持するために設けた
ストッパである。
【００４４】なお、上記実施例の方法において、Gaと共
晶反応を起こす下地金属層は上記In膜23に限らず、Ag、
Sn、Zn膜等で形成してもよい。そしてそれらの厚さは前
記In膜23と同様に10μｍ程度が適切である。
【００４５】上記実施例で述べたように、本発明の方法
により形成されたGaとの共晶合金からなる液体金属の電
気接点は、下地の電極との濡れ性が良く、該液体金属接
点が下地電極の全面上を覆って形成される。従って、該
液体金属接点を介して接続される上下電極間の電気抵抗
は十分に低減され、且つ安定化され、電子回路装置の性
能及び信頼性が向上する。
【００４６】
【発明の効果】以上説明のように本発明における第１の
発明によればチップ状半導体装置のAl電極を直にはんだ
バンプを用いウェット不良を生ぜずに回路基板上に低抵
抗で且つ強固に接続することが可能になり、回路基板上
にチップ状半導体装置がはんだ付け搭載される半導体装
置の製造工程の簡略化が図れる。
【００４７】
【００４８】また本発明における第２の発明によれば、
半導体装置と回路基板、あるいは回路基板と回路基板が
液体金属からなる電気接点を介して接続される電子回路
装置における上記半導体装置と回路基板、あるいは回路
基板間の接続抵抗が低抵抗で且つ安定に得られるので、
該電子回路装置の性能及び信頼性の向上が図れる。
【図面の簡単な説明】
【図１】 第１の発明の原理説明図
【図２】 第１の発明に係る一実施例の工程断面図
【図３】 第２の発明に係る一実施例の工程断面図
【図４】 従来のフリップチップ接合の障害を示す図
【図５】 従来の液体金属接点の問題点を示す図
【符号の説明】
１ 半導体チップ ２ Al電極 ３ 第１のバンプ ４ 第２のバンプ ５ 基板電極 ６ 回路基板 ７ 共晶合金層 ８ 液相固相はんだ ９ 液相 10 固相
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 浩三 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平５−55635（ＪＰ，Ａ) 特開 昭63−187638（ＪＰ，Ａ) 特開 平４−22144（ＪＰ，Ａ) 特開 昭63−181338（ＪＰ，Ａ) 特開 昭63−306634（ＪＰ，Ａ) 特開 平２−159047（ＪＰ，Ａ) 特開 平７−130793（ＪＰ，Ａ) 特開 昭57−73947（ＪＰ，Ａ) 特開 昭63−152136（ＪＰ，Ａ) 特開 昭64−28931（ＪＰ，Ａ) 特開 昭52−23267（ＪＰ，Ａ) 特開 平２−246130（ＪＰ，Ａ) 特開 平４−293240（ＪＰ，Ａ) 特開 昭61−80828（ＪＰ，Ａ) 特開 昭63−228738（ＪＰ，Ａ) 特開 平６−125169（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H05K 3/34 B23K 1/00 B23K 3/00 B23K 35/00

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 はんだに濡れない電極を有するチップ状
    の半導体素子を該はんだに濡れない電極を介して回路基
    板上に接続搭載するに際して、該はんだに濡れない電極
    上に共晶反応を起こす合金の成分金属ａからなる第１の
    バンプを形成し、該回路基板の対応する電極上に該共晶
    反応を起こす合金の成分金属ｂからなる第２のバンプを
    形成し、該第１のバンプと該第２のバンプを突き合わせ
    た後に、該第１のバンプと第２のバンプの突き合わせ部
    分を該成分金属ａの融点以下で、かつ該成分金属ａと成
    分金属ｂとの共晶温度以上の温度に加熱して該第１のバ
    ンプと第２のバンプを接合する工程を有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項２】 前記はんだに濡れない電極がアルミニウ
    ム若しくはその合金からなることを特徴とする請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記第１のバンプに錫を用い、かつ前記
    第２のバンプにインジウム、ビスマスまたは鉛を用い、
    前記第１のバンプと第２のバンプを接合する際の加熱が
    錫の融点以下で、かつ錫と、インジウム、ビスマスまた
    は鉛との共晶温度以上の温度でなされることを特徴とす
    る請求項１または２記載の半導体装置の製造方法。
  4. 【請求項４】 前記第１のバンプにインジウムを用い、
    かつ前記第２のバンプに錫またはビスマスを用い、前記
    第１のバンプと第２のバンプを接合する際の加熱がイン
    ジウムの融点以下で、かつインジウムと、錫またはビス
    マスとの共晶温度以上の温度でなされることを特徴とす
    る請求項１または２記載の半導体装置の製造方法。
  5. 【請求項５】 前記第１のバンプにビスマスを用い、か
    つ前記第２のバンプに錫またはインジウムを用い、前記
    第１のバンプと第２のバンプを接合する際の加熱がビス
    マスの融点以下で、かつビスマスと、錫またはインジウ
    ムとの共晶温度以上の温度でなされることを特徴とする
    請求項１または２記載の半導体装置の製造方法。
  6. 【請求項６】 前記第１のバンプに鉛を用い、かつ前記
    第２のバンプに錫またはビスマスを用い、前記第１のバ
    ンプと第２のバンプを接合する際の加熱が鉛の融点以下
    で、かつ鉛と、錫またはビスマスとの共晶温度以上の温
    度でなされることを特徴とする請求項１または２記載の
    半導体装置の製造方法。
  7. 【請求項７】 請求項１、２、３、４、５または６のそ
    れぞれに記載された半導体装置の方法によって、回路基
    板上にチップ状の半導体素子が接続搭載されていること
    を特徴とする半導体装置。
  8. 【請求項８】 第１の基板に配設された第１の電極と第
    ２の基板上に該第１の電極に対応して設けられた第２の
    電極とを電気的に接続するに際して、該第１の電極上に
    ガリウムと共晶反応を起こす下地金属層を形成する工程
    と、該下地金属層上にガリウムとフラックスビヒクルか
    らなる混合体を印刷する工程と、熱処理により該混合体
    中のガリウムと該下地金属層とを一体化し該第１の電極
    上にガリウムと該下地金属との共晶合金からなる液体金
    属の電気的接点を形成する工程と、該第１の電極上の液
    体金属からなる電気的接点と該第２の基板の対応する第
    ２の電極とを接触導通せしめる工程を有することを特徴
    とする電子回路装置の製造方法。
  9. 【請求項９】 前記下地金属層に錫、インジウム、銀、
    もしくは亜鉛を用いることを特徴とする請求項８記載の
    電子回路装置の製造方法。
  10. 【請求項１０】 前記第１の基板が半導体装置からな
    り、かつ前記第２の基板が回路基板からなることを特徴
    とする請求項８記載の電子回路装置の製造方法。
  11. 【請求項１１】 前記第１の基板が第１の回路基板から
    なり、かつ前記第２の基板が第２の回路基板からなるこ
    とを特徴とする請求項８記載の電子回路装置の製造方
    法。
  12. 【請求項１２】 請求項１０記載の電子回路の製造方法
    により、半導体装置と回路基板とが電気的に接続されて
    いることを特徴とする電子回路装置。
  13. 【請求項１３】 請求項１１記載の電子回路の製造方法
    により、第１の回路基板と第２の回路基板とが電気的に
    接続されていることを特徴とする電子回路装置。
JP16838594A 1994-07-20 1994-07-20 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 Expired - Lifetime JP3348528B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP16838594A JP3348528B2 (ja) 1994-07-20 1994-07-20 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US08/504,080 US5611481A (en) 1994-07-20 1995-07-19 Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US08/769,529 US5977637A (en) 1994-07-20 1996-12-19 Integrated electronic device having flip-chip connection with circuit board
US09/392,722 US6764938B2 (en) 1994-07-20 1999-09-09 Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US09/609,652 US6608381B1 (en) 1994-07-20 2000-07-03 Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
US10/847,614 US20040209453A1 (en) 1994-07-20 2004-05-18 Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16838594A JP3348528B2 (ja) 1994-07-20 1994-07-20 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置

Publications (2)

Publication Number Publication Date
JPH0831835A JPH0831835A (ja) 1996-02-02
JP3348528B2 true JP3348528B2 (ja) 2002-11-20

Family

ID=15867131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16838594A Expired - Lifetime JP3348528B2 (ja) 1994-07-20 1994-07-20 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置

Country Status (2)

Country Link
US (5) US5611481A (ja)
JP (1) JP3348528B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003507A (ko) * 2018-07-02 2020-01-10 제엠제코(주) 솔더범프를 이용한 반도체칩의 단자 접합방법

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US6179198B1 (en) * 1996-09-18 2001-01-30 Matsushita Electric Industrial Co., Ltd. Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
JP3446798B2 (ja) * 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
GB2319394B (en) * 1996-12-27 1998-10-28 Simage Oy Bump-bonded semiconductor imaging device
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
JP3447062B2 (ja) * 1998-03-12 2003-09-16 株式会社山武 センサおよびその製造方法
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP3314741B2 (ja) * 1998-11-27 2002-08-12 日本電気株式会社 半導体パッケージ組立体及びその組立方法
US6281452B1 (en) * 1998-12-03 2001-08-28 International Business Machines Corporation Multi-level thin-film electronic packaging structure and related method
JP3399518B2 (ja) * 1999-03-03 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造およびその製造方法
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6281466B1 (en) * 1999-06-28 2001-08-28 Newcor, Inc. Projection welding of an aluminum sheet
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
US6434817B1 (en) * 1999-12-03 2002-08-20 Delphi Technologies, Inc. Method for joining an integrated circuit
US6343647B2 (en) * 2000-01-11 2002-02-05 Thermax International, Ll.C. Thermal joint and method of use
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
KR100605398B1 (ko) * 2000-12-21 2006-07-28 시바우라 메카트로닉스 가부시키가이샤 열압착 방법 및 열압착 장치
US6543674B2 (en) 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
JP2004520722A (ja) * 2001-05-17 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 基体及び当該基体に付属するチップを有する製品
US20040038452A1 (en) * 2001-05-30 2004-02-26 Siliconware Precision Industries Co., Ltd. Connection between semiconductor unit and device carrier
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
US6583847B2 (en) * 2001-06-18 2003-06-24 International Business Machines Corporation Self alignment of substrates by magnetic alignment
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP3993828B2 (ja) * 2003-01-23 2007-10-17 株式会社アドバンストシステムズジャパン Ｆｐｃ接続用マイクロコネクタ
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法
US20040232560A1 (en) * 2003-05-22 2004-11-25 Chao-Yuan Su Flip chip assembly process and substrate used therewith
JP4503963B2 (ja) * 2003-09-18 2010-07-14 株式会社山武 センサの電極取出し方法
EP1734570A4 (en) * 2004-03-02 2008-03-05 Fuji Electric Holdings PACKAGING METHOD FOR ELECTRONIC COMPONENT
TWI240399B (en) * 2004-04-06 2005-09-21 Advanced Semiconductor Eng Chip package structure and process for fabricating the same
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
WO2006138492A2 (en) * 2005-06-14 2006-12-28 Cubic Wafer, Inc. Post & penetration interconnection
JP2007305667A (ja) * 2006-05-09 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
US20080003715A1 (en) * 2006-06-30 2008-01-03 Lee Kevin J Tapered die-side bumps
US7585615B2 (en) * 2006-07-27 2009-09-08 Intel Corporation Composite photoresist for modifying die-side bumps
JP2008096318A (ja) * 2006-10-13 2008-04-24 Fujitsu Media Device Kk 振動センサおよびその製造方法
US20080164300A1 (en) * 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
JP2009009994A (ja) 2007-06-26 2009-01-15 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
US8304739B2 (en) * 2007-12-20 2012-11-06 Koninklijke Philips Electronics N.V. Direct conversion detector
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5035134B2 (ja) * 2008-06-20 2012-09-26 富士通株式会社 電子部品実装装置及びその製造方法
WO2010061428A1 (ja) 2008-11-28 2010-06-03 富士通株式会社 電子装置の製造方法、電子部品搭載用基板及びその製造方法
TW201029059A (en) * 2009-01-22 2010-08-01 Univ Nat Central Tin/silver bonding structure and its method
JP5246038B2 (ja) * 2009-05-25 2013-07-24 富士通株式会社 回路基板
GB2473285A (en) * 2009-09-08 2011-03-09 Astron Advanced Materials Ltd Low temperature joining process
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
KR101574911B1 (ko) 2011-09-16 2015-12-04 파나소닉 주식회사 실장 구조 및 그 제조 방법
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
JP6037300B2 (ja) * 2012-03-15 2016-12-07 パナソニックＩｐマネジメント株式会社 回路部材接合構造体
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
US9523713B2 (en) * 2013-05-28 2016-12-20 Intel Corporation Interconnects including liquid metal
RU2537089C1 (ru) * 2013-08-01 2014-12-27 Открытое акционерное общество "НПО "Орион" Способ гибридизации кристаллов бис считывания и матрицы фоточувствительных элементов фотоприемных устройств
KR20150105777A (ko) * 2014-03-10 2015-09-18 삼성전기주식회사 솔더볼 및 이를 포함하는 회로 기판
KR102032158B1 (ko) * 2014-12-19 2019-10-15 글로 에이비 백플레인 상의 발광 다이오드 어레이 및 그의 제조 방법
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9786634B2 (en) * 2015-07-17 2017-10-10 National Taiwan University Interconnection structures and methods for making the same
EP3384319A4 (en) * 2015-12-02 2019-10-23 Shenzhen Xpectvision Technology Co., Ltd. PACKAGING METHOD OF SEMICONDUCTOR X-RAY DENSITORS
EP3208028B1 (en) * 2016-02-19 2021-04-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method and device for reversibly attaching a phase changing metal to an object
FR3061801A1 (fr) * 2017-01-12 2018-07-13 Commissariat Energie Atomique Procede de connexion electrique entre au moins deux elements
WO2018134673A1 (ja) * 2017-01-20 2018-07-26 レノボ・シンガポール・プライベート・リミテッド はんだ接合方法、およびはんだ継手
CN109788643A (zh) * 2017-11-10 2019-05-21 泰连公司 铝基可焊接的触头
DE102018114013A1 (de) * 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2020066488A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 接続電極および接続電極の製造方法
US11101130B2 (en) 2018-12-27 2021-08-24 Raytheon Company Method of filling grooves and holes in a substrate
KR20200095253A (ko) * 2019-01-31 2020-08-10 에스케이하이닉스 주식회사 앵커(anchor) 구조물을 포함하는 반도체 패키지
US11088308B2 (en) 2019-02-25 2021-08-10 Tdk Corporation Junction structure
US20210197322A1 (en) * 2019-12-31 2021-07-01 Joyson Safety Systems Acquisition Llc Method for coupling a wire to conductive fabric with low-temperature solder
KR20220089365A (ko) 2020-12-21 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271638A (en) * 1963-11-04 1966-09-06 Emil M Murad Encased semiconductor with heat conductive and protective insulative encapsulation
US3235637A (en) * 1964-03-09 1966-02-15 Haveg Industries Inc Process for molding polymers of halohydrocarbons
US3479983A (en) * 1967-10-24 1969-11-25 Olin Mathieson Temperature sensor
US3497951A (en) * 1967-11-01 1970-03-03 Ite Imperial Corp Bus-bar joints and methods for producing them
US4076637A (en) * 1976-09-29 1978-02-28 Tyler Corporation Metal dispersions and method for producing same
JPS5585692A (en) * 1978-12-22 1980-06-27 Hitachi Ltd Plating method
JPS59187610A (ja) * 1983-03-22 1984-10-24 Toa Nenryo Kogyo Kk 溶融紡糸ヘツド構造体の加熱方法
JPS60113934A (ja) * 1983-11-25 1985-06-20 Hitachi Micro Comput Eng Ltd 半導体装置
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
EP0250121B1 (en) * 1986-06-03 1994-11-02 Cubital Ltd. Three-dimensional modelling apparatus
JPS6337656A (ja) * 1986-07-31 1988-02-18 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ド
JPS63187638A (ja) 1987-01-30 1988-08-03 Hitachi Ltd 半導体チツプ接続方法
JPS63292630A (ja) * 1987-05-25 1988-11-29 Nec Corp 半導体素子の製造方法
JPH0795555B2 (ja) * 1987-06-09 1995-10-11 富士通株式会社 二元系合金のバンプ形成法
JPS6428931A (en) * 1987-07-24 1989-01-31 Nec Corp Semiconductor device
US4896410A (en) * 1988-07-29 1990-01-30 Doty Scientific Inc. Method of assembling tube arrays
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
JP2532615B2 (ja) * 1988-10-20 1996-09-11 松下電器産業株式会社 バンプ形成方法
JPH088394B2 (ja) * 1989-06-30 1996-01-29 三菱電機株式会社 半導体レーザおよびその製造方法
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
US5056706A (en) * 1989-11-20 1991-10-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5176530A (en) * 1990-04-18 1993-01-05 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
JP2567494B2 (ja) 1990-05-17 1996-12-25 株式会社日立製作所 電子部品の実装基板および実装方法
JPH0453131A (ja) * 1990-06-16 1992-02-20 Nec Corp 半導体装置の製造方法
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
NL9001982A (nl) * 1990-09-10 1992-04-01 Koninkl Philips Electronics Nv Interconnectiestructuur.
NL9002163A (nl) * 1990-10-05 1992-05-06 Philips Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
JP2772739B2 (ja) * 1991-06-20 1998-07-09 いわき電子株式会社 リードレスパッケージの外部電極構造及びその製造方法
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
US5160409A (en) * 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
JP2888385B2 (ja) 1991-08-22 1999-05-10 京セラ株式会社 受発光素子アレイのフリップチップ接続構造
US5159146A (en) * 1991-09-04 1992-10-27 James V. Carisella Methods and apparatus for selectively arming well bore explosive tools
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US5170930A (en) * 1991-11-14 1992-12-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5406701A (en) * 1992-10-02 1995-04-18 Irvine Sensors Corporation Fabrication of dense parallel solder bump connections
US5859470A (en) * 1992-11-12 1999-01-12 International Business Machines Corporation Interconnection of a carrier substrate and a semiconductor device
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
EP0610709B1 (de) * 1993-02-11 1998-06-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
US5411602A (en) * 1994-02-17 1995-05-02 Microfab Technologies, Inc. Solder compositions and methods of making same
US5391514A (en) * 1994-04-19 1995-02-21 International Business Machines Corporation Low temperature ternary C4 flip chip bonding method
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US5914026A (en) * 1997-01-06 1999-06-22 Implanted Biosystems Inc. Implantable sensor employing an auxiliary electrode
JP3020891B2 (ja) 1997-04-30 2000-03-15 タキゲン製造株式会社 ディスクタンブラ型錠装置
DE69924749T2 (de) * 1998-11-20 2006-04-27 The University Of Connecticut, Farmington Generisch integrierte implantierbare Potentiostatfernmeßanordnung für elektrochemische Fühler
US6559620B2 (en) * 2001-03-21 2003-05-06 Digital Angel Corporation System and method for remote monitoring utilizing a rechargeable battery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200003507A (ko) * 2018-07-02 2020-01-10 제엠제코(주) 솔더범프를 이용한 반도체칩의 단자 접합방법
KR102065765B1 (ko) * 2018-07-02 2020-01-14 제엠제코(주) 솔더범프를 이용한 반도체칩의 단자 접합방법
US10714450B2 (en) 2018-07-02 2020-07-14 Jmj Korea Co., Ltd. Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same

Also Published As

Publication number Publication date
JPH0831835A (ja) 1996-02-02
US20020050404A1 (en) 2002-05-02
US6608381B1 (en) 2003-08-19
US6764938B2 (en) 2004-07-20
US5977637A (en) 1999-11-02
US5611481A (en) 1997-03-18
US20040209453A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP3348528B2 (ja) 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP2682807B2 (ja) はんだ付方法およびソルダーバンプ形成方法
JP4334647B2 (ja) 半導体デバイス上に導電性バンプを形成する方法
US5564617A (en) Method and apparatus for assembling multichip modules
US20070020912A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JPH09134934A (ja) 半導体パッケージ及び半導体装置
EP0889512A2 (en) Method for controlling solder bump shape and stand-off height
JPH077038A (ja) 電子パッケージ
US20020076910A1 (en) High density electronic interconnection
JP2000509203A (ja) はんだバンプの形成方法
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3364266B2 (ja) バンプの形成法
EP0918355A2 (en) Solder bump input/output pad for a surface mount circuit device
JPH07118498B2 (ja) 電気的接合部
JPH04263434A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3257011B2 (ja) 半導体装置の組立方法
JP3124224B2 (ja) はんだバンプ形成方法
JP3178401B2 (ja) パッケージのｂｇａ型電極の形成および接続方法
JP2001244622A (ja) 電子回路装置
JP3024506B2 (ja) Ｓｉチップとパッケージの接続方法
JPH09148379A (ja) 突起電極形成方法
JP3847260B2 (ja) Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法
JP2002224884A (ja) 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JPH0864717A (ja) 回路部品の実装方法
JPH11284005A (ja) バンプアレイの形成方法および接続方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

EXPY Cancellation because of completion of term