DE102018114013A1 - Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement - Google Patents

Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement Download PDF

Info

Publication number
DE102018114013A1
DE102018114013A1 DE102018114013.4A DE102018114013A DE102018114013A1 DE 102018114013 A1 DE102018114013 A1 DE 102018114013A1 DE 102018114013 A DE102018114013 A DE 102018114013A DE 102018114013 A1 DE102018114013 A1 DE 102018114013A1
Authority
DE
Germany
Prior art keywords
adhesive layer
metallic adhesive
semiconductor chip
solder joint
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018114013.4A
Other languages
English (en)
Inventor
Klaus Müller
Holger Koch
Matthias Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018114013.4A priority Critical patent/DE102018114013A1/de
Priority to CN201980038843.1A priority patent/CN112602182A/zh
Priority to US17/057,036 priority patent/US11521946B2/en
Priority to PCT/EP2019/064322 priority patent/WO2019238452A1/de
Publication of DE102018114013A1 publication Critical patent/DE102018114013A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Es wird ein Verfahren zum Fixieren eines Halbleiterchips (10) auf einer Oberfläche (20) angegeben, wobei auf einer Montagefläche des Halbleiterchips (10) eine Lotverbindung (30) aufgebracht wird, auf der von der Montagefläche abgewandten Seite der Lotverbindung (30) eine metallische Klebeschicht (40) aufgebracht wird, die Oberfläche (20) auf eine Temperatur T1 vorgewärmt wird, die metallische Klebefläche (40) mit der vorgewärmten Oberfläche (20) in mechanischen Kontakt gebracht wird, wobei die metallische Klebeschicht (40) bei dem mechanischen Inkontaktbringen mit der vorgewärmten Oberfläche (20) zumindest teilweise schmilzt, und im Anschluss die Oberfläche (20) auf Raumtemperatur abgekühlt wird, wobei der Halbleiterchip (10) zumindest teilweise metallurgisch an die Oberfläche (20) angebunden wird. Es werden weiterhin ein Verfahren zum Herstellen eines Halbleiterbauelements sowie ein Halbleiterbauelement angegeben.

Description

  • Es werden ein Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche, ein Verfahren zur Herstellung eines Halbleiterbauelements sowie ein Halbleiterbauelement angegeben.
  • Aufgabe mindestens einer Ausführungsform ist es, ein verbessertes Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche anzugeben. Eine weitere Aufgabe mindestens einer Ausführungsform ist es, ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements anzugeben. Eine weitere Aufgabe mindestens einer Ausführungsform ist es, ein Halbleiterbauelement mit verbesserten Eigenschaften anzugeben. Diese Aufgaben werden durch die Gegenstände der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind Gegenstand abhängiger Ansprüche sowie der Beschreibung.
  • Es wird ein Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche angegeben. Unter „Fixieren“ soll hier und im Folgenden verstanden werden, dass mit dem Verfahren eine vorläufige Befestigung erzielt wird, welche als Vorstufe zu einer permanenten Fixierung, beispielsweise mittels Löten, dienen kann.
  • Bei dem Halbleiterchip kann es sich beispielsweise um einen optoelektronischen Halbleiterchip wie etwa einen LED-Chip handeln.
  • Gemäß einer Ausführungsform wird bei dem Verfahren auf einer Montagefläche des Halbleiterchips eine Lotverbindung aufgebracht. Unter der Montagefläche des Halbleiterchips ist die Fläche des Halbleiterchips zu verstehen, welche auf die Oberfläche aufgebracht werden soll. Die Montagefläche kann somit auch ein oder mehrere Anschlusspads umfassen, die auf der Seite des Halbleiterchips vorhanden sind, mit der der Halbleiterchip auf der Oberfläche fixiert werden soll. Die Lotverbindung kann schichtförmig auf die Montagefläche aufgebracht werden.
  • Unter einer Lotverbindung soll hier und im Folgenden ein zum Löten geeignetes Material verstanden werden. Dabei kann es sich beispielsweise sowohl um reines Metall als auch um eine Legierung handeln. Die Lotverbindung kann direkt auf dem Wafer abgeschieden werden.
  • Gemäß einer weiteren Ausführungsform wird auf der von der Montagefläche abgewandten Seite der Lotverbindung eine metallische Klebeschicht aufgebracht. Das Aufbringen der metallischen Klebeschicht kann vollflächig auf den Bereich der Lotverbindung erfolgen. Unter einer metallischen Klebeschicht soll hier und im Folgenden eine Schicht verstanden werden, welche ein Material enthält, das, gegebenenfalls unter Einwirkung von erhöhter Temperatur, eine fixierende Wirkung entfaltet. Die fixierende Wirkung oder Haftwirkung kann beispielsweise durch Oberflächenspannung entstehen, und ermöglicht es, den Halbleiterchip auf der Oberfläche in Position zu halten.
  • Gemäß einer weiteren Ausführungsform wird die Oberfläche auf eine Temperatur T1 vorgewärmt. Darunter soll verstanden werden, dass die Oberfläche, auf die der Halbleiterchip aufgebracht werden soll, vor dem Aufbringen des Halbleiterchips erwärmt wird, wobei die Temperatur T1 eine Temperatur umfasst, welche höher als Raumtemperatur ist.
  • Gemäß einer weiteren Ausführungsform wird die metallische Klebeschicht mit der vorgewärmten Oberfläche in mechanischen Kontakt gebracht, wobei die metallische Klebeschicht bei dem mechanischen Inkontaktbringen mit der vorgewärmten Oberfläche zumindest teilweise schmilzt. Die metallische Klebeschicht wird also in festem Zustand mit der Oberfläche in Kontakt gebracht, und schmilzt zumindest teilweise, wenn sie mit der vorgewärmten Oberfläche in Kontakt kommt. Aufgrund der erhöhten Temperatur T1 der Oberfläche erfolgt eine Temperatureinwirkung auf die metallische Klebeschicht, wodurch diese zumindest teilweise schmilzt und so ihre Haftwirkung entfalten kann. Durch gezieltes Einstellen der Temperatur T1 der Oberfläche lässt sich somit die metallische Klebeschicht in einen zumindest teilflüssigen Zustand bringen, sodass die Oberfläche zumindest teilweise mit der metallischen Klebeschicht benetzt werden kann. Die Haftwirkung beruht damit zunächst auf der Oberflächenspannung der zumindest teilweisen Schmelze der metallischen Klebeschicht.
  • Weiterhin kann die Oberfläche Oberflächenpads aufweisen, mit denen die metallische Klebeschicht in mechanischen Kontakt gebracht wird. Das Vorwärmen der Oberfläche umfasst dann auch ein Vorwärmen der Oberflächenpads. Hier und im Folgenden soll unter dem Begriff „Oberfläche“ auch eine Oberfläche mit Oberflächenpads verstanden werden, auch wenn dies nicht gesondert erwähnt wird. Umfasst auch die Montagefläche Anschlusspads, wird die Montagefläche so auf die Oberfläche aufgebracht, dass sich Anschlusspads und Oberflächenpads gegenüberstehen und - nach einem dem Verfahren nachgeschalteten Löten - einen Kontakt zwischen Halbleiterchip und Oberfläche bilden können.
  • Gemäß einer weiteren Ausführungsform wird im Anschluss die Oberfläche auf Raumtemperatur abgekühlt, wobei der Halbleiterchip zumindest teilweise metallurgisch an die Oberfläche angebunden wird. Somit kann die metallische Klebeschicht durch das Inkontaktbringen mit der vorgewärmten Oberfläche zumindest teilweise schmelzen, woraufhin der Halbleiterchip mittels Oberflächenspannung auf der Oberfläche fixiert wird, nach der Abkühlung und daraus resultierenden Erstarrung der metallischen Klebeschicht beruht die Haftwirkung auf metallurgischer Anbindung, wodurch die Fixierung des Halbleiterchips auf der Oberfläche gewährleistet wird.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche angegeben, wobei auf einer Montagefläche des Halbleiterchips eine Lotverbindung aufgebracht wird, auf der von der Montagefläche abgewandten Seite der Lotverbindung eine metallische Klebeschicht aufgebracht wird, die Oberfläche auf eine Temperatur T1 vorgewärmt wird, die metallische Klebeschicht mit der vorgewärmten Oberfläche in mechanischen Kontakt gebracht wird, wobei die metallische Klebeschicht bei dem mechanischen Inkontaktbringen mit der vorgewärmten Oberfläche zumindest teilweise schmilzt, und im Anschluss die Oberfläche auf Raumtemperatur abgekühlt wird, wobei der Halbleiterchip zumindest teilweise metallurgisch an die Oberfläche angebunden wird.
  • Bei diesem Verfahren kann vorteilhaft auf die Verwendung von organischen Flussmitteln oder Klebemedien verzichtet werden und somit grundsätzlich organische Verunreinigungen im späteren Bauelement vermieden werden. Dadurch werden auch aufwendige Reinigungsprozesse vermieden.
  • Bei der industriell üblichen Chipmontage wird ein Flussmittel mit einer gewissen Klebewirkung verwendet, um den Halbleiterchip bis zum eigentlichen Lötprozess in Position zu halten. Die Flussmittelrückstände müssen jedoch in der Regel durch einen nachgeschalteten nasschemischen Reinigungsprozess entfernt werden. Oft sind die Flussmittelrückstände für das Reinigungsmedium nur schwer zugänglich, was die Kontrolle der Reinigungswirkung extrem erschwert. Solche Rückstände können auch eine die Anbindung von später zu applizierten Materialien, beispielsweise Füllmaterialien, behindern und so deren stabilisierende Wirkung beeinträchtigen.
  • Alternativ werden herkömmlich auch temporäre Klebemedien ohne Flussmittelwirkung verwendet, welche jedoch nur eine zeitlich begrenzte Haftwirkung haben. Prozesstechnisch muss sichergestellt werden, dass solche Klebemedien rückstandsfrei verdunstet werden können, da sich sonst unerwünschte Wechselwirkungen mit dem Lötprozess ergeben könnten.
  • Mit dem hier beschriebenen Verfahren können solche organischen Verunreinigungen und daraus resultierende Reinigungsprozesse vermieden werden, was zu einfacher durchzuführenden Prozessen und qualitativ verbesserten Bauelementen führen kann.
  • Gemäß einer weiteren Ausführungsform weist die metallische Klebeschicht eine Solidustemperatur auf, die ≤ T1 ist. Unter Solidustemperatur soll hier und im Folgenden die Temperatur eines Metalls oder einer Legierung verstanden werden, bei welcher sie zu schmelzen beginnt. Hat die metallische Klebeschicht eine Solidustemperatur, welche ≤ T1 ist, kann somit die Klebeschicht zumindest teilweise schmelzen, wenn diese mit der vorgewärmten Oberfläche in Kontakt gebracht wird. Wenn die Solidustemperatur der metallischen Klebeschicht mit S1 bezeichnet wird, kann gelten: S1 ≤ T1 ≤ S1 + 30°C. In diesem Temperaturbereich kann das zumindest teilweise Anschmelzen der metallischen Klebeschicht erreicht und dabei ein zusätzliches Schmelzen der Lotverbindung vermieden werden.
  • Insbesondere kann die Zusammensetzung der metallischen Klebeschicht so gewählt werden, dass sie einen breiten Schmelzbereich aufweist. Darunter ist ein großer Abstand zwischen der Solidustemperatur S1 und der Liquidustemperatur, die Temperatur, bei der das Material vollständig aufschmilzt, zu verstehen.
  • Gemäß einer weiteren Ausführungsform weist die Lotverbindung eine Solidustemperatur auf, die > T1 ist. Eine solche Temperatur ermöglicht es, dass die Lotverbindung während der metallurgischen Anbindung der metallischen Klebeschicht an die Oberfläche in festem Zustand bleibt.
  • Gemäß einer weiteren Ausführungsform wird zwischen der Lotverbindung und der metallischen Klebeschicht eine Barriereschicht aufgebracht. Eine solche Barriereschicht kann eine Vermischung, beispielsweise durch Diffusion, der Materialien der Lotverbindung und der metallischen Klebeschicht verhindern. Daher kann die Barriereschicht auch als Trennschicht bezeichnet werden.
  • Gemäß einer weiteren Ausführungsform weist die Lotverbindung Sn oder eine Sn-basierte Legierung auf oder besteht daraus. Unter einer Sn-basierten Legierung ist hier und im Folgenden eine Legierung zu verstehen, welche als Hauptbestandteil Sn enthält. Solche Legierungen können beispielsweise SnAg oder SnAgCu sein. Die Legierung SnAg kann dabei beispielsweise Ag mit einem Anteil von 1 bis 4 mass% enthalten.
  • Gemäß einer weiteren Ausführungsform weist die metallische Klebeschicht ein Material auf, das ausgewählt ist aus einer Gruppe, die aus die SnIn, SnBi und In besteht. Solche Metalle beziehungsweise Legierungen können in dem Verfahren gut eine Teilschmelze oder Schmelze bilden, um den Halbleiterchip mittels Oberflächenspannung auf der Oberfläche in Position zu halten und zu fixieren.
  • Gemäß einer weiteren Ausführungsform weist die Barriereschicht ein Material auf, das aus einer Gruppe ausgewählt ist, die aus Ti und Ni besteht. Schichten aus solchen Materialien können besonders gut eine Diffusion der Materialien der Lotverbindung und der metallischen Klebeschicht verhindern und gleichzeitig in einem dem Verfahren nachfolgenden Lötschritt gelöst werden.
  • Gemäß einer weiteren Ausführungsform wird die Lotverbindung galvanisch auf die Montagefläche abgeschieden. Weiterhin kann die Lotverbindung in einer Dicke aufgebracht werden, die aus dem Bereich 20 µm bis 50 µm ausgewählt ist.
  • Gemäß einer weiteren Ausführungsform wird die metallische Klebeschicht aufgedampft oder aufgesputtert. Weiterhin kann die metallische Klebeschicht in einer Dicke aufgebracht werden, die aus dem Bereich 1 µm bis 5 µm ausgewählt ist.
  • Somit ist die Dicke der metallischen Klebeschicht etwa um eine Größenordnung kleiner als diejenige der Lotverbindung. Das führt zu einem Volumenanteil der metallischen Klebeschicht am gesamten Lotvolumen aus Lotverbindung und metallischer Klebeschicht, die hinreichend klein ist, um ein vorzeitiges Anschmelzen einer nach einem dem Verfahren sich anschließenden Lötschritt resultierenden Lotverbindung sicher zu verhindern. Andererseits kann die zusätzliche Legierungskomponente, die die metallische Klebeschicht zu der resultierenden Lotverbindung beiträgt, auch gezielt eingesetzt werden, um die Festigkeitseigenschaften der resultierenden Lotverbindung zu verbessern. Beispielsweise kann mit einer SnBi-Legierung als metallischer Klebeschicht die Kriechbeständigkeit der resultierenden Lotverbindung signifikant erhöht werden. Hierfür wäre ein resultierender Bi-Anteil von 2 bis 3 Gew% sinnvoll.
  • Gemäß einer weiteren Ausführungsform wird die Barriereschicht aufgedampft oder aufgesputtert. Weiterhin kann die Barriereschicht in einer Dicke aufgebracht werden, die aus dem Bereich 10 µm bis 50 µm ausgewählt ist. Beispielsweise kann eine Ti-enthaltende oder aus Ti bestehende Barriereschicht 10 µm bis 50 µm dick sein oder eine Nienthaltende oder aus Ni bestehende Barriereschicht 10 µm bis 50 µm. Die Bereiche für die Dicke einer Barriereschicht gewährleisten eine ausreichende Dichtigkeit der Barriereschicht, die eine Diffusion zwischen metallischer Klebeschicht und Lotverbindung verhindern kann.
  • Gemäß einer weiteren Ausführungsform umfasst die Oberfläche eine Montagefläche einer Leiterplatte oder eines Gehäuses. Somit kann mit dem Verfahren beispielsweise ein Halbleiterchip auf einer Leiterplatte fixiert werden, und in einem sich anschließenden Verfahren gelötet werden.
  • Es können mit dem Verfahren auch nacheinander mehrere Halbleiterchips auf einer Oberfläche fixiert werden, bevor sie alle gemeinsam auf die Oberfläche gelötet werden, was auch als „Mass Reflow“ bezeichnet werden kann. Während die Halbleiterchips nacheinander auf der Oberfläche mit dem hier beschriebenen Verfahren fixiert werden, ist die Temperatur T1 gering genug, um keine schädigende Auswirkung auf die bereits fixierten Halbleiterchips zu haben.
  • Es wird weiterhin ein Verfahren zur Herstellung eines Halbleiterbauelements angegeben, das mindestens einen auf einer Oberfläche montierten Halbleiterchip umfasst, bei dem ein Halbleiterchip gemäß einem Verfahren gemäß den obigen Ausführungsformen auf einer Oberfläche fixiert wird, und anschließend der Halbleiterchip unter Bildung einer resultierenden Lotverbindung auf die Oberfläche gelötet wird.
  • Mit diesem Verfahren wird somit aus einer metallurgischen Anbindung, wie sie durch obiges Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche erhalten wird, eine permanente Lötverbindung hergestellt. Sämtliche in Verbindung mit dem obigen Verfahren beschriebenen Merkmale gelten somit auch für das Verfahren zur Herstellung des Halbleiterbauelements und umgekehrt.
  • Unter einer resultierenden Lotverbindung soll hier und im Folgenden ein Material verstanden werden, das eine Legierung, insbesondere eine homogene Legierung, aus den Materialien der Lotverbindung und der metallischen Klebeschicht ist. Bei Vorhandensein einer Barriereschicht sind in der resultierenden Lotverbindung weiterhin Partikel des gelösten Materials der Barriereschicht vorhanden.
  • Bei dem Verfahren zur Herstellung eines Halbleiterbauelements wird somit der druckbehaftete Anheftprozess, also das mechanische Inkontaktbringen der metallischen Klebeschicht mit der vorgewärmten Oberfläche, von dem druckfreien Lötprozess entkoppelt. Das kann ein Verquetschen von Lot verhindern. Weiterhin kann mittels des Verfahrens zur Fixierung eines Halbleiterchips auf einer Oberfläche auch eine Vielzahl von Halbleiterchips auf der Oberfläche nacheinander aufgebracht und fixiert werden, und die Vielzahl von Halbleiterchips im Anschluss gleichzeitig gelötet werden. Somit wirkt auf die Halbleiterchips während des Verfahrens zur Fixierung nur die Temperatur T1, die Dauer der Einwirkung der Löttemperatur, die höher als T1 ist, ist für alle Halbleiterchips gleich und vergleichsweise kurz.
  • Herkömmlich werden Halbleiterchips oft mittels sequentiellem Löten aufgebracht, was zu dem Problem führt, dass zumindest ein größerer Bereich der Oberfläche oder die gesamte Oberfläche auf Prozesstemperatur aufgeheizt werden muss. Damit hängt die Dauer der Temperatureinwirkung auf die Halbleiterchips und damit auch auf die Lötverbindungen grundsätzlich von der Position auf der Oberfläche ab. So bleibt zum Beispiel der erste Halbleiterchip, der gesetzt wird, solange auf Löttemperatur, bis auch der letzte Halbleiterchip auf die Oberfläche gesetzt und gelötet wurde und die Oberfläche insgesamt abgekühlt wird. Je höher die Packungsdichte auf der Oberfläche ist, umso größer ist dieser Effekt.
  • Mit dem hier beschriebenen Verfahren zur Herstellung eines Halbleiterbauelements wird es somit ermöglicht, die Halbleiterchips beim Bestückungsvorgang bei vergleichsweise niedriger Temperatur vorläufig zu fixieren, um sie in einem nachfolgenden Prozessschritt gemeinsam anzulöten und sie nur kurz der hohen Löttemperatur aussetzen.
  • Gemäß einer weiteren Ausführungsform wird das Löten in reduzierender Atmosphäre durchgeführt. Die reduzierende Atmosphäre kann beispielsweise mittels Formiergas oder Ameisensäure hergestellt werden.
  • Gemäß einer weiteren Ausführungsform wird das Löten bei einer Temperatur T2 durchgeführt, die größer oder gleich der Liquidustemperatur der Lotverbindung ist. T2 ist auch größer oder gleich der Liquidustemperatur der metallischen Klebeschicht. Damit wird gewährleistet, dass die Lotverbindung und die metallische Klebeschicht vollständig schmelzen und zusätzlich die metallische Klebeschicht vollständig mit der Lotverbindung zu einer homogenen Legierung vermischt wird. Wenn die Liquidustemperatur der Lotverbindung L2 bezeichnet wird, kann gelten: L2 ≤ T2 ≤ L2 + 20°C. Damit bleibt die Löttemperatur niedrig genug, um das Halbleiterbauelement nicht zu schädigen.
  • Dadurch, dass das Aufschmelzen der Lotverbindung und der metallischen Klebeschicht druckfrei erfolgt, kann die selbstzentrierende Wirkung von Halbleiterchip bzw. Anschlusspad zu Oberfläche bzw. Oberflächenpad aufgrund der Oberflächenspannung der resultierenden flüssigen Lotverbindung ausgenutzt werden. Durch diesen Effekt kann eine geringe Platziergenauigkeit während des Verfahrens zur Fixierung des Halbleiterchips toleriert werden und kleinere Abstände zwischen den Anschlusspads, also den Kontakten, realisiert werden.
  • Ist zwischen der Lotverbindung und der metallischen Klebeschicht eine Barriereschicht vorhanden, wird diese beim Löten gelöst. Es können sich dann beispielsweise NiSn- oder TiSn-Phasen als Partikel innerhalb der resultierenden Lotverbindung bilden.
  • Gemäß einer weiteren Ausführungsform wird bei dem Löten die Lotverbindung und die metallische Klebeschicht vollständig geschmolzen und eine resultierende Lotverbindung gebildet, die eine in ihrer Zusammensetzung von der Lotverbindung und der metallischen Klebeschicht unterschiedliche Legierung umfasst. Die Legierungszusammensetzung der resultierenden Lotverbindung kann gezielt beeinflusst werden, indem der Volumenanteil und die Zusammensetzung der metallischen Klebeschicht auf das Volumen und die Zusammensetzung der Lotverbindung abgestimmt werden.
  • Es wird weiterhin ein Halbleiterbauelement angegeben, das zumindest einen Halbleiterchip aufweist, der auf einer Oberfläche montiert ist, und das mittels eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß den obigen Ausführungen hergestellt ist. Sämtliche Merkmale bezüglich des Verfahrens zur Herstellung eines Halbleiterbauelements gelten somit auch für das Halbleiterbauelement und umgekehrt.
  • Weitere Vorteile, bevorzugte Ausführungsformen und Weiterbildungen der Verfahren und des Halbleiterbauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren erläuterten Ausführungsbeispielen.
  • Es zeigen:
    • 1A bis 1C schematische Schnittansichten von Verfahrensschritten des Verfahrens zum Fixieren eines Halbleiterchips auf einer Oberfläche,
    • 2 eine schematische Schnittansicht eines Verfahrensschritts des Verfahrens zur Herstellung eines Halbleiterbauelements, und
    • 3A und 3B Zustandsdiagramme von Materialien der metallischen Klebeschicht.
  • In den Ausführungsbeispielen und Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
  • 1A zeigt eine schematische Schnittansicht eines Halbleiterchips 10, der auf einer Oberfläche 20 aufgebracht werden soll. Auf der Oberfläche 20, die beispielsweise eine Leiterplatte sein kann, befinden sich Oberflächenpads 21, auf denen der Halbleiterchip 10 befestigt werden soll. Die Montagefläche des Halbleiterchips 10 umfasst Anschlusspads 11, auf denen wiederum jeweils eine Lotverbindung 30, eine Barriereschicht 50 sowie eine metallische Klebeschicht 40 aufgebracht sind. Die Barriereschicht 50 ist optional und je nach Zusammensetzung der Lotverbindung 30 und der metallischen Klebeschicht 40 nicht unbedingt notwendig. Die Lotverbindung 30, beispielsweise SnAg, wird galvanisch auf den Anschlusspads 11 in einer Dicke von 20 µm bis 50 µm abgeschieden. Die Barriereschicht 50 sowie die metallische Klebeschicht 40 werden jeweils aufgedampft oder aufgesputtert. Die Barriereschicht 50 weist eine Dicke von 10 bis 50 µm auf, die metallische Klebeschicht eine Dicke von etwa 1 bis 5 µm. Als Barriereschicht 50 kann beispielsweise Ti oder Ni abgeschieden werden. Als metallische Klebeschicht 40 kann beispielsweise eine InSn- oder eine BiSn-Legierung aufgebracht werden. Im Fall von InSn als metallische Klebeschicht ist eine Barriereschicht 50 erforderlich, da Sn und In sich leicht vermischen, was vermieden werden soll.
  • Denkbar ist auch eine direkte Aufbringung der Lotverbindung 30, optional der Barriereschicht 50, und der metallischen Klebeschicht 40 auf eine Montagefläche des Halbleiterchips 10, wenn keine Anschlusspads 11 vorhanden sind, und ein Inkontaktbringen der metallischen Klebeschicht 40 mit der Oberfläche 20, wenn keine Oberflächenpads 21 vorhanden sind (hier nicht gezeigt).
  • Das Verhältnis von In zu Sn bzw. von Bi zu Sn in der metallischen Klebeschicht bestimmt die anzustrebende Temperatur T1, auf die die Oberfläche 20 vorgewärmt werden muss. Beispielsweise beträgt die Temperatur T1 140°C bei etwa 60 Gew% In oder etwa 170°C bei etwa 80 Gew% In. Wird als metallische Klebeschicht 40 eine SnBi-Legierung aufgebracht, ist zum einen das Aufdampfen oder Aufsputtern einer Barriereschicht 50 nicht unbedingt erforderlich, da sich Sn und Bi nur bei erhöhter Temperatur homogen vermischen. Auch in diesem Fall das Verhältnis Bi zu Sn herangezogen um die Temperatur T1 zu bestimmen. Bei etwa 30 Gew% Bi beträgt beispielsweise T1 = 150° C, bei etwa 10 Gew% Bi sind es 190°C.
  • 1B zeigt in schematischer Schnittansicht das Aufbringen des Halbleiterchips 10 auf die Oberfläche 20, bei dem die metallische Klebeschicht 40 in mechanischem Kontakt mit den Oberflächenpads 21 gebracht wird. Die Anschlusspads 11 und die Oberflächenpads 21 stehen sich somit weitestgehend gegenüber. Wie in 1B zu sehen ist, ist eine geringe Platziergenauigkeit tolerabel, die Anschlusspads 21 und die Oberflächenpads 11 müssen also nicht exakt deckungsgleich übereinander angeordnet sein. Wenn im anschließenden Verfahren zur Herstellung eines Halbleiterbauelements die Lotverbindung 30 und die metallische Klebeschicht 40 aufgeschmolzen werden, sorgt die Oberflächenspannung für eine selbstzentrierende Wirkung des Halbleiterchips 10 zu dem Oberflächenpad 21.
  • Da die Oberfläche 20 und damit auch die Oberflächenpads 21 auf die Temperatur T1 vorgewärmt sind, erfolgt ein zumindest teilweises Aufschmelzen der metallischen Klebeschicht 40, was in 1C in schematischer Schnittansicht durch die Schraffur der metallischen Klebeschicht 40 angedeutet ist. Dadurch wird die Oberfläche 20 zumindest teilweise mit der metallischen Klebeschicht 40 benetzt. Solange die Oberfläche 20 auf die Temperatur T1 aufgewärmt ist, beruht die Haftwirkung der metallischen Klebeschicht 40 auf der Oberflächenspannung der zumindest teilweisen gebildeten Schmelze. Wird die Oberfläche 20 dann auf Raumtemperatur abgekühlt, erstarrt die metallische Klebeschicht 40 und es entsteht eine zumindest eingeschränkte metallurgische Anbindung, dort wo die Oberflächenpads 21 mit der teilweisen Schmelze der metallischen Klebeschicht 40 benetzt waren.
  • 2 zeigt eine schematische Schnittansicht eines Halbleiterbauelements nach dem Verfahren zur Herstellung eines Halbleiterbauelements, bei dem die durch das Verfahren zum Fixieren eines Halbleiterchips auf einer Oberfläche erhaltene metallurgische Anbindung gelötet wird und eine resultierende Lotverbindung 60 entsteht.
  • Das Löten findet bei einer Temperatur T2 statt, bei der sowohl die metallische Klebeschicht 40 als auch die Lotverbindung 30 vollständig aufgeschmolzen werden, und eine Legierung, die resultierende Lotverbindung 60 bilden. Beim Vorhandensein der Barriereschicht 50 löst sich diese während des Lötens ebenfalls auf und bildet Phasen innerhalb der resultierenden Lotverbindung 60. Durch das druckfreie Aufschmelzen der Lotverbindung 30 und der metallischen Klebeschicht 40, also des kompletten Lotvolumens, ergibt sich eine selbstzentrierende Wirkung von Anschlusspad 11 zu Oberflächenpad 21 aufgrund der Oberflächenspannung der resultierenden Lotverbindung 60. Dadurch werden Platzierungenauigkeiten während des Fixierens des Halbleiterchips 10 auf der Oberfläche 20 ausgeglichen bzw. korrigiert. Ist der Abstand von der Mitte eines Anschlusspads 11 bzw. Oberflächenpads 21 zu der Mitte des nächsten Anschlusspads 11 bzw. Oberflächenpads 21 beispielsweise 50 µm, so kann eine Platzierungenauigkeit beim Fixieren des Halbleiterchips 10 auf der Oberfläche 20 von bis zu ± 10 µm toleriert werden, da sie durch die selbstzentrierende Wirkung aufgrund der Oberflächenspannung der resultierenden Lotverbindung 60 korrigiert werden kann. In herkömmlichen Verfahren ist eine Platzierungenauigkeit von höchstens ± 5 µm akzeptabel.
  • 3A zeigt ein Zustandsdiagramm des Systems SnIn, welches als metallische Klebeschicht 40 eingesetzt werden kann. Auf der y-Achse ist die Temperatur T in °C angegeben, die x-Achse kennzeichnet den Anteil von Sn in dem System in Atomprozent at% bzw. Gewichtsprozent wt%. Diesem Zustandsdiagramm folgend ergeben sich drei Zusammensetzungen von SnIn, die als metallische Klebeschicht 40 eingesetzt werden können. Zum einen kann eine SnIn-Legierung mit etwa 80 ± 5 Gew% In als metallische Klebeschicht eingesetzt werden. Dies macht eine Barriereschicht 50 zwischen der metallischen Klebeschicht 40 und der Lotverbindung 30 erforderlich, um eine Mischung der Lotverbindung 30 und der metallischen Klebeschicht 40 vor dem späteren Löten zu verhindern. In dem Verfahren zum Fixieren des Halbleiterchips 10 auf der Oberfläche 20 wird eine Temperatur T1 von 160°C bis 190°C eingesetzt, da die Solidustemperatur der SnIn-Legierung zwischen 150°C und 180°C liegt. In der resultierenden Lotverbindung 60 ist dann ein niedriger Gehalt an Indium als in der metallischen Klebeschicht 40 vorhanden, da das Volumen der metallischen Klebeschicht 40 um etwa eine Größenordnung kleiner ist als das der Lotverbindung 30.
  • Eine weitere Möglichkeit ist der Einsatz einer SnIn-Legierung mit einem Anteil von 60 ±5 Gew% an Indium. Auch hier kann eine Barriereschicht 50 zwischen der Lotverbindung 30 und der metallischen Klebeschicht 40 notwendig sein, um eine Vermischung der Materialien zu verhindern. Ein zumindest teilweises Schmelzen der metallischen Klebeschicht 40 wird dann bei einer Temperatur T1 von > 120°C erreicht. Insbesondere kann ein T1 aus dem Bereich 130°C bis 150°C angewandt werden.
  • Als dritte Möglichkeit wäre auch die Verwendung von reinem In denkbar.
  • 3B zeigt das Zustandsdiagramm von SnBi, was als metallische Klebeschicht 40 eingesetzt werden kann. Auf der y-Achse ist die Temperatur T in °C angegeben, die x-Achse kennzeichnet den Anteil von Bi in dem System in Atomprozent at% bzw. Gewichtsprozent wt%. In diesem System ergeben sich zwei Möglichkeiten des Einsatzes als metallische Klebeschicht 40.
  • Zum einen kann eine SnBi-Legierung mit einem Anteil von Bi von 10 bis 15 Gew% eingesetzt werden. Eine Barriereschicht 50 zur Verhinderung von Diffusionen zwischen der Lotverbindung 30 und der metallischen Klebeschicht 40 sollte auch hier angewendet werden. Die Solidustemperatur dieses Systems beträgt 170°C bis 190°C, womit die Temperatur T1, die in dem Verfahren zum Vorwärmen der Oberfläche 20 eingesetzt wird, vorteilhafterweise aus dem Bereich 180°C bis 200°C gewählt wird. In der resultierenden Lotverbindung 60 findet sich dann ein niedrigerer Bi-Gehalt wieder als er in der metallischen Klebeschicht 40 vorhanden ist.
  • Es kann weiterhin auch eine SnBi-Legierung mit einem Anteil von Bi von 30±5 Gew% eingesetzt werden, um eine metallische Klebeschicht 40 zu bilden. Ein teilweises Schmelzen der metallischen Klebeschicht 40 kann dann bei einer Temperatur von > 138° C erreicht werden, womit T1 vorteilhafterweise zwischen 140°C bis 160°C gewählt wird. In diesem Fall kann auf eine Barriereschicht 50 verzichtet werden, da sich SnBi aufgrund der stark gekrümmten Löslichkeitslinie nur bei erhöhter Temperatur homogen vermischen.
  • Der gesamte Bi-Gehalt in der resultierenden Lotverbindung 60 nach dem Löten sollte 4 Gew% nicht übersteigen, um das Risiko eines lokalen Schmelzens zu vermeiden. Andererseits erhöht das Vorhandensein von Bi die Kriechbeständigkeit in der resultierenden Lötverbindung 60 signifikant, was die Temperaturbeständigkeit, insbesondere bei extremen Temperaturschwankungen (Temperature Cycling), erhöhen kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 10
    Halbleiterchip
    20
    Oberfläche
    21
    Anschlusspad
    11
    Oberflächenpad
    30
    Lotverbindung
    40
    metallische Klebeschicht
    50
    Barriereschicht
    60
    resultierende Lotverbindung

Claims (19)

  1. Verfahren zum Fixieren eines Halbleiterchips (10) auf einer Oberfläche (20), wobei auf einer Montagefläche des Halbleiterchips (10) eine Lotverbindung (30) aufgebracht wird, auf der von der Montagefläche abgewandten Seite der Lotverbindung (30) eine metallische Klebeschicht (40) aufgebracht wird, die Oberfläche (20) auf eine Temperatur T1 vorgewärmt wird, die metallische Klebeschicht (40) mit der vorgewärmten Oberfläche (20) in mechanischen Kontakt gebracht wird, wobei die metallische Klebeschicht (40) bei dem mechanischen Inkontaktbringen mit der vorgewärmten Oberfläche (20) zumindest teilweise schmilzt, und im Anschluss die Oberfläche (20) auf Raumtemperatur abgekühlt wird, wobei der Halbleiterchip (10) zumindest teilweise metallurgisch an die Oberfläche (20) angebunden wird.
  2. Verfahren nach dem vorhergehenden Anspruch, wobei die metallische Klebeschicht (40) eine Solidustemperatur aufweist, die ≤ T1 ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotverbindung (30) eine Solidustemperatur aufweist, die > T1 ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen der Lotverbindung (30) und der metallischen Klebeschicht (40) eine Barriereschicht (50) aufgebracht wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotverbindung (30) Sn oder eine Sn-basierte Legierung aufweist oder daraus besteht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die metallische Klebeschicht (40) ein Material aufweist, das ausgewählt ist aus einer Gruppe, die aus die SnIn, SnBi und In besteht.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei die Barriereschicht (50) ein Material aufweist, das aus einer Gruppe ausgewählt ist, die aus Ti und Ni besteht.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotverbindung (30) galvanisch auf die Montagefläche abgeschieden wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotverbindung (30) in einer Dicke aufgebracht wird, die aus dem Bereich 20 µm bis 50 µm ausgewählt ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die metallische Klebeschicht (40) aufgedampft oder aufgesputtert wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die metallische Klebeschicht (40) in einer Dicke aufgebracht wird, die aus dem Bereich 1 µm bis 5 µm ausgewählt ist.
  12. Verfahren nach einem der Ansprüche 4 bis 11, wobei die Barriereschicht (50) aufgedampft oder aufgesputtert wird.
  13. Verfahren nach einem der Ansprüche 4 bis 12, wobei die Barriereschicht (50) in einer Dicke aufgebracht wird, die aus dem Bereich 10 µm bis 50 µm ausgewählt ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Oberfläche (20) einer Montagefläche einer Leiterplatte oder eines Gehäuses umfasst.
  15. Verfahren zur Herstellung eines Halbleiterbauelements, das mindestens einen auf einer Oberfläche (20) montierten Halbleiterchip (10) umfasst, bei dem ein Halbleiterchip gemäß einem Verfahren gemäß einer der Ansprüche 1 bis 14 auf einer Oberfläche fixiert wird, und anschließend der Halbleiterchip (10) unter Bildung einer resultierenden Lotverbindung (60) auf die Oberfläche (20) gelötet wird.
  16. Verfahren nach dem vorhergehenden Anspruch, wobei das Löten in reduzierender Atmosphäre durchgeführt wird.
  17. Verfahren nach einem der Ansprüche 15 oder 16, wobei das Löten bei einer Temperatur T2 durchgeführt wird, die größer oder gleich der Liquidustemperatur der Lotverbindung (30) ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei bei dem Löten die Lotverbindung (30) und die metallische Klebeschicht (40) vollständig schmelzen und eine resultierende Lotverbindung (60) gebildet wird, die eine in ihrer Zusammensetzung von der Lotverbindung (30) und der metallischen Klebeschicht (40) unterschiedliche Legierung umfasst.
  19. Halbleiterbauelement, aufweisend zumindest einen Halbleiterchip (10), der auf einer Oberfläche (20) montiert ist, das mittels eines Verfahrens gemäß einem der Ansprüche 15 bis 18 hergestellt ist.
DE102018114013.4A 2018-06-12 2018-06-12 Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement Pending DE102018114013A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018114013.4A DE102018114013A1 (de) 2018-06-12 2018-06-12 Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
CN201980038843.1A CN112602182A (zh) 2018-06-12 2019-06-03 在表面上预先固定半导体芯片的方法、制造半导体器件的方法和半导体器件
US17/057,036 US11521946B2 (en) 2018-06-12 2019-06-03 Method for temporarily fastening a semiconductor chip to a surface, method for producing a semiconductor component and semiconductor component
PCT/EP2019/064322 WO2019238452A1 (de) 2018-06-12 2019-06-03 Verfahren zur vorläufigen befestigung eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018114013.4A DE102018114013A1 (de) 2018-06-12 2018-06-12 Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102018114013A1 true DE102018114013A1 (de) 2019-12-12

Family

ID=66826949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018114013.4A Pending DE102018114013A1 (de) 2018-06-12 2018-06-12 Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Country Status (4)

Country Link
US (1) US11521946B2 (de)
CN (1) CN112602182A (de)
DE (1) DE102018114013A1 (de)
WO (1) WO2019238452A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611481A (en) * 1994-07-20 1997-03-18 Fujitsu Limited Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
EP2328192A2 (de) * 2009-11-27 2011-06-01 Industrial Technology Research Institute Chiphaltiges Verfahren für einen LED-Chip und LED damit
EP2677557A1 (de) * 2012-06-21 2013-12-25 Industrial Technology Research Institute Verfahren zum Bonden eines LED-Wafers, Verfahren zur Herstellung eines LED-Chips und Bondstruktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0747954A3 (de) * 1995-06-07 1997-05-07 Ibm Lötkugel mit einer Metallkappe niedrigen Schmelzpunktes
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JP4742844B2 (ja) * 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP2014506012A (ja) * 2011-02-02 2014-03-06 パック テック−パッケージング テクノロジーズ ゲーエムベーハー ガスフラックス媒体を用いるレーザ半田付けにより２つの基板の端子面を電気的に接触させるための方法および装置
EP2688093B1 (de) 2012-07-19 2018-07-18 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage mittels eines Fluids von Komponenten auf einem Substrat
US10039194B2 (en) * 2012-08-02 2018-07-31 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611481A (en) * 1994-07-20 1997-03-18 Fujitsu Limited Integrated electronic device having flip-chip connection with circuit board and fabrication method thereof
EP2328192A2 (de) * 2009-11-27 2011-06-01 Industrial Technology Research Institute Chiphaltiges Verfahren für einen LED-Chip und LED damit
EP2677557A1 (de) * 2012-06-21 2013-12-25 Industrial Technology Research Institute Verfahren zum Bonden eines LED-Wafers, Verfahren zur Herstellung eines LED-Chips und Bondstruktur

Also Published As

Publication number Publication date
WO2019238452A1 (de) 2019-12-19
US11521946B2 (en) 2022-12-06
CN112602182A (zh) 2021-04-02
US20210183800A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
DE112011101556B4 (de) Gemischtlegierungslötmittelpaste
DE69618416T2 (de) Zusammengesetzte Weichlotpaste für Löthöcker für Flip-Chip-Montage
DE69900894T2 (de) Gegen Ermüdung widerstandsfähige, bleifreie Legierung
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE112017000184T5 (de) Lotverbindung
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE112015003845T5 (de) Bondaufbau, Bondmaterieal und Bondverfahren
DE112011102163B4 (de) Pb-freie Lotlegierung
DE102011083926A1 (de) Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
EP1883962A1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE102011013172A1 (de) Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE60300669T2 (de) Bleifreie Weichlötlegierung
DE19750104B4 (de) Verwendung einer Lotpaste für Chipkomponenten
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE102018114013A1 (de) Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE3523808C2 (de)
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102017104276B4 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement

Legal Events

Date Code Title Description
R163 Identified publications notified