JPH0864717A - 回路部品の実装方法 - Google Patents
回路部品の実装方法Info
- Publication number
- JPH0864717A JPH0864717A JP6199366A JP19936694A JPH0864717A JP H0864717 A JPH0864717 A JP H0864717A JP 6199366 A JP6199366 A JP 6199366A JP 19936694 A JP19936694 A JP 19936694A JP H0864717 A JPH0864717 A JP H0864717A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- mounting
- circuit component
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半田バンプの高さや径を均一として実装時の
接続信頼性の向上，寿命の向上を図る。 【構成】 フリップチップ実装された半導体チップ１を
有するキャリア５は、高温溶融点の半田バンプ８よりも
低融点の半田９でプリント基板10上に実装される。この
結果、高温溶融点の半田バンプ８の形状が保持されるの
で、バンプ高さや径を均一として実装時の接続信頼性を
向上する。また、高温溶融点の半田バンプ８のヤング率
を下げることで柔軟性を増して、プリント基板10と半導
体チップ１等でなるリードレスチップキャリア(ＬＣＣ)
12の熱膨張率の差による応力を緩和し、耐ヒートショッ
ク性の改善を図り、寿命を向上させる。
接続信頼性の向上，寿命の向上を図る。 【構成】 フリップチップ実装された半導体チップ１を
有するキャリア５は、高温溶融点の半田バンプ８よりも
低融点の半田９でプリント基板10上に実装される。この
結果、高温溶融点の半田バンプ８の形状が保持されるの
で、バンプ高さや径を均一として実装時の接続信頼性を
向上する。また、高温溶融点の半田バンプ８のヤング率
を下げることで柔軟性を増して、プリント基板10と半導
体チップ１等でなるリードレスチップキャリア(ＬＣＣ)
12の熱膨張率の差による応力を緩和し、耐ヒートショッ
ク性の改善を図り、寿命を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、回路部品の実装方法に
関し、特に半導体集積回路実装におけるリードレスチッ
プキャリア(以下、ＬＣＣと略す)の実装方法に関するも
のである。
関し、特に半導体集積回路実装におけるリードレスチッ
プキャリア(以下、ＬＣＣと略す)の実装方法に関するも
のである。
【０００２】
【従来の技術】従来、ＬＣＣをプリント基板上に実装す
るには、予め錫63％を中心とした融点183℃の共晶クリ
ーム半田をメタルマスク等を用い印刷後、ＬＣＣをリフ
ローし、半田バンプを形成したり、錫63％の半田ボール
をＬＣＣランド上に配列させ、半田ボールを溶融させて
半田バンプを形成していた。
るには、予め錫63％を中心とした融点183℃の共晶クリ
ーム半田をメタルマスク等を用い印刷後、ＬＣＣをリフ
ローし、半田バンプを形成したり、錫63％の半田ボール
をＬＣＣランド上に配列させ、半田ボールを溶融させて
半田バンプを形成していた。
【０００３】
【発明が解決しようとする課題】しかしながら、クリー
ム半田印刷による実装方法では、背の高いバンプ(以
下、ハイバンプと略す)を形成するには限界があり、ラ
ンドピッチ１mm(ランド径φ0.5mm)では高さ0.3〜0.4mm
前後しかできず、またクリーム半田の版抜け性のばらつ
きにより半田バンプの高さばらつきも±40μm(バンプ高
さ0.3mmの場合)と大きく、プリント基板への実装時にオ
ープンが発生することがあり、高さばらつきを如何に抑
えるかが大きな問題となっていた。
ム半田印刷による実装方法では、背の高いバンプ(以
下、ハイバンプと略す)を形成するには限界があり、ラ
ンドピッチ１mm(ランド径φ0.5mm)では高さ0.3〜0.4mm
前後しかできず、またクリーム半田の版抜け性のばらつ
きにより半田バンプの高さばらつきも±40μm(バンプ高
さ0.3mmの場合)と大きく、プリント基板への実装時にオ
ープンが発生することがあり、高さばらつきを如何に抑
えるかが大きな問題となっていた。
【０００４】また、ＬＣＣをプリント基板(以下、Ｐ板
と略す)上に実装後、ヒートショック試験を行うと、Ｌ
ＣＣとＰ板との熱膨張率の差による半田バンプのクラッ
ク等によりオープンが発生し、回路が動作しなくなる等
の問題があった。この問題に対し、半田バンプ高さを高
くし、この高さにより応力緩和を図り、接続の信頼性を
確保しているのが現状であった。これでは、ＬＣＣの薄
型化には限界があることは明確な事実である。
と略す)上に実装後、ヒートショック試験を行うと、Ｌ
ＣＣとＰ板との熱膨張率の差による半田バンプのクラッ
ク等によりオープンが発生し、回路が動作しなくなる等
の問題があった。この問題に対し、半田バンプ高さを高
くし、この高さにより応力緩和を図り、接続の信頼性を
確保しているのが現状であった。これでは、ＬＣＣの薄
型化には限界があることは明確な事実である。
【０００５】さらに実装後のリペアを考えると、半田バ
ンプとＰ板への実装に用いる半田との融点が同じである
と、ＬＣＣをＰ板から剥がすとき、半田バンプがＰ板上
に残ったり残らなかったりしてＰ板ランド上の半田量が
大きくばらつき、新しいＬＣＣを再実装するときに、Ｐ
板上の半田をクリーニングし、半田量(Ｐ板上に残って
いる半田量)をある程度揃える(高さばらつき±20μm程
度まで)必要があり、リペアに多くの時間がかかってい
た。
ンプとＰ板への実装に用いる半田との融点が同じである
と、ＬＣＣをＰ板から剥がすとき、半田バンプがＰ板上
に残ったり残らなかったりしてＰ板ランド上の半田量が
大きくばらつき、新しいＬＣＣを再実装するときに、Ｐ
板上の半田をクリーニングし、半田量(Ｐ板上に残って
いる半田量)をある程度揃える(高さばらつき±20μm程
度まで)必要があり、リペアに多くの時間がかかってい
た。
【０００６】また、半田バンプとＰ板への実装に用いる
半田とが同じ融点であるならば、高温の半田ボールで形
成したバンプ高さとバンプ径に比較し、高さで約0.1mm
低くなり、かつ径が0.1〜0.2mm大きくなり、横ランドと
のショートが起こりやすくなり狭ピッチ化やハイバンプ
化には限界があった。
半田とが同じ融点であるならば、高温の半田ボールで形
成したバンプ高さとバンプ径に比較し、高さで約0.1mm
低くなり、かつ径が0.1〜0.2mm大きくなり、横ランドと
のショートが起こりやすくなり狭ピッチ化やハイバンプ
化には限界があった。
【０００７】本発明は、このような点に鑑み、高温の溶
融点の半田バンプを、この半田バンプよりも低融点の半
田でＰ板上に実装するようにして高温溶融点の半田バン
プの形状が保持され、バンプ高さや径を均一とし、実装
時の接続信頼性の向上を図ることを目的とする。
融点の半田バンプを、この半田バンプよりも低融点の半
田でＰ板上に実装するようにして高温溶融点の半田バン
プの形状が保持され、バンプ高さや径を均一とし、実装
時の接続信頼性の向上を図ることを目的とする。
【０００８】また、高温溶融点の半田バンプのヤング率
を下げることにより柔軟性を増加させ、Ｐ板とＬＣＣの
熱膨張率の差により生ずる応力を緩和し、耐ヒートショ
ック性の改善を図り、寿命の向上を図ることを目的とす
る。
を下げることにより柔軟性を増加させ、Ｐ板とＬＣＣの
熱膨張率の差により生ずる応力を緩和し、耐ヒートショ
ック性の改善を図り、寿命の向上を図ることを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体チップをフリップチップ法によりキ
ャリア上に実装，封止したリードレスチップサイズパッ
ケージ等の回路部品をプリント基板上に実装する方法に
おいて、前記キャリアの電極に半田バンプを形成し、こ
の半田バンプにより前記回路部品を実装することを特徴
とする。
成するため、半導体チップをフリップチップ法によりキ
ャリア上に実装，封止したリードレスチップサイズパッ
ケージ等の回路部品をプリント基板上に実装する方法に
おいて、前記キャリアの電極に半田バンプを形成し、こ
の半田バンプにより前記回路部品を実装することを特徴
とする。
【００１０】また、前記回路部品が高温溶融点の半田バ
ンプで形成され、前記プリント基板上への実装は、前記
半田バンプよりも低融点の半田で接合する。
ンプで形成され、前記プリント基板上への実装は、前記
半田バンプよりも低融点の半田で接合する。
【００１１】また、前記高温溶融点の半田バンプのヤン
グ率が前記低融点の半田よりも低いようにする。
グ率が前記低融点の半田よりも低いようにする。
【００１２】
【作用】本発明によれば、高温溶融点の半田バンプをこ
の半田バンプよりも低融点の半田でＰ板上に実装するた
め、高温溶融点の半田バンプが実装時に溶融しないの
で、バンプ高さやバンプ径が均一にでき、実装時の接続
信頼性が向上する。
の半田バンプよりも低融点の半田でＰ板上に実装するた
め、高温溶融点の半田バンプが実装時に溶融しないの
で、バンプ高さやバンプ径が均一にでき、実装時の接続
信頼性が向上する。
【００１３】また、高温溶融点の半田バンプのヤング率
を下げることにより、この半田バンプの柔軟性が増加
し、Ｐ板とＬＣＣの熱膨張率の差により生ずる応力を緩
和するため、耐ヒートショック性が向上する等、信頼性
の向上が図れる。
を下げることにより、この半田バンプの柔軟性が増加
し、Ｐ板とＬＣＣの熱膨張率の差により生ずる応力を緩
和するため、耐ヒートショック性が向上する等、信頼性
の向上が図れる。
【００１４】さらに、耐ヒートショック性が向上するこ
とにより、高温溶融点の半田バンプ高さを低くすること
が可能となるので、ＬＣＣの薄型化も同時に行うことが
できる。
とにより、高温溶融点の半田バンプ高さを低くすること
が可能となるので、ＬＣＣの薄型化も同時に行うことが
できる。
【００１５】
【実施例】図１は本発明方法を実施するＬＣＣの構成を
示す断面図である。図１に示すように、半導体チップ１
をフェースダウンにして接続するフリップチップ法によ
りキャリア５にスタッドバンプ２と銀・パラジウムペー
スト３により電気的に接続され封止剤４により密封され
ている。さらに半田バンプ６と半導体チップ１との接続
はキャリア５に予め設けられたスルーホール７を介して
接続されてＬＣＣ12が構成されている。
示す断面図である。図１に示すように、半導体チップ１
をフェースダウンにして接続するフリップチップ法によ
りキャリア５にスタッドバンプ２と銀・パラジウムペー
スト３により電気的に接続され封止剤４により密封され
ている。さらに半田バンプ６と半導体チップ１との接続
はキャリア５に予め設けられたスルーホール７を介して
接続されてＬＣＣ12が構成されている。
【００１６】図２は図１のキャリアとＰ板の接合状態を
示す一部断面図である。図２に示すようにキャリア５と
Ｐ板10はスルーホール７の直下に高温溶融点の半田バン
プ８が設けられており、この高温溶融点の半田バンプ８
よりも低融点の半田９を溶融して銅ランド11を介してＰ
板10と接合している。すなわち、Ｐ板10への実装時には
半田バンプ８を溶融させず、低融点の半田９を溶融して
接合するので、半田バンプ８のバンプ高さ，バンプ径を
均一に保って行うことができる。
示す一部断面図である。図２に示すようにキャリア５と
Ｐ板10はスルーホール７の直下に高温溶融点の半田バン
プ８が設けられており、この高温溶融点の半田バンプ８
よりも低融点の半田９を溶融して銅ランド11を介してＰ
板10と接合している。すなわち、Ｐ板10への実装時には
半田バンプ８を溶融させず、低融点の半田９を溶融して
接合するので、半田バンプ８のバンプ高さ，バンプ径を
均一に保って行うことができる。
【００１７】図３は図１のＬＣＣを図２のＰ板に実装し
たときの全体の構成を示す断面図であり、Ａ部の拡大図
も合わせて示してある。ここで本実施例において用いた
高温溶融点の半田バンプ８は、Ｓn５％／Ｐb95％の液相
線300℃、ヤング率3230kg/cm2の高温の半田ボール(スパ
ークルボール Ｓn５％ 千住金属工業(株)製)である。ま
た実装に用いたクリーム半田は、日本アルファメタル
(株)製 クリーム半田であり、品番SN63/PB37 390DH3 90
-5-90 の液相線183℃の共晶クリーム半田をメタルマス
ク(ｔ＝0.15mm×φ0.5mm)により印刷後、ＬＣＣを装着
後、リフローすることにより実装を行った。
たときの全体の構成を示す断面図であり、Ａ部の拡大図
も合わせて示してある。ここで本実施例において用いた
高温溶融点の半田バンプ８は、Ｓn５％／Ｐb95％の液相
線300℃、ヤング率3230kg/cm2の高温の半田ボール(スパ
ークルボール Ｓn５％ 千住金属工業(株)製)である。ま
た実装に用いたクリーム半田は、日本アルファメタル
(株)製 クリーム半田であり、品番SN63/PB37 390DH3 90
-5-90 の液相線183℃の共晶クリーム半田をメタルマス
ク(ｔ＝0.15mm×φ0.5mm)により印刷後、ＬＣＣを装着
後、リフローすることにより実装を行った。
【００１８】以下に、高温溶融点の半田バンプ８の半田
バンプ高さ，材質を変えたときのヒートショックサイク
ル数に対する抵抗値変化の実施例と比較例の一覧を(表
１)に示す。
バンプ高さ，材質を変えたときのヒートショックサイク
ル数に対する抵抗値変化の実施例と比較例の一覧を(表
１)に示す。
【００１９】
【表１】
【００２０】なお、半田ボールとキャリアとの接続は、
半田ボールと同一の組成となるクリーム半田をメタルマ
スク(ｔ＝0.1mm×φ0.5mm)によりキャリア側ランド上に
印刷後、所定の粒子径の半田ボールをクリーム半田上に
転写後、リフローすることにより半田バンプを形成し
た。
半田ボールと同一の組成となるクリーム半田をメタルマ
スク(ｔ＝0.1mm×φ0.5mm)によりキャリア側ランド上に
印刷後、所定の粒子径の半田ボールをクリーム半田上に
転写後、リフローすることにより半田バンプを形成し
た。
【００２１】上記方法により作成したサンプルをヒート
ショック試験機に所定サイクル(−40℃ 30分 ／100℃ 3
0分)放置し、テスト後の接続抵抗の変化をチェーン回路
により確認した。実験に用いたキャリアサイズは、20mm
□，厚み0.5mmの無収縮セラミックスキャリア(ガラス／
セラミックスキャリア)ランド径φ0.5mm，ピッチ１mm，
ランド数400ランド(20×20)，パターン:チェーン回路(4
00バンプチェーン回路)のものを用いた。キャリア材質
としては、アルミナ，ガラスセラミックス，樹脂(FR-
4，BTレジン，アラミド)基板等が使用可能である。
ショック試験機に所定サイクル(−40℃ 30分 ／100℃ 3
0分)放置し、テスト後の接続抵抗の変化をチェーン回路
により確認した。実験に用いたキャリアサイズは、20mm
□，厚み0.5mmの無収縮セラミックスキャリア(ガラス／
セラミックスキャリア)ランド径φ0.5mm，ピッチ１mm，
ランド数400ランド(20×20)，パターン:チェーン回路(4
00バンプチェーン回路)のものを用いた。キャリア材質
としては、アルミナ，ガラスセラミックス，樹脂(FR-
4，BTレジン，アラミド)基板等が使用可能である。
【００２２】
【発明の効果】以上説明したように、本発明の回路部品
の実装方法は、高温の溶融点の半田バンプをこの半田バ
ンプよりも低融点の半田でＰ基板上に実装するため、半
田バンプの形状が保持されるので、バンプ高さや径が均
一にでき、実装時の接続信頼性を大幅に向上させること
ができる。
の実装方法は、高温の溶融点の半田バンプをこの半田バ
ンプよりも低融点の半田でＰ基板上に実装するため、半
田バンプの形状が保持されるので、バンプ高さや径が均
一にでき、実装時の接続信頼性を大幅に向上させること
ができる。
【００２３】また、高温溶融点の半田バンプのヤング率
を下げることにより、この半田バンプの柔軟性が増加
し、Ｐ板とＬＣＣの熱膨張率の差により生ずる応力を緩
和するため、耐ヒートショック性が改善され、寿命を２
倍以上向上させることが可能となるとともに、高温溶融
点の半田バンプ高さを従来の１/２以下にでき、ＬＣＣ
の薄型化が実現できる。
を下げることにより、この半田バンプの柔軟性が増加
し、Ｐ板とＬＣＣの熱膨張率の差により生ずる応力を緩
和するため、耐ヒートショック性が改善され、寿命を２
倍以上向上させることが可能となるとともに、高温溶融
点の半田バンプ高さを従来の１/２以下にでき、ＬＣＣ
の薄型化が実現できる。
【図１】本発明を実施するリードレスチップキャリア
(ＬＣＣ)の構成を示す断面図である。
(ＬＣＣ)の構成を示す断面図である。
【図２】図１のキャリアとＰ板の接合状態を示す一部断
面図である。
面図である。
【図３】図１のＬＣＣを図２のＰ板に実装したときの全
体の構成を示す断面図である。
体の構成を示す断面図である。
【符号の説明】 １…フリップチップ実装された半導体チップ、 ２…ス
タッドバンプ、 ３…銀・パラジウムペースト、 ４…
封止剤、 ５…キャリア、 ６…半田バンプ、７…スル
ーホール、 ８…高温溶融点の半田バンプ、 ９…高温
溶融点の半田バンプ８よりも低融点の半田、 10…プリ
ント基板(Ｐ板)、 11…銅ランド、 12…リードレスチ
ップキャリア(ＬＣＣ)。
タッドバンプ、 ３…銀・パラジウムペースト、 ４…
封止剤、 ５…キャリア、 ６…半田バンプ、７…スル
ーホール、 ８…高温溶融点の半田バンプ、 ９…高温
溶融点の半田バンプ８よりも低融点の半田、 10…プリ
ント基板(Ｐ板)、 11…銅ランド、 12…リードレスチ
ップキャリア(ＬＣＣ)。
Claims (3)
- 【請求項１】 半導体チップをフリップチップ法により
キャリア上に実装，封止したリードレスチップサイズパ
ッケージ等の回路部品をプリント基板上に実装する方法
において、前記キャリアの電極に半田バンプを形成し、
この半田バンプにより前記回路部品を実装することを特
徴とする回路部品の実装方法。 - 【請求項２】 前記回路部品が高温溶融点の半田バンプ
で形成され、前記プリント基板上への実装は、前記半田
バンプよりも低融点の半田で接合することを特徴とする
請求項１記載の回路部品の実装方法。 - 【請求項３】 前記高温溶融点の半田バンプのヤング率
が前記低融点の半田よりも低いことを特徴とする請求項
２記載の回路部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199366A JPH0864717A (ja) | 1994-08-24 | 1994-08-24 | 回路部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199366A JPH0864717A (ja) | 1994-08-24 | 1994-08-24 | 回路部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864717A true JPH0864717A (ja) | 1996-03-08 |
Family
ID=16406568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199366A Pending JPH0864717A (ja) | 1994-08-24 | 1994-08-24 | 回路部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864717A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909055A (en) * | 1996-08-27 | 1999-06-01 | Nec Corporation | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners |
| US7199400B2 (en) | 2003-09-09 | 2007-04-03 | Citizen Electronics Co., Ltd. | Semiconductor package |
| US7214561B2 (en) | 2003-06-16 | 2007-05-08 | Kabushiki Kaisha Toshiba | Packaging assembly and method of assembling the same |
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
-
1994
- 1994-08-24 JP JP6199366A patent/JPH0864717A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909055A (en) * | 1996-08-27 | 1999-06-01 | Nec Corporation | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners |
| US5969417A (en) * | 1996-08-27 | 1999-10-19 | Nec Corporation | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners |
| US7214561B2 (en) | 2003-06-16 | 2007-05-08 | Kabushiki Kaisha Toshiba | Packaging assembly and method of assembling the same |
| US7199400B2 (en) | 2003-09-09 | 2007-04-03 | Citizen Electronics Co., Ltd. | Semiconductor package |
| US9893031B2 (en) | 2013-11-29 | 2018-02-13 | International Business Machines Corporation | Chip mounting structure |
| US10141278B2 (en) | 2013-11-29 | 2018-11-27 | International Business Machines Corporation | Chip mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272154B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| JP4144415B2 (ja) | 鉛フリーはんだ | |
| US6574859B2 (en) | Interconnection process for module assembly and rework | |
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| CN111048428B (zh) | 一种植入式医疗器件的制造方法 | |
| US8673762B2 (en) | Solder, soldering method, and semiconductor device | |
| JPH0528000B2 (ja) | ||
| JPH07154061A (ja) | はんだ付方法およびソルダーバンプ形成方法 | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| JP3763520B2 (ja) | はんだ付け用組成物 | |
| US6303400B1 (en) | Temporary attach article and method for temporary attach of devices to a substrate | |
| JP4211828B2 (ja) | 実装構造体 | |
| JP2002270732A (ja) | アンダーフィル材付き電子部品 | |
| JPH0864717A (ja) | 回路部品の実装方法 | |
| JPH08288291A (ja) | 半導体装置 | |
| JP2016018915A (ja) | 半導体装置及びその製造方法 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2001358458A (ja) | Ｐｂフリーはんだ接続を有する電子機器 | |
| JP2001044319A (ja) | 配線基板およびその実装構造 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2001244622A (ja) | 電子回路装置 | |
| JPH11320176A (ja) | はんだペースト | |
| JP4341137B2 (ja) | 電子部品の実装構造 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 |