JP4211828B2 - 実装構造体 - Google Patents
実装構造体 Download PDFInfo
- Publication number
- JP4211828B2 JP4211828B2 JP2006246255A JP2006246255A JP4211828B2 JP 4211828 B2 JP4211828 B2 JP 4211828B2 JP 2006246255 A JP2006246255 A JP 2006246255A JP 2006246255 A JP2006246255 A JP 2006246255A JP 4211828 B2 JP4211828 B2 JP 4211828B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- bumps
- bump
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
本発明は、毒性の少ないＰｂフリーはんだ合金を用いた混載実装方法とそのはんだ付け装置、及びこれを用いた実装構造体に関するものである。このＰｂフリーはんだ合金は、有機基板等の回路基板への電子部品の接続に適用でき、２２０℃付近でのはんだ付けに用いられているＳｎ−３７Ｐｂ（単位：質量％）はんだの代替品である。
従来の電化製品の有機基板等の回路基板へのはんだ付け方法としては、回路基板に熱風を吹き付け、電極に印刷されたはんだペーストを溶融させて表面実装部品のはんだ付けを行うリフローはんだ付け工程と、溶融したはんだの噴流を回路基板に接触させて挿入実装部品やチップ部品などの一部の表面実装部品のはんだ付けを行うフローはんだ付け工程とによって構成されている。
そして、このはんだ付け方法のことを混載実装方法と称する。ところで、この混載実装方法におけるリフローはんだ付け工程において用いられるはんだペーストおよびフローはんだ付け工程において用いられる溶融したはんだの噴流もともに、毒性の少ないＰｂフリーはんだ合金を使用するという要求が生じてきている。
このＰｂフリーはんだを用いた実装方法に関する従来技術としては、特許文献１乃至６などが知られている。
特許文献１には、Ｐｂフリーはんだとして、Ｓｎ−Ａｇ−Ｂｉ系はんだ、或いはＳｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ合金が記載されている。特許文献２には、Ｐｂフリーはんだとして有力なＳｎ−Ａｇ−Ｂｉ系はんだを、表面にＳｎ−Ｂｉ系層を施した電極と接続することが記載されている。特許文献３には、電子部品を、有機基板の第１面および第２面からなる両面の各々に、Ｓｎを主成分とし、Ｂｉを０〜６５質量％、Ａｇを０．５〜４．０質量％、Ｃｕ若しくは／及びＩｎを合計０〜３．０質量％含有するＰｂフリーはんだによってリフローはんだ付けすることが記載されている。特許文献４には、Ｂｉを含有するＰｂフリーはんだを用いて電子部品と回路基板とを接続する方法において、はんだを約１０〜２０℃／ｓの冷却速度で冷却することが記載されている。特許文献５には、基板のＡ面でリフローはんだ付けによって電子部品を表面接続実装し、ついで基板のＢ面でフローはんだ付けにより、Ａ面側から挿入した電子部品のリードを電極にフローはんだ付けして接続実装する方法において、Ａ面側でリフローはんだ付けに用いるはんだを、Ｓｎ−（１．５〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕ−（０〜４ｗｔ％）Ｉｎ−（０〜２ｗｔ％）Ｂｉの組成で構成されるＰｂフリーはんだであり、Ｂ面側でフローはんだ付けに用いるはんだを、Ｓｎ−（０〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕの組成で構成されるＰｂフリーはんだであることが記載されている。特許文献６には、フローはんだ付けを従来のＳｎ−３７Ｐｂよりも高融点の共晶組成のＰｂフリーはんだを用いて行う際、部品本体と基板との間に熱伝導材料を設けることにより、はんだ付け後の基板冷却時に有機基板と電子部品本体との間の温度差が大きくならないようにすることが記載されている。
特許文献１には、Ｐｂフリーはんだとして、Ｓｎ−Ａｇ−Ｂｉ系はんだ、或いはＳｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ合金が記載されている。特許文献２には、Ｐｂフリーはんだとして有力なＳｎ−Ａｇ−Ｂｉ系はんだを、表面にＳｎ−Ｂｉ系層を施した電極と接続することが記載されている。特許文献３には、電子部品を、有機基板の第１面および第２面からなる両面の各々に、Ｓｎを主成分とし、Ｂｉを０〜６５質量％、Ａｇを０．５〜４．０質量％、Ｃｕ若しくは／及びＩｎを合計０〜３．０質量％含有するＰｂフリーはんだによってリフローはんだ付けすることが記載されている。特許文献４には、Ｂｉを含有するＰｂフリーはんだを用いて電子部品と回路基板とを接続する方法において、はんだを約１０〜２０℃／ｓの冷却速度で冷却することが記載されている。特許文献５には、基板のＡ面でリフローはんだ付けによって電子部品を表面接続実装し、ついで基板のＢ面でフローはんだ付けにより、Ａ面側から挿入した電子部品のリードを電極にフローはんだ付けして接続実装する方法において、Ａ面側でリフローはんだ付けに用いるはんだを、Ｓｎ−（１．５〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕ−（０〜４ｗｔ％）Ｉｎ−（０〜２ｗｔ％）Ｂｉの組成で構成されるＰｂフリーはんだであり、Ｂ面側でフローはんだ付けに用いるはんだを、Ｓｎ−（０〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕの組成で構成されるＰｂフリーはんだであることが記載されている。特許文献６には、フローはんだ付けを従来のＳｎ−３７Ｐｂよりも高融点の共晶組成のＰｂフリーはんだを用いて行う際、部品本体と基板との間に熱伝導材料を設けることにより、はんだ付け後の基板冷却時に有機基板と電子部品本体との間の温度差が大きくならないようにすることが記載されている。
しかしながら、上記従来技術の何れにおいても、以下の点が考慮されていなかった。
それは、Ｐｂフリーはんだの中で代表的なＳｎ−３Ａｇ−０．５Ｃｕはんだが高い接続信頼性（−５５℃〜１２５℃、１サイクル／ｈの条件の温度サイクル試験において）を有していることから、バンプ接続を行う低耐熱性表面実装部品側のはんだバンプをすべて該Ｓｎ−３Ａｇ−０．５Ｃｕはんだ、リフロー接続用はんだペーストを融点が２００℃付近のＳｎ−９Ｚｎ，Ｓｎ−８Ｚｎ−３Ｂｉによって形成する場合の課題である。
それは、Ｐｂフリーはんだの中で代表的なＳｎ−３Ａｇ−０．５Ｃｕはんだが高い接続信頼性（−５５℃〜１２５℃、１サイクル／ｈの条件の温度サイクル試験において）を有していることから、バンプ接続を行う低耐熱性表面実装部品側のはんだバンプをすべて該Ｓｎ−３Ａｇ−０．５Ｃｕはんだ、リフロー接続用はんだペーストを融点が２００℃付近のＳｎ−９Ｚｎ，Ｓｎ−８Ｚｎ−３Ｂｉによって形成する場合の課題である。
第一の課題は、リフロー接続時に外周部の部品反り上がりが発生してしまうため、外周部においてはんだペーストは完全に溶融しても、溶融したペーストとはんだバンプとの間に停留したフラックスにより接続が阻害される場合があることである。これは停留したフラックスの表面張力により部品が十分に沈みこまないためであると考えられる。また、逆に、リフロー後、基板の反りが戻った際に、バンプ側面へはんだが過剰にぬれ拡がり、結果、一部はんだ不足のまま接続された部分が接続部中に形成されるため、接続強度が低下する場合がある。
第二の課題は、鉛フリーはんだを用いた低温度でのリフローはんだ付けには、Ｓｎ−Ｚｎ系のはんだの使用が考えられるが、Ｚｎははんだ付け中に大気中の酸素によって酸化しやすい元素のため、はんだ付けされる電極やはんだバンプに対してぬれが悪く、このはんだと被接続部材との界面における接続強度は他のＳｎ−Ａｇ系などのはんだの場合と比較すると低下することである。
本発明の目的は、上記の課題を解決することにあり、各課題を解決するために以下の方法を提供する。
まず、上記第一の課題を解決すべく、本願発明は、リフロー接続時に外周部の部品反り上がりが発生した分、外周部付近の溶融したはんだペーストの上端を中央部付近の溶融したはんだペーストの上端よりも高くすることを提案するものである。また、バンプ側面への過剰なはんだぬれ拡がりへの防止手段として、バンプ上にぬれ拡がり阻害領域を形成することについても提案するものである。この具体的手段としては、以下のものが挙げられる。
すなわち、(1)部品が接続される基板において、外周部付近のランドサイズ（又はランド上に形成されたソルダレジストの開口部サイズ）を中央部付近のランドサイズ（又はランド上に形成されたソルダレジストの開口部サイズ）より小さくする手段、(2)低耐熱実装部品の外周部付近のはんだバンプ側面にソルダレジストのようなはんだ濡れを阻害するような材料を塗布する手段、(3)外周部付近の基板側ランドの外周長がランドサイズの約３．７倍以上となる形状とする手段、(4)外周部付近のはんだバンプと接続するための基板側へのはんだペースト供給量を概ね１０〜５０％多くする手段、である。
すなわち、(1)部品が接続される基板において、外周部付近のランドサイズ（又はランド上に形成されたソルダレジストの開口部サイズ）を中央部付近のランドサイズ（又はランド上に形成されたソルダレジストの開口部サイズ）より小さくする手段、(2)低耐熱実装部品の外周部付近のはんだバンプ側面にソルダレジストのようなはんだ濡れを阻害するような材料を塗布する手段、(3)外周部付近の基板側ランドの外周長がランドサイズの約３．７倍以上となる形状とする手段、(4)外周部付近のはんだバンプと接続するための基板側へのはんだペースト供給量を概ね１０〜５０％多くする手段、である。
次に、上記第二の課題を解決するためには、接続強度が必要な比較的高い応力が発生する場所にできるだけＺｎ含有量を低くしたはんだを使用するようにする必要がある。
具体的には、接続前のはんだバンプがＳｎ−Ｚｎ系を主体としたものであり、その組成が中央部付近のバンプではＺｎ含有量が７から９質量％、残部をＳｎとし、外周部付近のバンプではＺｎ含有量が４から７質量％、残部をＳｎとするものである。
その理由は、Ｚｎ含有量が７から９質量％のはんだは、２１０〜２１５℃でのリフローはんだ付けが可能であり、Ｚｎ含有量が４から７質量％のはんだは、２１５〜２２０℃でのリフローはんだ付けが可能で、前者を中央部付近に、後者を外周部付近に使い分ければ耐熱温度が２２０℃の表面実装部品を保護しながらのリフローはんだづけが可能となるからである。
具体的には、接続前のはんだバンプがＳｎ−Ｚｎ系を主体としたものであり、その組成が中央部付近のバンプではＺｎ含有量が７から９質量％、残部をＳｎとし、外周部付近のバンプではＺｎ含有量が４から７質量％、残部をＳｎとするものである。
その理由は、Ｚｎ含有量が７から９質量％のはんだは、２１０〜２１５℃でのリフローはんだ付けが可能であり、Ｚｎ含有量が４から７質量％のはんだは、２１５〜２２０℃でのリフローはんだ付けが可能で、前者を中央部付近に、後者を外周部付近に使い分ければ耐熱温度が２２０℃の表面実装部品を保護しながらのリフローはんだづけが可能となるからである。
次に、第一の課題を解決するための手段の詳細について説明する。
まず、上記(1)の手段は、バンプ3を有する部品１が接続される基板2において、基板2の中央部（図１（a））のランド4aのサイズに対し、基板2の外周部付近（図１（b））のランド4ｂのサイズを小さくするものである。この場合、外周部付近のランド4ｂ上に供給されたはんだペーストはランドサイズが小さいため、溶融後、はんだは基板ランド表面に留まることができず、溶融はんだペーストはより高い位置までゆきわたるため、外周部付近がそりあがる部品のはんだバンプに対しても十分な接続が可能となる。この場合、リフロー後には、基板の反りがもとに戻るため、はんだペーストの接続後の状態については、図１（a）に示すように、基板の外周部付近におけるはんだペーストにより形成されたはんだ接続部5ｂの基板に対する高さは、中央部におけるはんだペーストにより形成されるはんだ接続部5aの基板に対する高さよりも高くなる。
まず、上記(1)の手段は、バンプ3を有する部品１が接続される基板2において、基板2の中央部（図１（a））のランド4aのサイズに対し、基板2の外周部付近（図１（b））のランド4ｂのサイズを小さくするものである。この場合、外周部付近のランド4ｂ上に供給されたはんだペーストはランドサイズが小さいため、溶融後、はんだは基板ランド表面に留まることができず、溶融はんだペーストはより高い位置までゆきわたるため、外周部付近がそりあがる部品のはんだバンプに対しても十分な接続が可能となる。この場合、リフロー後には、基板の反りがもとに戻るため、はんだペーストの接続後の状態については、図１（a）に示すように、基板の外周部付近におけるはんだペーストにより形成されたはんだ接続部5ｂの基板に対する高さは、中央部におけるはんだペーストにより形成されるはんだ接続部5aの基板に対する高さよりも高くなる。
次に、(2)の手段は、図２（a）のように、部品1のはんだバンプ3側面へのはんだのぬれ拡がりにより、はんだ接続部5cの一部が細くなり、接続強度が低下する課題に対するものとして、図２（ｂ）のように、外周部付近のはんだバンプ3の側面にソルダレジスト6のようなはんだ濡れを阻害する材料を塗布するものである。供給されたはんだペーストは、バンプ下部のはんだ濡れが阻害されていない場所にぬれるしかなく、はんだ側面に逃げることができないため、上記課題となる細い箇所が形成されないはんだ接続部5dを得ることができる。
また、(3)の外周部付近の基板側ランドの外周長が、中央部のランドサイズ（直径）の約３．１４倍（円周率）を超える形状とする手段の場合には、ランド形状は真円からかけ離れた複雑な形状となり、約３．７倍を超えると外周部付近のランド上に供給されたはんだペーストはランドに対してぬれにくくなるため、上記(1)の方法と同様溶融後はんだは基板ランド表面に十分留まることができず高さが中央部よりも高くすることができる。
従ってこの方法により、リフロー時に外周部付近が反り上がる部品のはんだバンプにいかなる場所のはんだペーストも溶融後は接触できるようにすることができる。
従ってこの方法により、リフロー時に外周部付近が反り上がる部品のはんだバンプにいかなる場所のはんだペーストも溶融後は接触できるようにすることができる。
最後に、(4)の外周部付近のはんだバンプと接続するための基板側へのはんだペースト供給量を概ね１０〜５０％多くする手段の場合でも、上記(1)〜(3)と同様の効果が得られることになる。
本発明では、バンプ接続を行う低耐熱性部品のバンプと接続するペーストを供給形状や組成を改善することで、該部品を熱的に保護し、高い接続信頼性を確保しながら該部品のリフローはんだ付けを行う方法を提供できる。
本発明の実施の形態について、詳細に説明する。
低耐熱部品であるフルグリッドＢＧＡ（耐熱温度：２２０℃、部品サイズ：２３ｍｍ×２３ｍｍ、バンプピッチ：１．０ｍｍ、バンプ数：４８４（２２行×２２列）、バンプ組成：Ｓｎ−９Ｚｎ）をＳｎ−９Ｚｎはんだペースト（供給厚：０．１５ｍｍ、供給直径：０．５ｍｍ）を印刷した回路基板に搭載し、部品中央のバンプのピーク温度が２２０℃となるようにリフローはんだ付けをした。
なお、接続には以下の２種類の基板とし、基板Ｂの方は外側５列（３４０バンプ）を外周部とし、この部分のランドサイズが中央部のそれよりも小さくなっている。
従って、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにする。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
（基板Ａ）
中央部のランドサイズ（直径）：０．５ｍｍ
外周部のランドサイズ（直径）：０．５ｍｍ
（基板Ｂ）
中央部のランドサイズ（直径）：０．５ｍｍ
コーナー部のランドサイズ（直径）：０．４ｍｍ
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
なお、接続には以下の２種類の基板とし、基板Ｂの方は外側５列（３４０バンプ）を外周部とし、この部分のランドサイズが中央部のそれよりも小さくなっている。
従って、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにする。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
（基板Ａ）
中央部のランドサイズ（直径）：０．５ｍｍ
外周部のランドサイズ（直径）：０．５ｍｍ
（基板Ｂ）
中央部のランドサイズ（直径）：０．５ｍｍ
コーナー部のランドサイズ（直径）：０．４ｍｍ
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
低耐熱部品であるフルグリッドＢＧＡ（耐熱温度：２２０℃、部品サイズ：２３ｍｍ×２３ｍｍ、バンプピッチ：１．０ｍｍ、バンプ数：４８４（２２行×２２列）、バンプ組成：Ｓｎ−９Ｚｎ）をＳｎ−９Ｚｎはんだペースト（供給厚：０．１５ｍｍ、供給直径：０．５ｍｍ）を印刷した回路基板に搭載し、部品中央のバンプのピーク温度が２２０℃となるようにリフローはんだ付けをした。
なお、接続には以下の基板、部品Ａ、Ｂを用いた。
（基板）
中央部のランドサイズ（直径）：０．５ｍｍ
外周部のランドサイズ（直径）：０．５ｍｍ
（部品Ａ）
上記ＢＧＡに何も処理を施さないもの
（部品Ｂ）
上記ＢＧＡの外側５列（３４０バンプ）を外周部とし、この部分のバンプ表面の一部にソルダレジストを塗布したもの
また、このとき高さにして部品パッケージ側約６０％の部分に塗布し、ペーストと接触する側の高さにして約４０％には付着しないようにした。従って、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにし、ここにはソルダレジストは一切塗布されていない。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
部品Ａ、Ｂを接続した基板をそれぞれ基板Ａ、Ｂと呼ぶことにする。
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
なお、接続には以下の基板、部品Ａ、Ｂを用いた。
（基板）
中央部のランドサイズ（直径）：０．５ｍｍ
外周部のランドサイズ（直径）：０．５ｍｍ
（部品Ａ）
上記ＢＧＡに何も処理を施さないもの
（部品Ｂ）
上記ＢＧＡの外側５列（３４０バンプ）を外周部とし、この部分のバンプ表面の一部にソルダレジストを塗布したもの
また、このとき高さにして部品パッケージ側約６０％の部分に塗布し、ペーストと接触する側の高さにして約４０％には付着しないようにした。従って、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにし、ここにはソルダレジストは一切塗布されていない。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
部品Ａ、Ｂを接続した基板をそれぞれ基板Ａ、Ｂと呼ぶことにする。
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
低耐熱部品であるフルグリッドＢＧＡ（耐熱温度：２２０℃、部品サイズ：２３ｍｍ×２３ｍｍ、バンプピッチ：１．０ｍｍ、バンプ数：４８４（２２行×２２列）、バンプ組成：Ｓｎ−９Ｚｎ）をＳｎ−９Ｚｎはんだペースト（供給厚：０．１５ｍｍ、供給直径：０．５ｍｍ）を印刷した回路基板に搭載し、部品中央のバンプのピーク温度が２２０℃となるようにリフローはんだ付けをした。
なお、接続には以下の２種類の基板とし、基板Ｂの方は外側５列（３４０バンプ）を外周部とし、この部分の基板側ランド形状7を図３に示すように、直径０．５ｍｍの円形に４ヶ所に切り欠き部を設けることにより外周長がランドサイズの約３．８倍になるようにした。
一方、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにするが、この部分は直径０．５ｍｍの円形のままとした。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
なお、接続には以下の２種類の基板とし、基板Ｂの方は外側５列（３４０バンプ）を外周部とし、この部分の基板側ランド形状7を図３に示すように、直径０．５ｍｍの円形に４ヶ所に切り欠き部を設けることにより外周長がランドサイズの約３．８倍になるようにした。
一方、残された１２行×１２列（１４４バンプ）の部分を中央部と呼ぶことにするが、この部分は直径０．５ｍｍの円形のままとした。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
その結果、基板Ａには、１％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂには未接続の発生はなかった。
また、各サンプルから未接続の発生していない基板を１０枚ずつ、合計２０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
低耐熱部品であるフルグリッドＢＧＡ（耐熱温度：２２０℃、部品サイズ：２３ｍｍ×２３ｍｍ、バンプピッチ：１．０ｍｍ、バンプ数：４８４（２２行×２２列）、バンプ組成：Ｓｎ−９Ｚｎ）をＳｎ−９Ｚｎはんだペースト（供給厚：０．１５ｍｍ）を印刷した回路基板に搭載し、部品中央のバンプのピーク温度が２２０℃となるようにリフローはんだ付けをした。
なお、接続には以下の４種類の基板とし、基板Ｂ、Ｃ、Ｄは外側５列（３４０バンプ）を外周部とし、この部分のはんだペースト供給直径を、残された１２行×１２列（１４４バンプ）の部分（中央部と呼ぶことにする）よりも大きくし、はんだペーストを多く供給することにした。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、５０枚ずつ合計２００枚作成した。
（基板Ａ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．５ｍｍ
（基板Ｂ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．５３ｍｍ
（基板Ｃ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．６ｍｍ
（基板Ｄ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．６５ｍｍ
その結果、基板Ａには、２％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂ、Ｃ、Ｄには未接続の発生はなかった。
しかし、基板Ｄには、４％の基板に隣接接続部同士にはんだブリッジが発生した。
また、基板Ａ、Ｂ、Ｃ、Ｄでは外周部付近のはんだペースト供給量を内部付近と比較して０％、約１２％、約４４％、約６９％多くなっている。
また、各サンプルから未接続やはんだブリッジの発生していない基板を１０枚ずつ、合計４０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂ、Ｃ、Ｄには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
なお、接続には以下の４種類の基板とし、基板Ｂ、Ｃ、Ｄは外側５列（３４０バンプ）を外周部とし、この部分のはんだペースト供給直径を、残された１２行×１２列（１４４バンプ）の部分（中央部と呼ぶことにする）よりも大きくし、はんだペーストを多く供給することにした。
また、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、５０枚ずつ合計２００枚作成した。
（基板Ａ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．５ｍｍ
（基板Ｂ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．５３ｍｍ
（基板Ｃ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．６ｍｍ
（基板Ｄ）
中央部のはんだペースト供給直径：０．５ｍｍ
外周部のはんだペースト供給直径：０．６５ｍｍ
その結果、基板Ａには、２％の基板にバンプとペースト溶融部との未接続が発生したが、基板Ｂ、Ｃ、Ｄには未接続の発生はなかった。
しかし、基板Ｄには、４％の基板に隣接接続部同士にはんだブリッジが発生した。
また、基板Ａ、Ｂ、Ｃ、Ｄでは外周部付近のはんだペースト供給量を内部付近と比較して０％、約１２％、約４４％、約６９％多くなっている。
また、各サンプルから未接続やはんだブリッジの発生していない基板を１０枚ずつ、合計４０枚を選び、温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内２枚が約２００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂ、Ｃ、Ｄには５００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
低耐熱部品であるフルグリッドＢＧＡ（耐熱温度：２２０℃、部品サイズ：２３ｍｍ×２３ｍｍ、バンプピッチ：１．０ｍｍ、バンプ数：４８４（２２行×２２列））をＳｎ−９Ｚｎはんだペースト（供給厚：０．１５ｍｍ、供給直径：０．５ｍｍ）を印刷した回路基板に搭載し、部品中央のバンプのピーク温度が２２０℃となるようにリフローはんだ付けをした。なお、接続には以下の基板を使用した。
この基板は、外側５列（３４０バンプ）を外周部とし、この部分のランドサイズが中央部のそれよりも小さくなっている。
なお、残された１２行×１２列（１４４バンプ）の部分が中央部となる。
そして、中央部にはＳｎ−９Ｚｎのはんだバンプを設け、外周部にもＳｎ−９Ｚｎのはんだバンプを設けたものを、部品Ａとした。
また、中央部にはＳｎ−９Ｚｎのはんだバンプを設け、外周部にはＺｎ含有量が比較的少なく高信頼のＳｎ−４Ｚｎはんだを設けたものを部品Ｂとした。
そして、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
（基板仕様）
中央部のランドサイズ（直径）：０．５ｍｍ
コーナー部のランドサイズ（直径）：０．４ｍｍ
その結果、基板Ａ、Ｂともに、基板にバンプとペースト溶融部との未接続の発生はなかった。
また、各サンプルから基板を１０枚ずつ、合計２０枚を用いて温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内１枚が約７００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには１０００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
この基板は、外側５列（３４０バンプ）を外周部とし、この部分のランドサイズが中央部のそれよりも小さくなっている。
なお、残された１２行×１２列（１４４バンプ）の部分が中央部となる。
そして、中央部にはＳｎ−９Ｚｎのはんだバンプを設け、外周部にもＳｎ−９Ｚｎのはんだバンプを設けたものを、部品Ａとした。
また、中央部にはＳｎ−９Ｚｎのはんだバンプを設け、外周部にはＺｎ含有量が比較的少なく高信頼のＳｎ−４Ｚｎはんだを設けたものを部品Ｂとした。
そして、それぞれの基板サンプルには基板１枚あたりＢＧＡを１個接続し、１００枚ずつ合計２００枚作成した。
（基板仕様）
中央部のランドサイズ（直径）：０．５ｍｍ
コーナー部のランドサイズ（直径）：０．４ｍｍ
その結果、基板Ａ、Ｂともに、基板にバンプとペースト溶融部との未接続の発生はなかった。
また、各サンプルから基板を１０枚ずつ、合計２０枚を用いて温度サイクル試験（−５５〜１２５℃、１サイクル／ｈ）を実施した結果、基板Ａは１０枚の内１枚が約７００サイクルでコーナー部においてＢＧＡ側の電極とはんだバンプ界面に破断が発生しているのを確認した。
しかし、基板Ｂには１０００サイクル経過後も破断は見られなかった。よって、本方法により、はんだ未接続の防止と接続信頼性の向上の効果があることを確認した。
以上、いくつかの実施例について、Ｓｎ−Ｚｎ系はんだペーストを例にとり説明したが、これに限られるものではなく、他のはんだペーストであったも上記構造と組み合わせた場合に効果があることはいうまでもない。
１：低耐熱性表面実装部品
２：基板
３：はんだバンプ
４、４ａ、４ｂ、７：ランド
５a、５b、５c、５d：はんだペーストによるはんだ接続部
６：ソルダレジスト
２：基板
３：はんだバンプ
４、４ａ、４ｂ、７：ランド
５a、５b、５c、５d：はんだペーストによるはんだ接続部
６：ソルダレジスト
Claims (3)
- 複数のはんだバンプをそれぞれ有する複数の部品と、複数のランドを有する基板と、前記はんだバンプと前記ランドとを接続するはんだ接続部とを有する実装構造体であって、
前記基板の外周部に設けられたランドは、前記基板の中央部のランドよりも小さく、
前記外周部に設けられたランドと接続された前記はんだバンプの側面にはソルダレジストが設けられていることを特徴とする実装構造体。 - 請求項１記載の実装構造体であって、
前記外周部に設けられたランドの外周長は、前記中央部の円形ランドの直径の３．７倍以上であることを特徴とする実装構造体。 - 請求１又は２記載の実装構造体であって、
前記外周部のはんだバンプの組成は、Ｚｎ含有量が４から７質量％、残部をＳｎであり、
前記中央部のはんだバンプの組成は、Ｚｎ含有量が７から９質量％、残部をＳｎであることを特徴とする実装構造体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006246255A JP4211828B2 (ja) | 2006-09-12 | 2006-09-12 | 実装構造体 |
| CN200710128137A CN100579337C (zh) | 2006-09-12 | 2007-07-06 | 封装结构体 |
| TW096125842A TW200819012A (en) | 2006-09-12 | 2007-07-16 | Mounting structure |
| KR1020070072016A KR100899251B1 (ko) | 2006-09-12 | 2007-07-19 | 실장 구조체 |
| US11/829,301 US20080062665A1 (en) | 2006-09-12 | 2007-07-27 | Mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006246255A JP4211828B2 (ja) | 2006-09-12 | 2006-09-12 | 実装構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008071779A JP2008071779A (ja) | 2008-03-27 |
| JP4211828B2 true JP4211828B2 (ja) | 2009-01-21 |
Family
ID=39169421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006246255A Expired - Fee Related JP4211828B2 (ja) | 2006-09-12 | 2006-09-12 | 実装構造体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080062665A1 (ja) |
| JP (1) | JP4211828B2 (ja) |
| KR (1) | KR100899251B1 (ja) |
| CN (1) | CN100579337C (ja) |
| TW (1) | TW200819012A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7793817B2 (en) * | 2006-09-11 | 2010-09-14 | Panasonic Corporation | Electronic component placing apparatus and electronic component mounting method |
| JP5339968B2 (ja) * | 2009-03-04 | 2013-11-13 | パナソニック株式会社 | 実装構造体及びモータ |
| JP5807145B2 (ja) * | 2010-05-20 | 2015-11-10 | パナソニックＩｐマネジメント株式会社 | 実装構造体 |
| JP6374298B2 (ja) | 2014-10-31 | 2018-08-15 | 千住金属工業株式会社 | フラックス及びフラックスを用いた接合方法 |
| KR102055595B1 (ko) | 2017-12-15 | 2019-12-16 | 삼성전자주식회사 | 반도체 패키지 |
| JP6993605B1 (ja) | 2021-03-31 | 2022-02-04 | 千住金属工業株式会社 | フラックス及びソルダペースト |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3632930B2 (ja) * | 1993-12-27 | 2005-03-30 | 株式会社ルネサステクノロジ | ボールグリッドアレイ半導体装置 |
| KR100192766B1 (ko) * | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
| US6160705A (en) * | 1997-05-09 | 2000-12-12 | Texas Instruments Incorporated | Ball grid array package and method using enhanced power and ground distribution circuitry |
| JPH1126919A (ja) * | 1997-06-30 | 1999-01-29 | Fuji Photo Film Co Ltd | プリント配線板 |
| JP3335896B2 (ja) * | 1997-12-26 | 2002-10-21 | 株式会社東芝 | ハンダ材及びハンダ材の製造方法 |
| JP3887620B2 (ja) * | 2003-10-02 | 2007-02-28 | 沖電気工業株式会社 | 半導体素子及び半導体装置 |
| US7462861B2 (en) * | 2004-04-28 | 2008-12-09 | Cree, Inc. | LED bonding structures and methods of fabricating LED bonding structures |
| JP5105042B2 (ja) * | 2006-03-23 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| US20080017407A1 (en) * | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
-
2006
- 2006-09-12 JP JP2006246255A patent/JP4211828B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-06 CN CN200710128137A patent/CN100579337C/zh not_active Expired - Fee Related
- 2007-07-16 TW TW096125842A patent/TW200819012A/zh not_active IP Right Cessation
- 2007-07-19 KR KR1020070072016A patent/KR100899251B1/ko not_active IP Right Cessation
- 2007-07-27 US US11/829,301 patent/US20080062665A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN100579337C (zh) | 2010-01-06 |
| TW200819012A (en) | 2008-04-16 |
| KR20080024059A (ko) | 2008-03-17 |
| TWI369929B (ja) | 2012-08-01 |
| KR100899251B1 (ko) | 2009-05-27 |
| JP2008071779A (ja) | 2008-03-27 |
| US20080062665A1 (en) | 2008-03-13 |
| CN101146412A (zh) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9700963B2 (en) | Lead-free solder ball | |
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US20190088611A1 (en) | "Lead-Free Solder Ball" | |
| JP5724411B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
| JP5422826B2 (ja) | 鉛フリーはんだ接続構造体およびはんだボール | |
| JP4211828B2 (ja) | 実装構造体 | |
| KR100671394B1 (ko) | Ｐｂ프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체 | |
| JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
| JPWO2006134891A1 (ja) | モジュール基板のはんだ付け方法 | |
| JP4027534B2 (ja) | 電子部品の実装方法 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2008218483A (ja) | 半導体装置及びその製造方法 | |
| JP2008171975A (ja) | 半導体部品の実装構造及び実装方法 | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JP2006032436A (ja) | 電子装置の製造方法、はんだ付け方法及び熱遮蔽治具 | |
| JP2006210707A (ja) | 電子部品実装回路基板の製造方法 | |
| JP2001358446A (ja) | 実装構造体および電子機器 | |
| JP2008098459A (ja) | 鉛フリーはんだを用いた電子部品のはんだ付け方法 | |
| JP2005354096A (ja) | 電子部品の実装方法および実装構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |