JP4027534B2 - 電子部品の実装方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品の実装方法に係り、特に半導体パッケージ等の電子部品をはんだ等の接合金属を用いてプリント配線基板等の回路基板に実装する電子部品の実装方法に関する。
近年の電子機器の軽薄短小化にともない、実装技術の主流は表面実装技術となって久しい。これは回路基板にはんだペーストをスクリーン印刷した後、電子部品をマウントし、リフロー炉を通すことにより電子部品を回路基板に接合する技術である。
【０００２】
一方、半導体装置等の電子部品は軽薄短小化が急速な勢いで進んでおり、これに伴い電子部品に配設されている電極（例えば、バンプ）も微細化及び多端子化する傾向にある。よって、このように微細化し多端子化した電極を高い信頼性をもって回路基板に実装する実装構造及び実装方法が望まれている。
【０００３】
【従来の技術】
周知のように、半導体装置等の電子部品（以下、半導体装置を例にして説明する）を回路基板上に表面実装する際、はんだペーストは広く使用されている。このはんだペーストを用いて半導体装置を回路基板上に表面実装するには、先ず回路基板に形成されている接続電極上にメタルマスクを介してはんだペーストを所定量印刷する。次に、半導体装置のリードをはんだペースト上に搭載し、加熱リフローによってはんだペーストを溶融，凝固させる。
【０００４】
これにより、リードは回路基板上の接続電極に電気的かつ機械的に接続され、半導体装置は回路基板に表面実装される。このように表面実装される半導体装置としては、矩形状のパッケージの４側面のそれぞれからリードを延出させることにより高密度化を図ったＱＦＰ(Quad Flat Package) タイプが多用されている。また、表面実装に用いるはんだペーストは、Ｓｎ−３７Ｐｂはんだ（共晶：融点１８３℃）を用いるのが一般的であり、またリフロー温度は２１０℃近傍で行われることが多い。
【０００５】
一方、現在では半導体装置の小型化, 多端子化によって、パッケージに設けられるＩ／Ｏ（入力／出力）端子は増加する傾向にある。しかるに、表面実装タイプの半導体装置として汎用されているＱＦＰタイプの半導体装置では、その増加する端子数に対応できなくなりつつある。このため、最近ではＱＦＰタイプの半導体装置と同程度の端子数でも, 実装面積を小さくできるＢＧＡ(Ball Grid Array),ＣＳＰ(Chip Size Package) と称せられる半導体装置の使用が多くなっている。
【０００６】
図１は、ＢＧＡタイプの半導体装置１０（以下、ＢＧＡパッケージという）を回路基板１５に表面実装する方法を示している。図１（Ａ）は、表面実装前の状態を示しており、同図に示されるように、ＢＧＡパッケージ１０は、パッケージ本体１３の下面に複数のはんだバンプ１２をグリッドアレイ状（格子状）に配設することにより、多端子化に対応した構成とされている。
【０００７】
このＢＧＡパッケージ１０を回路基板１５に実装するには、上記したＱＦＰタイプの半導体装置と同様に、回路基板１５に形成されている接続電極１６上にメタルマスクを介してはんだペースト１７を所定量印刷し、次にＢＧＡパッケージ１０のはんだバンプ１２をはんだペースト１６上に搭載し、加熱リフローを行うことによりはんだペースト１６を溶融，凝固させる。これにより、図１（Ｂ）に示すように、ＢＧＡパッケージ１０は回路基板１５に表面実装される。
【０００８】
ここで、上記したはんだバンプ１２の融点（Ｔ１とする）と、はんだペースト１６に含まれる接合金属（はんだ粉）の融点（Ｔ２とする）とを比較すると、従来でははんだバンプ１２の融点Ｔ１は、接合金属の融点Ｔ２に対して高く設定されていた（Ｔ１＞Ｔ２）。
これは、ＢＧＡパッケージ１０（或いはＣＳＰ）の前に用いられていたＱＦＰパッケージでは、低融点のはんだペーストを用いており、これをＢＧＡパッケージ１０（或いはＣＳＰ）にもそのまま適用したことによる。尚、ＱＦＰパッケージは、はんだペーストに含まれているはんだ（接合金属）によってのみリードを接続端子に接合する構成とされていたため、半導体装置の熱的負荷の軽減、及びリフロー温度の低温化を図るため、はんだペーストに添加する接合金属として低融点はんだを用いていた。
【０００９】
【発明が解決しようとする課題】
上記したＢＧＡパッケージ１０やＣＳＰ（以下、ＢＧＡパッケージ１０と記載した場合、ＣＳＰも含めるものとする）では、パッケージ本体１３の裏面全体にはんだバンプ１２の形成が可能なため、多端子化や実装面積の縮小が可能となる。これに対し、ＱＦＰ等のパッケージでは、リードがパッケージ本体外にでているため、多端子化や実装面積の縮小は困難であるが、リフロー時における加熱むらがなく均一に加熱されるため、はんだペーストを用いてリフローを行っても接続不良は少なかった。
【００１０】
しかし、ＢＧＡパッケージ１０は、はんだバンプ１２がパッケージ本体１３の裏面に配設されているため、ＢＧＡパッケージ１０と共に回路基板１５上に実装する電子部品（例えば、アルミ電解コンデンサやＩＣ、コネクタ等の部品）の耐熱性にあわせてリフローを行うと、パッケージ本体１３の裏面中央（図１に符合Ａで示す領域）に位置するはんだペースト１７やはんだバンプ１２は、リフローによる熱が伝わりにくいため溶けにくく、よって接合不良の発生確率が増加してしまうという問題点が生じてきた。
【００１１】
この問題点について、図２及び図３を用いて更に詳述する。図２は、はんだバンプ１２が接続電極１６に適正に接合される例を示している。図２に示すはんだバンプ１２が接続電極１６に適正に接合される場合、リフローの熱が全てのはんだバンプ１２及びはんだペースト１７に確実に伝わる場合である。このように、リフローの熱がはんだバンプ１２及びはんだペースト１７に確実に伝わる領域は、図１に符合Ｂで示すパッケージ本体１３の外周近傍位置である。
【００１２】
しかるに、前記したようにはんだバンプ１２の融点Ｔ１は、はんだペースト１６に含まれる接合金属（はんだ粉）の融点Ｔ２に対して高く設定（Ｔ１＞Ｔ２）されているため、図２（Ｂ）に示すように、はんだバンプ１２は溶融することなく略原形を止める。
そして、溶融したはんだ１８（はんだ粉が溶融したもの）が、はんだバンプ１２の下部所定範囲と接合（拡散接合）し、これによりはんだバンプ１２は接続電極１６と接合する構成となっていた。このように従来では、適正に接合が行われても、その接合強度は十分であるとはいいにくい。
【００１３】
また、図３は、はんだバンプ１２が接続電極１６に適正に接合されなかった例を示している。これは、リフローの熱がはんだバンプ１２及びはんだペースト１７に十分に伝わらなかった場合であり、この場合は図３（Ｂ）に示すように、はんだペースト１６に含まれる接合金属（はんだ粉）自体も溶融しない状態となる。よって、はんだバンプ１２と接続電極１６の接合強度は著しく低下し、実装信頼性も低下してしまう。
【００１４】
さらに、近年環境への影響の点から、鉛（Ｐｂ）を使わないはんだ（いわゆる、Ｐｂフリーはんだ）の使用が要求されている。このＰｂフリーはんだ、現在使用しているＳｎ−Ｐｂ共晶はんだの融点よりも高いものが多数である。そのため、Ｐｂフリーはんだの融点のマージンを見越したリフロー温度では、回路基板に同時に搭載される上記したアルミ電解コンデンサ，ＩＣ，コネクタ等の電子部品（以下、同時実装部品という）の耐熱性が低いため、上記リフロー温度では実装できないことが起こる。
【００１５】
また、Ｐｂフリーはんだの融点と同時実装部品の耐熱性の兼ね合いで温度を設定すると、パッケージ本体１３の下部中央（図１に符合Ａで示す領域）では、不完全な溶融状態になる確率が高くなり接合不良が多く発生することがわかってきた。これに対処するため、パッケージ本体１３の下部中央に配設されたＰｂフリーはんだが溶融する温度まであげると、耐熱性の低い同時実装部品が不良を起こしてしまう。このように、いままで使用してきたＳｎ−３７Ｐｂ共晶はんだに代えてＰｂフリーはんだを用いた場合、上記した問題点が顕著にあらわれてくる。
【００１６】
本発明は上記の点に鑑みてなされたものであり、表面実装において高い実装信頼性を実現できる電子部品の実装方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
第１の融点を有する金属突起電極が設けられた第１の電子部品を、第２の融点を有する接合用金属を介して回路基板に形成された接続電極に接合することにより前記回路基板に実装する電子部品の実装方法において、
前記第１の融点が前記第２の融点に対して低い前記金属突起電極と前記接合用金属との組み合わせである、前記金属突起電極の材質をＳｎ−５７Ｂｉ−１Ａｇとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．７５Ｃｕ−３Ｂｉとする第１の組み合わせ、及び、前記金属突起電極の材質をＩｎ−６０Ｓｎとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．５Ｃｕ−７．５Ｂｉとする第２の組み合わせから一の組み合わせを選択し、
前記第１の電子部品の耐熱温度を、前記金属突起電極を前記接合用金属を介して前記回路基板に形成された前記接続電極に接合する温度よりも高く設定し、
先ず、前記回路基板の接続電極に選択された組み合わせに係る前記接合用金属を配設し、
その後に、選択された組み合わせに係る前記金属突起電極と接続電極とを前記接合用金属を介して接合することを特徴とするものである。
また、請求項２記載の発明は、
第１の融点を有する複数の金属突起電極が第１の筐体下面にグリッドアレイ状に設けられた第１の電子部品と、第２の筐体下面の外周近傍或いは前記第２の筐体から外部に延出するよう形成された接続端子を備えた第２の電子部品とを、第２の融点を有する接合用金属を介して回路基板に設けられた接続電極に実装する電子部品の実装方法において、
前記第１の融点が前記第２の融点に対して低い前記金属突起電極と前記接合用金属との組み合わせである、前記金属突起電極の材質をＳｎ−５７Ｂｉ−１Ａｇとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．７５Ｃｕ−３Ｂｉとする第１の組み合わせ、及び、前記金属突起電極の材質をＩｎ−６０Ｓｎとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．５Ｃｕ−７．５Ｂｉとする第２の組み合わせから一の組み合わせを選択し、
前記第２の電子部品の耐熱温度を、前記金属突起電極を前記接合用金属を介して前記回路基板に形成された前記接続電極に接合する温度よりも高く設定し、
先ず、前記回路基板の接続電極に選択された組み合わせに係る前記接合用金属を配設し、
その後に、選択された組み合わせに係る前記金属突起電極と接続電極とを前記接合用金属を介して接合することを特徴とするものである。
また、請求項３記載の発明は、
請求項１または２記載の電子部品の実装方法において、
前記接合用金属は、フラックス内に混入されることによりはんだペーストを構成するはんだであり、
かつ、該はんだペーストを印刷法により前記接続電極上に供給することを特徴とするものである。
【００２２】
上記した各手段は、次のように作用する。
請求項１記載の発明によれば、金属突起電極の第１の融点を接合用金属の第２の融点に対して低く設定したことにより、第１の電子部品の下部中央位置に配設された突起電極と対向する位置に配設された接合用金属の温度が第２の融点に達さなかった場合でも、第１の電子部品側に配設された金属突起電極が先に溶け始めるため、金属突起電極と接続電極とを確実に接合することができ、よって接合不良の発生率を低減することができる。
【００２３】
また、請求項２記載の発明によれば、第２の電子部品の接続端子が接合用金属を介して接続電極に接合する接合温度に対し、第１の電子部品に設けられた金属突起電極の第１の融点を低く設定したことにより、第１の電子部品の下部中央位置に配設された突起電極と対向する位置に配設された接合用金属の温度が、上記の接合温度に達さなかった場合でも、第１の電子部品側に配設された金属突起電極が先に溶け始めるため、金属突起電極と接続電極とを確実に接合することができ、接合不良の発生率を低減することができる。また、第２の電子部品の耐熱温度は、上記の接合温度よりも高く設定されているため、金属突起電極と接続電極との接合時において、第２の電子部品が損傷するようなことはない。
【００２４】
また、請求項３記載の発明のように、接合用金属を接続電極上に配置する際、接合用金属としてはんだを用い、このはんだをフラックス内に混入されることによりはんだペーストを作製し、これを接続電極上に配置することとしてもよい。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
図４及び図５は、本発明の一実施例である電子部品の実装構造及び電子部品の実装方法を説明するための図である。本実施例では、ＢＧＡパッケージ１０（第１の電子部品）と、同時実装部品であるＱＦＰパッケージ３０（第２の電子部品）を同時に回路基板１５に実装する実装構造及び実装方法について説明するものとする。尚、図及び図５において、先に示した図１乃至図３と同一構成については同一符合を附して説明するものとする。
【００２６】
図４（Ａ）は、ＢＧＡパッケージ１０及びＱＦＰパッケージ３０を回路基板１５に表面実装前の状態を示している。同図に示されるように、ＢＧＡパッケージ１０は、パッケージ本体１３の下面に複数のはんだバンプ２０をグリッドアレイ状（格子状）に配設することにより、多端子化に対応した構成とされている。また、ＱＦＰパッケージ３０はパッケージ本体３１の外周より外側に向けガルウイング状のリード３２を延出させた構成とされている。
【００２７】
このＢＧＡパッケージ１０及びＱＦＰパッケージ３０を回路基板１５に実装するには、回路基板１５に形成されている接続電極１６上にメタルマスクを介してはんだペースト２１を所定量印刷する。このはんだペースト２１は、接合用金属となるはんだ（具体的には、はんだ粉）とフラックスとを混合した構成とされている。この印刷処理の際、接続電極１６の面積に対して印刷されるはんだペースト２１の配設面積を小さくしておくことにより、後述するリフロー処理時に溶融したはんだが接続電極１６を超えて回路基板１５上に流出してしまうことを防止することができる。
【００２８】
はんだペースト２１の印刷処理が終了すると、次にＢＧＡパッケージ１０のはんだバンプ２０及びＱＦＰパッケージ３０のリード３２をはんだペースト２１上に搭載し（仮固定し）、リフロー炉に通すことにより加熱リフローを行う。
ここで、上記したはんだバンプ２０の融点（第１の融点：Ｔ１とする）と、はんだペースト２１に含まれる接合金属（はんだ）の融点（第２の融点：Ｔ２とする）との関係に注目して以下説明する。
【００２９】
本実施例では、はんだバンプ２０の融点Ｔ１を、はんだペースト２１に含まれるはんだの融点Ｔ２に対し低く設定（Ｔ１＜Ｔ２）したことを特徴としている。また、リフロー実施時におけるリフロー炉内の温度は、ＱＦＰパッケージ３０のリード３２を接続電極１６に接合しうる温度、即ちはんだペースト２１に含まれるはんだの融点Ｔ２より高い温度（以下、これを接合温度という）に設定されている。更に、ＱＦＰパッケージ３０及びＢＧＡパッケージ１０の耐熱温度は、この接合温度よりも高く設定されている。
【００３０】
前記したように、ＢＧＡパッケージ１０ははんだバンプ２０がパッケージ本体１３の裏面にグリッドアレイ状（格子状）に配設されているため、パッケージ本体１３の裏面中央位置（図４に符合Ａで示す領域）にはリフローによる熱が伝わりにくいという特性がある。よって、ＢＧＡパッケージ１０と共に表面実装されるＱＦＰパッケージ３０（同時実装部品）の耐熱性にあわせてリフローを行うと、パッケージ本体１３の裏面中央位置（図４に符合Ａで示す領域）と対向する位置にあるはんだペースト２１（はんだ）は、融点Ｔ２が高いために溶融しない場合が発生するおそれがある。
【００３１】
また、この領域Ａに配設されているはんだペースト２１（はんだ）を確実に溶融しようとすると、上記した接合温度よりリフロー温度をかなり高温にする必要があり、ＱＦＰパッケージ３０及びＢＧＡパッケージ１０の耐熱温度を超えるおそれがある。この場合には、領域Ａに配設されているはんだペースト２１（はんだ）は溶融するものの、ＱＦＰパッケージ３０及びＢＧＡパッケージ１０が損傷してしまう。
【００３２】
しかるに本実施例のように、はんだバンプ２０の融点Ｔ１をはんだペースト２１に含まれるはんだの融点Ｔ２に対し低く設定（Ｔ１＜Ｔ２）することにより、上記した接合温度まで昇温した状態において、ＢＧＡパッケージ１０に設けられているはんだバンプ２０を全て（領域Ａに配設されているものも含めて）溶融させることができる。
【００３３】
ここで、溶融したはんだバンプ２０が、未溶融のはんだを含むはんだペースト２１が塗布された接続金属１６上に実装された際、はんだバンプ２０と接続金属１６とが接合される接合態様について図５を用いて説明する。
図５（Ａ）は、リフローにより接合温度まで昇温された状態における、領域Ａに位置するはんだバンプ２０及びはんだペースト２１を示している。この状態において、ＢＧＡパッケージ１０に設けられているはんだバンプ２０は低融点であるために溶融しているが、はんだペースト２１に含まれるはんだ（接合用金属）は高融点であるため、溶融していない状態となっている。
【００３４】
図５（Ａ）に示す状態より、ＢＧＡパッケージ１０を回路基板１５に近接させてゆき、溶融状態のはんだバンプ２０がはんだペースト２１に当接すると、はんだペースト２１内のはんだは溶融状態であるはんだバンプ２０内に溶け込んでゆく現象が発生する。この現象は、はんだバンプ２０の体積をＶ１とし、はんだペースト２１に含まれるはんだの体積をＶ２とすると、各はんだの組成により変化はあるものの、大略するとＶ１とＶ２の比（Ｖ２／Ｖ１）が、
（Ｖ２／Ｖ１）≦０．２ ……（１）
である時に上記した現象が発生する。前記したように、はんだペースト２１は印刷法により接続電極１６上に印刷されるものであり、その内部に含まれるはんだの体積Ｖ２は小さい。よって、通常の方法を用いてはんだペースト２１を配設した場合には、はんだバンプ２０の体積Ｖ１とはんだペースト２１に含まれるはんだの体積Ｖ２の比は、上記した（１）式の関係を満足させる。
【００３５】
従って、リフロー時において接合温度に昇温した状態において、はんだペースト２１に含まれるはんだ（接合用金属）が確実に溶融していない状態であっても、図５（Ｂ）に示すように、ＧＢＡパッケージ１０に設けられた電極パッド１１と回路基板１５に設けられた接続電極１６をはんだバンプ２０（はんだペースト２１に含まれるはんだは、溶融して一体化している）を介して確実に接合することが可能となる。
【００３６】
また、リフロー炉内は接合温度まで昇温されているため、ＱＦＰパッケージ３０のパッケージ本体３１の外側に配置された接続電極１６上に配置されたはんだペースト２１内のはんだは溶融しており、リード３２と接続電極１６との接合は確実に行われる。更に、リフロー炉内の温度は接合温度であるため、ＱＦＰパッケージ３０及びＢＧＡパッケージ１０が損傷するようなこともない。よって、本実施例によれば、接合不良の発生を防止でき、実装信頼性を向上させることができる。
【００３７】
また、はんだペースト２１に含有させるはんだとして、Ｓｎ−Ｐｂ共晶はんだの融点よりも高い融点を有するＰｂフリーはんだを用いたとしても、上記した理由によりリフロー温度設定の上昇を最低限（即ち、接合温度）に抑えることができるため、ＱＦＰパッケージ３０及びＢＧＡパッケージ１０の損傷発生を防止しつつ、回路基板１５上にＱＦＰパッケージ３０及びＢＧＡパッケージ１０を確実に実装することが可能となる。
【００３８】
続いて、本発明者が実施した、本実施例を用いて接合されたはんだバンプの信頼性試験及び強度実験の結果を説明する。まず、はんだバンプの信頼性試験について説明する。
〔実施例１〕
Sn-3.5Ag-0.5Cu-7.5Bi（融点：188 〜214 ℃) の組成を有するはんだを含むはんだペーストを、ガラス−エポキシよりなる回路基板上の直径0.7mm の接続電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：0.7mm 、厚さ：0.15mm）を介して印刷した。
【００３９】
そして、上記構成とされた回路基板上に、Sn-58Bi （融点:137℃) の組成を有する直径0.8mm のはんだバンプを搭載したＢＧＡパッケージ（バンプピッチ：1.27mm ピッチ，大きさ：□35mm）を乗せ、リフロー温度プロファイル（MAX 200 ℃、180 ℃以上 1分）でリフロー加熱を行うことにより、ＢＧＡパッケージを回路基板に実装した。その結果、接合不良もなく、パッケージ中央部でも良好な接合ができた。その後、-55 ℃から 125℃の熱サイクル試験を 500サイクルまで行ったが不良は発生しなかった
〔実施例２〕
Sn-3.5Ag-0.75Cu-3Bi （融点：205 〜220 ℃) の組成を有するはんだを含むはんだペーストを、ガラス−エポキシよりなる回路基板上の直径0.7mm の接続電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：0.7mm 、厚さ：0.15mm）を介して印刷した。
【００４０】
そして、上記構成とされた回路基板上に、Sn-57Bi-1Ag （融点137 ℃) の組成を有する直径0.8mm のはんだバンプを搭載したＢＧＡパッケージ（バンプピッチ：1.00mm ピッチ，大きさ：□45mm）を乗せ、リフロー温度プロファイル（MAX200℃、180 ℃以上 1分）でリフロー加熱を行うことにより、ＢＧＡパッケージを回路基板に実装した。その結果、接合不良もなく、パッケージ中央部でも良好な接合ができた。その後、-55 ℃から 125℃の熱サイクル試験を500サイクル まで行ったが不良は発生しなかった
〔実施例３〕
Sn-3.5Ag-0.5Cu-7.5Bi（融点：188 〜214 ℃) の組成を有するはんだを含むはんだペーストを、ガラス−エポキシよりなる回路基板上の直径0.7mm の接続電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：0.7mm 、厚さ：0.15mm）を介して印刷した。
【００４１】
そして、上記構成とされた回路基板上に、In-60Sn （融点152 ℃前後) の組成を有する直径0.8mm のはんだバンプを搭載したＢＧＡパッケージ（バンプピッチ：1.00mm ピッチ，大きさ：□40mm）を乗せ、リフロー温度プロファイル（MAX180℃、160 ℃以上 1分）でリフロー加熱を行うことにより、ＢＧＡパッケージを回路基板に実装した。その結果、接合不良もなく、パッケージ中央部でも良好な接合ができた。その後、-55 ℃から 125℃の熱サイクル試験を500サイクル まで行ったが不良は発生しなかった
また、Ｐｂフリーはんだの組み合わせでは、はんだペーストにSn-Ag-Cu系はんだペースト使用する際に、はんだペーストより低い液相線温度を有するSn-8.0Zn-3.0Bi等もはんだバンプに使用できる。しかし、Znが添加されたはんだでは、表面酸化の度合いが激しく、ぬれ不良が発生することもあるため、Sn-Bi 系はんだバンプを使用する方が好ましい。
【００４２】
続いて、本実施例を用いて接合されたはんだバンプの強度実験の結果を説明する。
以下説明する強度実験で用いたはんだバンプの材料、及びはんだペースト２１に含有させたはんだの材料は、次の５種類である。
(1)Ｓｎ-3.5Ａｇ-0.7Ｃｕ…………………（以下、ＳＡＣと略称する）
(2)Ｓｎ-2.0Ａｇ-0.5Ｃｕ-7.5Ｂｉ………（以下、ＳＡＣＢと略称する）
(3)Ｓｎ- 57.0Ｂｉ-1.0Ａｇ………………（以下、ＳＢＡと略称する）
(4)Ｓｎ- 37.0Ｐb …………………………（以下、ＳＰと略称する）
(5)Ｓｎ-8.0Ｚｎ-3.0Ｂｉ…………………（以下、ＳＺＢと略称する）
また、強度の評価方法としては、上記の各種はんだ材料よりはんだバンプ２０の材料及びはんだペースト２１に含有させたはんだの材料を選定し、その組み合わせにおいて、次に示す条件の下に回路基板の接続電極上に形成されたはんだペースト上にはんだバンプを接合し、接合されたはんだバンプに対しシェア強度測定を行った。
〔はんだバンプ接合条件〕
・はんだバンプ径……0.8mm
・はんだペースト印刷
メタルマスク開口径…0.7mm
メタルマスク厚さ……0.15mm
・リフロー条件
２３４℃ＭＡＸ
１８３℃以上…２’１７”
２００℃以上…１’３９”
２１０℃以上…０’５４”
２２１℃以上…０’３６”
・回路基板
材質………ガラス−エポキシ
電極径……0.7mm
電極材質…銅（Ｃｕ）
電極厚さ…10μｍ
・シェア条件
治具速度… 300μｍ／sec
治具高さ…50μｍ
ここで、図８を用いてシェア強度試験について簡単に説明する。シェア強度試験は、はんだバンプの接合強度を測定する試験である。具体的な測定方法としては、図８（Ａ）に示すように、回路基板４１上に形成された電極４２上に被測定物となるバンプ４３を形成し、このバンプ４３に対し図示されるような治具４０をバンプ側部から当接させる。この治具４０がバンプ４３に当接する位置と回路基板４１の上面との間の距離を治具高さＨという。本発明者が実施したシェア強度試験では、上記のように治具高さＨは50μｍに設定した。
【００４３】
続いて、図８（Ａ）に示す状態より、治具４０を図中左方向に治具速度Ｖで移動させ、この時に治具に印加する力Ｆを測定する。本発明者が実施したシェア強度試験では、上記のように治具速度Ｖは 300μｍ／sec に設定した。そして、図８（Ｂ）に示すように、治具４０の動作によりやがてバンプ４３は回路基板４１（電極４２）から剥離するが、この剥離した時点における力Ｆ_S をシェア強度（gf/bump)と定義する。よって、シェア強度の値が大きい程、バンプ４３の接合強度は大きくなる。
【００４４】
図６及び図７は、本発明者が実施したシェア強度試験の実験結果を示している。図６及び図７は同じ内容を表と棒グラフで夫々示したものであり、はんだバンプ材料とはんだペーストに含まれるはんだ材料とを各種組み合わせた場合におけるシェア強度の変化を示している。
また、各図に示される各組み合わせにおいて、はんだバンプ材料の融点は、はんだペーストに含まれるはんだ材料（以下、このはんだ材料をはんだペースト材料というものとする）の融点に対して低く設定されている。
【００４５】
尚、図６において、はんだバンプ材料としてＳＰを用いると共にはんだペースト材料としてＳＰを用いた組み合わせ例は、従来の組み合わせとされており、よってはんだバンプ材料の融点ははんだペースト材料の融点より高く設定されている。
図６及び図７に示される実験結果より、本実施例の構造を採用した各組み合わせにおけるシェア強度（1900.0〜2230.0 gf/bump) は、従来のはんだバンプ材料とはんだペースト材料との組み合わせ（ＳＰととせの組み合わせ）におけるシェア強度(1850.0gf/bump) に比べて大きくなっている。
【００４６】
よって、図６及び図７に示した実験結果からも、本実施例に係る実装構造及び実装方法を用いることにより、接合不良の発生率を低減し、実装信頼性の向上を図ることができることが判る。
尚、上記した実施例では、第１の電子部品としてＢＧＡパッケージを例に挙げて説明したが、パッケージ下面全面に端子を有した構造の電子部品であれば、他の電子部品についても本願発明を適用することは可能である。
【００４７】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
請求項１記載の発明によれば、第１の電子部品の下部中央位置に配設された突起電極と対向する位置に配設された接合用金属の温度が第２の融点に達さなかった場合でも、第１の電子部品側に配設された金属突起電極が先に溶け始めるため、金属突起電極と接続電極とを確実に接合することができ、接合不良の発生率を低減することができる。
【００４８】
また、請求項２記載の発明によれば、第１の電子部品の下部中央位置に配設された突起電極と対向する位置に配設された接合用金属の温度が接合温度に達さなかった場合でも、第１の電子部品側に配設された金属突起電極が先に溶け始めるため、金属突起電極と接続電極とを確実に接合することができ、接合不良の発生率を低減することができる。
【００４９】
また、第２の電子部品の耐熱温度は、上記の接合温度よりも高く設定されているため、金属突起電極と接続電極との接合時において、第２の電子部品が損傷することを防止することができる。
以上の説明に関して、更に以下の項を開示する。
（１） パッケージ下面に複数の第１の融点を有する金属突起電極が設けられた第１の電子部品と、接続電極を備えた回路基板とからなり、
前記突起電極と接続電極とを、前記回路基板の接続電極上に形成または配置された第２の融点を有する接合用金属を介して接合する電子部品の実装構造において、
前記金属突起電極の前記第１の融点を、前記接合用金属の前記第２の融点に対して低く設定したことを特徴とする電子部品の実装構造。
【００５０】
（２） 第１の融点を有する複数の金属突起電極が第１の筐体下面にグリッドアレイ状に設けられた第１の電子部品と、第２の筐体下面の外周近傍或いは前記第２の筐体から外部に延出するよう形成された接続端子を備えた第２の電子部品と、接続電極を備えた回路基板とからなり、
前記突起電極と接続電極、及び前記接続端子と接続電極とを、前記回路基板の接続電極上に形成または配置された第２の融点を有する接合用金属を介して接合する電子部品の実装構造において、
前記金属突起電極の前記第１の融点を、前記接続端子が前記接合用金属を介して前記接続電極に接合する接合温度に対して低く設定し、
かつ、前記第２の電子部品の耐熱温度を前記接合温度よりも高く設定したことを特徴とする電子部品の実装構造。
【００５１】
（３） 第１項または２項に記載の電子部品の実装構造において、
前記接合用金属は、鉛（Ｐｂ）を含まないはんだであることを特徴とする電子部品の実装構造。
（４） 第３項記載の電子部品の実装構造において、
前記金属突起電極は、少なくともビスマス（Ｂｉ）またはインジウム（Ｉｎ）の何れか一方を含有することを特徴とする電子部品の実装構造。
【００５２】
（５） 請求項１乃至４のいずれかに記載の電子部品の実装構造において、
前記金属突起電極がはんだバンプであり、かつ、前記第１の融点が１８０℃以下であることを特徴とする電子部品の実装構造。
（６）第１の融点を有する金属突起電極が設けられた第１の電子部品を、接合用金属を介して回路基板に形成された接続電極に接合することにより前記回路基板に実装する電子部品の実装方法において、
前記金属突起電極の前記第１の融点を前記接合用金属の前記第２の融点に対して低く設定し、
先ず、前記回路基板の接続電極に前記接合用金属を配設し、
その後に、前記突起電極と接続電極とを前記接合用金属を介して接合することを特徴とする電子部品の実装方法。
【００５３】
（７） 第１の融点を有する複数の金属突起電極が第１の筐体下面にグリッドアレイ状に設けられた第１の電子部品と、第２の筐体下面の外周近傍或いは前記第２の筐体から外部に延出するよう形成された接続端子を備えた第２の電子部品とを、接合用金属を介して回路基板に設けられた接続電極に実装する電子部品の実装方法において、
前記金属突起電極の前記第１の融点を前記接続端子が前記接合用金属を介して前記接続電極に接合する接合温度に対して低く設定すると共に、前記第２の電子部品の耐熱温度を前記接合温度よりも高く設定し、
先ず、前記回路基板の接続電極に前記接合用金属を配設し、
その後に、前記突起電極と前記接続電極、及び前記接続端子と前記接続電極とを前記接合用金属を介して接合することを特徴とする電子部品の実装方法。
【００５４】
（８） 第７項記載の電子部品の実装方法において、
前記はんだペーストを、前記接続電極の面積よりも小さい面積で印刷することを特徴とする電子部品の実装方法。
【図面の簡単な説明】
【図１】従来のＢＧＡパッケージを回路基板に表面実装する方法を説明するための図である。
【図２】従来のＢＧＡパッケージを回路基板に表面実装する方法において、はんだバンプが適正に接続電極に接合した状態を示す図である。
【図３】従来のＢＧＡパッケージを回路基板に表面実装する方法において、はんだバンプが適正に接続電極に接合されなかった状態を示す図である。
【図４】本発明の一実施例であるＢＧＡパッケージを回路基板に表面実装した構造及び表面実装する方法を説明するための図である。
【図５】本発明の一実施例である実装方法を用いて接合された、はんだバンプと接続電極との接合位置を拡大して示す図である。
【図６】低融点はんだバンプ材料と、高融点はんだペーストに含まれる接合用金属材料の組み合わせにおけるシェア強度を数値示す図である。
【図７】低融点はんだバンプ材料と、高融点はんだペーストに含まれる接合用金属材料の組み合わせにおけるシェア強度を棒グラフとして示す図である。
【図８】シェア強度の測定方法を説明するための図である。
【符号の説明】
１０ ＢＧＡパッケージ
１１ 電極パッド
１３，３１ パッケージ本体
１５ 回路基板
１６ 接続電極
２０ 低融点はんだバンプ
２１ 高融点はんだペースト
３０ ＱＦＰパッケージ
３２ リード
４０ 治具

Claims (3)

1. 第１の融点を有する金属突起電極が設けられた第１の電子部品を、第２の融点を有する接合用金属を介して回路基板に形成された接続電極に接合することにより前記回路基板に実装する電子部品の実装方法において、
   前記第１の融点が前記第２の融点に対して低い前記金属突起電極と前記接合用金属との組み合わせである、前記金属突起電極の材質をＳｎ−５７Ｂｉ−１Ａｇとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．７５Ｃｕ−３Ｂｉとする第１の組み合わせ、及び、前記金属突起電極の材質をＩｎ−６０Ｓｎとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．５Ｃｕ−７．５Ｂｉとする第２の組み合わせから一の組み合わせを選択し、
   前記第１の電子部品の耐熱温度を、前記金属突起電極を前記接合用金属を介して前記回路基板に形成された前記接続電極に接合する温度よりも高く設定し、
   先ず、前記回路基板の接続電極に選択された組み合わせに係る前記接合用金属を配設し、
   その後に、選択された組み合わせに係る前記金属突起電極と接続電極とを前記接合用金属を介して接合することを特徴とする電子部品の実装方法。
2. 第１の融点を有する複数の金属突起電極が第１の筐体下面にグリッドアレイ状に設けられた第１の電子部品と、第２の筐体下面の外周近傍或いは前記第２の筐体から外部に延出するよう形成された接続端子を備えた第２の電子部品とを、第２の融点を有する接合用金属を介して回路基板に設けられた接続電極に実装する電子部品の実装方法において、
   前記第１の融点が前記第２の融点に対して低い前記金属突起電極と前記接合用金属との組み合わせである、前記金属突起電極の材質をＳｎ−５７Ｂｉ−１Ａｇとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．７５Ｃｕ−３Ｂｉとする第１の組み合わせ、及び、前記金属突起電極の材質をＩｎ−６０Ｓｎとすると共に前記接合用金属の材質をＳｎ−３．５Ａｇ−０．５Ｃｕ−７．５Ｂｉとする第２の組み合わせから一の組み合わせを選択し、
   前記第２の電子部品の耐熱温度を、前記金属突起電極を前記接合用金属を介して前記回路基板に形成された前記接続電極に接合する温度よりも高く設定し、
   先ず、前記回路基板の接続電極に選択された組み合わせに係る前記接合用金属を配設し、
   その後に、選択された組み合わせに係る前記金属突起電極と接続電極とを前記接合用金属を介して接合することを特徴とする電子部品の実装方法。
3. 請求項１または２記載の電子部品の実装方法において、
   前記接合用金属は、フラックス内に混入されることによりはんだペーストを構成するはんだであり、
   かつ、該はんだペーストを印刷法により前記接続電極上に供給することを特徴とする電子部品の実装方法。

Images