JP2000332403A - 電子部品の実装構造及び電子部品の実装方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明は半導体パッケージ等の電子部品をはん
だ等の接合金属を用いてプリント配線基板等の回路基板
に実装する電子部品の実装構造及び電子部品の実装方法
に関し、多端子化しても高い実装信頼性を実現すること
を課題とする。 【解決手段】複数のはんだバンプ20がパッケージ本体13
下面にグリッドアレイ状に設けられたＢＧＡパッケージ
10と、パッケージ本体31から外部に延出するよう形成さ
れたリード32を備えたＱＦＰパッケージ30と、接続電極
16を備えた回路基板15とからなり、はんだペースト21を
介してはんだバンプ20及びリード32を接続電極16に接合
する電子部品の実装構造において、はんだバンプ20の融
点をリード32がはんだペースト21を介して接続電極16に
接合する接合温度に対して低く設定する。かつ、ＱＦＰ
パッケージ30の耐熱温度を、リード32がはんだペースト
21を介して接続電極16に接合する接合温度よりも高く設
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子部品の実装構造
及び電子部品の実装方法に係り、特に半導体パッケージ
等の電子部品をはんだ等の接合金属を用いてプリント配
線基板等の回路基板に実装する電子部品の実装構造及び
電子部品の実装方法に関する。近年の電子機器の軽薄短
小化にともない、実装技術の主流は表面実装技術となっ
て久しい。これは回路基板にはんだペーストをスクリー
ン印刷した後、電子部品をマウントし、リフロー炉を通
すことにより電子部品を回路基板に接合する技術であ
る。

【０００２】一方、半導体装置等の電子部品は軽薄短小
化が急速な勢いで進んでおり、これに伴い電子部品に配
設されている電極（例えば、バンプ）も微細化及び多端
子化する傾向にある。よって、このように微細化し多端
子化した電極を高い信頼性をもって回路基板に実装する
実装構造及び実装方法が望まれている。

【０００３】

【従来の技術】周知のように、半導体装置等の電子部品
（以下、半導体装置を例にして説明する）を回路基板上
に表面実装する際、はんだペーストは広く使用されてい
る。このはんだペーストを用いて半導体装置を回路基板
上に表面実装するには、先ず回路基板に形成されている
接続電極上にメタルマスクを介してはんだペーストを所
定量印刷する。次に、半導体装置のリードをはんだペー
スト上に搭載し、加熱リフローによってはんだペースト
を溶融，凝固させる。

【０００４】これにより、リードは回路基板上の接続電
極に電気的かつ機械的に接続され、半導体装置は回路基
板に表面実装される。このように表面実装される半導体
装置としては、矩形状のパッケージの４側面のそれぞれ
からリードを延出させることにより高密度化を図ったＱ
ＦＰ(Quad Flat Package) タイプが多用されている。ま
た、表面実装に用いるはんだペーストは、Ｓｎ−３７Ｐ
ｂはんだ（共晶：融点１８３℃）を用いるのが一般的で
あり、またリフロー温度は２１０℃近傍で行われること
が多い。

【０００５】一方、現在では半導体装置の小型化, 多端
子化によって、パッケージに設けられるＩ／Ｏ（入力／
出力）端子は増加する傾向にある。しかるに、表面実装
タイプの半導体装置として汎用されているＱＦＰタイプ
の半導体装置では、その増加する端子数に対応できなく
なりつつある。このため、最近ではＱＦＰタイプの半導
体装置と同程度の端子数でも, 実装面積を小さくできる
ＢＧＡ(Ball Grid Array),ＣＳＰ(Chip Size Package)
と称せられる半導体装置の使用が多くなっている。

【０００６】図１は、ＢＧＡタイプの半導体装置１０
（以下、ＢＧＡパッケージという）を回路基板１５に表
面実装する方法を示している。図１（Ａ）は、表面実装
前の状態を示しており、同図に示されるように、ＢＧＡ
パッケージ１０は、パッケージ本体１３の下面に複数の
はんだバンプ１２をグリッドアレイ状（格子状）に配設
することにより、多端子化に対応した構成とされてい
る。

【０００７】このＢＧＡパッケージ１０を回路基板１５
に実装するには、上記したＱＦＰタイプの半導体装置と
同様に、回路基板１５に形成されている接続電極１６上
にメタルマスクを介してはんだペースト１７を所定量印
刷し、次にＢＧＡパッケージ１０のはんだバンプ１２を
はんだペースト１６上に搭載し、加熱リフローを行うこ
とによりはんだペースト１６を溶融，凝固させる。これ
により、図１（Ｂ）に示すように、ＢＧＡパッケージ１
０は回路基板１５に表面実装される。

【０００８】ここで、上記したはんだバンプ１２の融点
（Ｔ１とする）と、はんだペースト１６に含まれる接合
金属（はんだ粉）の融点（Ｔ２とする）とを比較する
と、従来でははんだバンプ１２の融点Ｔ１は、接合金属
の融点Ｔ２に対して高く設定されていた（Ｔ１＞Ｔ
２）。これは、ＢＧＡパッケージ１０（或いはＣＳＰ）
の前に用いられていたＱＦＰパッケージでは、低融点の
はんだペーストを用いており、これをＢＧＡパッケージ
１０（或いはＣＳＰ）にもそのまま適用したことによ
る。尚、ＱＦＰパッケージは、はんだペーストに含まれ
ているはんだ（接合金属）によってのみリードを接続端
子に接合する構成とされていたため、半導体装置の熱的
負荷の軽減、及びリフロー温度の低温化を図るため、は
んだペーストに添加する接合金属として低融点はんだを
用いていた。

【０００９】

【発明が解決しようとする課題】上記したＢＧＡパッケ
ージ１０やＣＳＰ（以下、ＢＧＡパッケージ１０と記載
した場合、ＣＳＰも含めるものとする）では、パッケー
ジ本体１３の裏面全体にはんだバンプ１２の形成が可能
なため、多端子化や実装面積の縮小が可能となる。これ
に対し、ＱＦＰ等のパッケージでは、リードがパッケー
ジ本体外にでているため、多端子化や実装面積の縮小は
困難であるが、リフロー時における加熱むらがなく均一
に加熱されるため、はんだペーストを用いてリフローを
行っても接続不良は少なかった。

【００１０】しかし、ＢＧＡパッケージ１０は、はんだ
バンプ１２がパッケージ本体１３の裏面に配設されてい
るため、ＢＧＡパッケージ１０と共に回路基板１５上に
実装する電子部品（例えば、アルミ電解コンデンサやＩ
Ｃ、コネクタ等の部品）の耐熱性にあわせてリフローを
行うと、パッケージ本体１３の裏面中央（図１に符合Ａ
で示す領域）に位置するはんだペースト１７やはんだバ
ンプ１２は、リフローによる熱が伝わりにくいため溶け
にくく、よって接合不良の発生確率が増加してしまうと
いう問題点が生じてきた。

【００１１】この問題点について、図２及び図３を用い
て更に詳述する。図２は、はんだバンプ１２が接続電極
１６に適正に接合される例を示している。図２に示すは
んだバンプ１２が接続電極１６に適正に接合される場
合、リフローの熱が全てのはんだバンプ１２及びはんだ
ペースト１７に確実に伝わる場合である。このように、
リフローの熱がはんだバンプ１２及びはんだペースト１
７に確実に伝わる領域は、図１に符合Ｂで示すパッケー
ジ本体１３の外周近傍位置である。

【００１２】しかるに、前記したようにはんだバンプ１
２の融点Ｔ１は、はんだペースト１６に含まれる接合金
属（はんだ粉）の融点Ｔ２に対して高く設定（Ｔ１＞Ｔ
２）されているため、図２（Ｂ）に示すように、はんだ
バンプ１２は溶融することなく略原形を止める。そし
て、溶融したはんだ１８（はんだ粉が溶融したもの）
が、はんだバンプ１２の下部所定範囲と接合（拡散接
合）し、これによりはんだバンプ１２は接続電極１６と
接合する構成となっていた。このように従来では、適正
に接合が行われても、その接合強度は十分であるとはい
いにくい。

【００１３】また、図３は、はんだバンプ１２が接続電
極１６に適正に接合されなかった例を示している。これ
は、リフローの熱がはんだバンプ１２及びはんだペース
ト１７に十分に伝わらなかった場合であり、この場合は
図３（Ｂ）に示すように、はんだペースト１６に含まれ
る接合金属（はんだ粉）自体も溶融しない状態となる。
よって、はんだバンプ１２と接続電極１６の接合強度は
著しく低下し、実装信頼性も低下してしまう。

【００１４】さらに、近年環境への影響の点から、鉛
（Ｐｂ）を使わないはんだ（いわゆる、Ｐｂフリーはん
だ）の使用が要求されている。このＰｂフリーはんだ、
現在使用しているＳｎ−Ｐｂ共晶はんだの融点よりも高
いものが多数である。そのため、Ｐｂフリーはんだの融
点のマージンを見越したリフロー温度では、回路基板に
同時に搭載される上記したアルミ電解コンデンサ，Ｉ
Ｃ，コネクタ等の電子部品（以下、同時実装部品とい
う）の耐熱性が低いため、上記リフロー温度では実装で
きないことが起こる。

【００１５】また、Ｐｂフリーはんだの融点と同時実装
部品の耐熱性の兼ね合いで温度を設定すると、パッケー
ジ本体１３の下部中央（図１に符合Ａで示す領域）で
は、不完全な溶融状態になる確率が高くなり接合不良が
多く発生することがわかってきた。これに対処するた
め、パッケージ本体１３の下部中央に配設されたＰｂフ
リーはんだが溶融する温度まであげると、耐熱性の低い
同時実装部品が不良を起こしてしまう。このように、い
ままで使用してきたＳｎ−３７Ｐｂ共晶はんだに代えて
Ｐｂフリーはんだを用いた場合、上記した問題点が顕著
にあらわれてくる。

【００１６】本発明は上記の点に鑑みてなされたもので
あり、表面実装において高い実装信頼性を実現できる電
子部品の実装構造及び電子部品の実装方法を提供するこ
とを目的とする。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
するものである。請求項１記載の発明は、パッケージ下
面に第１の融点を有する複数の金属突起電極が設けられ
た第１の電子部品と、接続電極を備えた回路基板とから
なり、前記突起電極と接続電極とを、前記回路基板の接
続電極上に形成または配置された第２の融点を有する接
合用金属を介して接合する電子部品の実装構造におい
て、前記金属突起電極の前記第１の融点を、前記接合用
金属の前記第２の融点に対して低く設定したことを特徴
とするものである。

【００１８】また、請求項２記載の発明は、第１の融点
を有する複数の金属突起電極が第１の筐体下面にグリッ
ドアレイ状に設けられた第１の電子部品と、第２の筐体
下面の外周近傍或いは前記第２の筐体から外部に延出す
るよう形成された接続端子を備えた第２の電子部品と、
接続電極を備えた回路基板とからなり、前記突起電極と
接続電極、及び前記接続端子と接続電極とを、前記回路
基板の接続電極上に形成または配置された第２の融点を
有する接合用金属を介して接合する電子部品の実装構造
において、前記金属突起電極の前記第１の融点を、前記
接合用金属の前記第２の融点に対して低く設定したこと
を特徴とするものである。

【００１９】また、請求項３記載の発明は、請求項１ま
たは２記載の電子部品の実装構造において、前記接合用
金属ははんだであり、かつ、フラックス内に混入される
ことによりはんだペーストを構成していることを特徴と
するものである。また、請求項４記載の発明は、第１の
融点を有する金属突起電極が設けられた第１の電子部品
を、接合用金属を介して回路基板に形成された接続電極
に接合することにより前記回路基板に実装する電子部品
の実装方法において、前記金属突起電極の前記第１の融
点を前記接合用金属の前記第２の融点に対して低く設定
し、先ず、前記回路基板の接続電極に前記接合用金属を
配設し、その後に、前記突起電極と接続電極とを前記接
合用金属を介して接合することを特徴とするものであ
る。

【００２０】また、請求項５記載の発明は、第１の融点
を有する複数の金属突起電極が第１の筐体下面にグリッ
ドアレイ状に設けられた第１の電子部品と、第２の筐体
下面の外周近傍或いは前記第２の筐体から外部に延出す
るよう形成された接続端子を備えた第２の電子部品と
を、接合用金属を介して回路基板に設けられた接続電極
に実装する電子部品の実装方法において、前記金属突起
電極の前記第１の融点を前記接続端子が前記接合用金属
を介して前記接続電極に接合する接合温度に対して低く
設定すると共に、前記第２の電子部品の耐熱温度を前記
接合温度よりも高く設定し、先ず、前記回路基板の接続
電極に前記接合用金属を配設し、その後に、前記突起電
極と前記接続電極、及び前記接続端子と前記接続電極と
を前記接合用金属を介して接合することを特徴とするも
のである。

【００２１】また、請求項６記載の発明は、請求項４ま
たは５記載の電子部品の実装方法において、前記接合用
金属は、フラックス内に混入されることによりはんだペ
ーストを構成するはんだであり、かつ、該はんだペース
トを印刷法により前記接続電極上に供給することを特徴
とするものである。

【００２２】上記した各手段は、次のように作用する。
請求項１及び請求項４記載の発明によれば、金属突起電
極の第１の融点を接合用金属の第２の融点に対して低く
設定したことにより、第１の電子部品の下部中央位置に
配設された突起電極と対向する位置に配設された接合用
金属の温度が第２の融点に達さなかった場合でも、第１
の電子部品側に配設された金属突起電極が先に溶け始め
るため、金属突起電極と接続電極とを確実に接合するこ
とができ、よって接合不良の発生率を低減することがで
きる。

【００２３】また、請求項２及び請求項５記載の発明に
よれば、第２の電子部品の接続端子が接合用金属を介し
て接続電極に接合する接合温度に対し、第１の電子部品
に設けられた金属突起電極の第１の融点を低く設定した
ことにより、第１の電子部品の下部中央位置に配設され
た突起電極と対向する位置に配設された接合用金属の温
度が、上記の接合温度に達さなかった場合でも、第１の
電子部品側に配設された金属突起電極が先に溶け始める
ため、金属突起電極と接続電極とを確実に接合すること
ができ、接合不良の発生率を低減することができる。ま
た、第２の電子部品の耐熱温度は、上記の接合温度より
も高く設定されているため、金属突起電極と接続電極と
の接合時において、第２の電子部品が損傷するようなこ
とはない。

【００２４】また、請求項３及び請求項６記載の発明の
ように、接合用金属を接続電極上に配置する際、接合用
金属としてはんだを用い、このはんだをフラックス内に
混入されることによりはんだペーストを作製し、これを
接続電極上に配置することとしてもよい。

【００２５】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図４及び図５は、本発明の一実
施例である電子部品の実装構造及び電子部品の実装方法
を説明するための図である。本実施例では、ＢＧＡパッ
ケージ１０（第１の電子部品）と、同時実装部品である
ＱＦＰパッケージ３０（第２の電子部品）を同時に回路
基板１５に実装する実装構造及び実装方法について説明
するものとする。尚、図及び図５において、先に示した
図１乃至図３と同一構成については同一符合を附して説
明するものとする。

【００２６】図４（Ａ）は、ＢＧＡパッケージ１０及び
ＱＦＰパッケージ３０を回路基板１５に表面実装前の状
態を示している。同図に示されるように、ＢＧＡパッケ
ージ１０は、パッケージ本体１３の下面に複数のはんだ
バンプ２０をグリッドアレイ状（格子状）に配設するこ
とにより、多端子化に対応した構成とされている。ま
た、ＱＦＰパッケージ３０はパッケージ本体３１の外周
より外側に向けガルウイング状のリード３２を延出させ
た構成とされている。

【００２７】このＢＧＡパッケージ１０及びＱＦＰパッ
ケージ３０を回路基板１５に実装するには、回路基板１
５に形成されている接続電極１６上にメタルマスクを介
してはんだペースト２１を所定量印刷する。このはんだ
ペースト２１は、接合用金属となるはんだ（具体的に
は、はんだ粉）とフラックスとを混合した構成とされて
いる。この印刷処理の際、接続電極１６の面積に対して
印刷されるはんだペースト２１の配設面積を小さくして
おくことにより、後述するリフロー処理時に溶融したは
んだが接続電極１６を超えて回路基板１５上に流出して
しまうことを防止することができる。

【００２８】はんだペースト２１の印刷処理が終了する
と、次にＢＧＡパッケージ１０のはんだバンプ２０及び
ＱＦＰパッケージ３０のリード３２をはんだペースト２
１上に搭載し（仮固定し）、リフロー炉に通すことによ
り加熱リフローを行う。ここで、上記したはんだバンプ
２０の融点（第１の融点：Ｔ１とする）と、はんだペー
スト２１に含まれる接合金属（はんだ）の融点（第２の
融点：Ｔ２とする）との関係に注目して以下説明する。

【００２９】本実施例では、はんだバンプ２０の融点Ｔ
１を、はんだペースト２１に含まれるはんだの融点Ｔ２
に対し低く設定（Ｔ１＜Ｔ２）したことを特徴としてい
る。また、リフロー実施時におけるリフロー炉内の温度
は、ＱＦＰパッケージ３０のリード３２を接続電極１６
に接合しうる温度、即ちはんだペースト２１に含まれる
はんだの融点Ｔ２より高い温度（以下、これを接合温度
という）に設定されている。更に、ＱＦＰパッケージ３
０及びＢＧＡパッケージ１０の耐熱温度は、この接合温
度よりも高く設定されている。

【００３０】前記したように、ＢＧＡパッケージ１０は
はんだバンプ２０がパッケージ本体１３の裏面にグリッ
ドアレイ状（格子状）に配設されているため、パッケー
ジ本体１３の裏面中央位置（図４に符合Ａで示す領域）
にはリフローによる熱が伝わりにくいという特性があ
る。よって、ＢＧＡパッケージ１０と共に表面実装され
るＱＦＰパッケージ３０（同時実装部品）の耐熱性にあ
わせてリフローを行うと、パッケージ本体１３の裏面中
央位置（図４に符合Ａで示す領域）と対向する位置にあ
るはんだペースト２１（はんだ）は、融点Ｔ２が高いた
めに溶融しない場合が発生するおそれがある。

【００３１】また、この領域Ａに配設されているはんだ
ペースト２１（はんだ）を確実に溶融しようとすると、
上記した接合温度よりリフロー温度をかなり高温にする
必要があり、ＱＦＰパッケージ３０及びＢＧＡパッケー
ジ１０の耐熱温度を超えるおそれがある。この場合に
は、領域Ａに配設されているはんだペースト２１（はん
だ）は溶融するものの、ＱＦＰパッケージ３０及びＢＧ
Ａパッケージ１０が損傷してしまう。

【００３２】しかるに本実施例のように、はんだバンプ
２０の融点Ｔ１をはんだペースト２１に含まれるはんだ
の融点Ｔ２に対し低く設定（Ｔ１＜Ｔ２）することによ
り、上記した接合温度まで昇温した状態において、ＢＧ
Ａパッケージ１０に設けられているはんだバンプ２０を
全て（領域Ａに配設されているものも含めて）溶融させ
ることができる。

【００３３】ここで、溶融したはんだバンプ２０が、未
溶融のはんだを含むはんだペースト２１が塗布された接
続金属１６上に実装された際、はんだバンプ２０と接続
金属１６とが接合される接合態様について図５を用いて
説明する。図５（Ａ）は、リフローにより接合温度まで
昇温された状態における、領域Ａに位置するはんだバン
プ２０及びはんだペースト２１を示している。この状態
において、ＢＧＡパッケージ１０に設けられているはん
だバンプ２０は低融点であるために溶融しているが、は
んだペースト２１に含まれるはんだ（接合用金属）は高
融点であるため、溶融していない状態となっている。

【００３４】図５（Ａ）に示す状態より、ＢＧＡパッケ
ージ１０を回路基板１５に近接させてゆき、溶融状態の
はんだバンプ２０がはんだペースト２１に当接すると、
はんだペースト２１内のはんだは溶融状態であるはんだ
バンプ２０内に溶け込んでゆく現象が発生する。この現
象は、はんだバンプ２０の体積をＶ１とし、はんだペー
スト２１に含まれるはんだの体積をＶ２とすると、各は
んだの組成により変化はあるものの、大略するとＶ１と
Ｖ２の比（Ｖ２／Ｖ１）が、 （Ｖ２／Ｖ１）≦０．２ ……（１） である時に上記した現象が発生する。前記したように、
はんだペースト２１は印刷法により接続電極１６上に印
刷されるものであり、その内部に含まれるはんだの体積
Ｖ２は小さい。よって、通常の方法を用いてはんだペー
スト２１を配設した場合には、はんだバンプ２０の体積
Ｖ１とはんだペースト２１に含まれるはんだの体積Ｖ２
の比は、上記した（１）式の関係を満足させる。

【００３５】従って、リフロー時において接合温度に昇
温した状態において、はんだペースト２１に含まれるは
んだ（接合用金属）が確実に溶融していない状態であっ
ても、図５（Ｂ）に示すように、ＧＢＡパッケージ１０
に設けられた電極パッド１１と回路基板１５に設けられ
た接続電極１６をはんだバンプ２０（はんだペースト２
１に含まれるはんだは、溶融して一体化している）を介
して確実に接合することが可能となる。

【００３６】また、リフロー炉内は接合温度まで昇温さ
れているため、ＱＦＰパッケージ３０のパッケージ本体
３１の外側に配置された接続電極１６上に配置されたは
んだペースト２１内のはんだは溶融しており、リード３
２と接続電極１６との接合は確実に行われる。更に、リ
フロー炉内の温度は接合温度であるため、ＱＦＰパッケ
ージ３０及びＢＧＡパッケージ１０が損傷するようなこ
ともない。よって、本実施例によれば、接合不良の発生
を防止でき、実装信頼性を向上させることができる。

【００３７】また、はんだペースト２１に含有させるは
んだとして、Ｓｎ−Ｐｂ共晶はんだの融点よりも高い融
点を有するＰｂフリーはんだを用いたとしても、上記し
た理由によりリフロー温度設定の上昇を最低限（即ち、
接合温度）に抑えることができるため、ＱＦＰパッケー
ジ３０及びＢＧＡパッケージ１０の損傷発生を防止しつ
つ、回路基板１５上にＱＦＰパッケージ３０及びＢＧＡ
パッケージ１０を確実に実装することが可能となる。

【００３８】続いて、本発明者が実施した、本実施例を
用いて接合されたはんだバンプの信頼性試験及び強度実
験の結果を説明する。まず、はんだバンプの信頼性試験
について説明する。 〔実施例１〕Sn-3.5Ag-0.5Cu-7.5Bi（融点：188 〜214
℃) の組成を有するはんだを含むはんだペーストを、ガ
ラス−エポキシよりなる回路基板上の直径0.7mm の接続
電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：
0.7mm 、厚さ：0.15mm）を介して印刷した。

【００３９】そして、上記構成とされた回路基板上に、
Sn-58Bi （融点:137℃) の組成を有する直径0.8mm のは
んだバンプを搭載したＢＧＡパッケージ（バンプピッ
チ：1.27mm ピッチ，大きさ：□35mm）を乗せ、リフロ
ー温度プロファイル（MAX 200℃、180 ℃以上 1分）で
リフロー加熱を行うことにより、ＢＧＡパッケージを回
路基板に実装した。その結果、接合不良もなく、パッケ
ージ中央部でも良好な接合ができた。その後、-55 ℃か
ら 125℃の熱サイクル試験を 500サイクルまで行ったが
不良は発生しなかった 〔実施例２〕Sn-3.5Ag-0.75Cu-3Bi （融点：205 〜220
℃) の組成を有するはんだを含むはんだペーストを、ガ
ラス−エポキシよりなる回路基板上の直径0.7mm の接続
電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：
0.7mm 、厚さ：0.15mm）を介して印刷した。

【００４０】そして、上記構成とされた回路基板上に、
Sn-57Bi-1Ag （融点137 ℃) の組成を有する直径0.8mm
のはんだバンプを搭載したＢＧＡパッケージ（バンプピ
ッチ：1.00mm ピッチ，大きさ：□45mm）を乗せ、リフ
ロー温度プロファイル（MAX200℃、180 ℃以上 1分）で
リフロー加熱を行うことにより、ＢＧＡパッケージを回
路基板に実装した。その結果、接合不良もなく、パッケ
ージ中央部でも良好な接合ができた。その後、-55 ℃か
ら 125℃の熱サイクル試験を500サイクル まで行ったが不良は発
生しなかった 〔実施例３〕Sn-3.5Ag-0.5Cu-7.5Bi（融点：188 〜214
℃) の組成を有するはんだを含むはんだペーストを、ガ
ラス−エポキシよりなる回路基板上の直径0.7mm の接続
電極上（材料：銅（Ｃｕ））にメタルマスク（開口径：
0.7mm 、厚さ：0.15mm）を介して印刷した。

【００４１】そして、上記構成とされた回路基板上に、
In-60Sn （融点152 ℃前後) の組成を有する直径0.8mm
のはんだバンプを搭載したＢＧＡパッケージ（バンプピ
ッチ：1.00mm ピッチ，大きさ：□40mm）を乗せ、リフ
ロー温度プロファイル（MAX180℃、160 ℃以上 1分）で
リフロー加熱を行うことにより、ＢＧＡパッケージを回
路基板に実装した。その結果、接合不良もなく、パッケ
ージ中央部でも良好な接合ができた。その後、-55 ℃か
ら 125℃の熱サイクル試験を500サイクル まで行ったが不良は発
生しなかったまた、Ｐｂフリーはんだの組み合わせで
は、はんだペーストにSn-Ag-Cu系はんだペースト使用す
る際に、はんだペーストより低い液相線温度を有するSn
-8.0Zn-3.0Bi等もはんだバンプに使用できる。しかし、
Znが添加されたはんだでは、表面酸化の度合いが激し
く、ぬれ不良が発生することもあるため、Sn-Bi 系はん
だバンプを使用する方が好ましい。

【００４２】続いて、本実施例を用いて接合されたはん
だバンプの強度実験の結果を説明する。以下説明する強
度実験で用いたはんだバンプの材料、及びはんだペース
ト２１に含有させたはんだの材料は、次の５種類であ
る。 (1)Ｓｎ-3.5Ａｇ-0.7Ｃｕ…………………（以下、ＳＡ
Ｃと略称する） (2)Ｓｎ-2.0Ａｇ-0.5Ｃｕ-7.5Ｂｉ………（以下、ＳＡ
ＣＢと略称する） (3)Ｓｎ- 57.0Ｂｉ-1.0Ａｇ………………（以下、ＳＢ
Ａと略称する） (4)Ｓｎ- 37.0Ｐb …………………………（以下、ＳＰ
と略称する） (5)Ｓｎ-8.0Ｚｎ-3.0Ｂｉ…………………（以下、ＳＺ
Ｂと略称する） また、強度の評価方法としては、上記の各種はんだ材料
よりはんだバンプ２０の材料及びはんだペースト２１に
含有させたはんだの材料を選定し、その組み合わせにお
いて、次に示す条件の下に回路基板の接続電極上に形成
されたはんだペースト上にはんだバンプを接合し、接合
されたはんだバンプに対しシェア強度測定を行った。 〔はんだバンプ接合条件〕 ・はんだバンプ径……0.8mm ・はんだペースト印刷 メタルマスク開口径…0.7mm メタルマスク厚さ……0.15mm ・リフロー条件 ２３４℃ＭＡＸ １８３℃以上…２’１７” ２００℃以上…１’３９” ２１０℃以上…０’５４” ２２１℃以上…０’３６” ・回路基板 材質………ガラス−エポキシ 電極径……0.7mm 電極材質…銅（Ｃｕ） 電極厚さ…10μｍ ・シェア条件 治具速度… 300μｍ／sec 治具高さ…50μｍ ここで、図８を用いてシェア強度試験について簡単に説
明する。シェア強度試験は、はんだバンプの接合強度を
測定する試験である。具体的な測定方法としては、図８
（Ａ）に示すように、回路基板４１上に形成された電極
４２上に被測定物となるバンプ４３を形成し、このバン
プ４３に対し図示されるような治具４０をバンプ側部か
ら当接させる。この治具４０がバンプ４３に当接する位
置と回路基板４１の上面との間の距離を治具高さＨとい
う。本発明者が実施したシェア強度試験では、上記のよ
うに治具高さＨは50μｍに設定した。

【００４３】続いて、図８（Ａ）に示す状態より、治具
４０を図中左方向に治具速度Ｖで移動させ、この時に治
具に印加する力Ｆを測定する。本発明者が実施したシェ
ア強度試験では、上記のように治具速度Ｖは 300μｍ／
sec に設定した。そして、図８（Ｂ）に示すように、治
具４０の動作によりやがてバンプ４３は回路基板４１
（電極４２）から剥離するが、この剥離した時点におけ
る力Ｆ_S をシェア強度（gf/bump)と定義する。よって、
シェア強度の値が大きい程、バンプ４３の接合強度は大
きくなる。

【００４４】図６及び図７は、本発明者が実施したシェ
ア強度試験の実験結果を示している。図６及び図７は同
じ内容を表と棒グラフで夫々示したものであり、はんだ
バンプ材料とはんだペーストに含まれるはんだ材料とを
各種組み合わせた場合におけるシェア強度の変化を示し
ている。また、各図に示される各組み合わせにおいて、
はんだバンプ材料の融点は、はんだペーストに含まれる
はんだ材料（以下、このはんだ材料をはんだペースト材
料というものとする）の融点に対して低く設定されてい
る。

【００４５】尚、図６において、はんだバンプ材料とし
てＳＰを用いると共にはんだペースト材料としてＳＰを
用いた組み合わせ例は、従来の組み合わせとされてお
り、よってはんだバンプ材料の融点ははんだペースト材
料の融点より高く設定されている。図６及び図７に示さ
れる実験結果より、本実施例の構造を採用した各組み合
わせにおけるシェア強度（1900.0〜2230.0 gf/bump)
は、従来のはんだバンプ材料とはんだペースト材料との
組み合わせ（ＳＰととせの組み合わせ）におけるシェア
強度(1850.0gf/bump) に比べて大きくなっている。

【００４６】よって、図６及び図７に示した実験結果か
らも、本実施例に係る実装構造及び実装方法を用いるこ
とにより、接合不良の発生率を低減し、実装信頼性の向
上を図ることができることが判る。尚、上記した実施例
では、第１の電子部品としてＢＧＡパッケージを例に挙
げて説明したが、パッケージ下面全面に端子を有した構
造の電子部品であれば、他の電子部品についても本願発
明を適用することは可能である。

【００４７】

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１及び請求
項４記載の発明によれば、第１の電子部品の下部中央位
置に配設された突起電極と対向する位置に配設された接
合用金属の温度が第２の融点に達さなかった場合でも、
第１の電子部品側に配設された金属突起電極が先に溶け
始めるため、金属突起電極と接続電極とを確実に接合す
ることができ、接合不良の発生率を低減することができ
る。

【００４８】また、請求項２及び請求項５記載の発明に
よれば、第１の電子部品の下部中央位置に配設された突
起電極と対向する位置に配設された接合用金属の温度が
接合温度に達さなかった場合でも、第１の電子部品側に
配設された金属突起電極が先に溶け始めるため、金属突
起電極と接続電極とを確実に接合することができ、接合
不良の発生率を低減することができる。

【００４９】また、第２の電子部品の耐熱温度は、上記
の接合温度よりも高く設定されているため、金属突起電
極と接続電極との接合時において、第２の電子部品が損
傷することを防止することができる。以上の説明に関し
て、更に以下の項を開示する。 （１） パッケージ下面に複数の第１の融点を有する金
属突起電極が設けられた第１の電子部品と、接続電極を
備えた回路基板とからなり、前記突起電極と接続電極と
を、前記回路基板の接続電極上に形成または配置された
第２の融点を有する接合用金属を介して接合する電子部
品の実装構造において、前記金属突起電極の前記第１の
融点を、前記接合用金属の前記第２の融点に対して低く
設定したことを特徴とする電子部品の実装構造。

【００５０】（２） 第１の融点を有する複数の金属突
起電極が第１の筐体下面にグリッドアレイ状に設けられ
た第１の電子部品と、第２の筐体下面の外周近傍或いは
前記第２の筐体から外部に延出するよう形成された接続
端子を備えた第２の電子部品と、接続電極を備えた回路
基板とからなり、前記突起電極と接続電極、及び前記接
続端子と接続電極とを、前記回路基板の接続電極上に形
成または配置された第２の融点を有する接合用金属を介
して接合する電子部品の実装構造において、前記金属突
起電極の前記第１の融点を、前記接続端子が前記接合用
金属を介して前記接続電極に接合する接合温度に対して
低く設定し、かつ、前記第２の電子部品の耐熱温度を前
記接合温度よりも高く設定したことを特徴とする電子部
品の実装構造。

【００５１】（３） 第１項または２項に記載の電子部
品の実装構造において、前記接合用金属は、鉛（Ｐｂ）
を含まないはんだであることを特徴とする電子部品の実
装構造。 （４） 第３項記載の電子部品の実装構造において、前
記金属突起電極は、少なくともビスマス（Ｂｉ）または
インジウム（Ｉｎ）の何れか一方を含有することを特徴
とする電子部品の実装構造。

【００５２】（５） 請求項１乃至４のいずれかに記載
の電子部品の実装構造において、前記金属突起電極がは
んだバンプであり、かつ、前記第１の融点が１８０℃以
下であることを特徴とする電子部品の実装構造。 （６）第１の融点を有する金属突起電極が設けられた第
１の電子部品を、接合用金属を介して回路基板に形成さ
れた接続電極に接合することにより前記回路基板に実装
する電子部品の実装方法において、前記金属突起電極の
前記第１の融点を前記接合用金属の前記第２の融点に対
して低く設定し、先ず、前記回路基板の接続電極に前記
接合用金属を配設し、その後に、前記突起電極と接続電
極とを前記接合用金属を介して接合することを特徴とす
る電子部品の実装方法。

【００５３】（７） 第１の融点を有する複数の金属突
起電極が第１の筐体下面にグリッドアレイ状に設けられ
た第１の電子部品と、第２の筐体下面の外周近傍或いは
前記第２の筐体から外部に延出するよう形成された接続
端子を備えた第２の電子部品とを、接合用金属を介して
回路基板に設けられた接続電極に実装する電子部品の実
装方法において、前記金属突起電極の前記第１の融点を
前記接続端子が前記接合用金属を介して前記接続電極に
接合する接合温度に対して低く設定すると共に、前記第
２の電子部品の耐熱温度を前記接合温度よりも高く設定
し、先ず、前記回路基板の接続電極に前記接合用金属を
配設し、その後に、前記突起電極と前記接続電極、及び
前記接続端子と前記接続電極とを前記接合用金属を介し
て接合することを特徴とする電子部品の実装方法。

【００５４】（８） 第７項記載の電子部品の実装方法
において、前記はんだペーストを、前記接続電極の面積
よりも小さい面積で印刷することを特徴とする電子部品
の実装方法。

【図面の簡単な説明】

【図１】従来のＢＧＡパッケージを回路基板に表面実装
する方法を説明するための図である。

【図２】従来のＢＧＡパッケージを回路基板に表面実装
する方法において、はんだバンプが適正に接続電極に接
合した状態を示す図である。

【図３】従来のＢＧＡパッケージを回路基板に表面実装
する方法において、はんだバンプが適正に接続電極に接
合されなかった状態を示す図である。

【図４】本発明の一実施例であるＢＧＡパッケージを回
路基板に表面実装した構造及び表面実装する方法を説明
するための図である。

【図５】本発明の一実施例である実装方法を用いて接合
された、はんだバンプと接続電極との接合位置を拡大し
て示す図である。

【図６】低融点はんだバンプ材料と、高融点はんだペー
ストに含まれる接合用金属材料の組み合わせにおけるシ
ェア強度を数値示す図である。

【図７】低融点はんだバンプ材料と、高融点はんだペー
ストに含まれる接合用金属材料の組み合わせにおけるシ
ェア強度を棒グラフとして示す図である。

【図８】シェア強度の測定方法を説明するための図であ
る。

【符号の説明】

１０ ＢＧＡパッケージ １１ 電極パッド １３，３１ パッケージ本体 １５ 回路基板 １６ 接続電極 ２０ 低融点はんだバンプ ２１ 高融点はんだペースト ３０ ＱＦＰパッケージ ３２ リード ４０ 治具

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/18 Ｈ０１Ｌ 23/12 Ｌ (72)発明者 今村 和之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E319 AA03 AB05 BB01 BB05 CC33 CD29 5E336 AA04 BB01 CC32 CC58 EE03 GG05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 パッケージ下面に複数の第１の融点を有
   する金属突起電極が設けられた第１の電子部品と、接続
   電極を備えた回路基板とからなり、 前記突起電極と接続電極とを、前記回路基板の接続電極
   上に形成または配置された第２の融点を有する接合用金
   属を介して接合する電子部品の実装構造において、 前記金属突起電極の前記第１の融点を、前記接合用金属
   の前記第２の融点に対して低く設定したことを特徴とす
   る電子部品の実装構造。
2. 【請求項２】 第１の融点を有する複数の金属突起電極
   が第１の筐体下面にグリッドアレイ状に設けられた第１
   の電子部品と、第２の筐体下面の外周近傍或いは前記第
   ２の筐体から外部に延出するよう形成された接続端子を
   備えた第２の電子部品と、接続電極を備えた回路基板と
   からなり、 前記突起電極と接続電極、及び前記接続端子と接続電極
   とを、前記回路基板の接続電極上に形成または配置され
   た第２の融点を有する接合用金属を介して接合する電子
   部品の実装構造において、 前記金属突起電極の前記第１の融点を、前記接合用金属
   の前記第２の融点に対して低く設定したことを特徴とす
   る電子部品の実装構造。
3. 【請求項３】 請求項１または２記載の電子部品の実装
   構造において、 前記接合用金属ははんだであり、かつ、フラックス内に
   混入されることによりはんだペーストを構成しているこ
   とを特徴とする電子部品の実装構造。
4. 【請求項４】 第１の融点を有する金属突起電極が設け
   られた第１の電子部品を、接合用金属を介して回路基板
   に形成された接続電極に接合することにより前記回路基
   板に実装する電子部品の実装方法において、 前記金属突起電極の前記第１の融点を前記接合用金属の
   前記第２の融点に対して低く設定し、 先ず、前記回路基板の接続電極に前記接合用金属を配設
   し、 その後に、前記突起電極と接続電極とを前記接合用金属
   を介して接合することを特徴とする電子部品の実装方
   法。
5. 【請求項５】 第１の融点を有する複数の金属突起電極
   が第１の筐体下面にグリッドアレイ状に設けられた第１
   の電子部品と、第２の筐体下面の外周近傍或いは前記第
   ２の筐体から外部に延出するよう形成された接続端子を
   備えた第２の電子部品とを、接合用金属を介して回路基
   板に設けられた接続電極に実装する電子部品の実装方法
   において、 前記金属突起電極の前記第１の融点を前記接続端子が前
   記接合用金属を介して前記接続電極に接合する接合温度
   に対して低く設定すると共に、前記第２の電子部品の耐
   熱温度を前記接合温度よりも高く設定し、 先ず、前記回路基板の接続電極に前記接合用金属を配設
   し、 その後に、前記突起電極と前記接続電極、及び前記接続
   端子と前記接続電極とを前記接合用金属を介して接合す
   ることを特徴とする電子部品の実装方法。
6. 【請求項６】 請求項４または５記載の電子部品の実装
   方法において、 前記接合用金属は、フラックス内に混入されることによ
   りはんだペーストを構成するはんだであり、 かつ、該はんだペーストを印刷法により前記接続電極上
   に供給することを特徴とする電子部品の実装方法。