JP2002329745A - 電子部品の実装方法及びペースト材料 - Google Patents

電子部品の実装方法及びペースト材料

Info

Publication number
JP2002329745A
JP2002329745A JP2001134532A JP2001134532A JP2002329745A JP 2002329745 A JP2002329745 A JP 2002329745A JP 2001134532 A JP2001134532 A JP 2001134532A JP 2001134532 A JP2001134532 A JP 2001134532A JP 2002329745 A JP2002329745 A JP 2002329745A
Authority
JP
Japan
Prior art keywords
mounting
electronic component
flux
diameter
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001134532A
Other languages
English (en)
Other versions
JP4659262B2 (ja
Inventor
Kazuyuki Imamura
和之 今村
Osamu Yamaguchi
修 山口
Yasunori Fujimoto
康則 藤本
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001134532A priority Critical patent/JP4659262B2/ja
Priority to US10/084,370 priority patent/US6796025B2/en
Publication of JP2002329745A publication Critical patent/JP2002329745A/ja
Application granted granted Critical
Publication of JP4659262B2 publication Critical patent/JP4659262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0256—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明はフリップチップ実装方式等の電子部
品の突起電極を溶融させて実装基板の接続端子に接続す
る電子部品の実装方法及びペースト材料に関し、突起電
極と接続端子との実装信頼性を向上することを課題とす
る。 【解決手段】 はんだバンプ１２を有した半導体装置１
０を、接続端子１４を有する実装基板１３にフリップチ
ップ実装する際、先ずはんだバンプ１２の直径より小さ
い直径を有する金属粒１６とベースフラックス１７とを
含むフラックスペースト１５Ａを実装基板１３に配設す
る。この時、フラックスペースト１５Ａの厚さは、半導
体装置１０を実装基板１３に搭載した時に両者１０．１
３の間に間隙が形成される厚さとする。次に、フラック
スペースト１５Ａが配設された実装基板１３に半導体装
置１０を搭載すると共に加熱処理を行ない、はんだバン
プ１２を溶融して接続端子１４に接合する．続いて、半
導体装置１０と実装基板１３との間に形成される空間に
補強樹脂１８を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品の実装方法
及びペースト材料に係り、特にフリップチップ実装方式
等の電子部品の突起電極を溶融させて実装基板の接続端
子に接続する電子部品の実装方法及びこの実装に使用す
るペースト材料に関する。
【０００２】近年、携帯電話等に代表されるように、半
導体装置等の電子部品は小型・高密度化・高速化が急速
な勢いで進んでいる。これに対応すべく、電子部品の外
部接続端子としてはんだバンプ等の突起電極を用い、こ
の突起電極を実装基板に接合させることにより、電子部
品と実装基板を電気的に接続するフリップチップ実装が
多用されるようになってきている。
【０００３】このフリップチップ実装によれば、リード
を用いた実装に比べ、実装に要する面積を小さくできる
ため小型化・高密度化を測ることができ、また電子部品
と実装基板との間における配線長を短くできるため高速
化に対応することができる。
【０００４】
【従来の技術】従来、はんだバンプ等の突起電極を有し
た電子部品を実装基板にフリップチップ実装する方法と
しては、ボンディングツールに電子部品を保持し、実装
基板のボンディング位置に位置合わせし、加圧加熱する
ことではんだバンプを接触/溶融させて接合する方法が
主流であった。しかしながら、この実装方法は個々の電
子部品をそれぞれ処理するため、表面実装リフローはん
だ付け方法に比較して作業効率の悪いという問題点があ
る。
【０００５】これに対し、作業効率の向上を図るため、
一般的な表面実装リフローはんだ付け方法と同様に実装
基板の接続端子上にソルダーペーストを印刷し、そこに
電子部品のはんだバンプを位置合わせして搭載し、リフ
ロー工程ではんだバンプを溶融させ接合する方法も一部
採用されている（以下、この実装方法を従来技術１とい
う）。図１は、この従来技術１に係る実装方法を示して
いる。尚、図１では電子部品として半導体装置１を用い
た例を示している。
【０００６】図１（Ａ）は、実装基板３にソルダーペー
スト５を印刷した状態を示している。ソルダーペースト
５ははんだ粉末の体積比が約50%のものが一般的であ
り、このソルダーペースト５はスクリーン印刷法を用い
て実装基板３の接続端子４上に配設される。
【０００７】続いて、半導体装置１のはんだバンプ２
と、実装基板３の接続端子４とを位置合わせし、図１
（Ｂ）に示すように、半導体装置１を実装基板３に搭載
する。これにより、半導体装置１はソルダーペースト５
により実装基板３に仮固定された状態となる。
【０００８】続いて、半導体装置１が仮固定された実装
基板３をリフロー炉に通し、はんだバンプ２を溶融させ
て接続端子４に接合する。図１（Ｃ）は、はんだバンプ
２が接続端子４に接合された状態を示している。リフロ
ー処理によるはんだバンプ２と接続端子４との接合が終
了すると、必要に応じて残留フラックスの洗浄処理が実
施され、これにより図１（Ｄ）に示すように、半導体装
置１の実装基板３への実装が完了する。
【０００９】一方、バンプ自体がはんだであることを利
用し、フラックスのみを実装基板またははんだバンプの
先端に塗布し、電子部品を実装基板にリフロー処理によ
り実装する方法も提案されている（以下、この実装方法
を従来技術２という）。図２は、この従来技術２に係る
実装方法を示している。尚、図２においても、電子部品
として半導体装置１を用いた例を示している。
【００１０】図２（Ａ）は、実装基板３にフラックス８
を印刷した状態を示している。フラックス８は、図１に
示したソルダーペースト５と異なり、はんだ粉末は含ま
れていない。このフラックス８は実装基板３の上面全面
に配設される。
【００１１】続いて、半導体装置１のはんだバンプ２
と、実装基板３の接続端子４とを位置合わせし、図２
（Ｂ）に示すように、半導体装置１を実装基板３に搭載
する。これにより、半導体装置１はフラックス８により
実装基板３に仮固定された状態となる。
【００１２】続いて、半導体装置１が仮固定された実装
基板３をリフロー炉に通し、はんだバンプ２を溶融させ
て接続端子４に接合する。図２（Ｃ）は、はんだバンプ
２が接続端子４に接合された状態を示している。リフロ
ー処理によるはんだバンプ２と接続端子４との接合が終
了すると、必要に応じて残留フラックスの洗浄処理が実
施され、これにより図２（Ｄ）に示すように、半導体装
置１の実装基板３への実装が完了する。
【００１３】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術１の方法では、ソルダーペースト５を微細に
実装基板３の接続端子４上に印刷する技術が必要とな
り、適切な印刷ができない場合は端子間でブリッジ部６
を生じたり（図１（Ｃ），（Ｄ）参照）、逆にはんだバ
ンプ２と接続端子４との間で接合不良が生じたりすると
いう問題点があった。
【００１４】また、現在のはんだ粉末の体積比が約50%
のソルダーペースト５では、半導体装置１のバンプピッ
チが150μmを下回る場合には、このバンプピッチに対応
して形成された微細な接続端子４に適正にソルダーペー
スト５を印刷することが困難となる。更に、搭載した半
導体装置１は、リフロー工程が終了するまで実装基板３
上の所定搭載位置に保持される必要があるが、接続端子
４上に印刷された微小量のソルダーペースト５ではその
保持力を十分に確保しにくいという問題もある。
【００１５】一方、上記した従来技術２の方法では、は
んだバンプ２と実装基板３との平坦性に対する許容が低
く、はんだバンプ２と実装基板３の接続端子４が接合さ
れないとおそれがある。即ち、はんだバンプ２には必然
的に直径のバラツキが存在する（図２（Ａ）に矢印ΔＨ
で示す）。このため、同図に示すはんだバンプ２Ｂのよ
うに正常のはんだバンプ２Ａに対して直径が小さいと、
はんだバンプ２Ｂと接続端子４との間に間隙が発生して
しまう。
【００１６】図１に示す実装方法では、ソルダーペース
ト５内に体積比が約50%のはんだ粉末が含まれているた
め、加熱時にこのはんだ粉も溶融してはんだバンプ２と
接続端子４との間に間隙が生じても、この間隙を溶融し
たはんだ粉が埋めるため問題は生じなかった。
【００１７】しかしながら、図２に示す実装方法ではフ
ラックス８にはんだ粉が存在していないため、はんだバ
ンプ２の直径バラツキに起因してはんだバンプ２Ｂと接
続端子４との間に間隙が形成されると、リフロー時にお
いてもはんだバンプ２Ｂと接続端子４とは離間された状
態が維持される。よって、はんだバンプ２Ｂと接続端子
４との間に間隙が発生し接続不良が発生してしまう。
【００１８】これらの問題点を解決すべく、特開平4-26
2890公報では、半導体装置（はんだバンプは設けられて
いない）と実装基板とを、はんだ粒とフラックスを含む
熱硬化性接着剤により接合する方法が提案されている。
また、特開平11-186334公報では、フラックスを保持し
たはんだ粒を熱硬化性樹脂シートまたはペーストに含有
させた異方導電性材料を用い、この異方導電性材料によ
り半導体装置と実装基板を接合する方法が提案されてい
る。
【００１９】しかしながら、上記した各公報で提案され
た実装方法では、はんだ付け工程での加熱処理に耐えら
れるように熱硬化性接着剤，熱硬化性樹脂シート，或い
は異方導電性材料（以下、これらをまとめて熱硬化性樹
脂という）を選定する必要がある。更に、この熱硬化性
樹脂は、いわゆるアンダーフィルレジンとしても機能す
ることとなるため、半導体装置のサイズ、半導体装置と
基板の間隔、電極材料、実装基板材料の組み合わせ等に
影響を受け、実装信頼性を確保するためにはその弾性
率、熱膨張係数、接着強度等の材料特性を調整する必要
がある。このように、熱硬化性樹脂の選定においては、
加熱処理時における熱耐性及びアンダーフィルレジンと
しての特性を共に考慮して選定を行なう必要があり、そ
の選定処理が困難となるという問題点がある。
【００２０】本発明は上記の点に鑑みてなされたもので
あり、電子部品を実装基板に実装する際の突起電極と接
続端子との実装信頼性を向上しうる電子部品の実装方法
及びペースト材料を提供することを目的とする。
【００２１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００２２】請求項１記載の発明は、電子部品に設けら
れた突起電極を実装基板に設けられた接続端子に溶融接
合することにより、前記電子部品を前記実装基板に実装
する電子部品の実装方法において、前記突起電極の直径
より小さい直径を有する金属粒とベースフラックスとを
含むフラックスペーストを前記実装基板上に配設する工
程と、前記フラックスペーストが配設された実装基板に
前記電子部品を搭載すると共に加熱処理を行ない、前記
突起電極を溶融し前記接続端子に接合する工程と、前記
突起電極と前記接続端子との接合後、前記電子部品と前
記実装基板との間に形成される前記空間に樹脂を封止す
る工程とを有することを特徴とするものである。
【００２３】上記発明によれば、突起電極の直径（高
さ）のバラツキにより、一部の接合位置で突起電極の先
端と接続端子との間に間隙が生じても、実装基板には金
属粒とベースフラックスとを含むフラックスペーストが
配設されているため、間隙に存在する金属粒が突起電極
と接続端子との接合を補助する。即ち、突起電極と接続
端子との間に間隙が存在しても、金属粒がこの間隙間を
電気的に接続する構成となるため、突起電極と接続端子
に接合不良が発生することを防止することができる。こ
の際、金属粒の直径は突起電極の直径より小さい直径と
されているため、金属粒の存在により電子装置と実装基
板との離間距離が突起電極の直径以上となるようなこと
はない。
【００２４】また、電子部品を実装基板に搭載した後、
この電子部品と実装基板との間に形成された空間部に樹
脂を充填することにより、電子部品と実装基板との実装
強度を向上させることができる。また、この時に配設さ
れる樹脂はフラックスペーストの材質に影響されること
なく選定することが可能であり、よって樹脂の選定を容
易に行なうことができる。
【００２５】また、請求項２記載の発明は、請求項１記
載の電子部品の実装方法において、前記金属粒の直径
を、前記突起電極の直径の公差以上、前記突起電極の直
径の約１／３以下とし、かつ、前記フラックスペースト
が、該金属粒を体積比率で１％以上２０％以下含む構成
としたことを特徴とするものである。
【００２６】上記発明によれば、金属粒の直径を突起電
極の直径の公差以上としたことにより、突起電極の直径
のバラツキにより突起電極と接続端子との間に間隙が発
生しても確実に突起電極と接続端子を電気的に接続する
ことができる。即ち、電子部品を実装基板に搭載した
際、突起電極の直径のバラツキにより突起電極と接続端
子との間に発生する間隙の値は、突起電極の直径の公差
が最大値となる。このため、金属粒の直径を突起電極の
直径の公差以上とすることにより、即ち金属粒の直径を
発生する可能性がある間隙の最大値以上の値に設定する
ことにより、突起電極と接続端子とを確実に電気的に接
続することができる。
【００２７】また、金属粒の直径を突起電極の直径の約
１／３以下としたことにより、突起電極を溶融し接続端
子に接合する際、隣接する突起電極が金属粒により接続
されて短絡することを防止できる。
【００２８】更に、フラックスペーストが金属粒を体積
比率で１％以上２０％以下含む構成としたことにより、
従来において通常用いられていた体積比率で約５０％程
度のはんだ粒子を含有するソルダーペーストに比べ、配
設量のコントロールを厳しく設定しなくてもブリッジ不
良の発生を抑制でき、また突起電極が接続端子に溶融接
合されるまでの間における電子部品の実装基板への保持
も確実に行なうことができる。
【００２９】また、請求項３記載の発明は、請求項１ま
たは２記載の電子部品の実装方法において、前記フラッ
クスペーストを、前記実装基板の前記接続端子を含む領
域に、前記金属粒の直径以上、前記突起電極の直径の１
／２以下の厚さで配設したことを特徴とするものであ
る。
【００３０】上記発明によれば、フラックスペーストを
実装基板に金属粒の直径以上でかつ突起電極の直径の１
／２以下の厚さで配設したことにより、接合処理が終了
した時点で電子部品と実装基板との間隙が残留フラック
スで塞がれることを防止できる。よって、その後に実施
される樹脂の封止処理を容易に行なうことができる。
【００３１】また、請求項４記載の発明は、請求項１乃
至３のいずれか１項に記載の電子部品の実装方法におい
て、前記フラックスペーストのベースフラックスは、前
記間隙を封止する樹脂を主成分とすることを特徴とする
ものである。
【００３２】上記発明によれば、接合後に残留するベー
スフラックスは、その後電子部品と実装基板との間に配
設する樹脂と同成分であるため、この封止用の樹脂との
接合性は良好である。このため、樹脂の配設前にベース
フラックスを洗浄する必要はなくなり、実装工程の簡略
化を図ることができる。
【００３３】また、請求項５記載の発明は、請求項１乃
至３のいずれか１項に記載の電子部品の実装方法におい
て、前記フラックスペーストのベースフラックスは、前
記間隙を封止する樹脂のフィラーを除いたものを主成分
とすることを特徴とするものである。
【００３４】上記発明によれば、突起電極と接続端子の
接合時において、突起電極と接続端子との間に上記樹脂
のフィラーが存在しないため接合性を向上させることが
できる。
【００３５】また、上記の請求項１乃至請求項５のいず
れか１項に記載の発明において、前記突起電極をボール
形状とし、かつ、前記金属粒を前記突起電極が前記接続
端子に押圧された際に移動しうる滑面を有した形状とし
てもよい。
【００３６】この構成とすることにより、電子部品を実
装基板に搭載する際、突起電極が接続端子に近接するに
従い金属粒は突起電極と接続端子との間で円滑に移動す
る。このため、突起電極と接続端子との間に間隙が存在
しても、金属粒はこの間隙の間において突起電極と接続
端子とを確実に電気的に接続し、よって突起電極と接続
端子の実装信頼性を向上させることができる。
【００３７】また、請求項６記載の発明は、電子部品に
設けられた突起電極を実装基板に設けられた接続端子に
溶融接合することにより、前記電子部品を前記実装基板
に実装する電子部品の実装方法において、前記突起電極
の直径より小さい直径を有する金属粒とベースフラック
スとを含むフラックスペーストを前記突起電極上に配設
する工程と、前記実装基板に前記電子部品を搭載すると
共に加熱処理を行ない、前記突起電極を溶融し前記接続
端子に接合する工程と、前記突起電極と前記接続端子と
の接合後、前記電子部品と前記実装基板との間に形成さ
れる前記空間に樹脂を封止する工程とを有することを特
徴とするものである。
【００３８】上記発明によれば、請求項１記載の発明と
同様の理由により、突起電極と接続端子との間に間隙が
存在しても、金属粒がこの間隙間を電気的に接続する構
成となるため、突起電極と接続端子に接合不良が発生す
ることを防止することができる。また、電子部品と実装
基板との間に形成された空間部に封止用の樹脂を充填す
ることにより、電子部品と実装基板との実装強度を向上
させることができる。また、請求項７記載の発明は、請
求項６記載の電子部品の実装方法において、前記金属粒
の直径を、前記突起電極の直径の公差以上、前記突起電
極の直径の約１／３以下とし、かつ、前記フラックスペ
ーストが、該金属粒を体積比率で１％以上２０％以下含
む構成としたことを特徴とするものである。
【００３９】上記発明によれば、請求項２記載の発明と
同様の理由により、突起電極の直径のバラツキにより突
起電極と接続端子との間に間隙が発生しても確実に突起
電極と接続端子を電気的に接続することができる。ま
た、金属粒の直径を突起電極の直径の約１／３以下とし
たことにより、突起電極を溶融し接続端子に接合する
際、隣接する突起電極が金属粒により接続されて短絡す
ることを防止できる。
【００４０】更に、フラックスペーストが金属粒を体積
比率で１％以上２０％以下含む構成としたことにより、
配設量のコントロールを厳しく設定しなくてもブリッジ
不良の発生を抑制でき、また突起電極が接続端子に溶融
接合されるまでの間における電子部品の実装基板への保
持も確実に行なうことができる。
【００４１】また、請求項８記載の発明は、請求項６ま
たは７記載の電子部品の実装方法において、前記フラッ
クスペーストのベースフラックスは、前記間隙を封止す
る樹脂を主成分とすることを特徴とするものである。
【００４２】上記発明によれば、請求項４記載の発明と
同様の理由により、接合後に残留するベースフラックス
と封止用の樹脂との接合性は良好となり、よって樹脂の
配設前にベースフラックスを洗浄する必要はなくなり、
実装工程の簡略化を図ることができる。
【００４３】また、請求項９記載の発明は、請求項６ま
たは７記載の電子部品の実装方法において、前記フラッ
クスペーストのベースフラックスは、前記間隙を封止す
る樹脂のフィラーを除いたものを主成分とすることを特
徴とするものである。
【００４４】上記発明によれば、請求項５記載の発明と
同様の理由により、接合時において突起電極と接続端子
の接合性を向上させることができる。
【００４５】また、上記請求項６乃至９のいずれか１項
に記載の発明において、前記突起電極をボール形状と
し、かつ、前記金属粒を、前記突起電極が前記接続端子
に押圧された際に移動しうる滑面を有した形状としても
よい。
【００４６】この構成とすることにより、電子部品を実
装基板に搭載する際、突起電極が接続端子に近接するに
従い金属粒は突起電極と接続端子との間で円滑に移動す
るため、突起電極と接続端子の実装信頼性を向上させる
ことができる。
【００４７】また、請求項１０記載の発明は、電子部品
に設けられた突起電極を実装基板に設けられた接続端子
に溶融接合するのに使用されるペースト材料において、
金属粒とベースフラックスとにより構成されており、該
金属粒の直径を、前記突起電極の直径の公差以上、前記
突起電極の直径の約１／３以下とし、かつ、該金属粒が
体積比率で１％以上２０％以下含む構成としたことを特
徴とするものである。
【００４８】上記発明によれば、請求項２及び請求項７
記載の発明と同様の理由により、突起電極の直径のバラ
ツキにより突起電極と接続端子との間に間隙が発生して
も確実に突起電極と接続端子を電気的に接続することが
できる。また、金属粒の直径を突起電極の直径の約１／
３以下としたことにより、突起電極を溶融し接続端子に
接合する際、隣接する突起電極が金属粒により接続され
て短絡することを防止できる。
【００４９】更に、フラックスペーストが金属粒を体積
比率で１％以上２０％以下含む構成としたことにより、
配設量のコントロールを厳しく設定しなくてもブリッジ
不良の発生を抑制でき、また突起電極が接続端子に溶融
接合されるまでの間における電子部品の実装基板への保
持も確実に行なうことができる。
【００５０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００５１】図３乃至図５は、本発明の第１実施例であ
る電子部品の実装方法及びペースト材料を説明するため
の図である。尚、以下の説明では、電子部品として半導
体装置１０を用いた例について説明する。
【００５２】本実施例に係る実装方法では、半導体装置
１０を実装基板１３にフリップチップ実装する。半導体
装置１０を実装基板１３にフリップチップ実装するに
は、先ず図３（Ａ）に示すように、フラックスペースト
１５Ａを実装基板１３上に配設する。半導体装置１０
は、例えばバンプ付きベアチップやＣＳＰ（チップサイ
ズパッケージ）タイプの半導体装置であり、複数の突起
電極が配設されている。本実施例では、突起電極として
はんだバンプ１２を用いた例を示している。しかしなが
ら、半導体装置１０に配設される突起電極は半導体装置
１０に限定されるものではなく、スタッドバンプ，メッ
キバンプ等の他の構造を有したバンプに対しても本発明
は適用できるものである。
【００５３】はんだバンプ１２は直径Ｈ１を有している
が、製造誤差等により所定の公差ΔＨを有している。
尚、本明細書において公差ΔＨとは、はんだバンプ１２
に許容されている最大直径を有したはんだバンプ（図３
（Ａ）に例示的に示すはんだバンプ１２Ａ）と、はんだ
バンプ１２に許容されている最小直径を有したはんだバ
ンプ（図３（Ａ）に例示的に示すはんだバンプ１２Ｂ）
との直径差をいうものとする。
【００５４】一方、実装基板１３は、例えばガラスエポ
キシ製の配線基板であり、表面に接続端子１４及び図示
しない配線が形成されている。フラックスペースト１５
Ａは、この実装基板１３の上面全面に配設される。フラ
ックスペースト１５Ａを実装基板１３上に配設する方法
は、特に限定されるものではなく、例えばステンシル印
刷やスクリーン印刷法等を用いて形成することができ
る。
【００５５】この際、ステンシル印刷を適用する場合に
は、フラックスペースト１５Ａの粘度を３０Ｐａ・ｓ程
度とすることが望ましい。また、フラックスペースト１
５Ａの配設方法は、後述するようにフラックスペースト
１５Ａの厚さを管理しうる配設方法を用いる必要があ
る。
【００５６】ここで、フラックスペースト１５Ａの具体
的構成について説明する。フラックスペースト１５Ａ
は、ベースフラックス１７内に金属粒１６を混入した構
成とされている。具体的には、フラックスペースト１５
Ａは、上記のベースフラックス１７に上記の金属粒１６
を体積比率で１％以上２０％以下含むよう攪拌混練する
ことで作製される。
【００５７】金属粒１６は導電性を有した金属により形
成されており、具体的にははんだ合金、金、或いは銀等
を用いることが可能である。この金属粒１６の直径は、
前記したはんだバンプ１２の直径の公差ΔＨ以上で、か
つはんだバンプ１２の直径Ｈ１の約１／３以下となるよ
う設定されている。
【００５８】また、ベースフラックス１７は、一般的な
はんだ付けフラックスであるロジン系フラックスを用い
ることが可能である。また、後に説明するように、はん
だバンプ１２と接続端子１４との接合後において、半導
体装置１０と実装基板１３との間を封止する補強樹脂１
８（アンダーフィルレジンとして機能する）との適合性
を考慮し、この補強樹脂１８となる樹脂材料をベースフ
ラックス１７として用いることも可能である。この際、
補強樹脂１８としては通常エポキシ樹脂およびその硬化
剤を含むものが適用されるが、酸無水物系やアミン系の
硬化剤はフラックスの活性剤としての機能も有する。こ
のため、補強樹脂１８となる樹脂材料をベースフラック
ス１７として用いた場合には、特に活性剤を添加しなく
とも、補強樹脂１８となる樹脂材料をベースフラックス
１７としてそのまま適用することができる。
【００５９】図４は、上記構成とされたフラックスペー
スト１５Ａが実装基板１３上に配設された状態を拡大し
て示す図である。同図に示すように、フラックスペース
ト１５Ａが実装基板１３上に配設された状態において、
金属粒１６は実装基板１３に形成された接続端子１４の
形成領域上に単位面積あたり略同一の個数で均一に位置
している。また、実装基板１３上におけるフラックスペ
ースト１５Ａの厚さは、金属粒１６の直径以上、金属粒
１６の直径の１／２以下の範囲の厚さに設定されてい
る。
【００６０】ここで、再び図３に戻り、実装方法の説明
を続ける。上記のようにフラックスペースト１５Ａを実
装基板１３上に配設する処理が終了すると、続いて図３
（Ｂ）に示すように、実装基板１３の接続端子１４と半
導体装置１０のはんだバンプ１２とを位置合わせし、半
導体装置１０を実装基板１３上に搭載する。これによ
り、半導体装置１０はフラックスペースト１５Ａ（具体
的には、ベースフラックス１７）の有する接着力により
実装基板１３に仮固定される。
【００６１】この時、半導体装置１０のはんだバンプ１
２が実装基板１３の接続端子１４に接触するよう、搭載
時に半導体装置１０を上から実装基板１３に向けて荷重
を印加することが望ましい。これによりはんだバンプ１
２下に存在した金属粒１６は荷重により横に押し出され
る。具体的には、図５に一点鎖線で示すようにはんだバ
ンプ１２下に存在した金属粒１６は、半導体装置１０が
実装基板１３に向けて押し付けられることにより、図中
矢印で示す方向に押し出される。
【００６２】この際本実施例では、はんだバンプ１２の
形状がボール形状とされており、かつ、金属粒１６もは
んだバンプ１２が接続端子１４に押圧された時に容易に
移動しうるよう滑面を有した形状（具体的には球形状）
とされている。このため、はんだバンプ１２が接続端子
１４に近接するに従い、金属粒１６は容易に横方向（図
５に矢印で示す方向）移動する。
【００６３】ここで、前記したようにはんだバンプ１２
の直径（高さ）にバラツキが存在した場合、図５に示す
ようにはんだバンプ１２の直径の大きさにより金属粒１
６の押し出され方が異なる。即ち、直径の大きいはんだ
バンプ１２（特に、符号１２Ａで示すはんだバンプ１
２）では、はんだバンプ１２Ａは接続端子１４と直接当
接するため、金属粒１６ははんだバンプ１２Ａと接続端
子１４との接合位置の側部に位置する。
【００６４】これに対し、直径の小さいはんだバンプ１
２（特に、符号１２Ｂで示すはんだバンプ１２）では、
直径の大きいはんだバンプ１２Ａが接続端子１４と当接
した時点で、直径の小さいはんだバンプ１２Ｂは接続端
子１４と離間した状態である。そして、金属粒１６は、
はんだバンプ１２Ｂと接続端子１４との間隙に挟まるよ
う位置する。前記したように、金属粒１６は導電性を有
した金属により形成されているため、はんだバンプ１２
Ｂと接続端子１４との間が離間していたとしても、金属
粒１６によりはんだバンプ１２Ｂと接続端子１４は電気
的に接続される。
【００６５】このため、はんだバンプ１２Ｂと接続端子
１４との間に間隙が存在しても、金属粒１６はこの間隙
の間においてはんだバンプ１２Ｂと接続端子１４とを確
実に電気的に接続するため、半導体装置１０と実装基板
１３の実装信頼性を向上させることができる。
【００６６】ここで、前記したように金属粒１６の直径
は、はんだバンプ１２の直径の公差ΔＨよりも大きい寸
法に設定されている。この公差ΔＨは、はんだバンプ１
２に許容されている最大直径をと最小直径との直径差で
ある。このため、換言すれば公差ΔＨは、半導体装置１
０を実装基板１３に搭載した場合にはんだバンプ１２と
接続端子１４との間に形成される間隙の最大値というこ
とができる。
【００６７】従って、金属粒１６の直径をはんだバンプ
１２の直径の公差ΔＨよりも大きい寸法に設定すること
により、即ち金属粒１６の直径を発生する可能性がある
間隙（はんだバンプ１２と接続端子１４との間の間隙）
の最大値以上の値に設定することにより、はんだバンプ
１２と接続端子１４とを確実に電気的に接続することが
できる。
【００６８】また本実施例では、金属粒１６の直径をは
んだバンプ１２の直径（はんだバンプ１２の設計上の直
径、或いは半導体装置１０に配設された複数のはんだバ
ンプ１２の平均直径）の約１／３以下となるよう設定し
ている。このように、金属粒１６の最大直径を規定した
のは、これ以上の直径となると、隣接するはんだバンプ
１２と接続端子１４との接続位置間が金属粒１６により
ブリッジされ短絡するおそれがあるからである。よっ
て、金属粒１６の直径をはんだバンプ１２の直径の約１
／３以下となるよう設定することにより、隣接する接続
位置間が金属粒１６により接続されて短絡することを防
止できる。
【００６９】また、この隣接する接続位置間における短
絡は、フラックスペースト１５Ａを構成するベースフラ
ックス１７に対する金属粒１６の混合の割合にも影響さ
れる。即ち、上記の短絡は、ベースフラックス１７に対
する金属粒１６の混合の割合を増大させることにより発
生し易くなる。
【００７０】そこで本実施例では、フラックスペースト
１５Ａが金属粒１６を体積比率で１％以上２０％以下含
む構成とした。この構成とすることにより、従来におい
て一般に用いられていた体積比率で約５０％程度のはん
だ粒子を含有するソルダーペーストに比べ、フラックス
ペースト１５Ａの実装基板１３に対する配設量のコント
ロールを厳しく設定しなくても短絡の発生を抑制でき
る。
【００７１】更に、金属粒１６の含有率を増大させる
と、相対的にベースフラックス１７の含有比率が低減す
るため、半導体装置１０を実装基板１３に搭載した際の
仮止め力が低減することが考えられる。しかしながら、
金属粒１６を体積比率で１％以上２０％以下含む構成の
フラックスペースト１５Ａでは、必要とされる上記仮止
め力を維持することができ、後述するように金属粒１６
が接続端子１４に溶融接合されるまでの間において、半
導体装置１０を実装基板１３に確実に保持することがで
きる。よって、半導体装置１０を実装基板１３に搭載し
た後、金属粒１６を接続端子１４に溶融接合するまでの
間における、半導体装置１０の実装基板１３からの離脱
を防止することができる。
【００７２】上記したように、半導体装置１０が実装基
板１３上に搭載されると、半導体装置１０を搭載した実
装基板１３をリフロー炉に通し、はんだバンプ１２を加
熱溶融して接続端子１４に接合させる処理が行なわれ
る。この際、フラックスペースト１５Ａのフラックス作
用により、はんだバンプ１２及び接続端子１４の表面酸
化膜が除去され、はんだバンプ１２は接続端子１４に濡
れ広がる。
【００７３】また、上記した半導体装置１０の実装基板
１３への搭載時に、正常な直径（高さ）或いはそれより
大きな直径を有するはんだバンプ１２Ａの側部に押し出
された金属粒１６は、溶融したはんだバンプ１２Ａの表
面張力によりはんだバンプ１２Ａの中に取り込まれる。
このとき、突起電極６の実装基板端子５への濡れ広がり
に伴い、半導体装置１０と実装基板１３との間隔は狭ま
る。
【００７４】一方、直径（高さ）の小さなはんだバンプ
１２Ｂと接続端子１４との接合位置では、はんだバンプ
１２Ｂと接続端子１４が直接接していないため直接濡れ
広がりはしないが、間隙に存在する金属粒１６を介して
濡れが生じ、かつ上記のように正常な高さのはんだバン
プ１２Ａが接続端子１４に濡れ広がる際に半導体装置１
０は沈み込むため、直径の小さなはんだバンプ１２Ｂも
接続端子１４の全体に濡れ広がる。これにより、直径の
大小に拘わらず、はんだバンプ１２Ａ，１２Ｂは、確実
に接続端子１４に接合される。図３（Ｃ）は、各はんだ
バンプ１２（１２Ａ，１２Ｂ）が接続端子１４に接合さ
れた状態を示している。
【００７５】尚、この際にフラックスペースト１５Ａに
含有させる金属粒１６をはんだバンプ１２と同一材料
（本実施例でははんだ）とし、はんだバンプ１２の溶融
時に金属粒１６も同時に溶融させる構成としてもよい。
また、はんだバンプ１２よりも融点の低い材料を用いる
ことにより、はんだバンプ１２よりも先に金属粒１６を
溶融させることとしてもよい。
【００７６】上記のようにはんだバンプ１２が接続端子
１４に接合されると、続いて図３（Ｄ）に示すように、
後に実施する補強樹脂１８の形成処理の妨げとならない
よう、また形成された補強樹脂１８の信頼性を低下させ
ないよう、残留したベースフラックス１７（残留フラッ
クス）及び残留した金属粒１６（残留金属粒）を洗浄除
去する処理を行なう。尚、後述する実施例のように、残
留フラックスおよび残留金属粒が補強樹脂１８の形成処
理の妨げにならず、かつ後に実施される実装工程の信頼
性に問題がないものであれば、残留フラックスおよび残
留金属粒の洗浄処理は必ずしも必要でない。
【００７７】上記の洗浄処理が終了すると、続いて半導
体装置１０と実装基板１３との間に形成されている空間
部に樹脂を注入して補強樹脂１８を形成する処理を行な
う。この際、半導体装置１０と実装基板１３との間に残
留フラックスおよび残留金属粒は存在しないため、補強
樹脂１８の選定を容易に行なうことができる。
【００７８】この補強樹脂１８を設けることにより、半
導体装置１０と実装基板１３との接合の機械的強度は、
はんだバンプ１２による接合力と補強樹脂１８による接
合力とを合わせた強度となる。このため、半導体装置１
０と実装基板１３との熱膨張率の違いにより半導体装置
１０と実装基板１３との間に応力が発生しても、はんだ
バンプ１２のみに応力が集中して印加されるのを防止で
きる。よって、はんだバンプ１２に剥離や損傷が発生す
ることを防止でき、実装信頼性を向上させることができ
る。
【００７９】図６及び図７は、本発明の第２実施例であ
る半導体装置１０（電子部品）の実装方法を示す図であ
る。尚、図６及び図７において、第１実施例の説明に用
いた図３乃至図５に示した構成と同一構成については、
同一符号を付してその説明を省略する。
【００８０】前記した第１実施例では、フラックスペー
スト１５Ａを実装基板１３に配設する構成とした。これ
に対して本実施例では、フラックスペースト１５Ｂをは
んだバンプ１２に配設することを特徴としている。
【００８１】図６（Ａ）は、フラックスペースト１５Ｂ
が配設された半導体装置１０を実装基板１３と対向させ
た状態を示している。また、図７はフラックスペースト
１５Ｂが配設されたはんだバンプ１２を拡大して示して
いる。
【００８２】フラックスペースト１５Ｂは、第１実施例
で用いたフラックスペースト１５Ａと同様に金属粒１６
とベースフラックス１７とにより構成されている。この
金属粒１６の構成、及びベースフラックス１７に対する
金属粒１６の混合の割合は、第１実施例と同様である。
また、フラックスペースト１５Ｂをはんだバンプ１２に
配設する方法としては、基板に予め配設しておいたフラ
ックスペースト１５Ａをはんだバンプ１２に転写する転
写法や、フラックスペースト１５Ｂが装填されたディス
ペンサーを用いて各はんだバンプ１２に塗布するディス
ペンス法を用いることができる。
【００８３】フラックスペースト１５Ｂをはんだバンプ
１２に配設した後に実施される図６（Ｂ）〜図６（Ｅ）
に示す各処理は、先に図３（Ｂ）〜図３（Ｅ）を用いて
説明した第１実施例の各処理と同一である。即ち、図６
（Ｂ）に示すように半導体装置１０を実装基板１３に搭
載し、図６（Ｃ）に示すように加熱処理を行なうことに
よりはんだバンプ１２を接続端子１４に溶融接合し、図
６（Ｄ）に示すように残留フラックス及び残留金属粒の
洗浄処理を行ない、図６（Ｅ）に示すように補強樹脂１
８の形成処理を行なう。
【００８４】この際、図６（Ｂ）に示す半導体装置１０
を実装基板１３に搭載する処理においては、本実施例の
ようにフラックスペースト１５Ｂをはんだバンプ１２に
配設した構成でも、搭載時に半導体装置１０を実装基板
１３に向け押し付けることにより、はんだバンプ１２下
に存在した金属粒１６ははんだバンプ１２の側部位置に
押し出される。よって、はんだバンプ１２の直径（高
さ）にバラツキが存在していたとしても、このはんだバ
ンプ１２の直径の大小に拘わらず、はんだバンプ１２と
接続端子１４は金属粒１６により電気的に接続される。
【００８５】また、図６（Ｃ）に示す加熱処理において
は、はんだバンプ１２が溶融した際、金属粒１６ははん
だバンプ１２内に取り込まれるため、直径の大小に拘わ
らずはんだバンプ１２を確実に接続端子１４に接合する
ことができる。更に、隣接する接続位置間が金属粒１６
により接続されて短絡することを防止できること、搭載
後においてフラックスペースト１５Ｂにより半導体装置
１０を実装基板１３に確実に保持することができること
等の第１実施例で実現することができる作用効果は、第
２実施例の実装方法においても実現することができる。
【００８６】図８は、本発明の第３実施例である半導体
装置１０（電子部品）の実装方法を示す図である。尚、
図８においても、第１実施例の説明に用いた図３乃至図
５に示した構成と同一構成については、同一符号を付し
てその説明を省略するものとする。
【００８７】本実施例に係る実装方法は、第１実施例に
おける図３（Ｃ）〜図３（Ｅ）に示した各処理に対応す
る処理に特徴を有するものである。第１及び第２実施例
では、はんだバンプ１２を接続端子１４に接合した後、
残留する残留フラックスを洗浄して除去する構成とされ
ていた。
【００８８】これは、フラックスペースト１５Ａ，１５
Ｂのベースフラックス１７が補強樹脂１８と異なる材料
の場合、ベースフラックス１７と補強樹脂１８の樹脂材
との接合性が不良であると、補強樹脂１８の充填性が低
下してしまうことによる。
【００８９】これに対して本実施例では、フラックスペ
ースト１５Ｃを構成するベースフラックス１９が、補強
樹脂１８となる樹脂を主成分とするよう構成したことを
特徴としている（本実施例では、同一材料としてい
る）。これにより、はんだバンプ１２と接続端子１４と
の接合後に残留するベースフラックス１９は、その後に
形成される補強樹脂１８の樹脂と略同成分となる。
【００９０】よって、補強樹脂１８とベースフラックス
１９との接合性は良好となり、ベースフラックス１９を
除去することなく補強樹脂１８を形成することが可能と
なる。即ち、図８（Ａ）に示すように、ベースフラック
ス１９が残留している状態で補強樹脂１８を形成するこ
とが可能となる。従って、第１及び第２実施例と異な
り、補強樹脂１８の形成前にベースフラックス１９を洗
浄する必要はなくなり、実装工程の簡略化を図ることが
できる。
【００９１】図８（Ｂ）は、補強樹脂１８が形成された
状態を示している。この状態において、補強樹脂１８と
ベースフラックス１９とは同一樹脂材料であるため、両
者１８，１９は一体化した状態となっている。よって、
ベースフラックス１９が残留していても、補強樹脂１８
を確実に半導体装置１０と実装基板１３との間に形成す
ることができ、またこれに伴い半導体装置１０と実装基
板１３との間における機械的強度を所定強度に維持する
ことができる。
【００９２】尚、ベースフラックス１９を補強樹脂１８
と同一主成分の樹脂で構成した場合、はんだバンプ１２
を接続端子１４に接合する際に印加される熱による熱硬
化が問題となるが、これはベースフラックス１９の樹脂
の硬化剤量をコントロールすることで解決することがで
きる。例えば、比較的硬化の進行が早い場合には、ベー
スフラックス１９に用いる樹脂の硬化剤量を減らすこと
ではんだバンプ１２と接続端子１４との接合時における
接合硬化反応を制御し、その後の補強樹脂１８の形成処
理で完全に硬化させるようにすることも可能である。
【００９３】ここで、本実施例のようにベースフラック
ス１９が実装基板１３に残存する構成では、はんだバン
プ１２と接続端子１４との接合後に、残存しているベー
スフラックス１９と半導体装置１０との間に所定の空間
部が形成されている必要がある。即ち、残存しているベ
ースフラックス１９と半導体装置１０との間に、補強樹
脂１８を形成するための空間部が形成されている必要が
ある。
【００９４】このため本実施例では、フラックスペース
ト１５Ｃを実装基板１３に配設する際、フラックスペー
スト１５Ｃを実装基板１３上に金属粒１６の直径以上
で、かつはんだバンプ１２の直径の１／２以下の厚さで
配設することとした。フラックスペースト１５Ｃをこの
厚さで配設することにより、はんだバンプ１２と接続端
子１４との接合処理が終了した時点で、残留したベース
フラックス１９で半導体装置１０と実装基板１３との間
が塞がれることを防止できる。
【００９５】即ち、残留したベースフラックス１９と半
導体装置１０との間に、補強樹脂１８を形成するための
空間部を確実に形成することができる。これにより、接
合処理の終了後に実施される補強樹脂１８の形成処理を
容易かつ確実にに行なうことができる。
【００９６】一方、上記した第３実施例では、補強樹脂
１８とベースフラックス１９とを同一樹脂材料とした例
について説明したが、補強樹脂１８の樹脂材料と同種の
樹脂材からなるフィラーを除いたものを主成分とするベ
ースフラックスを用いることも可能である。この構成と
した場合には、はんだバンプ１２と接続端子１４の接合
時において、はんだバンプ１２と接続端子１４との間に
上記樹脂のフィラーが存在しないため接合性を向上させ
ることができる。
【００９７】以上の説明に関し、更に以下の項を開示す
る。 （付記１） 電子部品に設けられた突起電極を実装基板
に設けられた接続端子に溶融接合することにより、前記
電子部品を前記実装基板に実装する電子部品の実装方法
において、前記突起電極の直径より小さい直径を有する
金属粒とベースフラックスとを含むフラックスペースト
を、前記電子部品を前記実装基板に搭載した時に前記電
子部品との間に間隙が形成される厚さで前記実装基板上
に配設する工程と、前記フラックスペーストが配設され
た実装基板に前記電子部品を搭載すると共に加熱処理を
行ない、前記突起電極を前記接続端子に接合する工程
と、前記突起電極と前記接続端子との接合後、前記電子
部品と前記実装基板との間に形成される前記間隙に樹脂
を封止する工程とを有することを特徴とする電子部品の
実装方法。 （付記２） 付記１記載の電子部品の実装方法におい
て、前記金属粒の直径を、前記突起電極の直径の公差以
上、前記突起電極の直径の約１／３以下とし、かつ、前
記フラックスペーストが、該金属粒を体積比率で１％以
上２０％以下含む構成としたことを特徴とする電子部品
の実装方法。 （付記３） 付記１または２記載の電子部品の実装方法
において、前記フラックスペーストを、前記実装基板の
前記接続端子を含む領域に、前記金属粒の直径以上、前
記突起電極の直径の１／２以下の厚さで配設したことを
特徴とする電子部品の実装方法。 （付記４） 付記１乃至３のいずれか１項に記載の電子
部品の実装方法において、前記フラックスペーストのベ
ースフラックスは、前記間隙を封止する樹脂を主成分と
することを特徴とする電子部品の実装方法。 （付記５） 付記１乃至３のいずれか１項に記載の電子
部品の実装方法において、前記フラックスペーストのベ
ースフラックスは、前記間隙を封止する樹脂のフィラー
を除いたものを主成分とすることを特徴とする電子部品
の実装方法。 （付記６） 付記１乃至５のいずれか１項に記載の電子
部品の実装方法において、前記突起電極をボール形状と
し、かつ、前記金属粒を、前記突起電極が前記接続端子
に押圧された際に移動しうる滑面を有した形状としたこ
とを特徴とする電子部品の実装方法。 （付記７） 電子部品に設けられた突起電極を実装基板
に設けられた接続端子に溶融接合することにより、前記
電子部品を前記実装基板に実装する電子部品の実装方法
において、前記突起電極の直径より小さい直径を有する
金属粒を含むフラックスペーストを、前記電子部品を前
記実装基板に搭載した時に前記電子部品との間に間隙が
形成される厚さで前記突起電極上に配設する工程と、前
記実装基板に前記電子部品を搭載すると共に加熱処理を
行ない、前記突起電極を前記接続端子に接合する工程
と、前記突起電極と前記接続端子との接合後、前記電子
部品と前記実装基板との間に形成される前記間隙に樹脂
を封止する工程とを有することを特徴とする電子部品の
実装方法。 （付記８） 付記７記載の電子部品の実装方法におい
て、前記金属粒の直径を、前記突起電極の直径の公差以
上、前記突起電極の直径の約１／３以下とし、かつ、前
記フラックスペーストが、該金属粒を体積比率で１％以
上２０％以下含む構成としたことを特徴とする電子部品
の実装方法。 （付記９） 付記７または８記載の電子部品の実装方法
において、前記フラックスペーストのベースフラックス
は、前記間隙を封止する樹脂を主成分とすることを特徴
とする電子部品の実装方法。 （付記１０） 付記７または８記載の電子部品の実装方
法において、前記フラックスペーストのベースフラック
スは、前記間隙を封止する樹脂のフィラーを除いたもの
を主成分とすることを特徴とする電子部品の実装方法。 （付記１１） 付記７乃至１０のいずれか１項に記載の
電子部品の実装方法において、前記突起電極をボール形
状とし、かつ、前記金属粒を、前記突起電極が前記接続
端子に押圧された際に移動しうる滑面を有した形状とし
たことを特徴とする電子部品の実装方法。 （付記１２） 電子部品に設けられた突起電極を実装基
板に設けられた接続端子に溶融接合するのに使用される
ペースト材料において、金属粒とベースフラックスとに
より構成されており、該金属粒の直径を、前記突起電極
の直径の公差以上、前記突起電極の直径の約１／３以下
とし、かつ、該金属粒が体積比率で１％以上２０％以下
含む構成としたことを特徴とするペースト材料。
【００９８】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【００９９】請求項１及び請求項６記載の発明によれ
ば、突起電極と接続端子との間に間隙が存在しても、金
属粒がこの間隙間を電気的に接続する構成となるため、
突起電極と接続端子に接合不良が発生することを防止す
ることができる。また、電子部品と実装基板との間に配
設される樹脂はフラックスペーストの材質に影響される
ことなく選定することが可能であるため、樹脂の選定を
容易に行なうことができる。
【０１００】また、請求項２、請求項７、及び請求項１
０記載の発明によれば、突起電極の直径のバラツキによ
り突起電極と接続端子との間に間隙が発生しても確実に
突起電極と接続端子を電気的に接続することができる。
また、金属粒の直径を突起電極の直径の約１／３以下と
したことにより、突起電極を溶融し接続端子に接合する
際、隣接する突起電極が金属粒により接続されて短絡す
ることを防止できる。
【０１０１】更に、フラックスペーストが金属粒を体積
比率で１％以上２０％以下含む構成としたことにより、
配設量のコントロールを厳しく設定しなくてもブリッジ
不良の発生を抑制でき、また突起電極が接続端子に溶融
接合されるまでの間における電子部品の実装基板への保
持も確実に行なうことができる。
【０１０２】また、請求項３記載の発明によれば、接合
処理が終了した時点で電子部品と実装基板との間隙が残
留フラックスで塞がれることを防止できるため、その後
に実施される樹脂の封止処理を容易に行なうことができ
る。
【０１０３】また、請求項４及び請求項８記載の発明に
よれば、接合後に残留するベースフラックスと封止用の
樹脂との接合性は良好となり、よって樹脂の配設前にベ
ースフラックスを洗浄する必要はなくなり、実装工程の
簡略化を図ることができる。
【０１０４】また、請求項５及び請求項９記載の発明に
よれば、接合時において突起電極と接続端子の接合性を
向上させることができる。
【０１０５】また、上記各発明において、突起電極をボ
ール形状とし、かつ金属粒を突起電極が前記接続端子に
押圧された際に移動しうる滑面を有した形状とすること
により、電子部品を実装基板に搭載する際、突起電極が
接続端子に近接するに従い金属粒は突起電極と接続端子
との間で円滑に移動するため、突起電極と接続端子の実
装信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置の実装方法を説明
するため図である（その１）。
【図２】従来の一例である半導体装置の実装方法を説明
するため図である（その２）。
【図３】本発明の第１実施例である半導体装置の実装方
法を説明するための図である。
【図４】フラックスペーストを配設した実装基板を拡大
して示す図である。
【図５】半導体装置を実装基板に押圧した状態を拡大し
て示す図である。
【図６】本発明の第２実施例である半導体装置の実装方
法を説明するための図である。
【図７】フラックスペーストが配設された半導体装置を
拡大して示す図である。
【図８】本発明の第３実施例である半導体装置の実装方
法を説明するための図である。
【符号の説明】
１０ 半導体装置 １２ はんだバンプ １３ 実装基板 １４ 接続端子 １５Ａ〜１５Ｃ フラックスペースト １６ 金属粒 １７，１９ ベースフラックス １８ 補強樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０７ Ｈ０１Ｌ 23/30 Ｄ // Ｈ０５Ｋ 3/28 (72)発明者 藤本 康則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 赤松 俊也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M109 AA02 BA03 CA04 CA12 EA02 EB02 EB12 5E314 AA24 FF05 FF21 GG24 5E319 AA03 AC02 BB04 CC33 CD21 CD29 GG03 GG05 GG15 5F044 LL01 LL04 LL07 LL09 RR17 RR18 RR19 5F061 AA02 BA03 CA04 CA12 CB03 CB07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電子部品に設けられた突起電極を実装基
    板に設けられた接続端子に溶融接合することにより、前
    記電子部品を前記実装基板に実装する電子部品の実装方
    法において、 前記突起電極の直径より小さい直径を有する金属粒とベ
    ースフラックスとを含むフラックスペーストを前記実装
    基板上に配設する工程と、 前記フラックスペーストが配設された実装基板に前記電
    子部品を搭載すると共に加熱処理を行ない、前記突起電
    極を溶融し前記接続端子に接合する工程と、 前記突起電極と前記接続端子との接合後、前記電子部品
    と前記実装基板との間に形成される前記空間に樹脂を封
    止する工程とを有することを特徴とする電子部品の実装
    方法。
  2. 【請求項２】 請求項１記載の電子部品の実装方法にお
    いて、 前記金属粒の直径を、前記突起電極の直径の公差以上、
    前記突起電極の直径の約１／３以下とし、 かつ、前記フラックスペーストが、該金属粒を体積比率
    で１％以上２０％以下含む構成としたことを特徴とする
    電子部品の実装方法。
  3. 【請求項３】 請求項１または２記載の電子部品の実装
    方法において、 前記フラックスペーストを、前記実装基板の前記接続端
    子を含む領域に、前記金属粒の直径以上、前記突起電極
    の直径の１／２以下の厚さで配設したことを特徴とする
    電子部品の実装方法。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    電子部品の実装方法において、 前記フラックスペーストのベースフラックスは、前記間
    隙を封止する樹脂を主成分とすることを特徴とする電子
    部品の実装方法。
  5. 【請求項５】 請求項１乃至３のいずれか１項に記載の
    電子部品の実装方法において、 前記フラックスペーストのベースフラックスは、前記間
    隙を封止する樹脂のフィラーを除いたものを主成分とす
    ることを特徴とする電子部品の実装方法。
  6. 【請求項６】 電子部品に設けられた突起電極を実装基
    板に設けられた接続端子に溶融接合することにより、前
    記電子部品を前記実装基板に実装する電子部品の実装方
    法において、 前記突起電極の直径より小さい直径を有する金属粒とベ
    ースフラックスとを含むフラックスペーストを前記突起
    電極上に配設する工程と、 前記実装基板に前記電子部品を搭載すると共に加熱処理
    を行ない、前記突起電極を溶融し前記接続端子に接合す
    る工程と、 前記突起電極と前記接続端子との接合後、前記電子部品
    と前記実装基板との間に形成される前記空間に樹脂を封
    止する工程とを有することを特徴とする電子部品の実装
    方法。
  7. 【請求項７】 請求項６記載の電子部品の実装方法にお
    いて、 前記金属粒の直径を、前記突起電極の直径の公差以上、
    前記突起電極の直径の約１／３以下とし、 かつ、前記フラックスペーストが、該金属粒を体積比率
    で１％以上２０％以下含む構成としたことを特徴とする
    電子部品の実装方法。
  8. 【請求項８】 請求項６または７記載の電子部品の実装
    方法において、 前記フラックスペーストのベースフラックスは、前記間
    隙を封止する樹脂を主成分とすることを特徴とする電子
    部品の実装方法。
  9. 【請求項９】 請求項６または７記載の電子部品の実装
    方法において、 前記フラックスペーストのベースフラックスは、前記間
    隙を封止する樹脂のフィラーを除いたものを主成分とす
    ることを特徴とする電子部品の実装方法。
  10. 【請求項１０】 電子部品に設けられた突起電極を実装
    基板に設けられた接続端子に溶融接合するのに使用され
    るペースト材料において、 金属粒とベースフラックスとにより構成されており、 該金属粒の直径を、前記突起電極の直径の公差以上、前
    記突起電極の直径の約１／３以下とし、 かつ、該金属粒が体積比率で１％以上２０％以下含む構
    成としたことを特徴とするペースト材料。
JP2001134532A 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料 Expired - Fee Related JP4659262B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001134532A JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料
US10/084,370 US6796025B2 (en) 2001-05-01 2002-02-28 Method for mounting electronic part and paste material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001134532A JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料

Publications (2)

Publication Number Publication Date
JP2002329745A true JP2002329745A (ja) 2002-11-15
JP4659262B2 JP4659262B2 (ja) 2011-03-30

Family

ID=18982190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001134532A Expired - Fee Related JP4659262B2 (ja) 2001-05-01 2001-05-01 電子部品の実装方法及びペースト材料

Country Status (2)

Country Link
US (1) US6796025B2 (ja)
JP (1) JP4659262B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
JPWO2005072906A1 (ja) * 2004-01-29 2007-09-06 松下電器産業株式会社 半田付用のフラックスおよび半田付方法
JP2007266396A (ja) * 2006-03-29 2007-10-11 Showa Denko Kk フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ
JP2008112030A (ja) * 2006-10-31 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JP2008111990A (ja) * 2006-10-30 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JPWO2007096946A1 (ja) * 2006-02-21 2009-07-09 パナソニック株式会社 実装体及びその製造方法
JP2010199611A (ja) * 2006-04-27 2010-09-09 Sumitomo Bakelite Co Ltd 半導体装置
JP2011129694A (ja) * 2009-12-17 2011-06-30 Tamura Seisakusho Co Ltd はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP2012513105A (ja) * 2008-12-19 2012-06-07 ハー．ツェー．スタルク ゲゼルシャフト ミット ベシュレンクテル ハフツング コンデンサ陽極
US20230067845A1 (en) * 2021-08-30 2023-03-02 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
US7244634B2 (en) * 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
JP4093223B2 (ja) * 2004-06-24 2008-06-04 松下電器産業株式会社 半田付方法
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
US7253088B2 (en) * 2004-09-29 2007-08-07 Intel Corporation Stress-relief layers and stress-compensation collars with low-temperature solders for board-level joints, and processes of making same
JP4200325B2 (ja) 2004-11-04 2008-12-24 パナソニック株式会社 半田接合用ペーストおよび半田接合方法
WO2006134891A1 (ja) * 2005-06-16 2006-12-21 Senju Metal Industry Co., Ltd. モジュール基板のはんだ付け方法
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US20110278351A1 (en) * 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
WO2019075289A1 (en) * 2017-10-13 2019-04-18 Kulicke And Soffa Industries, Inc. CONDUCTIVE TERMINALS, OMNIBUS BARS, AND METHODS OF PREPARING THE SAME, AND METHODS OF ASSEMBLING POWER MODULES THEREOF
US11033990B2 (en) * 2018-11-29 2021-06-15 Raytheon Company Low cost approach for depositing solder and adhesives in a pattern for forming electronic assemblies
JP6767665B1 (ja) * 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
WO1999003597A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Polymerizable fluxing agents and fluxing adhesive compositions therefrom
JPH11186454A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2000332403A (ja) * 1999-05-25 2000-11-30 Fujitsu Ltd 電子部品の実装構造及び電子部品の実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5328087A (en) * 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP3565090B2 (ja) * 1998-07-06 2004-09-15 セイコーエプソン株式会社 半導体装置の製造方法
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08508610A (ja) * 1994-01-27 1996-09-10 ロックタイト（アイルランド）リミテッド ２つの導体セットの間に異方性電導性の通路及び結合体を提供する組成物と方法
JPH09246319A (ja) * 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
WO1999003597A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Polymerizable fluxing agents and fluxing adhesive compositions therefrom
JPH11186454A (ja) * 1997-12-22 1999-07-09 Nippon Avionics Co Ltd Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH11243115A (ja) * 1998-02-26 1999-09-07 Hitachi Chem Co Ltd 回路板
JP2000133680A (ja) * 1998-10-26 2000-05-12 Mitsui High Tec Inc 面実装用接合部材
JP2000277554A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd 半田ボールの搭載方法および半田バンプ形成方法
JP2000332403A (ja) * 1999-05-25 2000-11-30 Fujitsu Ltd 電子部品の実装構造及び電子部品の実装方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005072906A1 (ja) * 2004-01-29 2007-09-06 松下電器産業株式会社 半田付用のフラックスおよび半田付方法
JP4633630B2 (ja) * 2004-01-29 2011-02-16 パナソニック株式会社 半田付用のフラックスおよび半田付方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
US7649267B2 (en) 2005-03-17 2010-01-19 Panasonic Corporation Package equipped with semiconductor chip and method for producing same
US8071425B2 (en) 2005-03-28 2011-12-06 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US7732920B2 (en) 2005-03-28 2010-06-08 Panasonic Corporation Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US7531385B1 (en) 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and method for connecting substrates
US7820021B2 (en) 2005-03-29 2010-10-26 Panasonic Corporation Flip chip mounting method and method for connecting substrates
US7531387B1 (en) 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and bump forming method
KR101109221B1 (ko) 2005-03-29 2012-01-30 파나소닉 주식회사 플립칩 실장방법 및 범프형성방법
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
US7638883B2 (en) 2005-03-29 2009-12-29 Panasonic Corporation Flip chip mounting method and bump forming method
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
US7951700B2 (en) 2005-04-06 2011-05-31 Panasonic Corporation Flip chip mounting method and bump forming method
US8283246B2 (en) 2005-04-06 2012-10-09 Panasonic Corporation Flip chip mounting method and bump forming method
KR101175482B1 (ko) 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
JPWO2007096946A1 (ja) * 2006-02-21 2009-07-09 パナソニック株式会社 実装体及びその製造方法
JP5085932B2 (ja) * 2006-02-21 2012-11-28 パナソニック株式会社 実装体及びその製造方法
JP2007266396A (ja) * 2006-03-29 2007-10-11 Showa Denko Kk フリップチップ型半導体発光素子、フリップチップ型半導体発光素子の実装方法、フリップチップ型半導体発光素子の実装構造、発光ダイオードランプ
JP2010199611A (ja) * 2006-04-27 2010-09-09 Sumitomo Bakelite Co Ltd 半導体装置
JP2008111990A (ja) * 2006-10-30 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JP2008112030A (ja) * 2006-10-31 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
JP2012513105A (ja) * 2008-12-19 2012-06-07 ハー．ツェー．スタルク ゲゼルシャフト ミット ベシュレンクテル ハフツング コンデンサ陽極
JP2011129694A (ja) * 2009-12-17 2011-06-30 Tamura Seisakusho Co Ltd はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
US20230067845A1 (en) * 2021-08-30 2023-03-02 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Also Published As

Publication number Publication date
US6796025B2 (en) 2004-09-28
US20020185309A1 (en) 2002-12-12
JP4659262B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
KR100645418B1 (ko) 실장 기판
US20080135283A1 (en) Protruding Electrode for Connecting Electronic Component, Electronic Component Mounted Body Using Such Electrode, and Methods for Manufacturing Such Electrode and Electronic Component Mounted Body
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
JP2006279062A (ja) 半導体素子および半導体装置
JP4887997B2 (ja) 電子部品の実装方法
JP5569676B2 (ja) 電子部品の実装方法
JP2001332583A (ja) 半導体チップの実装方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2581456B2 (ja) 部品の接続構造及びその製造方法
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP5560713B2 (ja) 電子部品の実装方法等
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP2003100810A (ja) 半導体装置とその製造方法
JPH09246319A (ja) フリップチップ実装方法
JP5245270B2 (ja) 半導体装置及びその製造方法
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP3631230B2 (ja) 予備ハンダの形成方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2012124427A (ja) 電子部品の製造方法および半導体装置の製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP4381795B2 (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees