JPWO2007096946A1 - 実装体及びその製造方法 - Google Patents

実装体及びその製造方法 Download PDF

Info

Publication number
JPWO2007096946A1
JPWO2007096946A1 JP2006520620A JP2006520620A JPWO2007096946A1 JP WO2007096946 A1 JPWO2007096946 A1 JP WO2007096946A1 JP 2006520620 A JP2006520620 A JP 2006520620A JP 2006520620 A JP2006520620 A JP 2006520620A JP WO2007096946 A1 JPWO2007096946 A1 JP WO2007096946A1
Authority
JP
Japan
Prior art keywords
solder
resin
substrate
electrode
mounting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006520620A
Other languages
English (en)
Other versions
JP5085932B2 (ja
Inventor
小島　俊之
俊之 小島
中谷　誠一
誠一 中谷
山下　嘉久
嘉久 山下
孝史 北江
孝史 北江
小松　慎五
慎五 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007096946A1 publication Critical patent/JPWO2007096946A1/ja
Application granted granted Critical
Publication of JP5085932B2 publication Critical patent/JP5085932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本発明の実装体(100)は、素子電極(12)が形成された表面(10a)と、表面(10a)に対向する裏面(10b)とを有する半導体素子(10)と、電極端子(32)を有する配線パターン(35)が形成された実装基板(30)とを含み、半導体素子(10)の裏面(10b)は実装基板(30)に接しており、半導体素子(10)の素子電極(12)と実装基板(30)に形成された配線パターン(35)の電極端子(32)とは、半田粒子が集合してブリッジ状に成形した半田接合体(20)によって電気的に接続されている。これにより、半導体素子の素子電極と実装基板の電極端子とが微細ピッチで接続できる。

Description

本発明は、実装体及びその製造方法に関し、特に、半導体素子が実装基板に実装された実装体及びその製造方法に関するものである。
近年の電子機器の小型化、高機能化に伴って、電子機器を構成する半導体素子の多ピン化及び各種部品の小型化が進み、それらを搭載するプリント基板の配線数と密度は飛躍的に増加している。特に、半導体素子（半導体チップ）から引き出されるリード数・端子数が急速に増加したことによって、プリント基板（配線基板）の微細化が進んでおり、その結果、微細ピッチ接続技術が重要になっている。
微細ピッチ接続技術を大別すると、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング(tape automated bonding，ＴＡＢ)法があり、以下、簡単に説明する。
ワイヤーボンディング（ＷＢ）法では、主として金ワイヤ（直径２０〜２５μｍ）を用いて、半導体チップの電極とリードフレームの電極とを繋ぎ、熱や超音波を与えて金ワイヤと両者の電極と固相拡散によって接続を行う。ＷＢ法は、例えば、特許文献１に開示されている。フリップチップボンディング（ＦＣ）法では、半導体チップにバンプ（突起電極）を形成し、このバンプを配線基板の電極に接続する。半導体チップの電極形成面と配線基板の電極形成面とが対向した形態になるのが特徴である。ＦＣ法は、例えば、特許文献２に開示されている。ＴＡＢ法では、半導体チップをリード配線付きの長尺テープにいったん接続し、その後、リード付きチップ状態でテープから打ち抜き、基板にそのリードを接続する。ＴＡＢ法においては、そのプロセスをリール・ツー・リールで自動的に行うことを基本とする。ＴＡＢ法は、例えば、特許文献３に開示されている。
特開平４−２８６１３４号公報 特開２０００−３６５０４号公報 特開平８−８８２４５号公報
特許文献１に開示されたＷＢ法を、図２１Ａ及びＢを参照しながら説明する。なお、図２１Ａはワイヤーボンディング状態を示す上面図であり、図２１Ｂは図２１Ａ中のＩ−Ｉ線に沿った断面図である。
ＷＢ法においては、半導体チップ５０１をリードフレーム５０４の一部（ダイパッド）にダイボンディングした後、ボンディングワイヤ５０３を用いて半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５（インナーリード部）とをワイヤーボンディングすることによって実行される。その後、半導体チップ５０１及び外部端子５０５のインナーリード部を含む領域が封止樹脂５０６によって樹脂封止され、例えば図２２に示したような樹脂封止体（半導体モジュール）５００が作製される。封止樹脂５０６から露出した外部端子５０５は、配線基板（図示せず）に接続され、これによって、半導体チップ５０１と配線基板とは電気的に接続される。
しかし、ＷＢ法には以下のような問題がある。まず、半導体素子部品（ここでは、半導体チップ５０１を含むモジュール５００）の実装面積が大きくなるという問題がある。つまり、ＷＢ法においては、半導体チップ５０１を配線基板に直接実装するのではなく、ボンディングワイヤ５０３を介してリードフレーム５０４の外部端子５０５に半導体チップ５０１を接続するので、半導体モジュール５００のサイズ（素子サイズ又は部品サイズ）がどうしても半導体チップ５０１よりも大きくなるため、それゆえ、半導体モジュール５００の実装面積が大きくなってしまう。
また、半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５とを一つずつボンディングワイヤ５０３で接続するので、端子の数が多くなればなるほど作業の手間が多くなるという問題もある。さらに、リードフレーム５０４に配列された外部端子５０５のピッチによって、半導体素子５００のピッチが規定されてしまうので、狭ピッチ化への限界もある。
次に、特許文献２に開示されたＦＣ法を、図２３を参照しながら説明する。図２３は、ＦＣ法を用いて実装された半導体デバイス６００の断面構成を示している。
ＦＣ法は、基板６０１に設けられた配線パターン６０２に、バンプ６０３を介在させて半導体チップ６０５の電極６０４を接続する方法である。詳細に述べると、基板６０１に設けられた所定の配線パターン６０２に対して、トランジスタ等が形成されたセンシティブエリア６０６を有する半導体チップ６０５の電極６０４を、バンプ６０３を介在させて接続することによって、基板６０１と半導体チップ６０５との間に隙間を有するように実装を行い、その後、基板６０１と半導体チップ６０５との間の隙間に配線パターン６０２、バンプ６０３、電極６０４が埋設されるように樹脂を流し込んで樹脂封止を行うことによって封止樹脂６０７を形成する。このようにして、ＦＣ法による半導体デバイス６００は構成されている。
しかし、ＦＣ法には次のような問題がある。まず、半導体チップ６０５の位置合わせが困難という問題がある。これは、ＦＣ法では、半導体チップ６０５の電極形成面を下向きにして、半導体チップ６０５を基板６０１に実装するので、半導体チップ６０５のバンプ６０３を直接外から見ることができず、それゆえ、位置合わせが非常にシビアになる。さらに、ＦＣ法における半導体チップ６０５の電極６０４のピッチは、ＷＢ法における外部端子５０５のピッチよりも狭いので、そのことも位置合わせを困難にする要因の一つである。
また、基板６０１が高価になりやすいという問題もある。なぜならば、ＦＣ法では、半導体チップ６０５の電極６０４のピッチに対応したファインパターンの配線パターン６０２が形成された基板６０１が必要となるからであり、加えて、半導体チップ６０５の電極６０４がエリアアレイ型に配列されている場合、基板６０１が多層化しやすいからである。さらに、ＦＣ法では、半導体チップ６０５と基板６０１とがバンプ６０３を介して接続された構造となっているので、半導体チップ６０５と基板６０１の線膨張係数をできるだけ一致させないとバンプ６０３等に応力が加わってしまう。したがって、両者の線膨張係数をあわせる必要があり、かつ、その線膨張係数のマッチングがシビアであるので、そういう観点からも基板６０１のコストはあがってしまう。
さらには、半導体チップ６０５はバンプ６０３を介して基板６０１に接続されているので、放熱性が悪くなる。すなわち、半導体チップ６０５は、ＷＢ法のときのような面でなく、点によって基板６０１上に配置されているので、放熱性が悪い。また、そもそもバンプ６０３を形成しなければならないという手間も必要である。
次に、特許文献３に開示されたＴＡＢ法を、図２４及び図２５を参照しながら説明する。図２４は、ＴＡＢ法を用いた半導体装置７００の断面構成を示しており、図２５は、その半導体装置７００を実装基板７０９に実装した構成を示している。
図２４に示した半導体装置７００では、フィルムキャリアテープのベースフィルム７０２と、ベースフィルム７０２に開孔されたデバイスホール７０２ｂに配置された半導体ＩＣチップ７０１とから構成されている。ベースフィルム７０２上には銅箔配線７０３が形成されており、そして、半導体ＩＣチップ７０１の電極７０１ａは、銅箔配線７０３の内側先端部に設けられたインナーリード７０３ａに接続されている。銅箔配線７０３のうちインナーリード７０３ａの外側の部分には外部接続用のランド７０３ｂが設けられており、ランド７０３ｂ上には半田バンプ７０６が形成されている。ベースフィルム７０２にはスルーホール７０２ａが開孔されており、ランド７０３ｂの中央部には透孔７０３ｃが開設されている。ランド７０３ｂを除くフィルムキャリアテープ上にはカバーレジスト７０４が形成されており、デバイスホール７０２ｂには、半導体ＩＣチップ７０１を保護する封止樹脂７０５が形成されている。
この半導体装置７００では、半田バンプ７０６がアウターリードの役割を果たしており、図２５に示すように、半田バンプ７０６が実装基板７０９上のパッド７０９ａに接続され、一括リフロー方式によって、ＴＡＢ法による半導体装置７００は実装基板７０９に実装される。
しかし、ＴＡＢ法には次のような問題がある。まず、インナーリードボンディング（ＩＬＢ）工程と、アウターリードボンディング（ＯＬＢ）工程が別工程であるので、ＴＡＢ法を実行するのは手間がかかる。つまり、図２４に示した例では、半導体ＩＣチップ７０１の電極７０１ａにインナーリード７０３ａを接続する工程と、ランド７０３ｂに半田バンプ７０６を形成する工程とが別なタイプの工程であり、煩雑である。また、デバイスホール７０２ｂに配置された半導体ＩＣチップ７０１を封止樹脂７０５で封止する必要もあり、これも手間となる。さらには、半導体ＩＣチップ７０１の面積よりも大きいベースフィルム７０２を用いるので、実装面積が拡大してしまうという別の側面の問題もある。
本発明はかかる諸点に鑑みてなされたものであり、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング（ＴＡＢ）法とは異なる新規な微細ピッチ接続技術を用いた実装体及びその製造方法を提供する。
本発明の実装体は、素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子と、電極端子を有する配線パターンが形成された実装基板とを含む実装体であって、前記半導体素子の裏面は、前記実装基板に接しており、前記半導体素子の前記素子電極と、前記実装基板に形成された前記配線パターンの前記電極端子とは、半田粒子が集合してブリッジ状に成形した半田接合体によって電気的に接続されていることを特徴とする。
本発明の実装体の製造方法は、素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子の当該裏面を、電極端子を有する配線パターンが形成された実装基板上に配置する工程（ａ）と、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記素子電極および前記電極端子を含む領域に付与する工程（ｂ）と、電極パターンが形成された第１面と、前記第１面に対向する第２面とを有する基板を、前記基板の前記電極パターンが前記素子電極および前記電極端子を覆うように、前記基板の第１面を、前記半田樹脂ペーストを挟んで、前記半導体素子の前記表面および前記実装基板と対向させる工程（ｃ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、前記半田樹脂ペースト中の前記半田粉を自己集合させて、少なくとも、前記素子電極と前記電極パターンとの間と、前記電極端子と電極パターンとの間とを連結する半田部材を形成する工程（ｄ）とを含むことを特徴とする。
図１は本発明の実施形態１に係る実装体の構成を模式的に示す断面図。 図２は本発明の実施形態１に係る実装体構成を模式的に示す平面図。 図３Ａ〜図３Ｅは、本発明の実施形態１に係る実装体の製造方法を説明するための工程断面図。 図４は本発明の実施形態２に係る実装体を模式的に示す断面図。 図５は本発明の実施形態３に係る実装体を模式的に示す断面図。 図６Ａは本発明の実施形態３に係る実装体の応用例を模式的に示す断面図、図６Ｂは同、電極パターンの平面構成図、図６Ｃは同、電極パターン４２の平面構成図。 図７は本発明の実施形態４に係る実装体を模式的に示す断面図。 図８は本発明の実施形態５に係る実装体を模式的に示す断面図。 図９は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１０は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１１は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１２は本発明の実施形態６に係る実装体を模式的に示す断面図。 図１３は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１４は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１５Ａ〜図１５Ｅは、本発明の実施形態６に係る実装体の製造方法を説明するための工程断面図。 図１６は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１７は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１８は本発明の実施形態６に係る実装体の応用例を模式的に示す平面図。 図１９は本発明の実施形態７に係る実装体の半田接合体の自己集合形成状態を説明するための断面の顕微鏡写真。 図２０は図１９に示した半田接合体の自己集合形成状態の構成を説明するための断面図。 図２１Ａは、従来のワイヤーボンディング（ＷＢ）状態を示す上面図、図２１Ｂは、図２１Ａにおける線Ｉ−Ｉに沿った断面図。 図２２は従来の樹脂封止体（半導体モジュール）の断面図。 図２３従来のフリップチップボンディング（ＦＣ）法を用いて実装された半導体デバイスの断面図。 図２４は従来のテープオートメイテッドボンディング（ＴＡＢ）法を用いた半導体装置の断面図。 図２５は従来の半導体装置を実装基板に実装した構成を示す断面図。 図２６Ａ−Ｃは本発明の一実施例における半田接合体の形成メカニズムを説明する断面図。
本発明の実装体は、半導体素子の素子電極と、実装基板に形成された配線パターンの電極端子とは、半田粒子が集合してブリッジ状に成形した半田接合体によって電気的に接続されている。このブリッジ状に成形した半田接合体は、半田粒子と樹脂と対流添加剤を含む半田樹脂ペーストを加熱することにより、対流添加剤を沸騰させて樹脂に対流を発生させ、半田粒子を集合させて、素子電極と電極端子との間をブリッジ状に連結させることにより形成する。すなわち、加熱により、ペースト中の対流添加剤は沸騰が起こり、この沸騰に随伴して半田粒子が集合（以下「自己集合」ともいう。）し、電極間をブリッジ状の半田接合体を形成する。このとき半田粒子も溶融させておくと半田粒子が濡れ性の高い素子電極と電極端子に自己集合し、半田接合体に形成できる。
本発明においては、さらに、電極パターンが形成された対向基板を含み、電極パターンは半田接合体を挟んで半導体素子の上に配置するのが好ましい。対向基板は、透光性基板であることが好ましい。半田接合体の接合状態を観察しながら形成できるからである。
また、対向基板はフレキシブル基板であってもよい。また、対向基板の反対面にも電極パターンが形成されていてもよい。また、前記対向基板の反対面には、シールド層が形成されていてもよい。
また、実装基板の一部には凹部が形成されており、凹部の底面に半導体素子の裏面が接しているのが好ましい。
また、実装基板の上面と半導体素子の前記表面とは、略同一面上に位置するのが好ましい。また、前記半導体素子は厚さ１０μｍ以上１００μｍ以下の薄型半導体チップであることが好ましい。このようにすると全体の厚さを小さくできる。
また、半田接合体は樹脂の中に埋設されているのが好ましい。前記樹脂は半田樹脂ペーストに含まれる樹脂から半田成分が少なくなっている樹脂で構成される。この樹脂も透光性樹脂であることが好ましい。半田接合体の接合状態を観察しながら形成できるからである。
次に本発明方法においては、ブリッジ状に連結した半田接合体を形成した後、さらに対向基板を除去してもよい。これにより電極パターンを通して電気的検査をできる。
また、素子電極、電極端子、又は電極パターンの表面には半田濡れ性を向上させるコーティング処理を施しておくのが好ましい。このようにすると半田接合体が形成しやすい。半田濡れ性を向上させるコーティング処理とは、例えば半田メッキ、金メッキ等を、厚み０．０５〜３０μｍで形成しておく処理をいう。
また、半田接合体は電極パターンに沿って延びる部位を有していてもよい。
半田樹脂ペーストは、樹脂と、半田粒子と、前記樹脂が加熱されたときに沸騰する対流添加剤とから構成され、樹脂としては、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粒子としてＰｂフリー半田粒子を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール（沸点８２．４℃）、酢酸ブチル（沸点１２５〜１２６℃）、ブチルカルビトール（ジエチレングリコールモノブチルエーテル、沸点２０１．９℃）、エチレングリコール（沸点１９７．６℃）等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、半田樹脂ペースト中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粒子）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ2Ｏ、ＣＯ2、Ｎ2等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、又は発泡剤を挙げることができる。
半田粒子は任意のものを選択して使用できる。例えば次の表１に示すものを挙げることができる。一例として挙げた表１に示す材料は、単独でも使用できるし、適宜組み合わせて使用することもできる。なお、半田粒子の融点を、熱硬化性樹脂の硬化温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
Figure 2007096946
 半田粒子の好ましい融点は１００〜３００℃であり、さらに好ましくは表１に示すように１３９〜２４０℃である。融点が１００℃未満では耐久性に問題が生ずる傾向になる。融点が３００℃を超えると、樹脂の選択が困難となる。
半田粒子の好ましい平均粒子径は１〜３０μｍの範囲であり、さらに好ましくは５〜２０μｍの範囲である。平均粒子径が１μｍ未満では、半田粒子の表面酸化で溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。平均粒子径が３０μｍを超えると、沈降により電気接続体を得るのが難しくなる。なお、平均粒子径は市販の粒度分布計で測定できる。例えば、堀場製作所レーザ回折粒度測定器（ＬＡ９２０）、島津製作所レーザ回折粒度測定器（ＳＡＬＤ２１００）などを用いて測定することができる。
次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
半田粒子と樹脂の配合割合は、重量比で導電粒子：樹脂＝７０〜３０：３０〜７０の範囲が好ましく、さらに好ましくは半田粒子：樹脂＝６０〜４０：４０〜６０である。半田粒子と樹脂は、均一混合した後に使用するのが好ましい。例えば、半田粒子は５０重量％、エポキシ樹脂５０重量％とし、混錬器にて均一混合状態とし、これに対流添加剤を加え、半田粒子の分散状態を保ったままペースト状にする。
さらに本発明の好適例においては、半田粒子としては、例えば鉛フリーで融点２００〜２３０℃の半田合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業工程が短縮できる。
なお、半田接合体が形成された後、未硬化状態の半田樹脂ペーストを洗い流し、他の樹脂（同種の樹脂でも構わない）を充填し、硬化することも可能である。この場合、半田接合体を形成するための半田樹脂ペーストに含まれる樹脂としては、必ずしも熱硬化性あるいは光硬化性の樹脂を用いる必要はない。また、後から充填する樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが低いことが好ましい。半田接合体が樹脂硬化時に再変形しないためである。
本発明によると、半導体素子の素子電極と実装基板の電極端子とが自己集合的に形成された半田接合体によって電気的に接続されているので、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング（ＴＡＢ）法と異なる新規な微細ピッチ接続技術を提供することができる。
次に本発明の一実施例における半田接合体を形成するメカニズムについて図面を用いて説明する。
まず、図２６Ａに示すように、複数の接続端子２１１が形成された回路基板２１０上に、金属粒子（例えば、半田粉）２１２及び対流添加剤２１３と樹脂２１４を含有する半田樹脂ペースト２１５を供給する。対流添加剤２１３は、半田樹脂ペースト２１５が加熱されたときに沸騰して対流を発生させる添加剤である。
次に、図２６Ｂに示すように、半田樹脂ペースト２１５の表面に、複数の電極端子２２１を有する半導体チップ２２０を当接させる。このとき、半導体チップ２２０の電極端子２２１は、回路基板２１０の接続端子２１１と対向するように配置される。そして、この状態で、半田樹脂ペースト２１５を加熱する。ここで、半田樹脂ペースト２１５の加熱温度は、金属粒子２１２の融点、及び対流添加剤２１３の沸点よりも高い温度とする。
加熱により溶融した金属粒子２１２は、半田樹脂ペースト２１５中で互いに結合し、図２６Ｃに示すように、濡れ性の高い接続端子２１１と電極端子２２１との間に自己集合する。これにより、半導体チップ２２０の電極端子２２１と、回路基板２１０の接続端子２１１との間を電気的に接続する半田接合体２２２が形成される。その後、樹脂２１４を硬化又は固化させて、半導体チップ２２０を回路基板２１０に固定させる。
この技術の特徴は、半田樹脂ペースト２１５が加熱されたときに、対流添加剤２１３が沸騰し、沸騰した対流添加剤２１３が半田樹脂ペースト２１５中に対流を発生させることによって、半田樹脂ペースト２１５中に分散している金属粒子２１２の移動を促進させることにある。これにより、金属粒子２１２の結合が均一に進行して、半田接合体（半田バンプ）２２２を自己集合的に形成することができる。ここで、半田樹脂ペースト２１５中の樹脂２１４は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子２１２同士の結合過程は、極めて短時間に終了するため、いくら金属粒子２１２が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる樹脂２１４と対流添加剤２１２による対流促進が重要である。この樹脂２１４と対流添加剤２１２の組み合わせにより、半田バンプ２２２が自己集合的に形成する。なお、半田バンプ２２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
本発明者らは、前記のような着想を得てさらに応用展開し、本発明に至った。
以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
［実施形態１］
まず、図１を参照しながら、本発明の実施形態に係る実装体について説明する。図１は本実施形態の実装体１００の断面構成を模式的に示している。
本実施形態の実装体１００は、素子電極１２を有する半導体素子１０と、電極端子３２を有する配線パターン３５が形成された実装基板３０とから構成されている。半導体素子１０は、素子電極１２が形成された表面１０ａと、表面１０ａに対向する裏面１０ｂとを有しており、半導体素子１０の裏面１０ｂは、実装基板３０に接している。そして、半導体素子１０の素子電極１２と、配線パターン３５の電極端子３２とは、自己集合的に形成された半田接合体２０によって電気的に接続されている。ここで、自己集合的に形成された半田接合体２０は、図１に示したような半田製の部材を予め作製しておいてそれを素子電極１２・電極端子３２上に配置したのではなく、所定のプロセスを経て、素子電極１２及び電極端子３２上に成長させて形成したものである。そのプロセスの内容は後述する。
本実施形態の構成では、電極パターン４２が形成された基板４０を備えており、基板４０は、電極パターン４２が形成された面４０ａが半導体素子１０の表面１０ａと対向するように、樹脂２５を挟んで半導体素子１０の上に配置されている。そして、半田接合体２０は、基板４０の電極パターン４２に接触しながら、樹脂２５中に形成されている。基板４０は、透光性基板であることが好ましく、例えば、ガラス基板、透光性樹脂基板を用いることができる。本実施形態では、ガラス基板を用いている。
図１に示した実装基板３０は、リジッド基板（典型的なプリント基板）であり、実装基板３０の一部には、凹部３７が形成されている。そして、凹部３７の底面に、半導体素子１０の裏面１０ｂが接している。この例では、実装基板３０の上面３０ａと、半導体素子１０の表面１０ａとは、略同一面（一例として、±５０μｍ）上に位置しており、したがって、素子電極１２の上面と電極端子３２の上面もほぼ同じ高さに位置している。
半導体素子１０は、例えば、ベアチップである。なお、半導体素子（ベアチップ）１０の厚さは、例えば、５０〜５００μｍである。図１に示した例では、素子電極１２は、チップ表面１０ａの周縁領域に配列（ペリフェラル配列）されている。ペリフェラル配列の素子電極１２を有する半導体素子１０が、本実施形態の半田接合体２０によって実装基板３０に接続された平面構成例を図２に示す。
図１及び図２に示すように、半導体素子１０の素子電極１２は、半田接合体２０を介して電極端子３２に電気的に接続される。電極端子３２は、配線パターン３５の一端に形成されており、好ましくはランド形状をしている。半田接合体２０は、素子電極１２から上方に延びて、基板４０の電極パターン４２に沿って形成され、電極端子３２に達する。半田接合体２０の周囲には樹脂２５が位置しており、隣接する半田接合体２０同士は樹脂２５によって絶縁されている。また、ブリッジ状に形成されている。
半田接合体２０は、自己集合的に形成されるとともに、素子電極１２及び電極端子３２に対して自己整合的に形成されている。したがって、素子電極１２及び電極端子３２と、半田接合体２０との間の位置ズレは実質的になく、素子電極１２及び電極端子３２のパターンに自動的に対応して半田接合体２０は形成されている。また、半田接合体２０は、素子電極１２と電極端子３２との間でブリッジ状に接合する。
本実施形態において半田接合体２０を構成する金属（半田）は、低融点金属であり、例えば、Ｓｎ−Ａｇ系半田（Ｃｕ等を添加したものも含む）を用いている。なお、Ｓｎ−Ａｇ系半田（Ｃｕ等を添加したものも含む）に限らず、１００〜３００℃の範囲に融点をもつ低融点金属であれば、利用することができ、例えば、他の半田粒子として、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系半田等のＰｂフリー半田、Ｐｂ−Ｓｎ共晶半田、あるいは、Ｃｕ−Ａｇ合金等の低融点金属などを用いることが可能である。本実施形態ではＳｎ−Ａｇ−Ｃｕの材料で、平均粒子径２０μｍの半田粒子を用いた。
また、樹脂２５として、エポキシ樹脂等の熱硬化性樹脂を用いた。本実施形態の構成では、樹脂２５に透光性の樹脂（例えば、エポキシ樹脂）を用いることが好ましい。樹脂２５の厚さ（すなわち、チップ表面１０ａから基板４０の下面４０ａとの距離）は、例えば５００μｍ以下であり、より好ましくは１０μｍ以上１００μｍ以下である。樹脂２５は、少なくとも、半田接合体２０の周囲、素子電極１２の周囲、及び電極パターン４２の周囲を覆っている。実装基板３０上に形成された配線パターン３５及び基板４０上に形成された電極パターン４２は、例えば、銅から構成されており、その厚さは、例えば、５μｍ〜３５μｍである。
本実施形態の構成による接続方法は、上述したワイヤーボンディング法、フリップチップボンディング法、ＴＡＢ法とは異なる新たな接続方法であり、以下のように、種々の特徴及び利点を有する。
まず、本実施形態の構成によれば、半導体素子１０の裏面を基板３０上に配置することができるので、ＷＢ法と同様にダイボンドを利用して、半導体素子１０を実装基板３０の凹部３７内にセットすることができる。また、半導体素子１０の裏面１０ｂが実装基板３０と接触しているので、放熱性を良好にすることができる。
さらに、基板４０の電極パターン４２に沿って形成された半田接合体２０よって、半導体素子１０と基板３０とを電気的に接続できる。すなわち、半田接合体２０によって一括して素子電極１２と電極端子３２とを電気的に接続することが可能である。言い換えると、ＷＢ法のように一つずつ結線しなくてもよい。したがって、ＷＢ法と比べて作業の手間を軽減させることができる。また、この半田接合体２０による電気的接続は、自己集合的に行うことができるので、条件の設定をきちんとすれば、ＷＢ法と比較して非常に簡便に行うことができるとともに、設備投資も少なくてすむ。さらには、半田接合体２０は自己整合的に形成されるので、電気的接続に伴う高精度のアライメント調整や、公差に基づく位置ズレの問題を回避することができ、それゆえ、技術的意義が大きい。
加えて、電極パターン４２及び電極端子３２によってピッチを規定できるので、ＷＢ法と比べて、より微細ピッチの接続に向いている。そして、上述したように、この半田接合体２０は自己集合的かつ自己整合的に形成されるので、そのような微細ピッチであればさらにその利点が増大する。また、ＷＢ法と比較して、実装面積も小さくすることができる。
また、本実施形態の構成の場合、基板４０を通して半導体素子１０の素子電極１２の位置を確認することができるので、ＦＣ法と比較して、位置合わせが容易である。また、樹脂２５が透明樹脂の場合、透明樹脂からなるペースト塗布後であっても、位置合わせを容易に行うことができる。同様に、実装基板３０上の電極端子３２の位置合わせも容易である。ＦＣ法の場合、半導体素子１０の電極形成面１０ａが実装基板３０の方を向いてしまうので、半導体素子１０と基板３０との接続状況を見て確認することが困難であるが、本実施形態の構成の場合、位置合わせだけでなく、接続確認も容易に行うことができる。加えて、本実施形態の構成の場合、半田接合体２０が自己整合的に形成されることにより、本来的に、多くの位置合わせに伴う問題が回避されている。
さらに、ファインパターンは、基板４０の電極パターン４２に形成すればよいので、ＦＣ法と比べて、実装基板３０のコストアップを抑制することができる。また、半導体素子がエリアアレイ型の場合、ＦＣ法では特定の領域（すなわち、半導体素子が面する基板の領域）に数多くの端子が集中することに伴って、配線基板の層数を多くすることが必要となる場合が多かったが、本実施形態の構成の場合、基板４０の電極パターン４２によって配線の引き回しを行うことができるので、ＦＣ法の場合と比べて、実装基板３０の層数を少なくすることができる。したがって、それによっても実装基板３０のコストアップを抑制することができる。
そして、本実施形態の構成では、基板４０及び樹脂２５によって半導体素子１０の表面を保護することができるともに、半導体素子１０の接続部及び／又は実装基板３０の接続部が保護されているので、接続信頼性にも優れている。そして、半田接合体２０も樹脂２５及び基板４０によって保護されている。
本実施形態の実装体１００の場合、半導体素子１０の素子電極１２には、半田バンプが形成されていないものを用いることができるので、その分、コストアップを抑制することができる。特に、多ピン・狭ピッチの素子電極１２上にバンプを形成するのは高度な技術が要求されるとともに、コストアップにつながるので、その部分を省略できる利点も大きい。すなわち、ＦＣ法の場合と異なって、事前に素子電極１２上にバンプを形成せずに、半導体素子１０と実装基板３０とを電気的に接続することができるメリットもある。
また、ＴＡＢ法の場合には、インナーリード工程とアウターリード工程とを別々に実行する必要があったが、本実施形態の構成では、半田接合体２０の一端と他端とによって半導体素子１０と基板３０との電気的接続を行うことができるので簡便である。さらに、ＴＡＢ法と比較して、実装面積も小さくすることができる。
さらに、図１に示した構成１００の場合、半導体素子１０の裏面１０ｂが実装基板３０に形成された凹部３７の底面に接しているので、外見上の半導体素子１０の厚さを無くしたり薄くしたりすることができるので、実装体１００の薄型化を図ることができる。また、この例では、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが略同一面上に位置しているので、半田接合体２０の形成が比較的容易になる。しかし、後述するが、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが異なる面にあっても、半田接合体２０を自己集合的かつ自己整合的に形成することができる。
また、基板４０の上面４０ｂは平担となっているので、この上に電子部品（例えば、チップ部品）を実装することもできる。また、基板４０の上面４０ｂに配線パターンを形成してもよいし、あるいは、シールド層を形成してもよい。シールド層は、例えば、導電材料からなるベタ層から形成することができる。なお、上述したように、基板４０は、ガラス基板に限らず、他の基板（樹脂基板）を用いることもできる。また、透光性基板に限らず、それ以外の基板（例えば、半導体基板など）を用いることもできる。
次に、図３Ａ〜図３Ｅを参照しながら、本実施形態の実装体１００の製造方法について説明する。図３Ａ〜図３Ｅは、本実施形態の製造方法を説明するための工程断面図である。
まず、図３Ａに示すように、半導体素子（例えば、ベアチップ）１０を実装基板（例えば、リジッドプリント基板）３０上に載置する。この例では、実装基板３０の凹部３７を形成して、その凹部３７の底面に半導体素子１０の底面１０ｂが位置するように半導体素子１０を配置している。半導体素子１０の上面１０ａには素子電極１２が形成されている。一方、実装基板３０の上面３０ａには、電極端子（ランド）３２を含む配線パターン３５が形成されている。
次に、図３Ｂに示すように、素子電極１２及び電極端子３２を含む領域に半田樹脂ペースト２１を塗布する。本実施形態では、半導体素子１０の電極形成面（上面）１０ａの全面と、実装基板３０の一部（電極端子３２を含む部位）を覆うように、半田樹脂ペースト２１は付与される。
半田樹脂ペースト２１は、樹脂と、樹脂中に分散された半田粒子（図示せず）と、当該樹脂が加熱されたときに沸騰する対流添加剤（図示せず）とから構成されている。本実施形態では、樹脂として、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粒子としてＰｂフリー半田粒子を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粒子）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ2Ｏ、ＣＯ2、Ｎ2等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、又は発泡剤を挙げることができる。
次に、図３Ｃに示すように、塗布した半田樹脂ペースト２１の上に、基板４０を載置する。基板４０は、透光性基板であることが好ましく、本実施形態では、基板４０として、ガラス基板を用いている。なお、樹脂基板や半導体基板を用いることも可能である。基板４０の下面４０ａには、電極パターン４２が形成されており、電極パターン４２の一部は、素子電極１２の少なくとも一部の上方に位置しており、また、電極パターン４２の他の部分は電極端子３２の少なくとも一部の上方に位置している。
次に、図３Ｄに示すように、半田樹脂ペースト２１を加熱することにより、対流添加剤（図示せず）を沸騰させて樹脂中に対流２７を発生させる。対流添加剤の沸騰により、基板４０と実装基板３０との間から蒸気が噴出することが多い。この加熱は、半田粒子の融点以上で、対流添加剤の沸騰が生じる温度以上になるようなプロファイルで実行される。この対流添加剤による対流２７によって、半田樹脂ペースト中の半田粒子が、素子電極１２、電極パターン４２及び電極端子３２の上に自己集合していく。なお、対流添加剤による対流２７（沸騰）がなければ、半田粒子の成長促進は達成されず、半田粒子の凝集塊（ダマ）が残ったままの状態になる。
半田粒子の自己集合が進行すると、図３Ｅに示すように、素子電極１２と電極パターン４２との間と、電極端子３２と電極パターン４２との間とを連結する半田接合体２０が形成される。本実施形態では、半田接合体２０は、電極パターン４２に沿って延びる部位を有しており、また、素子電極１２と電極端子３２とは、半田接合体２０によって直接接続されている。図３ＤからＥにおける半田接合体２０の形成時間は、条件によっても異なるが、例えば、５秒〜３０秒程度（好ましい例では約５秒）である。なお、半田接合体２０の形成においては、半田樹脂ペースト２１を事前に加熱するプリヒート工程を導入することができる。
半田接合体２０は、半田樹脂ペースト２１中の半田粒子が自己集合して形成されているので、半田接合体２０が形成された後、半田樹脂ペースト２１を構成していた樹脂中には導電粒子が実質的に含まれておらず、隣接する半田接合体２０同士は樹脂２５により絶縁されている。
なお、半田接合体２０が形成された後、未硬化状態の半田樹脂ペースト２１を洗い流し、他の樹脂（同種の樹脂でも構わない）を充填し、硬化することも可能である。この場合、半田接合体２０を形成するための半田樹脂ペースト２１に含まれる樹脂としては、必ずしも熱硬化性あるいは光硬化性の樹脂を用いる必要はない。また、後から充填する樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが低いことが好ましい。半田接合体２０が樹脂硬化時に再変形しないためである。
具体的な一例を説明すると、半田樹脂ペースト２１は、透明エポキシ樹脂（ジャパンエポキシレジン社製、商品名“エピコート８０６”）を５７重量部、前記半田粒子４０重量部、イソプロピルアルコールからなる溶剤３重量部を均一に混合したものを使用し、半田接合体２０を形成した。その後半田樹脂ペースト２１を洗い流し、他の熱硬化性エポキシ樹脂（ナミックス社製、商品名“８４２２”）を充填した後、加熱硬化した。
半田樹脂ペースト２１を構成する樹脂（又は他の樹脂）を硬化させると、本実施形態の実装体１００が得られる。当該他の樹脂を充填する場合には、半田樹脂ペースト２１を構成する樹脂として、熱硬化性樹脂以外の樹脂（熱可塑性樹脂、光硬化性樹脂など）を用いることもできる。
ここで、ＦＣ法の場合には、半導体素子と実装基板との隙間に樹脂（アンダーフィル材）を入れることが多く、工程数が増えてしまうが、本実施形態の製造方法の場合、硬化させた樹脂２５をアンダーフィル材のように使用することもできるので、当該工程数の増大の問題を回避することができる。
本実施形態では、基板４０に透光性基板を用いているので、基板４０を通して、半田接合体２０の接続確認を行うことができる。また、樹脂２５にも透光性樹脂を用いているので、さらに接続確認が容易となっている。
図３Ｅに示した状態の後、基板４０の除去を行ってよい。基板４０を除去して、電極パターン４２又は半田接合体２０を樹脂２５の上面に露出させると、その露出した導電部を利用して、電気的検査を実行することも可能である。例えば、基板４０を除去して、電極パターン４２を露出させ、その電極パターン４２に、テスターの端子（例えばプローブ）を接触させて、電気的検査を実行することができる。
［実施形態２］
図４に示した実装体１００では、基板４０の電極パターン４２の表面に、半田濡れ性を向上させる層４３が形成されている。すなわち、この例では、電極パターン４２の表面に、半田濡れ性を向上させるコーティング処理が施されている。電極パターン４２の表面の半田濡れ性を向上させることにより、半田接合体２０の自己集合的な形成をより容易に又はより安定して実行することができる。半田濡れ性を向上させるコーティングとしては、例えば、半田メッキ層であるＳｎＢｉ層の形成を挙げることができる。
［実施形態３］
図５に示した実装体１００では、電極パターン４２の表面の一部にマスク層４５が形成されており、半田接合体２０は、素子電極１２と電極パターン４２との間を連結する半田バンプ部２０ａと、電極端子３２と電極パターン４２との間を連結する半田バンプ部２０ｂとから構成されている。半田接合体２０が素子電極１２と電極端子３２とを直接接続しなくても、この例のように、電極パターン４２を介して、素子電極１２と電極端子３２とを電気的に接続することもできる。マスク層４５は、電極パターン４２よりも半田濡れ性が悪い材料からなり、例えばソルダーレジストから構成されている。電極パターン４２の表面のうち、素子電極１２に対応する部位と電極端子３２に対応する部位との間に、マスク層４５を形成することにより、図５に示すように、半田接合体２０は２つの部位（２０ａ、２０ｂ）に分かれるが、これにより、半田接合体２０の形状の予測性が上がり、その特性（抵抗、応力、強度など）の予測が楽になるというメリットを享受し得る。
また、マスク層４５を形成しなくても、半田接合体２０の形状を変化させることは可能である。図６Ａに示した実装体１００では、電極パターン４２の形状を工夫しており、例えば、図６Ｂに示すように、電極パターン４２のうち、素子電極１２に対応する部位４２ａと、電極端子３２に対応する部位４２ｂとに比べて、両者（４２ａ、４２ｂ）を連結する部位４２ｃの面積を小さくしている。このようにすることにより、自己集合により形成中の半田接合体２０の最初のコンタクトが、部位４２ａ、４２ｂの方に起こりやすいようにしている。また、連結部４２ｃは、図６Ｃに示すように、傾斜を持たせて形成することも可能である。なお、素子電極１２に対応する部位４２ａの面積よりも、電極端子３２に対応する部位４２ｂの面積を大きくしたのは、素子電極１２の面積及び電極端子３２の面積に対応させたものである。
［実施形態４］
図７に示した実装体１００では、基板４０が除去されて、電極パターン４２が表面に露出している。基板４０の除去は、基板４０を剥離して実行してもよいし、基板４０を研磨して実行してもよい。電極パターン４２が露出していることにより、これを検査用端子として利用することが可能となる。また、図７に示した実装体１００の樹脂２５を取り除いて、図８に示す構造にすることもできる。
さらに、図９に示すように、図７に示した実装体１００から電極パターン４２を除去して、半田接合体２０を露出させることも可能である。加えて、そこから樹脂２５を取り除いて、図１０に示す構造にしてもよい。
［実施形態５］
図８及び図１０に示した実装体１００では、素子電極１２と電極端子３２との間を空気絶縁しているが、素子電極１２と電極端子３２との間に樹脂２５を存在させて絶縁性を高めてもよい。なお、図１１に示すように、半田接合体２０の上面を、平面でなく、若干曲線を持たせてもよい。これは、図８に示した構造に対し、短時間、熱処理（例えば、リフロー処理）を行い、半田接合体２０を少しだけ溶融させて、より応力を緩和できる形状に変形させたものである。
［実施形態６］
図１２に示した実装体１００では、実装基板３０の上面３０ａが平坦な典型的な基板上に半導体素子１０を載置した構成を示している。この場合、素子電極１２の上面と、電極端子３２の上面との段差を少なくして半田接合体２０の自己集合形成がより容易に実行できるように、半導体素子１０として薄型の半導体チップを用いることが好ましい。その場合の半導体素子１０の厚さは、１５０μｍ以下であり、好ましくは１００μｍ程度である。なお、半導体素子１０の厚さが１５０μｍを超えるもの（例えば２００〜４５０μｍ程度）であっても、問題なく半田接合体２０の自己集合形成を行うことができる。
図１２に示した構成から、基板４０を除去すると、図１３に示すような実装体１００となる。また、樹脂２５を取り除いて、リフロー処理等を行って、半田接合体２０の応力緩和を抑制した形状にすると、図１４に示す実装体１００になる。なお、図１４に示す構造において、素子電極１２と電極端子３２との間に樹脂２５を形成することも可能である。
図１２に示した実装体１００は、図３Ａ〜図３Ｅと同様に、図１５Ａ〜図１５Ｅに示すようにして製造することができる。すなわち、まず、図１５Ａに示すように、平坦な実装基板３０の上に半導体素子を載置した後、図１５Ｂに示すように、半田樹脂ペースト２１を塗布する。次に、図１５Ｃに示すように、半田樹脂ペースト２１の上に基板４０を載置し、次いで、図１５Ｄに示すように、半田樹脂ペースト２１を加熱する。すると、対流添加剤（図示せず）が沸騰して樹脂中に対流２７を発生し、半田粒子の自己集合が進行する。そして、図１５Ｅに示すように、半田接合体２０が形成されて、実装体１００が得られる。
実装基板３０は、リジッドプリント基板に限らず、図１６に示すようなダイパッド部３０ｂと、リード部３０ａとからなるリードフレーム３０を用いることも可能である。また、上述したように、実装基板３０として、フレキシブルプリント基板を用いることも可能である。なお、基板４０の上面は平担でなくてもよく、例えば、基板４０としてフレキシブル基板を用いて、図１７に示すように、基板４０の上面が湾曲するような構成にしてよい。
また、基板４０をフレキシブル基板のような柔軟な基板にすることで、半田接合体２０にかかる応力を低減させることができ、その結果、接続部の安定化を図ることができる。加えて、半導体素子１０の厚さによって広がる電極端子３２と電極パターン４２とのギャップを小さくすることができるので、電極端子３２においても安定した接続を得ることができる。
さらに、図２に示した構成例では、素子電極１２と電極端子３２との間隔（ピッチ）が同じなるように引き出したが、図１８に示すように、電極端子３２の方の間隔（ピッチ）が広がるように、ファンアウトした構成にしてもよい。
なお、上記構成例では、素子電極１２をペリフェラル状に配列した半導体素子１０を示したが、これに限定されず、アレイ状に配列した半導体素子１０を用いることも可能である。また、素子電極１２の端子数の限定は特になく、多ピンで狭ピッチであるほど、本発明の実施形態の技術のメリットは大きくなる。
［実施形態７］
次に、図１９及び図２０を参照しながら、本実施形態の実装体１００における半田接合体２０の自己集合形成状態を説明する。
図１９に示した断面の顕微鏡写真は、図２０に示した構造を実際に研磨して断面を露出させ顕微鏡で観察した際の顕微鏡写真である。この構造は、銅製のベタ層３５’を有するフレキシブル基板３０の上に半導体素子１０を載せ、その後、図３Ｂ〜図３Ｅに示すように、素子電極１２と電極端子領域３２’とを接続する半田接合体２０を樹脂２５中に自己集合的に形成させたものである。
図１９に示すように、半田接合体２０は、素子電極１２から上に、そして電極パターン４２’に沿って延び、下の電極端子領域３２’に達している。なお、図１９中の断面には、研磨剤が充填されている影響で、各要素の断面構成が一部見えにくくなっている。ここで、半導体素子１０の厚さは１００μｍ以下（この例では厚さ５０μｍ）である。また、基板３０及び基板４０の厚さは３０μｍである。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の応用が可能である。
上述した本発明の実施形態では、半導体素子１０がベアチップの場合について説明したが、ベアチップに限らず、例えば、チップ・サイズ・パッケージ（ＣＳＰ）のような半導体パッケージを半導体素子１０として使用することも可能である。また、半導体素子１０は、好ましくはメモリＩＣチップや、ロジックＩＣチップ、あるいは、システムＬＳＩチップであるが、その種類は特に問わない。
本発明によれば、ＷＢ法、ＦＣ法、ＴＡＢ法とは異なる新規な微細ピッチ接続技術を用いた実装体及びその製造方法を提供することができる。
本発明は、実装体及びその製造方法に関し、特に、半導体素子が実装基板に実装された実装体及びその製造方法に関するものである。
近年の電子機器の小型化、高機能化に伴って、電子機器を構成する半導体素子の多ピン化及び各種部品の小型化が進み、それらを搭載するプリント基板の配線数と密度は飛躍的に増加している。特に、半導体素子（半導体チップ）から引き出されるリード数・端子数が急速に増加したことによって、プリント基板（配線基板）の微細化が進んでおり、その結果、微細ピッチ接続技術が重要になっている。
微細ピッチ接続技術を大別すると、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング(tape automated bonding，ＴＡＢ)法があり、以下、簡単に説明する。
ワイヤーボンディング（ＷＢ）法では、主として金ワイヤ（直径２０〜２５μｍ）を用いて、半導体チップの電極とリードフレームの電極とを繋ぎ、熱や超音波を与えて金ワイヤと両者の電極と固相拡散によって接続を行う。ＷＢ法は、例えば、特許文献１に開示されている。フリップチップボンディング（ＦＣ）法では、半導体チップにバンプ（突起電極）を形成し、このバンプを配線基板の電極に接続する。半導体チップの電極形成面と配線基板の電極形成面とが対向した形態になるのが特徴である。ＦＣ法は、例えば、特許文献２に開示されている。ＴＡＢ法では、半導体チップをリード配線付きの長尺テープにいったん接続し、その後、リード付きチップ状態でテープから打ち抜き、基板にそのリードを接続する。ＴＡＢ法においては、そのプロセスをリール・ツー・リールで自動的に行うことを基本とする。ＴＡＢ法は、例えば、特許文献３に開示されている。
特開平４−２８６１３４号公報 特開２０００−３６５０４号公報 特開平８−８８２４５号公報
特許文献１に開示されたＷＢ法を、図２１Ａ及びＢを参照しながら説明する。なお、図２１Ａはワイヤーボンディング状態を示す上面図であり、図２１Ｂは図２１Ａ中のＩ−Ｉ線に沿った断面図である。
ＷＢ法においては、半導体チップ５０１をリードフレーム５０４の一部（ダイパッド）にダイボンディングした後、ボンディングワイヤ５０３を用いて半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５（インナーリード部）とをワイヤーボンディングすることによって実行される。その後、半導体チップ５０１及び外部端子５０５のインナーリード部を含む領域が封止樹脂５０６によって樹脂封止され、例えば図２２に示したような樹脂封止体（半導体モジュール）５００が作製される。封止樹脂５０６から露出した外部端子５０５は、配線基板（図示せず）に接続され、これによって、半導体チップ５０１と配線基板とは電気的に接続される。
しかし、ＷＢ法には以下のような問題がある。まず、半導体素子部品（ここでは、半導体チップ５０１を含むモジュール５００）の実装面積が大きくなるという問題がある。つまり、ＷＢ法においては、半導体チップ５０１を配線基板に直接実装するのではなく、ボンディングワイヤ５０３を介してリードフレーム５０４の外部端子５０５に半導体チップ５０１を接続するので、半導体モジュール５００のサイズ（素子サイズ又は部品サイズ）がどうしても半導体チップ５０１よりも大きくなるため、それゆえ、半導体モジュール５００の実装面積が大きくなってしまう。
また、半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５とを一つずつボンディングワイヤ５０３で接続するので、端子の数が多くなればなるほど作業の手間が多くなるという問題もある。さらに、リードフレーム５０４に配列された外部端子５０５のピッチによって、半導体素子５００のピッチが規定されてしまうので、狭ピッチ化への限界もある。
次に、特許文献２に開示されたＦＣ法を、図２３を参照しながら説明する。図２３は、ＦＣ法を用いて実装された半導体デバイス６００の断面構成を示している。
ＦＣ法は、基板６０１に設けられた配線パターン６０２に、バンプ６０３を介在させて半導体チップ６０５の電極６０４を接続する方法である。詳細に述べると、基板６０１に設けられた所定の配線パターン６０２に対して、トランジスタ等が形成されたセンシティブエリア６０６を有する半導体チップ６０５の電極６０４を、バンプ６０３を介在させて接続することによって、基板６０１と半導体チップ６０５との間に隙間を有するように実装を行い、その後、基板６０１と半導体チップ６０５との間の隙間に配線パターン６０２、バンプ６０３、電極６０４が埋設されるように樹脂を流し込んで樹脂封止を行うことによって封止樹脂６０７を形成する。このようにして、ＦＣ法による半導体デバイス６００は構成されている。
しかし、ＦＣ法には次のような問題がある。まず、半導体チップ６０５の位置合わせが困難という問題がある。これは、ＦＣ法では、半導体チップ６０５の電極形成面を下向きにして、半導体チップ６０５を基板６０１に実装するので、半導体チップ６０５のバンプ６０３を直接外から見ることができず、それゆえ、位置合わせが非常にシビアになる。さらに、ＦＣ法における半導体チップ６０５の電極６０４のピッチは、ＷＢ法における外部端子５０５のピッチよりも狭いので、そのことも位置合わせを困難にする要因の一つである。
また、基板６０１が高価になりやすいという問題もある。なぜならば、ＦＣ法では、半導体チップ６０５の電極６０４のピッチに対応したファインパターンの配線パターン６０２が形成された基板６０１が必要となるからであり、加えて、半導体チップ６０５の電極６０４がエリアアレイ型に配列されている場合、基板６０１が多層化しやすいからである。さらに、ＦＣ法では、半導体チップ６０５と基板６０１とがバンプ６０３を介して接続された構造となっているので、半導体チップ６０５と基板６０１の線膨張係数をできるだけ一致させないとバンプ６０３等に応力が加わってしまう。したがって、両者の線膨張係数をあわせる必要があり、かつ、その線膨張係数のマッチングがシビアであるので、そういう観点からも基板６０１のコストはあがってしまう。
さらには、半導体チップ６０５はバンプ６０３を介して基板６０１に接続されているので、放熱性が悪くなる。すなわち、半導体チップ６０５は、ＷＢ法のときのような面でなく、点によって基板６０１上に配置されているので、放熱性が悪い。また、そもそもバンプ６０３を形成しなければならないという手間も必要である。
次に、特許文献３に開示されたＴＡＢ法を、図２４及び図２５を参照しながら説明する。図２４は、ＴＡＢ法を用いた半導体装置７００の断面構成を示しており、図２５は、その半導体装置７００を実装基板７０９に実装した構成を示している。
図２４に示した半導体装置７００では、フィルムキャリアテープのベースフィルム７０２と、ベースフィルム７０２に開孔されたデバイスホール７０２ｂに配置された半導体ＩＣチップ７０１とから構成されている。ベースフィルム７０２上には銅箔配線７０３が形成されており、そして、半導体ＩＣチップ７０１の電極７０１ａは、銅箔配線７０３の内側先端部に設けられたインナーリード７０３ａに接続されている。銅箔配線７０３のうちインナーリード７０３ａの外側の部分には外部接続用のランド７０３ｂが設けられており、ランド７０３ｂ上には半田バンプ７０６が形成されている。ベースフィルム７０２にはスルーホール７０２ａが開孔されており、ランド７０３ｂの中央部には透孔７０３ｃが開設されている。ランド７０３ｂを除くフィルムキャリアテープ上にはカバーレジスト７０４が形成されており、デバイスホール７０２ｂには、半導体ＩＣチップ７０１を保護する封止樹脂７０５が形成されている。
この半導体装置７００では、半田バンプ７０６がアウターリードの役割を果たしており、図２５に示すように、半田バンプ７０６が実装基板７０９上のパッド７０９ａに接続され、一括リフロー方式によって、ＴＡＢ法による半導体装置７００は実装基板７０９に実装される。
しかし、ＴＡＢ法には次のような問題がある。まず、インナーリードボンディング（ＩＬＢ）工程と、アウターリードボンディング（ＯＬＢ）工程が別工程であるので、ＴＡＢ法を実行するのは手間がかかる。つまり、図２４に示した例では、半導体ＩＣチップ７０１の電極７０１ａにインナーリード７０３ａを接続する工程と、ランド７０３ｂに半田バンプ７０６を形成する工程とが別なタイプの工程であり、煩雑である。また、デバイスホール７０２ｂに配置された半導体ＩＣチップ７０１を封止樹脂７０５で封止する必要もあり、これも手間となる。さらには、半導体ＩＣチップ７０１の面積よりも大きいベースフィルム７０２を用いるので、実装面積が拡大してしまうという別の側面の問題もある。
本発明はかかる諸点に鑑みてなされたものであり、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング（ＴＡＢ）法とは異なる新規な微細ピッチ接続技術を用いた実装体及びその製造方法を提供する。
本発明の実装体は、素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子と、電極端子を有する配線パターンが形成された実装基板とを含む実装体であって、前記半導体素子の裏面は、前記実装基板に接しており、前記半導体素子の前記素子電極と、前記実装基板に形成された前記配線パターンの前記電極端子とは、半田粒子が集合してブリッジ状に成形した半田接合体によって電気的に接続されていることを特徴とする。
本発明の実装体の製造方法は、素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子の当該裏面を、電極端子を有する配線パターンが形成された実装基板上に配置する工程（ａ）と、樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記素子電極および前記電極端子を含む領域に付与する工程（ｂ）と、電極パターンが形成された第１面と、前記第１面に対向する第２面とを有する基板を、前記基板の前記電極パターンが前記素子電極および前記電極端子を覆うように、前記基板の第１面を、前記半田樹脂ペーストを挟んで、前記半導体素子の前記表面および前記実装基板と対向させる工程（ｃ）と、前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、前記半田樹脂ペースト中の前記半田粉を自己集合させて、少なくとも、前記素子電極と前記電極パターンとの間と、前記電極端子と電極パターンとの間とを連結する半田部材を形成する工程（ｄ）とを含むことを特徴とする。
本発明によると、半導体素子の素子電極と実装基板の電極端子とが自己集合的に形成された半田接合体によって電気的に接続されているので、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、テープオートメイテッドボンディング（ＴＡＢ）法と異なる新規な微細ピッチ接続技術を提供することができる。
本発明の実装体は、半導体素子の素子電極と、実装基板に形成された配線パターンの電極端子とは、半田粒子が集合してブリッジ状に成形した半田接合体によって電気的に接続されている。このブリッジ状に成形した半田接合体は、半田粒子と樹脂と対流添加剤を含む半田樹脂ペーストを加熱することにより、対流添加剤を沸騰させて樹脂に対流を発生させ、半田粒子を集合させて、素子電極と電極端子との間をブリッジ状に連結させることにより形成する。すなわち、加熱により、ペースト中の対流添加剤は沸騰が起こり、この沸騰に随伴して半田粒子が集合（以下「自己集合」ともいう。）し、電極間をブリッジ状の半田接合体を形成する。このとき半田粒子も溶融させておくと半田粒子が濡れ性の高い素子電極と電極端子に自己集合し、半田接合体に形成できる。
本発明においては、さらに、電極パターンが形成された対向基板を含み、電極パターンは半田接合体を挟んで半導体素子の上に配置するのが好ましい。対向基板は、透光性基板であることが好ましい。半田接合体の接合状態を観察しながら形成できるからである。
また、対向基板はフレキシブル基板であってもよい。また、対向基板の反対面にも電極パターンが形成されていてもよい。また、前記対向基板の反対面には、シールド層が形成されていてもよい。
また、実装基板の一部には凹部が形成されており、凹部の底面に半導体素子の裏面が接しているのが好ましい。
また、実装基板の上面と半導体素子の前記表面とは、略同一面上に位置するのが好ましい。また、前記半導体素子は厚さ１０μｍ以上１００μｍ以下の薄型半導体チップであることが好ましい。このようにすると全体の厚さを小さくできる。
また、半田接合体は樹脂の中に埋設されているのが好ましい。前記樹脂は半田樹脂ペーストに含まれる樹脂から半田成分が少なくなっている樹脂で構成される。この樹脂も透光性樹脂であることが好ましい。半田接合体の接合状態を観察しながら形成できるからである。
次に本発明方法においては、ブリッジ状に連結した半田接合体を形成した後、さらに対向基板を除去してもよい。これにより電極パターンを通して電気的検査をできる。
また、素子電極、電極端子、又は電極パターンの表面には半田濡れ性を向上させるコーティング処理を施しておくのが好ましい。このようにすると半田接合体が形成しやすい。半田濡れ性を向上させるコーティング処理とは、例えば半田メッキ、金メッキ等を、厚み０．０５〜３０μｍで形成しておく処理をいう。
また、半田接合体は電極パターンに沿って延びる部位を有していてもよい。
半田樹脂ペーストは、樹脂と、半田粒子と、前記樹脂が加熱されたときに沸騰する対流添加剤とから構成され、樹脂としては、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粒子としてＰｂフリー半田粒子を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール（沸点８２．４℃）、酢酸ブチル（沸点１２５〜１２６℃）、ブチルカルビトール（ジエチレングリコールモノブチルエーテル、沸点２０１．９℃）、エチレングリコール（沸点１９７．６℃）等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、半田樹脂ペースト中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粒子）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ2Ｏ、ＣＯ2、Ｎ2等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、又は発泡剤を挙げることができる。
半田粒子は任意のものを選択して使用できる。例えば次の表１に示すものを挙げることができる。一例として挙げた表１に示す材料は、単独でも使用できるし、適宜組み合わせて使用することもできる。なお、半田粒子の融点を、熱硬化性樹脂の硬化温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
Figure 2007096946
半田粒子の好ましい融点は１００〜３００℃であり、さらに好ましくは表１に示すように１３９〜２４０℃である。融点が１００℃未満では耐久性に問題が生ずる傾向になる。融点が３００℃を超えると、樹脂の選択が困難となる。
半田粒子の好ましい平均粒子径は１〜３０μｍの範囲であり、さらに好ましくは５〜２０μｍの範囲である。平均粒子径が１μｍ未満では、半田粒子の表面酸化で溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。平均粒子径が３０μｍを超えると、沈降により電気接続体を得るのが難しくなる。なお、平均粒子径は市販の粒度分布計で測定できる。例えば、堀場製作所レーザ回折粒度測定器（ＬＡ９２０）、島津製作所レーザ回折粒度測定器（ＳＡＬＤ２１００）などを用いて測定することができる。
次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
半田粒子と樹脂の配合割合は、重量比で導電粒子：樹脂＝７０〜３０：３０〜７０の範囲が好ましく、さらに好ましくは半田粒子：樹脂＝６０〜４０：４０〜６０である。半田粒子と樹脂は、均一混合した後に使用するのが好ましい。例えば、半田粒子は５０重量％、エポキシ樹脂５０重量％とし、混錬器にて均一混合状態とし、これに対流添加剤を加え、半田粒子の分散状態を保ったままペースト状にする。
さらに本発明の好適例においては、半田粒子としては、例えば鉛フリーで融点２００〜２３０℃の半田合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業工程が短縮できる。
なお、半田接合体が形成された後、未硬化状態の半田樹脂ペーストを洗い流し、他の樹脂（同種の樹脂でも構わない）を充填し、硬化することも可能である。この場合、半田接合体を形成するための半田樹脂ペーストに含まれる樹脂としては、必ずしも熱硬化性あるいは光硬化性の樹脂を用いる必要はない。また、後から充填する樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが低いことが好ましい。半田接合体が樹脂硬化時に再変形しないためである。
次に本発明の一実施例における半田接合体を形成するメカニズムについて図面を用いて説明する。
まず、図２６Ａに示すように、複数の接続端子２１１が形成された回路基板２１０上に、金属粒子（例えば、半田粉）２１２及び対流添加剤２１３と樹脂２１４を含有する半田樹脂ペースト２１５を供給する。対流添加剤２１３は、半田樹脂ペースト２１５が加熱されたときに沸騰して対流を発生させる添加剤である。
次に、図２６Ｂに示すように、半田樹脂ペースト２１５の表面に、複数の電極端子２２１を有する半導体チップ２２０を当接させる。このとき、半導体チップ２２０の電極端子２２１は、回路基板２１０の接続端子２１１と対向するように配置される。そして、この状態で、半田樹脂ペースト２１５を加熱する。ここで、半田樹脂ペースト２１５の加熱温度は、金属粒子２１２の融点、及び対流添加剤２１３の沸点よりも高い温度とする。
加熱により溶融した金属粒子２１２は、半田樹脂ペースト２１５中で互いに結合し、図２６Ｃに示すように、濡れ性の高い接続端子２１１と電極端子２２１との間に自己集合する。これにより、半導体チップ２２０の電極端子２２１と、回路基板２１０の接続端子２１１との間を電気的に接続する半田接合体２２２が形成される。その後、樹脂２１４を硬化又は固化させて、半導体チップ２２０を回路基板２１０に固定させる。
この技術の特徴は、半田樹脂ペースト２１５が加熱されたときに、対流添加剤２１３が沸騰し、沸騰した対流添加剤２１３が半田樹脂ペースト２１５中に対流を発生させることによって、半田樹脂ペースト２１５中に分散している金属粒子２１２の移動を促進させることにある。これにより、金属粒子２１２の結合が均一に進行して、半田接合体（半田バンプ）２２２を自己集合的に形成することができる。ここで、半田樹脂ペースト２１５中の樹脂２１４は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子２１２同士の結合過程は、極めて短時間に終了するため、いくら金属粒子２１２が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる樹脂２１４と対流添加剤２１２による対流促進が重要である。この樹脂２１４と対流添加剤２１２の組み合わせにより、半田バンプ２２２が自己集合的に形成する。なお、半田バンプ２２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
本発明者らは、前記のような着想を得てさらに応用展開し、本発明に至った。
以下、図面を参照しながら、本発明の実施形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
［実施形態１］
まず、図１を参照しながら、本発明の実施形態に係る実装体について説明する。図１は本実施形態の実装体１００の断面構成を模式的に示している。
本実施形態の実装体１００は、素子電極１２を有する半導体素子１０と、電極端子３２を有する配線パターン３５が形成された実装基板３０とから構成されている。半導体素子１０は、素子電極１２が形成された表面１０ａと、表面１０ａに対向する裏面１０ｂとを有しており、半導体素子１０の裏面１０ｂは、実装基板３０に接している。そして、半導体素子１０の素子電極１２と、配線パターン３５の電極端子３２とは、自己集合的に形成された半田接合体２０によって電気的に接続されている。ここで、自己集合的に形成された半田接合体２０は、図１に示したような半田製の部材を予め作製しておいてそれを素子電極１２・電極端子３２上に配置したのではなく、所定のプロセスを経て、素子電極１２及び電極端子３２上に成長させて形成したものである。そのプロセスの内容は後述する。
本実施形態の構成では、電極パターン４２が形成された基板４０を備えており、基板４０は、電極パターン４２が形成された面４０ａが半導体素子１０の表面１０ａと対向するように、樹脂２５を挟んで半導体素子１０の上に配置されている。そして、半田接合体２０は、基板４０の電極パターン４２に接触しながら、樹脂２５中に形成されている。基板４０は、透光性基板であることが好ましく、例えば、ガラス基板、透光性樹脂基板を用いることができる。本実施形態では、ガラス基板を用いている。
図１に示した実装基板３０は、リジッド基板（典型的なプリント基板）であり、実装基板３０の一部には、凹部３７が形成されている。そして、凹部３７の底面に、半導体素子１０の裏面１０ｂが接している。この例では、実装基板３０の上面３０ａと、半導体素子１０の表面１０ａとは、略同一面（一例として、±５０μｍ）上に位置しており、したがって、素子電極１２の上面と電極端子３２の上面もほぼ同じ高さに位置している。
半導体素子１０は、例えば、ベアチップである。なお、半導体素子（ベアチップ）１０の厚さは、例えば、５０〜５００μｍである。図１に示した例では、素子電極１２は、チップ表面１０ａの周縁領域に配列（ペリフェラル配列）されている。ペリフェラル配列の素子電極１２を有する半導体素子１０が、本実施形態の半田接合体２０によって実装基板３０に接続された平面構成例を図２に示す。
図１及び図２に示すように、半導体素子１０の素子電極１２は、半田接合体２０を介して電極端子３２に電気的に接続される。電極端子３２は、配線パターン３５の一端に形成されており、好ましくはランド形状をしている。半田接合体２０は、素子電極１２から上方に延びて、基板４０の電極パターン４２に沿って形成され、電極端子３２に達する。半田接合体２０の周囲には樹脂２５が位置しており、隣接する半田接合体２０同士は樹脂２５によって絶縁されている。また、ブリッジ状に形成されている。
半田接合体２０は、自己集合的に形成されるとともに、素子電極１２及び電極端子３２に対して自己整合的に形成されている。したがって、素子電極１２及び電極端子３２と、半田接合体２０との間の位置ズレは実質的になく、素子電極１２及び電極端子３２のパターンに自動的に対応して半田接合体２０は形成されている。また、半田接合体２０は、素子電極１２と電極端子３２との間でブリッジ状に接合する。
本実施形態において半田接合体２０を構成する金属（半田）は、低融点金属であり、例えば、Ｓｎ−Ａｇ系半田（Ｃｕ等を添加したものも含む）を用いている。なお、Ｓｎ−Ａｇ系半田（Ｃｕ等を添加したものも含む）に限らず、１００〜３００℃の範囲に融点をもつ低融点金属であれば、利用することができ、例えば、他の半田粒子として、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系半田等のＰｂフリー半田、Ｐｂ−Ｓｎ共晶半田、あるいは、Ｃｕ−Ａｇ合金等の低融点金属などを用いることが可能である。本実施形態ではＳｎ−Ａｇ−Ｃｕの材料で、平均粒子径２０μｍの半田粒子を用いた。
また、樹脂２５として、エポキシ樹脂等の熱硬化性樹脂を用いた。本実施形態の構成では、樹脂２５に透光性の樹脂（例えば、エポキシ樹脂）を用いることが好ましい。樹脂２５の厚さ（すなわち、チップ表面１０ａから基板４０の下面４０ａとの距離）は、例えば５００μｍ以下であり、より好ましくは１０μｍ以上１００μｍ以下である。樹脂２５は、少なくとも、半田接合体２０の周囲、素子電極１２の周囲、及び電極パターン４２の周囲を覆っている。実装基板３０上に形成された配線パターン３５及び基板４０上に形成された電極パターン４２は、例えば、銅から構成されており、その厚さは、例えば、５μｍ〜３５μｍである。
本実施形態の構成による接続方法は、上述したワイヤーボンディング法、フリップチップボンディング法、ＴＡＢ法とは異なる新たな接続方法であり、以下のように、種々の特徴及び利点を有する。
まず、本実施形態の構成によれば、半導体素子１０の裏面を基板３０上に配置することができるので、ＷＢ法と同様にダイボンドを利用して、半導体素子１０を実装基板３０の凹部３７内にセットすることができる。また、半導体素子１０の裏面１０ｂが実装基板３０と接触しているので、放熱性を良好にすることができる。
さらに、基板４０の電極パターン４２に沿って形成された半田接合体２０よって、半導体素子１０と基板３０とを電気的に接続できる。すなわち、半田接合体２０によって一括して素子電極１２と電極端子３２とを電気的に接続することが可能である。言い換えると、ＷＢ法のように一つずつ結線しなくてもよい。したがって、ＷＢ法と比べて作業の手間を軽減させることができる。また、この半田接合体２０による電気的接続は、自己集合的に行うことができるので、条件の設定をきちんとすれば、ＷＢ法と比較して非常に簡便に行うことができるとともに、設備投資も少なくてすむ。さらには、半田接合体２０は自己整合的に形成されるので、電気的接続に伴う高精度のアライメント調整や、公差に基づく位置ズレの問題を回避することができ、それゆえ、技術的意義が大きい。
加えて、電極パターン４２及び電極端子３２によってピッチを規定できるので、ＷＢ法と比べて、より微細ピッチの接続に向いている。そして、上述したように、この半田接合体２０は自己集合的かつ自己整合的に形成されるので、そのような微細ピッチであればさらにその利点が増大する。また、ＷＢ法と比較して、実装面積も小さくすることができる。
また、本実施形態の構成の場合、基板４０を通して半導体素子１０の素子電極１２の位置を確認することができるので、ＦＣ法と比較して、位置合わせが容易である。また、樹脂２５が透明樹脂の場合、透明樹脂からなるペースト塗布後であっても、位置合わせを容易に行うことができる。同様に、実装基板３０上の電極端子３２の位置合わせも容易である。ＦＣ法の場合、半導体素子１０の電極形成面１０ａが実装基板３０の方を向いてしまうので、半導体素子１０と基板３０との接続状況を見て確認することが困難であるが、本実施形態の構成の場合、位置合わせだけでなく、接続確認も容易に行うことができる。加えて、本実施形態の構成の場合、半田接合体２０が自己整合的に形成されることにより、本来的に、多くの位置合わせに伴う問題が回避されている。
さらに、ファインパターンは、基板４０の電極パターン４２に形成すればよいので、ＦＣ法と比べて、実装基板３０のコストアップを抑制することができる。また、半導体素子がエリアアレイ型の場合、ＦＣ法では特定の領域（すなわち、半導体素子が面する基板の領域）に数多くの端子が集中することに伴って、配線基板の層数を多くすることが必要となる場合が多かったが、本実施形態の構成の場合、基板４０の電極パターン４２によって配線の引き回しを行うことができるので、ＦＣ法の場合と比べて、実装基板３０の層数を少なくすることができる。したがって、それによっても実装基板３０のコストアップを抑制することができる。
そして、本実施形態の構成では、基板４０及び樹脂２５によって半導体素子１０の表面を保護することができるともに、半導体素子１０の接続部及び／又は実装基板３０の接続部が保護されているので、接続信頼性にも優れている。そして、半田接合体２０も樹脂２５及び基板４０によって保護されている。
本実施形態の実装体１００の場合、半導体素子１０の素子電極１２には、半田バンプが形成されていないものを用いることができるので、その分、コストアップを抑制することができる。特に、多ピン・狭ピッチの素子電極１２上にバンプを形成するのは高度な技術が要求されるとともに、コストアップにつながるので、その部分を省略できる利点も大きい。すなわち、ＦＣ法の場合と異なって、事前に素子電極１２上にバンプを形成せずに、半導体素子１０と実装基板３０とを電気的に接続することができるメリットもある。
また、ＴＡＢ法の場合には、インナーリード工程とアウターリード工程とを別々に実行する必要があったが、本実施形態の構成では、半田接合体２０の一端と他端とによって半導体素子１０と基板３０との電気的接続を行うことができるので簡便である。さらに、ＴＡＢ法と比較して、実装面積も小さくすることができる。
さらに、図１に示した構成１００の場合、半導体素子１０の裏面１０ｂが実装基板３０に形成された凹部３７の底面に接しているので、外見上の半導体素子１０の厚さを無くしたり薄くしたりすることができるので、実装体１００の薄型化を図ることができる。また、この例では、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが略同一面上に位置しているので、半田接合体２０の形成が比較的容易になる。しかし、後述するが、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが異なる面にあっても、半田接合体２０を自己集合的かつ自己整合的に形成することができる。
また、基板４０の上面４０ｂは平担となっているので、この上に電子部品（例えば、チップ部品）を実装することもできる。また、基板４０の上面４０ｂに配線パターンを形成してもよいし、あるいは、シールド層を形成してもよい。シールド層は、例えば、導電材料からなるベタ層から形成することができる。なお、上述したように、基板４０は、ガラス基板に限らず、他の基板（樹脂基板）を用いることもできる。また、透光性基板に限らず、それ以外の基板（例えば、半導体基板など）を用いることもできる。
次に、図３Ａ〜図３Ｅを参照しながら、本実施形態の実装体１００の製造方法について説明する。図３Ａ〜図３Ｅは、本実施形態の製造方法を説明するための工程断面図である。
まず、図３Ａに示すように、半導体素子（例えば、ベアチップ）１０を実装基板（例えば、リジッドプリント基板）３０上に載置する。この例では、実装基板３０の凹部３７を形成して、その凹部３７の底面に半導体素子１０の底面１０ｂが位置するように半導体素子１０を配置している。半導体素子１０の上面１０ａには素子電極１２が形成されている。一方、実装基板３０の上面３０ａには、電極端子（ランド）３２を含む配線パターン３５が形成されている。
次に、図３Ｂに示すように、素子電極１２及び電極端子３２を含む領域に半田樹脂ペースト２１を塗布する。本実施形態では、半導体素子１０の電極形成面（上面）１０ａの全面と、実装基板３０の一部（電極端子３２を含む部位）を覆うように、半田樹脂ペースト２１は付与される。
半田樹脂ペースト２１は、樹脂と、樹脂中に分散された半田粒子（図示せず）と、当該樹脂が加熱されたときに沸騰する対流添加剤（図示せず）とから構成されている。本実施形態では、樹脂として、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粒子としてＰｂフリー半田粒子を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粒子）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ2Ｏ、ＣＯ2、Ｎ2等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、又は発泡剤を挙げることができる。
次に、図３Ｃに示すように、塗布した半田樹脂ペースト２１の上に、基板４０を載置する。基板４０は、透光性基板であることが好ましく、本実施形態では、基板４０として、ガラス基板を用いている。なお、樹脂基板や半導体基板を用いることも可能である。基板４０の下面４０ａには、電極パターン４２が形成されており、電極パターン４２の一部は、素子電極１２の少なくとも一部の上方に位置しており、また、電極パターン４２の他の部分は電極端子３２の少なくとも一部の上方に位置している。
次に、図３Ｄに示すように、半田樹脂ペースト２１を加熱することにより、対流添加剤（図示せず）を沸騰させて樹脂中に対流２７を発生させる。対流添加剤の沸騰により、基板４０と実装基板３０との間から蒸気が噴出することが多い。この加熱は、半田粒子の融点以上で、対流添加剤の沸騰が生じる温度以上になるようなプロファイルで実行される。この対流添加剤による対流２７によって、半田樹脂ペースト中の半田粒子が、素子電極１２、電極パターン４２及び電極端子３２の上に自己集合していく。なお、対流添加剤による対流２７（沸騰）がなければ、半田粒子の成長促進は達成されず、半田粒子の凝集塊（ダマ）が残ったままの状態になる。
半田粒子の自己集合が進行すると、図３Ｅに示すように、素子電極１２と電極パターン４２との間と、電極端子３２と電極パターン４２との間とを連結する半田接合体２０が形成される。本実施形態では、半田接合体２０は、電極パターン４２に沿って延びる部位を有しており、また、素子電極１２と電極端子３２とは、半田接合体２０によって直接接続されている。図３ＤからＥにおける半田接合体２０の形成時間は、条件によっても異なるが、例えば、５秒〜３０秒程度（好ましい例では約５秒）である。なお、半田接合体２０の形成においては、半田樹脂ペースト２１を事前に加熱するプリヒート工程を導入することができる。
半田接合体２０は、半田樹脂ペースト２１中の半田粒子が自己集合して形成されているので、半田接合体２０が形成された後、半田樹脂ペースト２１を構成していた樹脂中には導電粒子が実質的に含まれておらず、隣接する半田接合体２０同士は樹脂２５により絶縁されている。
なお、半田接合体２０が形成された後、未硬化状態の半田樹脂ペースト２１を洗い流し、他の樹脂（同種の樹脂でも構わない）を充填し、硬化することも可能である。この場合、半田接合体２０を形成するための半田樹脂ペースト２１に含まれる樹脂としては、必ずしも熱硬化性あるいは光硬化性の樹脂を用いる必要はない。また、後から充填する樹脂が熱硬化性樹脂の場合、半田の融点よりも樹脂の硬化温度のほうが低いことが好ましい。半田接合体２０が樹脂硬化時に再変形しないためである。
具体的な一例を説明すると、半田樹脂ペースト２１は、透明エポキシ樹脂（ジャパンエポキシレジン社製、商品名“エピコート８０６”）を５７重量部、前記半田粒子４０重量部、イソプロピルアルコールからなる溶剤３重量部を均一に混合したものを使用し、半田接合体２０を形成した。その後半田樹脂ペースト２１を洗い流し、他の熱硬化性エポキシ樹脂（ナミックス社製、商品名“８４２２”）を充填した後、加熱硬化した。
半田樹脂ペースト２１を構成する樹脂（又は他の樹脂）を硬化させると、本実施形態の実装体１００が得られる。当該他の樹脂を充填する場合には、半田樹脂ペースト２１を構成する樹脂として、熱硬化性樹脂以外の樹脂（熱可塑性樹脂、光硬化性樹脂など）を用いることもできる。
ここで、ＦＣ法の場合には、半導体素子と実装基板との隙間に樹脂（アンダーフィル材）を入れることが多く、工程数が増えてしまうが、本実施形態の製造方法の場合、硬化させた樹脂２５をアンダーフィル材のように使用することもできるので、当該工程数の増大の問題を回避することができる。
本実施形態では、基板４０に透光性基板を用いているので、基板４０を通して、半田接合体２０の接続確認を行うことができる。また、樹脂２５にも透光性樹脂を用いているので、さらに接続確認が容易となっている。
図３Ｅに示した状態の後、基板４０の除去を行ってよい。基板４０を除去して、電極パターン４２又は半田接合体２０を樹脂２５の上面に露出させると、その露出した導電部を利用して、電気的検査を実行することも可能である。例えば、基板４０を除去して、電極パターン４２を露出させ、その電極パターン４２に、テスターの端子（例えばプローブ）を接触させて、電気的検査を実行することができる。
［実施形態２］
図４に示した実装体１００では、基板４０の電極パターン４２の表面に、半田濡れ性を向上させる層４３が形成されている。すなわち、この例では、電極パターン４２の表面に、半田濡れ性を向上させるコーティング処理が施されている。電極パターン４２の表面の半田濡れ性を向上させることにより、半田接合体２０の自己集合的な形成をより容易に又はより安定して実行することができる。半田濡れ性を向上させるコーティングとしては、例えば、半田メッキ層であるＳｎＢｉ層の形成を挙げることができる。
［実施形態３］
図５に示した実装体１００では、電極パターン４２の表面の一部にマスク層４５が形成されており、半田接合体２０は、素子電極１２と電極パターン４２との間を連結する半田バンプ部２０ａと、電極端子３２と電極パターン４２との間を連結する半田バンプ部２０ｂとから構成されている。半田接合体２０が素子電極１２と電極端子３２とを直接接続しなくても、この例のように、電極パターン４２を介して、素子電極１２と電極端子３２とを電気的に接続することもできる。マスク層４５は、電極パターン４２よりも半田濡れ性が悪い材料からなり、例えばソルダーレジストから構成されている。電極パターン４２の表面のうち、素子電極１２に対応する部位と電極端子３２に対応する部位との間に、マスク層４５を形成することにより、図５に示すように、半田接合体２０は２つの部位（２０ａ、２０ｂ）に分かれるが、これにより、半田接合体２０の形状の予測性が上がり、その特性（抵抗、応力、強度など）の予測が楽になるというメリットを享受し得る。
また、マスク層４５を形成しなくても、半田接合体２０の形状を変化させることは可能である。図６Ａに示した実装体１００では、電極パターン４２の形状を工夫しており、例えば、図６Ｂに示すように、電極パターン４２のうち、素子電極１２に対応する部位４２ａと、電極端子３２に対応する部位４２ｂとに比べて、両者（４２ａ、４２ｂ）を連結する部位４２ｃの面積を小さくしている。このようにすることにより、自己集合により形成中の半田接合体２０の最初のコンタクトが、部位４２ａ、４２ｂの方に起こりやすいようにしている。また、連結部４２ｃは、図６Ｃに示すように、傾斜を持たせて形成することも可能である。なお、素子電極１２に対応する部位４２ａの面積よりも、電極端子３２に対応する部位４２ｂの面積を大きくしたのは、素子電極１２の面積及び電極端子３２の面積に対応させたものである。
［実施形態４］
図７に示した実装体１００では、基板４０が除去されて、電極パターン４２が表面に露出している。基板４０の除去は、基板４０を剥離して実行してもよいし、基板４０を研磨して実行してもよい。電極パターン４２が露出していることにより、これを検査用端子として利用することが可能となる。また、図７に示した実装体１００の樹脂２５を取り除いて、図８に示す構造にすることもできる。
さらに、図９に示すように、図７に示した実装体１００から電極パターン４２を除去して、半田接合体２０を露出させることも可能である。加えて、そこから樹脂２５を取り除いて、図１０に示す構造にしてもよい。
［実施形態５］
図８及び図１０に示した実装体１００では、素子電極１２と電極端子３２との間を空気絶縁しているが、素子電極１２と電極端子３２との間に樹脂２５を存在させて絶縁性を高めてもよい。なお、図１１に示すように、半田接合体２０の上面を、平面でなく、若干曲線を持たせてもよい。これは、図８に示した構造に対し、短時間、熱処理（例えば、リフロー処理）を行い、半田接合体２０を少しだけ溶融させて、より応力を緩和できる形状に変形させたものである。
［実施形態６］
図１２に示した実装体１００では、実装基板３０の上面３０ａが平坦な典型的な基板上に半導体素子１０を載置した構成を示している。この場合、素子電極１２の上面と、電極端子３２の上面との段差を少なくして半田接合体２０の自己集合形成がより容易に実行できるように、半導体素子１０として薄型の半導体チップを用いることが好ましい。その場合の半導体素子１０の厚さは、１５０μｍ以下であり、好ましくは１００μｍ程度である。なお、半導体素子１０の厚さが１５０μｍを超えるもの（例えば２００〜４５０μｍ程度）であっても、問題なく半田接合体２０の自己集合形成を行うことができる。
図１２に示した構成から、基板４０を除去すると、図１３に示すような実装体１００となる。また、樹脂２５を取り除いて、リフロー処理等を行って、半田接合体２０の応力緩和を抑制した形状にすると、図１４に示す実装体１００になる。なお、図１４に示す構造において、素子電極１２と電極端子３２との間に樹脂２５を形成することも可能である。
図１２に示した実装体１００は、図３Ａ〜図３Ｅと同様に、図１５Ａ〜図１５Ｅに示すようにして製造することができる。すなわち、まず、図１５Ａに示すように、平坦な実装基板３０の上に半導体素子を載置した後、図１５Ｂに示すように、半田樹脂ペースト２１を塗布する。次に、図１５Ｃに示すように、半田樹脂ペースト２１の上に基板４０を載置し、次いで、図１５Ｄに示すように、半田樹脂ペースト２１を加熱する。すると、対流添加剤（図示せず）が沸騰して樹脂中に対流２７を発生し、半田粒子の自己集合が進行する。そして、図１５Ｅに示すように、半田接合体２０が形成されて、実装体１００が得られる。
実装基板３０は、リジッドプリント基板に限らず、図１６に示すようなダイパッド部３０ｂと、リード部３０ａとからなるリードフレーム３０を用いることも可能である。また、上述したように、実装基板３０として、フレキシブルプリント基板を用いることも可能である。なお、基板４０の上面は平担でなくてもよく、例えば、基板４０としてフレキシブル基板を用いて、図１７に示すように、基板４０の上面が湾曲するような構成にしてよい。
また、基板４０をフレキシブル基板のような柔軟な基板にすることで、半田接合体２０にかかる応力を低減させることができ、その結果、接続部の安定化を図ることができる。加えて、半導体素子１０の厚さによって広がる電極端子３２と電極パターン４２とのギャップを小さくすることができるので、電極端子３２においても安定した接続を得ることができる。
さらに、図２に示した構成例では、素子電極１２と電極端子３２との間隔（ピッチ）が同じなるように引き出したが、図１８に示すように、電極端子３２の方の間隔（ピッチ）が広がるように、ファンアウトした構成にしてもよい。
なお、上記構成例では、素子電極１２をペリフェラル状に配列した半導体素子１０を示したが、これに限定されず、アレイ状に配列した半導体素子１０を用いることも可能である。また、素子電極１２の端子数の限定は特になく、多ピンで狭ピッチであるほど、本発明の実施形態の技術のメリットは大きくなる。
［実施形態７］
次に、図１９及び図２０を参照しながら、本実施形態の実装体１００における半田接合体２０の自己集合形成状態を説明する。
図１９に示した断面の顕微鏡写真は、図２０に示した構造を実際に研磨して断面を露出させ顕微鏡で観察した際の顕微鏡写真である。この構造は、銅製のベタ層３５’を有するフレキシブル基板３０の上に半導体素子１０を載せ、その後、図３Ｂ〜図３Ｅに示すように、素子電極１２と電極端子領域３２’とを接続する半田接合体２０を樹脂２５中に自己集合的に形成させたものである。
図１９に示すように、半田接合体２０は、素子電極１２から上に、そして電極パターン４２’に沿って延び、下の電極端子領域３２’に達している。なお、図１９中の断面には、研磨剤が充填されている影響で、各要素の断面構成が一部見えにくくなっている。ここで、半導体素子１０の厚さは１００μｍ以下（この例では厚さ５０μｍ）である。また、基板３０及び基板４０の厚さは３０μｍである。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の応用が可能である。
上述した本発明の実施形態では、半導体素子１０がベアチップの場合について説明したが、ベアチップに限らず、例えば、チップ・サイズ・パッケージ（ＣＳＰ）のような半導体パッケージを半導体素子１０として使用することも可能である。また、半導体素子１０は、好ましくはメモリＩＣチップや、ロジックＩＣチップ、あるいは、システムＬＳＩチップであるが、その種類は特に問わない。
本発明によれば、ＷＢ法、ＦＣ法、ＴＡＢ法とは異なる新規な微細ピッチ接続技術を用いた実装体及びその製造方法を提供することができる。
図１は本発明の実施形態１に係る実装体の構成を模式的に示す断面図。 図２は本発明の実施形態１に係る実装体構成を模式的に示す平面図。 図３Ａ〜図３Ｅは、本発明の実施形態１に係る実装体の製造方法を説明するための工程断面図。 図４は本発明の実施形態２に係る実装体を模式的に示す断面図。 図５は本発明の実施形態３に係る実装体を模式的に示す断面図。 図６Ａは本発明の実施形態３に係る実装体の応用例を模式的に示す断面図、図６Ｂは同、電極パターンの平面構成図、図６Ｃは同、電極パターン４２の平面構成図。 図７は本発明の実施形態４に係る実装体を模式的に示す断面図。 図８は本発明の実施形態５に係る実装体を模式的に示す断面図。 図９は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１０は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１１は本発明の実施形態５に係る実装体の応用例を模式的に示す断面図。 図１２は本発明の実施形態６に係る実装体を模式的に示す断面図。 図１３は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１４は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１５Ａ〜図１５Ｅは、本発明の実施形態６に係る実装体の製造方法を説明するための工程断面図。 図１６は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１７は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１８は本発明の実施形態６に係る実装体の応用例を模式的に示す平面図。 図１９は本発明の実施形態７に係る実装体の半田接合体の自己集合形成状態を説明するための断面の顕微鏡写真。 図２０は図１９に示した半田接合体の自己集合形成状態の構成を説明するための断面図。 図２１Ａは、従来のワイヤーボンディング（ＷＢ）状態を示す上面図、図２１Ｂは、図２１Ａにおける線Ｉ−Ｉに沿った断面図。 図２２は従来の樹脂封止体（半導体モジュール）の断面図。 図２３従来のフリップチップボンディング（ＦＣ）法を用いて実装された半導体デバイスの断面図。 図２４は従来のテープオートメイテッドボンディング（ＴＡＢ）法を用いた半導体装置の断面図。 図２５は従来の半導体装置を実装基板に実装した構成を示す断面図。 図２６Ａ−Ｃは本発明の一実施例における半田接合体の形成メカニズムを説明する断面図。
次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエラストマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
この技術の特徴は、半田樹脂ペースト２１５が加熱されたときに、対流添加剤２１３が沸騰し、沸騰した対流添加剤２１３が半田樹脂ペースト２１５中に対流を発生させることによって、半田樹脂ペースト２１５中に分散している金属粒子２１２の移動を促進させることにある。これにより、金属粒子２１２の結合が均一に進行して、半田接合体（半田バンプ）２２２を自己集合的に形成することができる。ここで、半田樹脂ペースト２１５中の樹脂２１４は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子２１２同士の結合過程は、極めて短時間に終了するため、いくら金属粒子２１２が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる樹脂２１４と対流添加剤２１３による対流促進が重要である。この樹脂２１４と対流添加剤２１３の組み合わせにより、半田バンプ２２２が自己集合的に形成する。なお、半田バンプ２２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
図１２に示した構成から、基板４０を除去すると、図１３に示すような実装体１００となる。また、樹脂２５を取り除いて、リフロー処理等を行って、半田接合体２０の応力を抑制した形状にすると、図１４に示す実装体１００になる。なお、図１４に示す構造において、素子電極１２と電極端子３２との間に樹脂２５を形成することも可能である。
図１は本発明の実施形態１に係る実装体の構成を模式的に示す断面図。 図２は本発明の実施形態１に係る実装体構成を模式的に示す平面図。 図３Ａ〜図３Ｅは、本発明の実施形態１に係る実装体の製造方法を説明するための工程断面図。 図４は本発明の実施形態２に係る実装体を模式的に示す断面図。 図５は本発明の実施形態３に係る実装体を模式的に示す断面図。 図６Ａは本発明の実施形態３に係る実装体の応用例を模式的に示す断面図、図６Ｂは同、電極パターンの平面構成図、図６Ｃは同、電極パターン４２の平面構成図。 図７は本発明の実施形態４に係る実装体を模式的に示す断面図。 図８は本発明の実施形態４に係る実装体の応用例を模式的に示す断面図。 図９は本発明の実施形態４に係る実装体の別の応用例を模式的に示す断面図。 図１０は本発明の実施形態４に係る実装体のさらに別の応用例を模式的に示す断面図。 図１１は本発明の実施形態５に係る実装体を模式的に示す断面図。 図１２は本発明の実施形態６に係る実装体を模式的に示す断面図。 図１３は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１４は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１５Ａ〜図１５Ｅは、本発明の実施形態６に係る実装体の製造方法を説明するための工程断面図。 図１６は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１７は本発明の実施形態６に係る実装体の応用例を模式的に示す断面図。 図１８は本発明の実施形態６に係る実装体の応用例を模式的に示す平面図。 図１９は本発明の実施形態７に係る実装体の半田接合体の自己集合形成状態を説明するための断面の顕微鏡写真。 図２０は図１９に示した半田接合体の自己集合形成状態の構成を説明するための断面図。 図２１Ａは、従来のワイヤーボンディング（ＷＢ）状態を示す上面図、図２１Ｂは、図２１Ａにおける線Ｉ−Ｉに沿った断面図。 図２２は従来の樹脂封止体（半導体モジュール）の断面図。 図２３従来のフリップチップボンディング（ＦＣ）法を用いて実装された半導体デバイスの断面図。 図２４は従来のテープオートメイテッドボンディング（ＴＡＢ）法を用いた半導体装置の断面図。 図２５は従来の半導体装置を実装基板に実装した構成を示す断面図。 図２６Ａ−Ｃは本発明の一実施例における半田接合体の形成メカニズムを説明する断面図。

Claims (24)

  1. 素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子と、
    電極端子を有する配線パターンが形成された実装基板とを含む実装体であって、
    前記半導体素子の裏面は、前記実装基板に接しており、
    前記半導体素子の前記素子電極と、前記実装基板に形成された前記配線パターンの前記電極端子とは、半田粒子が集合してブリッジ状に成形された半田接合体によって電気的に接続されていることを特徴とする実装体。
  2. さらに、電極パターンが形成された対向基板を含み、
    前記電極パターンは、前記半田接合体を挟んで前記半導体素子の上に配置されている請求項１に記載の実装体。
  3. 前記対向基板は、透光性基板である請求項２に記載の実装体。
  4. 前記対向基板は、フレキシブル基板である請求項２に記載の実装体。
  5. 前記対向基板の反対面にも、電極パターンが形成されている請求項２に記載の実装体。
  6. 前記対向基板の反対面には、シールド層が形成されている請求項２に記載の実装体。
  7. 前記半田接合体は、当該半田接合体の上面に位置する電極パターンに接触して形成されている、請求項１に記載の実装体。
  8. 前記実装基板の一部には、凹部が形成されており、
    前記凹部の底面に前記半導体素子の前記裏面が接している請求項１に記載の実装体。
  9. 前記実装基板の上面と、前記半導体素子の前記表面とは、略同一面上に位置する請求項８に記載の実装体。
  10. 前記半導体素子は、厚さ１００μｍ以下の薄型半導体チップである請求項１に記載の実装体。
  11. 前記半田接合体は、樹脂の中に埋設されている請求項１に記載の実装体。
  12. 前記樹脂の上面は、略平面となっている、請求項１１に記載の実装体。
  13. 前記素子電極と前記電極端子とは、前記電極パターンを介して、電気的に接続されている、請求項２に記載の実装体。
  14. 前記樹脂は透光性樹脂である請求項１１に記載の実装体。
  15. 素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子の当該裏面を、電極端子を有する配線パターンが形成された実装基板上に配置する工程（ａ）と、
    樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記素子電極および前記電極端子を含む領域に付与する工程（ｂ）と、
    電極パターンが形成された第１面と、前記第１面に対向する第２面とを有する基板を、前記基板の前記電極パターンが前記素子電極および前記電極端子を覆うように、前記基板の第１面を、前記半田樹脂ペーストを挟んで、前記半導体素子の前記表面および前記実装基板と対向させる工程（ｃ）と、
    前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、前記半田樹脂ペースト中の前記半田粉を自己集合させて、少なくとも、前記素子電極と前記電極パターンとの間と、前記電極端子と電極パターンとの間とを連結する半田部材を形成する工程（ｄ）と
    を含む実装体の製造方法。
  16. 前記工程（ｄ）において、前記半田接合体は、前記電極パターンに沿って延びる部位を有している請求項１５に記載の実装体の製造方法。
  17. 前記対向基板は透光性基板である請求項１５に記載の実装体の製造方法。
  18. 前記半田樹脂ペーストを構成する樹脂は透光性樹脂である請求項１５に記載の実装体の製造方法。
  19. 前記工程（ｄ）の後、さらに前記対向基板を除去する請求項１５に記載の実装体の製造方法。
  20. 前記対向基板の除去の後、前記電極パターンを通して電気的検査を実行する請求項１９に記載の実装体の製造方法。
  21. 前記電極パターンの表面には、半田濡れ性を向上させるコーティング処理が施されている請求項１５に記載の実装体の製造方法。
  22. 前記実装基板はフレキシブル基板である請求項１５に記載の実装体の製造方法。
  23. 前記電極パターンが形成されている基板はフレキシブル基板である請求項１５に記載の実装体の製造方法。
  24. 前記半田接合体は、樹脂の中に埋設されている請求項１５に記載の実装体の製造方法。

JP2006520620A 2006-02-21 2006-02-21 実装体及びその製造方法 Active JP5085932B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303037 WO2007096946A1 (ja) 2006-02-21 2006-02-21 実装体及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007096946A1 true JPWO2007096946A1 (ja) 2009-07-09
JP5085932B2 JP5085932B2 (ja) 2012-11-28

Family

ID=38437008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520620A Active JP5085932B2 (ja) 2006-02-21 2006-02-21 実装体及びその製造方法

Country Status (4)

Country Link
US (2) US7713787B2 (ja)
JP (1) JP5085932B2 (ja)
CN (1) CN100573840C (ja)
WO (1) WO2007096946A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
WO2008023452A1 (fr) * 2006-08-25 2008-02-28 Sumitomo Bakelite Co., Ltd. Bande adhésive, structure de jonction, et ensemble semi-conducteur
JP4489106B2 (ja) * 2007-08-27 2010-06-23 日本テキサス・インスツルメンツ株式会社 不良解析装置
KR101316049B1 (ko) 2009-03-27 2013-10-07 가부시키가이샤 어드밴티스트 제조 장치, 제조 방법 및 패키지 디바이스
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
JP6208414B2 (ja) * 2012-07-26 2017-10-04 昭和電工株式会社 半田熱処理用治具
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
JP6085031B2 (ja) * 2014-07-22 2017-02-22 積水化学工業株式会社 接続構造体の製造方法
KR20190116167A (ko) * 2019-09-04 2019-10-14 삼성전기주식회사 적층형 전자 부품
US20220030721A1 (en) * 2021-07-02 2022-01-27 Panasonic Intellectual Property Management Co., Ltd. Mounting method and mounting structure formed by the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312992A (ja) * 1989-06-12 1991-01-21 Asahi Chem Ind Co Ltd 電気的接合部
JPH0318041A (ja) * 1989-06-15 1991-01-25 Asahi Chem Ind Co Ltd 電気的接合部
JPH11274707A (ja) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 半田プリコート方法
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
JP2006203096A (ja) * 2005-01-24 2006-08-03 Matsushita Electric Ind Co Ltd 実装体およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266140A (en) * 1978-11-21 1981-05-05 Kaufman Lance R Positioning means for optically couplable circuit elements
JPH04286134A (ja) 1991-03-15 1992-10-12 Fujitsu Ltd 半導体装置の封止方法
JPH0750353A (ja) 1993-08-04 1995-02-21 Sony Corp 光学機能素子
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JP3178519B2 (ja) 1998-07-21 2001-06-18 日本電気株式会社 半導体デバイス及びその製造方法
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0312992A (ja) * 1989-06-12 1991-01-21 Asahi Chem Ind Co Ltd 電気的接合部
JPH0318041A (ja) * 1989-06-15 1991-01-25 Asahi Chem Ind Co Ltd 電気的接合部
JPH11274707A (ja) * 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 半田プリコート方法
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
JP2006203096A (ja) * 2005-01-24 2006-08-03 Matsushita Electric Ind Co Ltd 実装体およびその製造方法
JP4396533B2 (ja) * 2005-01-24 2010-01-13 パナソニック株式会社 実装体の製造方法

Also Published As

Publication number Publication date
US20080251894A1 (en) 2008-10-16
WO2007096946A1 (ja) 2007-08-30
US20100224986A1 (en) 2010-09-09
US8039307B2 (en) 2011-10-18
JP5085932B2 (ja) 2012-11-28
CN100573840C (zh) 2009-12-23
US7713787B2 (en) 2010-05-11
CN101164151A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
JP5085932B2 (ja) 実装体及びその製造方法
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP4105409B2 (ja) マルチチップモジュールの製造方法
CN104576547B (zh) 印刷电路板、其制造方法及其半导体封装
JP3450236B2 (ja) 半導体装置及びその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2008235365A (ja) 配線基板、電子部品の実装構造、及び半導体装置
CN106463427B (zh) 半导体装置及其制造方法
JP2011009372A (ja) 半導体装置及びその製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP4494249B2 (ja) 半導体装置
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
US7911064B2 (en) Mounted body and method for manufacturing the same
JP4396533B2 (ja) 実装体の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP2010267741A (ja) 半導体装置の製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120906

R150 Certificate of patent or registration of utility model

Ref document number: 5085932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3