KR101316049B1 - 제조 장치, 제조 방법 및 패키지 디바이스 - Google Patents

제조 장치, 제조 방법 및 패키지 디바이스 Download PDF

Info

Publication number
KR101316049B1
KR101316049B1 KR1020117020330A KR20117020330A KR101316049B1 KR 101316049 B1 KR101316049 B1 KR 101316049B1 KR 1020117020330 A KR1020117020330 A KR 1020117020330A KR 20117020330 A KR20117020330 A KR 20117020330A KR 101316049 B1 KR101316049 B1 KR 101316049B1
Authority
KR
South Korea
Prior art keywords
substrate
terminal
board
test
manufacturing
Prior art date
Application number
KR1020117020330A
Other languages
English (en)
Other versions
KR20110111522A (ko
Inventor
요시오 코모토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110111522A publication Critical patent/KR20110111522A/ko
Application granted granted Critical
Publication of KR101316049B1 publication Critical patent/KR101316049B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y10T29/53061—Responsive to work or work-related machine element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

웨이퍼의 시험을 없앨 수 있다. 디바이스가 가지는 디바이스 단자의 위치를 검출하는 검출부와 기판에서의 디바이스 단자에 따른 위치에, 디바이스 단자에 접속하는 기판 측 단자를 생성하는 생성부와, 디바이스를 기판에 실장하여 디바이스 단자와 기판 측 단자를 접속시키는 실장부를 포함하고, 검출부는, 디바이스를 촬상하여 촬상 화상으로부터 디바이스 단자의 위치를 검출하고, 생성부는, 기판에서의 디바이스 단자에 따른 위치에, 기판 측 단자의 패턴을 프린트하는 제조 장치를 제공한다.

Description

제조 장치, 제조 방법 및 패키지 디바이스{MANUFACTURING APPARATUS, MANUFACTURING METHOD AND PACKAGE DEVICE}
본 발명은, 디바이스를 제조하는 제조 장치, 제조 방법 및 패키지 디바이스에 관한.
반도체 웨이퍼에 형성된 복수의 디바이스를 시험하는 장치로서 웨이퍼 상의 다수의 전극에 대해서 일괄하여 컨택트할 수 있는 프로브 카드를 이용한 장치가 알려져 있다(특허 문헌 1). 해당 장치는, 피시험 웨이퍼에 프로브 카드를 접촉시킨 상태로 검사 장치에 투입하고, 고온 중에서의 검사 등을 실시한다. 또한, 특허 문헌 2에는, 제품 패키지와 동일한 형태의 패키지에 칩을 수납하여 시험하는 장치가 기재되어 있다.
일본 특허 공개 공보 특개 2006-173503호 일본 특허 제4122102호 명세서
그러나, 상술한 장치에서는, 프로브 카드를 제조하기 위해서 방대한 수의 배선을 접속해야 하고, 코스트가 커져 버리고 있었다. 또한, 상술한 장치에서는, 피시험 웨이퍼 및 프로브 카드 사이의 위치 조정이 어려웠다. 또한, 커팅 후의 칩을 제품 패키지와 동일 형태의 패키지에 수납하여 시험하는 경우도, 패키지의 구성이 복잡하게 되어, 패키지의 코스트가 높아져 버리고 있었다.
여기에서 본 발명의 하나의 측면에서는, 상기의 과제를 해결할 수 있는 제조 장치, 제조 방법 및 패키지 디바이스를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 디바이스가 가지는 디바이스 단자의 위치를 검출하는 검출부와, 기판에서의 상기 디바이스 단자에 따른 위치에, 상기 디바이스 단자에 접속하는 기판 측 단자를 생성하는 생성부와, 상기 디바이스를 상기 기판에 실장하여 상기 디바이스 단자와 상기 기판 측 단자를 접속시키는 실장부를 포함하는 제조 장치 및 제조 방법을 제공한다.
또한, 본 발명의 제2 태양에서는, 전자 회로를 가지는 디바이스와, 상기 디바이스를 탑재하는 제1 기판과, 상기 제1 기판에서의 상기 디바이스가 실장된 면에 겹쳐져, 상기 제1 기판과의 사이에 상기 디바이스를 끼워 넣는 플렉서블한 제2 기판을 포함하는 패키지 디바이스를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 디바이스 제조 시스템(10)의 구성을 나타낸다.
도 2는, 본 실시 형태에 관한 디바이스 제조 시스템(10)에서 제조되는 시험용 패키지에 패키징된 패키지 디바이스의 일례를 나타낸다.
도 3은, 본 실시 형태에 관한 디바이스 제조 시스템(10)의 처리 플로우를 나타낸다.
도 4는, 시험용 패키징부(14)의 기능 구성을 나타낸다.
도 5는, 본 실시 형태에 관한 시험용 패키징부(14)의 처리 플로우를 나타낸다.
도 6은, 도 5의 단계 S21로부터 단계 S24까지의 시험용 패키징부(14)의 동작의 일례를 나타낸다.
도 7은, 도 5의 단계 S25에서의 시험용 패키징부(14)의 동작의 일례를 나타낸다.
도 8은, 디바이스(30)의 제1 디바이스 단자(42)와 제1 기판(32)의 제1 기판 측 단자(52)의 접속의 일례를 나타낸다.
도 9는, 도 5의 단계 S26로부터 단계 S32까지의 시험용 패키징부(14)의 동작의 일례를 나타낸다.
도 10은, 도 5의 단계 S33에서의 시험용 패키징부(14)의 동작의 일례를 나타낸다.
도 11은, 디바이스(30)의 제2 디바이스 단자(44)와 제2 기판(34)의 제2 기판 측 단자(56)의 접속의 일례를 나타낸다.
도 12는, 제1 기판(32)의 제1 배선(54)과 제2 기판(34)의 제3 배선(62)의 접속의 일례를 나타낸다.
도 13은, 디바이스(30)와 제1 기판(32)의 사이를 단자 볼(66)을 통해서 접속하는 경우의 접속예를 나타낸다.
도 14는, 시험용 셀(70)의 일례를 나타낸다.
도 15는, 셀 매트릭스(80)의 일례를 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또, 실시 형태 중(안)에서 설명되고 있는 특징의 편성의 모두가 발명의 해결 수단에 필수이다고는 할 수 없다.이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 디바이스 제조 시스템(10)의 구성을 나타낸다. 디바이스 제조 시스템(10)은, 복수의 디바이스(30)가 형성된 원판 형상의 웨이퍼로부터, 패키징이 된 디바이스를 제조한다. 디바이스 제조 시스템(10)은, 절단부(12)와, 시험용 패키징부(14)와, 시험부(16)와, 분리부(18)와, 제품 패키징부(20)를 구비한다.
절단부(12)는, 전자 회로를 가지는 복수의 디바이스(30)가 형성된 웨이퍼로부터, 칩 형상의 디바이스(30)를 절단한다. 시험용 패키징부(14)는, 절단부(12)에 의해 절단된 각각의 디바이스(30)를 시험용 패키지에 패키징한다.
시험부(16)는, 시험용 패키지에 패키징된 디바이스(30)를, 피시험 디바이스로서 시험한다. 시험부(16)는, 일례로서 반도체 회로 등을 시험하는 시험 장치이다.
분리부(18)는, 시험이 완료된 디바이스(30)를 시험용 패키지로부터 분리한다. 제품 패키징부(20)는, 시험용 패키지로부터 분리한 디바이스(30)를, 제품 패키지에 패키징한다.
도 2는, 시험용의 패키지 디바이스(28)의 일례를 나타낸다. 시험용의 패키지 디바이스(28)는, 칩 형상의 디바이스(30)와, 제1 기판(32)과, 제2 기판(34)을 구비한다.
제1 기판(32)은, 칩 형상의 디바이스(30)를 탑재한다. 제2 기판(34)은, 플렉서블 기판이다. 제2 기판(34)은, 제1 기판(32)에서의 디바이스(30)가 실장된 면에 겹쳐져, 제1 기판(32)과의 사이에 디바이스(30)를 끼워 넣는다.
이러한 패키지 디바이스(28)은, 2개의 기판 사이에 디바이스(30)가 수납되고 있으므로, 칩 단체의 경우와 비교하여 취급이 용이하다. 예를 들면, 패키지 디바이스(28)는, 제품 패키지화된 디바이스를 시험하는 시험 장치 등에 의해 취급할 수 있다.
도 3은, 본 실시 형태에 관한 디바이스 제조 시스템(10)의 처리 플로우를 나타낸다. 우선, 단계 S11에서, 절단부(12)는, 복수의 디바이스(30)가 형성된 웨이퍼로부터, 각각의 칩 형상의 디바이스(30)를 절단한다.
계속하여, 단계 S12에서, 시험용 패키징부(14)는, 단계 S11에서 절단된 각각의 칩 형상의 디바이스(30)를, 디바이스(30) 마다 생성된 시험용 패키지에 개별적으로 패키징한다. 시험용 패키징부(14)는, 일례로서 디바이스(30)를 시험용 패키지 내에 봉지한다.
예를 들면, 시험용 패키징부(14)는, 도 2에 도시된 바와 같이, 적어도 일방이 플렉서블 기판인 제1 기판(32) 및 제2 기판(34)의 사이의 기체를 흡인하여, 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)를 봉지한다. 본 실시 형태에서는, 시험용 패키징부(14)는, 플렉서블 기판인 제2 기판(34)을, 제1 기판(32) 및 디바이스(30)에 대해서 진공 흡착 또는 감압 흡착시킨다.
이에 대신하여, 시험용 패키징부(14)는, 일례로서 플렉서블 기판인 제2 기판(34)을, 제1 기판(32)에 대해서 장력에 의해 눌러, 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)를 끼워 넣어도 된다. 단계 S12의 패키징 방법의 상세에 대해서는, 도 4 이후에서 더 설명한다.
계속하여, 단계 S13에서, 시험용 패키징부(14)는, 시험용 패키지에 패키징된 디바이스(30)를, 외부 장치와 디바이스(30)를 접속하기 위한 시험용 기판에 취부한다. 덧붙여 외부 장치가, 시험용 패키지에 패키징된 디바이스(30)와 신호를 직접 주고 받을 수 있으면, 시험용 기판에 취부하지 않아도 된다.
계속하여, 단계 S14에서, 시험부(16)는, 시험용 기판을 통해서 디바이스(30)와 신호를 주고 받아, 시험용 패키지에 패키징된 디바이스(30)를 시험한다. 이 경우에, 시험부(16)는, 복수의 디바이스(30)를 병행하여 시험하여도 된다. 이에 의해, 시험부(16)는, 시험의 처리율을 향상시킬 수 있다.
계속하여, 단계 S15에서, 분리부(18)는, 시험이 완료된 디바이스(30)를 시험용 패키지로부터 분리한다. 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)가 봉지되고 있으면, 분리부(18)는, 일례로서 제1 기판(32) 및 제2 기판(34)의 사이에 기체를 넣어 시험용 패키지로부터 디바이스(30)를 분리한다.
또한, 분리부(18)는, 일례로서 단계 S14에서의 시험의 결과 제품화해야 한다고 판단된 디바이스(30)를 시험용 패키지로부터 분리한다. 더욱이, 분리부(18)는, 일례로서 디바이스(30)를 분리한 시험용 패키지를 폐기한다.
계속하여, 단계 S16에서, 제품 패키징부(20)는, 시험용 패키지로부터 분리한 디바이스(30)를 제품 패키지에 패키징한다. 제품 패키징부(20)는, 일례로서 시험의 결과 제품화해야 한다고 판단된 디바이스(30)를 제품 패키지에 패키징한다.
또한, 제품 패키징부(20)는, 일례로서 개별적으로 시험된 2 이상의 디바이스(30)를 1개의 제품 패키지에 패키징하여도 된다. 이 경우에, 제품 패키징부(20)는, 1 또는 2 이상의 웨이퍼로부터 절단된 2 이상의 디바이스(30)를, 3 차원 실장해도 된다. 또는, 제품 패키징부(20)는, 이러한 2 이상의 디바이스(30)를, 멀티칩 모듈에 실장하여 제품 패키지에 패키징해도 된다.
이상과 같이 본 실시 형태에 관한 디바이스 제조 시스템(10)은, 웨이퍼로부터 절단한 각각의 디바이스(30)를, 시험용 패키지에 패키징하여 시험한다. 따라서, 디바이스 제조 시스템(10)은, 웨이퍼로부터 절단되기 전의 상태의 디바이스(30)에 대해서 수행된 시험을, 칩 형상의 디바이스(30)에 대해서 실시할 수 있다. 이에 의해, 디바이스 제조 시스템(10)에 의하면, 웨이퍼 시험을 없게 하여, 시험 코스트를 작게 할 수 있다.
도 4는, 시험용 패키징부(14)의 기능 구성을 나타낸다. 시험용 패키징부(14)는, 검출부(22)와, 생성부(24)와, 실장부(26)를 가진다.
검출부(22)는, 칩 형상의 디바이스(30)가 가지는 디바이스 단자의 위치를 검출한다. 검출부(22)는, 일례로서 핸들링 장치(36)와, 촬상 장치(37)와, 데이터 처리 장치(38)를 포함한다.
핸들링 장치(36)는, 디바이스(30)를 흡착하여 핸들링한다. 촬상 장치(37)는, 핸들링 장치(36)에 의해 핸들링된 디바이스(30)의 표면을 촬상한다. 데이터 처리 장치(38)는, 촬상 장치(37)에 의해 촬상된 촬상 화상으로부터, 디바이스(30)의 표면에 형성된 디바이스 단자의 위치를 검출한다.
생성부(24)는, 시험용 패키지를 형성하는 기판에서의, 검출부(22)에 의해 검출된 디바이스 단자에 따른 위치에, 디바이스 단자에 접속하는 기판 측 단자를 생성한다. 더하여, 생성부(24)는, 일례로서 시험용 패키지를 형성하는 기판에, 외부의 장치를 해당 기판에 접속하기 위한 외부 단자를 생성한다. 또한, 더하여, 생성부(24)는, 외부 단자와 기판 측 단자를 접속하는 배선을 생성한다.
생성부(24)는, 일례로서 프린트 장치(40)를 포함한다. 프린트 장치(40)는, 도전성 재료를 기판에 내뿜어, 기판 상에 지정된 패턴을 프린트한다. 이에 의해, 프린트 장치(40)는, 기판에, 기판 측 단자, 외부 단자 및 배선을 생성할 수 있다. 실장부(26)는, 칩 형상의 디바이스(30)를 기판에 실장해 디바이스 단자와 기판 측 단자를 접속시킨다.
도 5는, 본 실시 형태에 관한 시험용 패키징부(14)의 처리 플로우를 나타낸다. 도 6은, 도 5의 단계 S21 내지 S24까지의 동작예, 도 7은, 도 5의 단계 S25에서의 동작예를 나타낸다. 도 8은, 디바이스(30)와 제1 기판(32)의 접속의 일례를 나타낸다. 도 9는, 도 5의 단계 S26 내지 S32까지의 동작예, 도 10은, 도 5의 단계 S33에서의 동작예를 나타낸다. 도 11 및 도 12는, 디바이스(30), 제1 기판(32) 및 제2 기판(34)의 접속예를 나타낸다.
도 5의 플로우는, 양면(제1 면 및 제2 면)에 디바이스 단자를 가지는 칩 형상의 디바이스(30)를, 시험용 패키지에 패키징하는 플로우를 나타낸다. 우선, 단계 S21에서, 예를 들면 도 6에 도시된 바와 같이, 검출부(22)는, 핸들링 장치(36)에 의해 디바이스(30)를 핸들링한다. 이 경우에, 핸들링 장치(36)는, 제2 면 측으로부터 디바이스(30)를 흡착하여 핸들링한다. 이에 의해, 핸들링 장치(36)는, 디바이스(30)를 제1 면을 노출시킨 상태로 핸들링할 수 있다.
계속하여, 단계 S22에서, 예를 들면 도 6에 도시된 바와 같이, 검출부(22)는, 디바이스(30)를 핸들링한 상태로, 촬상 장치(37)에 의해 디바이스(30)의 제1 면을 촬상한다. 그리고, 검출부(22)는, 데이터 처리 장치(38)에 의해, 촬상 장치(37)가 촬상한 촬상 화면으로부터 디바이스(30)의 제1 면에 형성된 제1 디바이스 단자(42)의 위치를 검출한다.
계속하여, 단계 S23에서, 예를 들면 도 6에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 제1 기판(32)에서의 디바이스(30)의 제1 디바이스 단자(42)에 따른 위치에, 제1 디바이스 단자(42)에 접속하는 제1 기판 측 단자(52)의 패턴을 프린트한다.
계속하여, 단계 S24에서, 예를 들면 도 6에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 소정의 위치와 제1 기판 측 단자(52)의 사이를 도통시키는 제1 배선(54)의 패턴을, 제1 기판(32)에 프린트한다. 제1 배선(54)은, 외부 단자(58)에 접속된 제2 기판(34) 상의 배선의 패턴에, 제1 디바이스 단자(42)를 접속하기 위한 배선이다.
계속하여, 단계 S25에서, 예를 들면 도 7에 도시된 바와 같이, 실장부(26)는, 디바이스(30)를 제1 기판(32)에 실장한다. 이 경우에, 실장부(26)는, 예를 들면 도 8에 도시된 바와 같이, 디바이스(30)의 제1 디바이스 단자(42)와 제1 기판(32)의 제1 기판 측 단자(52)를 접촉시켜 접속시킨다. 이에 의해, 실장부(26)은, 제1 기판(32)에 형성된 제1 배선(54)과 디바이스(30)의 제1 디바이스 단자(42)를, 제1 기판 측 단자(52)를 통해서 전기적으로 도통시킬 수 있다.
또한, 이 단계 S25에서, 실장부(26)는, 단계 S21에서의 핸들링을 유지한 상태로(즉, 단계 S21에서 핸들링한 디바이스(30)를 개방시키지 않고서), 디바이스(30)를 제1 기판(32)에 실장한다. 이에 의해, 디바이스(30)의 제1 면의 핸들링 장치(36)에 대한 상대적 위치가, 검출시와 실장시의 사이에 어긋나지 않기 때문에, 실장부(26)는, 제1 디바이스 단자(42)와 제1 기판 측 단자(52)를 정확하게 접촉시킬 수 있다.
또한, 단계 S25에서, 실장부(26)는, 실장 후에 디바이스(30)를 분리할 수 있도록, 디바이스(30)를 제1 기판(32)에 실장한다. 실장부(26)는, 일례로서 제1 기판(32)으로부터 디바이스(30)를 떼는 경우에, 디바이스(30)가 파손하지 않는 정도의 접착력으로 접착한다.
계속하여, 단계 S26에서, 예를 들면 도 9에 도시된 바와 같이, 검출부(22)는, 핸들링 장치(36)에 의해, 제1 기판(32)에 실장된 상태의 디바이스(30)를 핸들링한다. 이 경우, 핸들링 장치(36)는, 제1 기판(32)를 디바이스(30)가 실장되어 있지 않은 쪽으로부터 흡착하여 핸들링한다. 이에 의해, 핸들링 장치(36)는, 디바이스(30)의 제2 면을 노출시킨 상태로 디바이스(30)를 핸들링할 수 있다.
계속하여, 단계 S27에서, 예를 들면 도 9에 도시된 바와 같이, 검출부(22)는, 촬상 장치(37)에 의해, 디바이스(30)가 제1 기판(32)에 실장된 상태로, 핸들링된 디바이스(30)의 제2 면 측을 촬상한다. 그리고, 검출부(22)는, 데이터 처리 장치(38)에 의해, 촬상 장치(37)에 의한 촬상 화면으로부터 디바이스(30)의 제2 면 측에 형성된 제2 디바이스 단자(44)의 위치를 검출한다. 계속하여, 단계 S28에서, 검출부(22)는, 데이터 처리 장치(38)에 의해, 촬상 장치(37)에 의한 촬상 화면으로부터, 제1 기판(32)에 프린트된 제1 배선(54)의 위치를 검출한다.
계속하여, 단계 S29에서, 예를 들면 도 9에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 제2 기판(34)에서의 디바이스(30)의 제2 디바이스 단자(44)에 따른 위치에, 제2 디바이스 단자(44)에 접속하는 제2 기판 측 단자(56)의 패턴을 프린트한다. 계속하여, 단계 S30에서, 예를 들면 도 9에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 외부의 장치를 제2 기판(34)에 접속하는 외부 단자(58)의 패턴을 프린트한다.
외부 단자(58)는, 일례로서 제2 기판(34)을 관통한 관통 배선에 접속된다. 이에 의해, 외부 단자(58)는, 외부의 장치를, 제2 기판(34)에서의 제2 기판 측 단자(56)가 프린트된 면과는 반대의 면측으로부터, 제2 기판(34)에 접속할 수 있다.
또한, 외부 단자(58)는, 미리 제2 기판(34)에 설치되어 있어도 된다. 이 경우, 단계 S30의 처리는 실시되지 않는다. 본 실시 형태에서는, 외부 단자(58)는, 미리, 제2 기판(34)에 설치되고 있다. 외부 단자(58)는, 제2 기판(34)의 상면 및 하면의 양자로부터 접속 가능한 관통한 단자이다.
계속하여, 단계 S31에서, 예를 들면 도 9에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 외부 단자(58)와 제2 기판 측 단자(56)의 사이의 제2 배선(60)의 패턴을 프린트한다. 계속하여, 단계 S32에서, 예를 들면 도 9에 도시된 바와 같이, 생성부(24)는, 프린트 장치(40)에 의해, 제1 기판(32)에서의 제1 디바이스 단자(42)에 접속된 제1 배선(54)에 따른 위치와 외부 단자(58)의 사이의 제3 배선(62)의 패턴을, 제2 기판(34)에 프린트한다. 프린트 장치(40)는, 일례로서 제1 배선(54)에 따른 위치와 제2 배선(60)이 접속되어 있지 않은 외부 단자(58)의 사이의 제3 배선(62)의 패턴을 프린트한다.
또한, 복수의 외부 단자(58)의 배치 간격은, 디바이스(30)에서의 제1 디바이스 단자(42) 및 제2 디바이스 단자(44)의 배치 간격보다 넓다. 이에 의해, 외부의 장치는, 용이하게 제2 기판(34)에 접속할 수 있다.
계속하여, 단계 S33에서, 예를 들면 도 10에 도시된 바와 같이, 실장부(26)는, 디바이스(30)가 실장된 제1 기판(32)에, 제2 기판(34)에 취부한다. 보다 자세하게는, 실장부(26)는, 제1 기판(32)에서의 디바이스(30)가 실장된 면에 제2 기판(34)을 겹치는 것으로 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)를 끼워 넣어, 디바이스(30)를 제1 기판(32) 및 제2 기판(34)에 접속시킨다. 그리고, 실장부(26)는, 디바이스(30)를 제1 기판(32)과 제2 기판(34)의 사이에 봉지한다.
예를 들면, 제1 기판(32)이 플렉서블 기판이면, 실장부(26)는 제1 기판(32) 및 제2 기판(34)의 사이의 기체를 흡인하여, 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)를 봉지한다. 또한, 예를 들면, 실장부(26)는, 플렉서블 기판인 제2 기판(34)를, 타방의 제1 기판(32)에 대해서 장력에 의해 눌러, 제1 기판(32) 및 제2 기판(34)의 사이에 디바이스(30)를 끼워 넣어도 된다.
또한, 단계 S33에서, 실장부(26)는, 예를 들면 도 11에 도시된 바와 같이, 디바이스(30)의 제2 디바이스 단자(44)와 제2 기판(34)의 제2 기판 측 단자(56)를 접촉시켜 접속한다. 이에 의해, 실장부(26)는, 제2 기판(34)에 형성된 외부 단자(58)와 디바이스(30)의 제2 디바이스 단자(44)를, 제2 기판 측 단자(56) 및 제2 배선(60)을 통해서 전기적으로 도통시킬 수 있다.
또한, 단계 S33에서, 실장부(26)는, 예를 들면 도 12에 도시된 바와 같이, 제1 기판(32)에서의 제1 배선(54)과 제2 기판(34)에서의 제3 배선(62)를 접촉시켜 접속한다. 이에 의해, 실장부(26)는, 제2 기판(34)에 형성된 외부 단자(58)와 디바이스(30)의 제1 디바이스 단자(42)를, 제3 배선(62), 제1 배선(54) 및 제1 기판 측 단자(52)를 통해서 전기적으로 도통시킬 수 있다.
또한, 이 단계 S33에서, 실장부(26)는, 단계 S26에서의 핸들링를 유지한 상태로(즉, 단계 S26에서 핸들링한 디바이스(30)를 개방시키지 않고서), 디바이스(30)를 제2 기판(34)에 실장한다. 이에 의해, 디바이스(30)의 제2 면의 핸들링 장치(36)에 대한 상대적 위치가, 검출시와 실장시의 사이에 어긋나지 않기 때문에, 실장부(26)는, 제2 디바이스 단자(44) 및 제2 기판 측 단자(56), 및 제1 배선(54) 및 제3 배선(62)을 정확하게 접촉시킬 수 있다.
또한, 단계 S33에서, 실장부(26)는, 실장 후에 디바이스(30)를 분리할 수 있도록, 디바이스(30)를 제2 기판(34)에 실장한다. 실장부(26)는, 일례로서 제2 기판(34)으로부터 디바이스(30)를 떼는 경우에, 디바이스(30)가 파손하지 않는 정도의 접착력으로 접착한다.
이상에 의해, 시험용 패키징부(14)는, 디바이스(30)와, 디바이스(30)를 탑재하는 제1 기판(32)과, 제1 기판(32)에서의 디바이스(30)가 실장된 면에 겹쳐져, 제1 기판(32)과의 사이에 디바이스(30)를 끼워 넣는 플렉서블한 제2 기판(34)을 구비한 시험용의 패키지 디바이스(28)를 제조할 수 있다. 즉, 시험용 패키징부(14)는, 시험용 패키지에 패키징된 디바이스(30)를 제조하는 제조 장치로서 기능할 수 있다.
그리고, 시험용 패키징부(14)는, 시험 장치 등에 용이하게 디바이스(30)를 취급하게 할 수 있도록 디바이스(30)를 패키징할 수 있다. 게다가 시험용 패키징부(14)는, 시험 장치로부터, 시험용 패키지를 형성하는 제1 기판(32) 및 제2 기판(34)를 통해서, 디바이스(30)에 대해서 신호를 주고 받게 할 수 있다. 이에 의해, 시험용 패키징부(14)에 의하면, 웨이퍼로부터 절단된 후의 디바이스를, 시험 장치에 의해, 제품 패키징을 하기 전에 시험시킬 수 있다.
도 13은, 디바이스(30)와 제1 기판(32)의 사이를 단자 볼(66)을 통해서 접속 하는 경우의 접속예를 나타낸다. 제1 기판 측 단자(52)를 생성하는 경우에, 생성부(24)는, 제1 기판(32)에서의 제1 디바이스 단자(42)에 따른 위치에, 제1 기판 측 단자(52)가 되는 도전성의 단자 볼(66)을 나란히 놓아도 된다.
이러한 단자 볼(66)은, 디바이스(30)를 제1 기판(32)에 실장한 경우에, 디바이스(30)와 제1 기판(32)의 사이에 끼워져, 제1 기판 측 단자(52)로서 기능한다. 단자 볼(66)은, 일례로서 특허 제3140995호에 나타나는 것 같은 구 형상의 스페이서이어도 된다. 생성부(24)는, 이러한 단자 볼(66)에 의해 제1 기판 측 단자(52)를 생성하는 것으로써, 디바이스(30)와 제1 기판(32)의 사이를 확실히 도통시킬 수 있다.
또한, 마찬가지로, 실장부(26)는, 제2 기판(34)에서의 제2 디바이스 단자(44)에 따른 위치에, 제2 기판 측 단자(56)가 되는 단자 볼(66)을 나란히 놓아도 된다. 이에 의해, 생성부(24)는, 디바이스(30)가 제2 기판(34)에 실장된 것에 의해, 제2 기판(34) 상에 제2 기판 측 단자(56)를 형성할 수 있다.
도 14는, 시험용 셀(70)의 일례를 나타낸다. 시험용 패키징부(14)는, 디바이스(30)를 시험용 패키지에 패키징한 후에, 시험용 패키지에 패키징된 디바이스(30)를 시험용 보드(72)에 취부하여 시험용 셀(70)을 생성한다. 시험용 셀(70)은, 일례로서 시험용 패키지에 패키징된 디바이스(30)와. 시험용 보드(72)와, 적어도 1개의 온도 제어부(74)를 가진다.
시험용 보드(72)는, 시험용 패키지의 외부 단자(58)(본 예에서는, 제2 기판(34)이 가지는 외부 단자(58))에 전기적으로 접속된다. 시험용 보드(72)는, 외부의 시험 장치와 디바이스(30)의 사이에 신호를 주고 받기 위한 기판이다. 시험용 보드(72)에는, 일례로서 디바이스(30)에 대해서 신호를 입출력하는 회로 및 외부의 시험 장치와 신호를 입출력하는 회로 등의 시험 회로(76)이 설치되어 있다.
온도 제어부(74)는, 시험용 패키지 내의 디바이스(30)를 소정의 온도에 제어하기 위한 가열 또는 냉각 부재이다. 시험용 셀(70)은, 일례로서 디바이스(30)를 끼워 넣도록 설치된 2개의 온도 제어부(74)를 가진다. 이에 의해, 온도 제어부(74)는, 디바이스(30)의 전체를 지정된 온도에 유지할 수 있다. 이러한 시험용 셀(70)은, 시험 장치와 디바이스(30)의 접속 등을 보다 용이하게 할 수 있다.
도 15는, 셀 매트릭스(80)의 일례를 나타낸다. 셀 매트릭스(80)는, 3 차원의 매트릭스 형상으로 조합된 복수의 시험용 셀(70)을 구비한다. 이와 같이 복수의 시험용 셀(70)을 조합한 셀 매트릭스(80) 마다, 수송, 번인 처리, 시험을 실시하는 것으로, 디바이스(30)의 취급을 용이하게 하고, 또한 시험의 처리율을 향상시킬 수 있다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 디바이스 제조 시스템
12 절단부
14 시험용 패키징부
16 시험부
18 분리부
20 제품 패키징부
22 검출부
24 생성부
26 실장부
28 패키지 디바이스
30 디바이스
32 제1 기판
34 제2 기판
36 핸들링 장치
37 촬상 장치
38 데이터 처리 장치
40 프린트 장치
42 제1 디바이스 단자
44 제2 디바이스 단자
52 제1 기판 측 단자
54 제1 배선
56 제2 기판 측 단자
58 외부 단자
60 제2 배선
62 제3 배선
66 단자 볼
70 시험용 셀
72 시험용 보드
74 온도 제어부
76 시험 회로
80 셀 매트릭스

Claims (19)

  1. 디바이스가 가지는 디바이스 단자의 위치를 검출하는 검출부;
    기판에서의 상기 디바이스 단자에 따른 위치에, 상기 디바이스 단자에 접속하는 기판 측 단자를 생성하는 생성부; 및
    상기 디바이스를 상기 기판에 실장하여 상기 디바이스 단자와 상기 기판 측 단자를 접속시키는 실장부
    를 포함하고,
    상기 생성부는, 제1 기판에서의 상기 디바이스의 제1 디바이스 단자에 따른 위치에, 상기 제1 디바이스 단자에 접속하는 제1 기판 측 단자를 생성하고, 제2 기판에서의 상기 디바이스의 제2 디바이스 단자에 따른 위치에, 상기 제2 디바이스 단자에 접속하는 제2 기판 측 단자를 생성하고,
    상기 실장부는, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 끼워 넣어, 상기 디바이스를 상기 제1 기판 및 상기 제2 기판에 접속시키는,
    제조 장치.
  2. 제1항에 있어서,
    상기 검출부는, 상기 디바이스를 촬상하여 촬상 화상으로부터 상기 디바이스 단자의 위치를 검출하는,
    제조 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 생성부는, 상기 기판에서의 상기 디바이스 단자에 따른 위치에, 상기 기판 측 단자의 패턴을 프린트하는,
    제조 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 생성부는, 상기 기판에서의 상기 디바이스 단자에 따른 위치에, 상기 기판 측 단자가 되는 도전성의 단자 볼을 나란히 놓은,
    제조 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 생성부는, 외부의 장치를 상기 기판에 접속하는 외부 단자와 상기 기판 측 단자의 사이의 배선의 패턴을 프린트하는,
    제조 장치.
  6. 제5항에 있어서,
    상기 생성부는, 상기 외부 단자를 더 프린트하는,
    제조 장치.
  7. 제5항에 있어서,
    상기 생성부는, 기판에 미리 설치된 상기 외부 단자와 상기 기판 측 단자와의 사이의 상기 배선의 패턴을 프린트하는,
    제조 장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 적어도 일방은, 플렉서블 기판이고,
    상기 실장부는, 상기 제1 기판 및 상기 제2 기판의 사이의 기체를 흡인하여, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 봉지하는,
    제조 장치.
  10. 제1항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 적어도 일방은, 플렉서블 기판이고,
    상기 실장부는, 상기 플렉서블 기판을 타방의 기판에 대해서 장력에 의해 눌러, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 끼워 넣는,
    제조 장치.
  11. 디바이스가 가지는 디바이스 단자의 위치를 검출하는 검출부;
    기판에서의 상기 디바이스 단자에 따른 위치에, 상기 디바이스 단자에 접속하는 기판 측 단자를 생성하는 생성부; 및
    상기 디바이스를 상기 기판에 실장하여 상기 디바이스 단자와 상기 기판 측 단자를 접속시키는 실장부
    를 포함하고,
    상기 생성부는, 제1 기판에서의 제1 디바이스 단자에 따른 위치에, 상기 제1 디바이스 단자에 접속하는 제1 기판 측 단자를 생성하고,
    상기 실장부는, 상기 디바이스를 상기 제1 기판에 실장하여 상기 제1 디바이스 단자와 상기 제1 기판 측 단자를 접속시키고,
    상기 검출부는, 상기 디바이스가 상기 제1 기판에 실장된 상태로, 제2 기판에서의 제2 디바이스 단자의 위치를 검출하고,
    상기 생성부는, 상기 제2 기판에서의 상기 제2 디바이스 단자에 따른 위치에, 상기 제2 디바이스 단자에 접속하는 제2 기판 측 단자를 생성하고,
    상기 실장부는, 상기 제1 기판에서의 상기 디바이스가 실장된 면에 상기 제2 기판을 겹치는 것으로 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 끼워 넣어, 상기 디바이스를 상기 제1 기판 및 상기 제2 기판에 접속시키는,
    제조 장치.
  12. 제1항 또는 제11항에 있어서,
    상기 실장부는, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 봉지하여 시험용 패키지에 패키징하고,
    상기 시험용 패키지에 패키징한 상기 디바이스를 시험한 후에, 상기 제1 기판 및 상기 제2 기판의 사이에 기체를 넣어 상기 시험용 패키지로부터 상기 디바이스를 분리하는,
    제조 장치.
  13. 제1항 또는 제11항에 있어서,
    상기 생성부는, 외부의 장치를 상기 제2 기판에 접속하는 외부 단자에 접속된 제2 기판 상의 패턴에, 상기 제1 디바이스 단자를 접속하는 패턴의 적어도 일부를 상기 제1 기판에 프린트하고,
    상기 실장부는, 상기 제1 기판에서의 상기 제1 디바이스 단자에 접속된 패턴과 상기 제2 기판에서의 상기 외부 단자에 접속된 패턴을 접촉시켜, 상기 제1 디바이스 단자를 상기 제2 기판 상의 상기 외부 단자에 접속시키는,
    제조 장치.
  14. 제1항 또는 제11항에 있어서,
    상기 실장부는, 상기 디바이스를 상기 기판에 실장함으로써, 상기 디바이스를 시험하기 위한 시험용 패키지에 패키징하고,
    시험이 완료된 상기 디바이스를 상기 시험용 패키지로부터 분리하는 분리부; 및
    상기 시험용 패키지로부터 분리한 상기 디바이스를 제품 패키지에 패키징하는 제품 패키징부
    를 더 포함하는,
    제조 장치.
  15. 패키지된 디바이스를 제조하는 제조 방법에 있어서,
    상기 디바이스가 가지는 제1 디바이스 단자의 위치를 검출하는 제1 검출 단계;
    패키지용의 제1 기판에서의 상기 제1 디바이스 단자에 따른 위치에, 상기 제1 디바이스 단자에 접속하는 제1 기판 측 단자를 생성하는 제1 생성 단계;
    상기 디바이스가 가지는 제2 디바이스 단자의 위치를 검출하는 제2 검출 단계;
    패키지용의 제2 기판에서의 상기 제2 디바이스 단자에 따른 위치에, 상기 제2 디바이스 단자에 접속하는 제2 기판 측 단자를 생성하는 제2 생성 단계;
    상기 제2 기판에 외부의 장치에 접속되는 외부 단자를 생성하는 단계; 및
    상기 디바이스를 상기 제1 기판 및 상기 제2 기판 사이에 실장하여, 상기 제1 디바이스 단자 및 상기 제2 디바이스 단자와 상기 제1 기판 측 단자 및 상기 제2 기판 측 단자를 접속시키는 것으로, 상기 외부 단자와 상기 제1 디바이스 단자 및 상기 제2 디바이스 단자를 상기 제1 기판 측 단자 및 상기 제2 기판 측 단자를 통해서 도통시키는 패키징 단계
    를 포함하는,
    제조 방법.
  16. 삭제
  17. 삭제
  18. 제11항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 적어도 일방은, 플렉서블 기판이고,
    상기 실장부는, 상기 제1 기판 및 상기 제2 기판의 사이의 기체를 흡인하여, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 봉지하는,
    제조 장치.
  19. 제11항에 있어서,
    상기 제1 기판 및 상기 제2 기판의 적어도 일방은, 플렉서블 기판이고,
    상기 실장부는, 상기 플렉서블 기판을 타방의 기판에 대해서 장력에 의해 눌러, 상기 제1 기판 및 상기 제2 기판의 사이에 상기 디바이스를 끼워 넣는,
    제조 장치.
KR1020117020330A 2009-03-27 2010-01-15 제조 장치, 제조 방법 및 패키지 디바이스 KR101316049B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-080568 2009-03-27
JP2009080568 2009-03-27
PCT/JP2010/000186 WO2010109739A1 (ja) 2009-03-27 2010-01-15 製造装置、製造方法およびパッケージデバイス

Publications (2)

Publication Number Publication Date
KR20110111522A KR20110111522A (ko) 2011-10-11
KR101316049B1 true KR101316049B1 (ko) 2013-10-07

Family

ID=42780441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020330A KR101316049B1 (ko) 2009-03-27 2010-01-15 제조 장치, 제조 방법 및 패키지 디바이스

Country Status (6)

Country Link
US (1) US8667669B2 (ko)
JP (1) JPWO2010109739A1 (ko)
KR (1) KR101316049B1 (ko)
CN (1) CN102362187A (ko)
TW (1) TW201036084A (ko)
WO (1) WO2010109739A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5629670B2 (ja) 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア
JP6011962B2 (ja) 2012-08-30 2016-10-25 国立研究開発法人産業技術総合研究所 パターン印刷装置、パターン印刷方法、および試験装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
JP3140995B2 (ja) * 1990-09-29 2001-03-05 積水化学工業株式会社 液晶表示素子用球状スぺーサー、およびそれを用いた液晶表示素子
JP3441111B2 (ja) * 1993-06-17 2003-08-25 松下電器産業株式会社 実装基板生産システムおよびメンテナンス指示システム
JPH0831679B2 (ja) * 1993-06-18 1996-03-27 帝国通信工業株式会社 フレキシブル基板への電子部品の取付構造及びその取付方法
JP3320165B2 (ja) * 1993-10-19 2002-09-03 キヤノン株式会社 カメラ
KR960032667A (ko) * 1995-02-28 1996-09-17 김광호 리드프레임의 이송방법
JPH09197007A (ja) * 1995-12-29 1997-07-31 Texas Instr Inc <Ti> 半導体ダイを仮パッケージする方法
KR100270888B1 (ko) 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP4346827B2 (ja) * 2001-03-06 2009-10-21 パナソニック株式会社 電子部品実装方法
JP2003167021A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法およびシェル
CN100405006C (zh) * 2002-11-28 2008-07-23 株式会社爱德万测试 位置侦测装置、位置侦测方法以及电子零件搬运装置
JP2004294144A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd 試験用モジュール及び半導体装置の試験方法
JP4187718B2 (ja) 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
JP2007149930A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp 電子装置およびその製造方法
JP5085932B2 (ja) * 2006-02-21 2012-11-28 パナソニック株式会社 実装体及びその製造方法
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
JP2008147367A (ja) * 2006-12-08 2008-06-26 Sony Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
TW201036084A (en) 2010-10-01
KR20110111522A (ko) 2011-10-11
WO2010109739A1 (ja) 2010-09-30
CN102362187A (zh) 2012-02-22
JPWO2010109739A1 (ja) 2012-09-27
US8667669B2 (en) 2014-03-11
US20120205143A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
US7880490B2 (en) Wireless interface probe card for high speed one-shot wafer test and semiconductor testing apparatus having the same
KR101350499B1 (ko) 시험 장치, 시험 방법 및 제조 방법
KR101138297B1 (ko) 프로브 장치 및 시험 장치
US9039425B2 (en) Electrical interconnect device
KR101316049B1 (ko) 제조 장치, 제조 방법 및 패키지 디바이스
KR101160192B1 (ko) 제조 장치, 시험 장치, 제조 방법 및 집적 회로 패키지
CN102037369B (zh) 高温陶瓷芯片封装和在测板插座
EP3438679A1 (en) Substrate inspection apparatus
EP2284862A1 (en) System and method for picking and placement of chip dies
JP3827427B2 (ja) 半導体集積回路の検査方法
JP2004288911A (ja) 半導体ウエハ試験装置およびその試験方法
KR101561446B1 (ko) 시험용 캐리어 및 양부 판정 장치
JP2008263150A (ja) 半導体装置および検査方法
KR101183614B1 (ko) 프로브 카드
US20130120014A1 (en) Test carrier
US8952383B2 (en) Test carrier
KR20020064060A (ko) 반도체 패키지의 적층 방법 및 적층된 반도체 패키지의테스트 방법
JP2015105834A (ja) 電子部品検査装置、電子部品の検査方法、及び、検査方法のプログラム
JP3441939B2 (ja) アライメント方法
CN118033388A (zh) 失效定位方法以及装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee