WO2010109739A1 - 製造装置、製造方法およびパッケージデバイス - Google Patents

製造装置、製造方法およびパッケージデバイス Download PDF

Info

Publication number
WO2010109739A1
WO2010109739A1 PCT/JP2010/000186 JP2010000186W WO2010109739A1 WO 2010109739 A1 WO2010109739 A1 WO 2010109739A1 JP 2010000186 W JP2010000186 W JP 2010000186W WO 2010109739 A1 WO2010109739 A1 WO 2010109739A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
terminal
manufacturing apparatus
test
package
Prior art date
Application number
PCT/JP2010/000186
Other languages
English (en)
French (fr)
Inventor
芳雄 甲元
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2011505817A priority Critical patent/JPWO2010109739A1/ja
Priority to KR1020117020330A priority patent/KR101316049B1/ko
Priority to CN2010800134078A priority patent/CN102362187A/zh
Publication of WO2010109739A1 publication Critical patent/WO2010109739A1/ja
Priority to US13/208,352 priority patent/US8667669B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y10T29/53061—Responsive to work or work-related machine element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Definitions

  • the present invention relates to a manufacturing apparatus, a manufacturing method, and a package device for manufacturing a device.
  • Patent Document 1 Japanese Patent Publication No. 2006-173503 Patent Document 2 Japanese Patent No. 4122102
  • an object of one aspect of the present invention is to provide a manufacturing apparatus, a manufacturing method, and a package device that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a substrate connected to the device terminal at a position corresponding to the device terminal on the substrate, and a detection unit that detects a position of the device terminal of the device
  • a manufacturing apparatus and a manufacturing method including a generation unit that generates a side terminal, and a mounting unit that mounts the device on the substrate and connects the device terminal and the substrate side terminal.
  • the device includes an electronic circuit, a first substrate on which the device is mounted, and a surface of the first substrate on which the device is mounted. And a flexible second substrate that sandwiches the device therebetween.
  • FIG. 1 shows a configuration of a device manufacturing system 10 according to the present embodiment.
  • FIG. 2 shows an example of a package device packaged in a test package manufactured in the device manufacturing system 10 according to the present embodiment.
  • FIG. 3 shows a processing flow of the device manufacturing system 10 according to the present embodiment.
  • FIG. 4 shows a functional configuration of the test packaging unit 14.
  • FIG. 5 shows a processing flow of the test packaging unit 14 according to the present embodiment.
  • FIG. 6 shows an example of the operation of the test packaging unit 14 from step S21 to step S24 in FIG.
  • FIG. 7 shows an example of the operation of the test packaging unit 14 in step S25 of FIG.
  • FIG. 8 shows an example of connection between the first device terminal 42 of the device 30 and the first substrate side terminal 52 of the first substrate 32.
  • FIG. 1 shows a configuration of a device manufacturing system 10 according to the present embodiment.
  • FIG. 2 shows an example of a package device packaged in a test package manufactured in the device manufacturing system 10 according to the present embodiment.
  • FIG. 9 shows an example of the operation of the test packaging unit 14 from step S26 to step S32 in FIG.
  • FIG. 10 shows an example of the operation of the test packaging unit 14 in step S33 of FIG.
  • FIG. 11 shows an example of the connection between the second device terminal 44 of the device 30 and the second substrate side terminal 56 of the second substrate 34.
  • FIG. 12 shows an example of connection between the first wiring 54 of the first substrate 32 and the third wiring 62 of the second substrate 34.
  • FIG. 13 shows a connection example when the device 30 and the first substrate 32 are connected via the terminal ball 66.
  • FIG. 14 shows an example of the test cell 70.
  • FIG. 15 shows an example of the cell matrix 80.
  • FIG. 1 shows a configuration of a device manufacturing system 10 according to the present embodiment.
  • the device manufacturing system 10 manufactures a packaged device from a disk-shaped wafer on which a plurality of devices 30 are formed.
  • the device manufacturing system 10 includes a cutout part 12, a test packaging part 14, a test part 16, a removal part 18, and a product packaging part 20.
  • the cutout unit 12 cuts out the chip-like device 30 from the wafer on which the plurality of devices 30 having electronic circuits are formed.
  • the test packaging unit 14 packages each device 30 cut out by the cutout unit 12 into a test package.
  • the test unit 16 tests the device 30 packaged in the test package as a device under test.
  • the test unit 16 is, for example, a test apparatus that tests a semiconductor circuit or the like.
  • the removal unit 18 removes the tested device 30 from the test package.
  • the product packaging unit 20 packages the device 30 removed from the test package into a product package.
  • FIG. 2 shows an example of the test package device 28.
  • the test package device 28 includes a chip-shaped device 30, a first substrate 32, and a second substrate 34.
  • the first substrate 32 has a chip-like device 30 mounted thereon.
  • the second substrate 34 is a flexible substrate.
  • the second substrate 34 is stacked on the surface of the first substrate 32 on which the device 30 is mounted, and the device 30 is sandwiched between the second substrate 34 and the first substrate 32.
  • Such a package device 28 is easier to handle than the case of a single chip because the device 30 is housed between two substrates.
  • the package device 28 can be handled by a test apparatus or the like for testing a device packaged in a product package.
  • FIG. 3 shows a processing flow of the device manufacturing system 10 according to the present embodiment.
  • the cutting unit 12 cuts out each chip-shaped device 30 from the wafer on which the plurality of devices 30 are formed.
  • step S ⁇ b> 12 the test packaging unit 14 individually packages each chip-shaped device 30 cut out in step S ⁇ b> 11 into a test package generated for each device 30.
  • the test packaging unit 14 seals the device 30 in the test package.
  • the test packaging unit 14 sucks the gas between the first substrate 32 and the second substrate 34, at least one of which is a flexible substrate, and thereby the first substrate 32 and the first substrate 32.
  • the device 30 is sealed between the two substrates 34.
  • the test packaging unit 14 causes the second substrate 34, which is a flexible substrate, to be vacuum-sucked or vacuum-sucked to the first substrate 32 and the device 30.
  • test packaging unit 14 presses the second substrate 34, which is a flexible substrate, against the first substrate 32 by tension, so that the first substrate 32 and the second substrate 34 are pressed.
  • the device 30 may be sandwiched. Details of the packaging method in step S12 will be further described in FIG.
  • step S ⁇ b> 13 the test packaging unit 14 attaches the device 30 packaged in the test package to a test substrate for connecting the external device and the device 30. If the external device can directly exchange signals with the device 30 packaged in the test package, the external device may not be attached to the test substrate.
  • step S14 the test unit 16 transmits / receives a signal to / from the device 30 via the test substrate, and tests the device 30 packaged in the test package.
  • the test unit 16 may test the plurality of devices 30 in parallel. Thereby, the test unit 16 can improve the throughput of the test.
  • step S15 the removal unit 18 removes the tested device 30 from the test package. If the device 30 is sealed between the first substrate 32 and the second substrate 34, the detaching unit 18, as an example, puts gas between the first substrate 32 and the second substrate 34 to remove from the test package. The device 30 is removed.
  • the detaching unit 18 removes the device 30 determined to be a product as a result of the test in step S14 from the test package. Furthermore, the detaching unit 18 discards the test package from which the device 30 is removed, as an example.
  • step S16 the product packaging unit 20 packages the device 30 removed from the test package into the product package.
  • the product packaging unit 20 packages a device 30 that is determined to be a product as a result of the test into a product package.
  • the product packaging unit 20 may package two or more devices 30 individually tested in one product package.
  • the product packaging unit 20 may three-dimensionally mount two or more devices 30 cut out from one or two or more wafers.
  • the product packaging unit 20 may mount such two or more devices 30 on a multichip module and package them in a product package.
  • the device manufacturing system 10 tests each device 30 cut out from the wafer by packaging it in a test package. Therefore, the device manufacturing system 10 can perform the test performed on the device 30 in the state before being cut out from the wafer on the device 30 in the chip state. Thereby, according to the device manufacturing system 10, it is possible to eliminate the wafer test and reduce the test cost.
  • FIG. 4 shows a functional configuration of the test packaging unit 14.
  • the test packaging unit 14 includes a detection unit 22, a generation unit 24, and a mounting unit 26.
  • the detection unit 22 detects the position of the device terminal of the chip-like device 30.
  • the detection unit 22 includes a handling device 36, an imaging device 37, and a data processing device 38.
  • the handling device 36 sucks and handles the device 30.
  • the imaging device 37 images the surface of the device 30 handled by the handling device 36.
  • the data processing device 38 detects the position of the device terminal formed on the surface of the device 30 from the captured image captured by the imaging device 37.
  • the generation unit 24 generates a substrate-side terminal connected to the device terminal at a position corresponding to the device terminal detected by the detection unit 22 on the substrate on which the test package is formed. Further, as an example, the generation unit 24 generates an external terminal for connecting an external device to the substrate on which the test package is formed. Furthermore, the generation unit 24 generates a wiring that connects the external terminal and the board-side terminal.
  • the generation unit 24 includes a printing apparatus 40 as an example.
  • the printing apparatus 40 sprays a conductive material onto the substrate and prints a specified pattern on the substrate. Thereby, the printing apparatus 40 can generate the board-side terminal, the external terminal, and the wiring on the board.
  • the mounting unit 26 mounts the chip-shaped device 30 on the substrate and connects the device terminal and the substrate-side terminal.
  • FIG. 5 shows a processing flow of the test packaging unit 14 according to the present embodiment.
  • 6 shows an operation example from steps S21 to S24 in FIG. 5
  • FIG. 7 shows an operation example in step S25 in FIG.
  • FIG. 8 shows an example of connection between the device 30 and the first substrate 32.
  • FIG. 9 shows an operation example from steps S26 to S32 in FIG. 5
  • FIG. 10 shows an operation example in step S33 in FIG.
  • FIGS. 11 and 12 show connection examples of the device 30, the first substrate 32, and the second substrate 34.
  • step S ⁇ b> 21 for example, as illustrated in FIG. 6, the detection unit 22 handles the device 30 with the handling device 36.
  • the handling device 36 sucks and handles the device 30 from the second surface side.
  • the handling apparatus 36 can handle the device 30 with the first surface exposed.
  • step S ⁇ b> 22 the detection unit 22 captures an image of the first surface of the device 30 by the imaging device 37 while handling the device 30. Then, the detection unit 22 detects the position of the first device terminal 42 formed on the first surface of the device 30 from the imaging screen captured by the imaging device 37 by the data processing device 38.
  • step S23 for example, as illustrated in FIG. 6, the generation unit 24 causes the printing device 40 to place the first device terminal 42 at a position corresponding to the first device terminal 42 of the device 30 on the first substrate 32.
  • the pattern of the first board side terminal 52 connected to the is printed.
  • step S24 for example, as illustrated in FIG. 6, the generation unit 24 generates a pattern of the first wiring 54 that makes the predetermined position and the first substrate side terminal 52 conductive by the printing device 40. Printing on the first substrate 32.
  • the first wiring 54 is a wiring for connecting the first device terminal 42 to a wiring pattern on the second substrate 34 connected to the external terminal 58.
  • the mounting unit 26 mounts the device 30 on the first substrate 32, for example, as shown in FIG.
  • the mounting unit 26 contacts and connects the first device terminal 42 of the device 30 and the first substrate side terminal 52 of the first substrate 32 as shown in FIG. 8, for example. Accordingly, the mounting unit 26 can electrically connect the first wiring 54 formed on the first substrate 32 and the first device terminal 42 of the device 30 via the first substrate-side terminal 52.
  • step S25 the mounting unit 26 mounts the device 30 on the first substrate 32 while maintaining the handling in step S21 (that is, without releasing the device 30 handled in step S21). Thereby, since the relative position of the first surface of the device 30 with respect to the handling device 36 does not shift between the time of detection and the time of mounting, the mounting unit 26 connects the first device terminal 42 and the first board side terminal 52. Can be contacted accurately.
  • step S25 the mounting unit 26 mounts the device 30 on the first substrate 32 so that the device 30 can be removed after mounting. For example, when the device 30 is detached from the first substrate 32, the mounting unit 26 adheres with an adhesive force that does not damage the device 30.
  • step S26 for example, as shown in FIG. 9, the detection unit 22 handles the device 30 mounted on the first substrate 32 by the handling device 36.
  • the handling device 36 adsorbs and handles the first substrate 32 from the side where the device 30 is not mounted.
  • the handling device 36 can handle the device 30 with the second surface of the device 30 exposed.
  • step S27 for example, as illustrated in FIG. 9, the detection unit 22 causes the imaging device 37 to mount the device 30 on the first substrate 32 and handle the device 30 on the second surface side. Image. Then, the detection unit 22 detects the position of the second device terminal 44 formed on the second surface side of the device 30 from the imaging screen by the imaging device 37 by the data processing device 38. Subsequently, in step S ⁇ b> 28, the detection unit 22 detects the position of the first wiring 54 printed on the first substrate 32 from the imaging screen by the imaging device 37 by the data processing device 38.
  • step S ⁇ b> 29 the generation unit 24 causes the printing device 40 to place the second device terminal 44 at a position corresponding to the second device terminal 44 of the device 30 on the second substrate 34.
  • the pattern of the second board side terminal 56 connected to the is printed.
  • step S ⁇ b> 30 for example, as illustrated in FIG. 9, the generation unit 24 prints a pattern of the external terminal 58 that connects an external device to the second substrate 34 using the printing device 40.
  • the external terminal 58 is connected to a through wiring penetrating the second substrate 34 as an example. Thereby, the external terminal 58 can connect an external apparatus to the 2nd board
  • the external terminal 58 may be provided on the second substrate 34 in advance. In this case, the process of step S30 is not performed. In the present embodiment, the external terminal 58 is provided on the second substrate 34 in advance.
  • the external terminal 58 is a penetrating terminal that can be connected from both the upper surface and the lower surface of the second substrate 34.
  • step S ⁇ b> 31 for example, as illustrated in FIG. 9, the generation unit 24 prints the pattern of the second wiring 60 between the external terminal 58 and the second substrate side terminal 56 using the printing device 40.
  • step S32 for example, as illustrated in FIG. 9, the generation unit 24 uses the printing device 40 to determine the position corresponding to the first wiring 54 connected to the first device terminal 42 on the first substrate 32, and The pattern of the third wiring 62 between the external terminals 58 is printed on the second substrate 34.
  • the printing apparatus 40 prints a pattern of the third wiring 62 between the position corresponding to the first wiring 54 and the external terminal 58 to which the second wiring 60 is not connected.
  • the arrangement interval between the plurality of external terminals 58 is wider than the arrangement interval between the first device terminal 42 and the second device terminal 44 in the device 30. Thereby, an external device can be easily connected to the second substrate 34.
  • step S33 for example, as shown in FIG. 10, the mounting unit 26 is attached to the second substrate 34 on the first substrate 32 on which the device 30 is mounted. More specifically, the mounting unit 26 sandwiches the device 30 between the first substrate 32 and the second substrate 34 by overlapping the second substrate 34 on the surface of the first substrate 32 on which the device 30 is mounted. 30 is connected to the first substrate 32 and the second substrate 34. The mounting unit 26 seals the device 30 between the first substrate 32 and the second substrate 34.
  • the mounting unit 26 sucks the gas between the first substrate 32 and the second substrate 34 and places the device 30 between the first substrate 32 and the second substrate 34. Is sealed. Further, for example, the mounting unit 26 presses the second substrate 34 that is a flexible substrate against the other first substrate 32 by tension, and sandwiches the device 30 between the first substrate 32 and the second substrate 34. But you can.
  • step S33 the mounting unit 26 contacts and connects the second device terminal 44 of the device 30 and the second substrate side terminal 56 of the second substrate 34 as shown in FIG. 11, for example. Accordingly, the mounting unit 26 electrically connects the external terminal 58 formed on the second substrate 34 and the second device terminal 44 of the device 30 via the second substrate side terminal 56 and the second wiring 60. be able to.
  • step S33 the mounting unit 26 contacts and connects the first wiring 54 on the first substrate 32 and the third wiring 62 on the second substrate 34, for example, as shown in FIG.
  • the mounting unit 26 connects the external terminal 58 formed on the second substrate 34 and the first device terminal 42 of the device 30 via the third wiring 62, the first wiring 54, and the first substrate side terminal 52. It can be electrically connected.
  • step S33 the mounting unit 26 mounts the device 30 on the second substrate 34 while maintaining the handling in step S26 (that is, without releasing the device 30 handled in step S26).
  • the mounting unit 26 since the relative position of the second surface of the device 30 with respect to the handling device 36 does not shift between the time of detection and the time of mounting, the mounting unit 26 includes the second device terminal 44, the second board side terminal 56, and The first wiring 54 and the third wiring 62 can be brought into contact with each other accurately.
  • step S33 the mounting unit 26 mounts the device 30 on the second substrate 34 so that the device 30 can be removed after mounting.
  • the mounting portion 26 adheres with an adhesive force that does not damage the device 30.
  • the test packaging unit 14 overlaps the first substrate 32 by overlapping the device 30, the first substrate 32 on which the device 30 is mounted, and the surface of the first substrate 32 on which the device 30 is mounted. It is possible to manufacture a test package device 28 including a flexible second substrate 34 that sandwiches the device 30 therebetween. That is, the test packaging unit 14 can function as a manufacturing apparatus for manufacturing the device 30 packaged in the test package.
  • the test packaging unit 14 can package the device 30 so that the test apparatus can easily handle the device 30. Further, the test packaging unit 14 can send and receive signals from the test apparatus to the device 30 via the first substrate 32 and the second substrate 34 that form the test package. Thereby, according to the test packaging unit 14, the device after being cut out from the wafer can be tested by the test apparatus before product packaging.
  • FIG. 13 shows a connection example in the case where the device 30 and the first substrate 32 are connected via the terminal ball 66.
  • the generation unit 24 arranges the conductive terminal balls 66 to be the first substrate side terminal 52 at the position corresponding to the first device terminal 42 on the first substrate 32. Good.
  • Such a terminal ball 66 is sandwiched between the device 30 and the first substrate 32 and functions as the first substrate-side terminal 52 when the device 30 is mounted on the first substrate 32.
  • the terminal ball 66 may be a spherical spacer as shown in Japanese Patent No. 3140995.
  • the generation unit 24 can reliably establish conduction between the device 30 and the first substrate 32 by generating the first substrate-side terminal 52 using the terminal ball 66.
  • the mounting unit 26 may arrange terminal balls 66 to be the second substrate side terminals 56 at positions corresponding to the second device terminals 44 on the second substrate 34. Accordingly, the generation unit 24 can form the second substrate side terminal 56 on the second substrate 34 by mounting the device 30 on the second substrate 34.
  • FIG. 14 shows an example of the test cell 70.
  • the test packaging unit 14 attaches the device 30 packaged in the test package to the test board 72 to generate the test cell 70.
  • the test cell 70 includes the device 30 packaged in a test package, a test board 72, and at least one temperature control unit 74.
  • the test board 72 is electrically connected to an external terminal 58 of the test package (in this example, the external terminal 58 included in the second substrate 34).
  • the test board 72 is a substrate for exchanging signals between an external test apparatus and the device 30.
  • the test board 72 is provided with a test circuit 76 such as a circuit for inputting / outputting signals to / from the device 30 and a circuit for inputting / outputting signals to / from an external test apparatus.
  • the temperature controller 74 is an overheating or cooling member for controlling the device 30 in the test package to a predetermined temperature.
  • the test cell 70 includes two temperature control units 74 provided so as to sandwich the device 30 therebetween. Thereby, the temperature control unit 74 can maintain the entire device 30 at a specified temperature. Such a test cell 70 can make connection between the test apparatus and the device 30 easier.
  • FIG. 15 shows an example of the cell matrix 80.
  • the cell matrix 80 includes a plurality of test cells 70 combined in a three-dimensional matrix.
  • the device 30 can be handled easily, and the test throughput can be improved.
  • 10 device manufacturing system 12 cutting unit, 14 testing packaging unit, 16 testing unit, 18 removal unit, 20 product packaging unit, 22 detection unit, 24 generation unit, 26 mounting unit, 28 packaging device, 30 device, 32 1st board, 34 2nd board, 36 handling device, 37 imaging device, 38 data processing device, 40 printing device, 42 1st device terminal, 44 2nd device terminal, 52 1st substrate side terminal, 54 1st wiring 56, second substrate side terminal, 58 external terminal, 60 second wiring, 62 third wiring, 66 terminal ball, 70 test cell, 72 test board, 74 temperature control unit, 76 test circuit, 80 cell matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

　ウエハの試験を無くすことができる。デバイスが有するデバイス端子の位置を検出する検出部と、基板におけるデバイス端子に応じた位置に、デバイス端子に接続する基板側端子を生成する生成部と、デバイスを基板に実装してデバイス端子と基板側端子とを接続させる実装部と、を備え、検出部は、デバイスを撮像して撮像画像からデバイス端子の位置を検出し、生成部は、基板におけるデバイス端子に応じた位置に、基板側端子のパターンをプリントする、製造装置を提供する。

Description

製造装置、製造方法およびパッケージデバイス
　本発明は、デバイスを製造する製造装置、製造方法およびパッケージデバイスに関する。
　半導体ウエハに形成された複数のデバイスを試験する装置として、ウエハ上の多数の電極に対して一括してコンタクトできるプローブカードを用いた装置が知られている（特許文献１）。当該装置は、被試験ウエハにプローブカードを接触させた状態で検査装置に投入して、高温中での検査等を行う。また、特許文献２には、製品パッケージと同一の形態のパッケージにチップを収納して試験する装置が記載されている。
　特許文献１　日本国特許公開公報　特開２００６－１７３５０３号
　特許文献２　日本国特許第４１２２１０２号明細書
　しかし、上述した装置では、プローブカードを製造するために膨大な数の配線を接続しなければならなく、コストが大きくなってしまっていた。また、上述した装置では、被試験ウエハおよびプローブカードと間の位置調整が難しかった。また、カッティング後のチップを製品パッケージと同一形態のパッケージに収納して試験する場合も、パッケージの構成が複雑となり、パッケージのコストが高くなってしまっていた。
　そこで本発明の１つの側面においては、上記の課題を解決することのできる製造装置、製造方法およびパッケージデバイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　上記課題を解決するために、本発明の第１の態様においては、デバイスが有するデバイス端子の位置を検出する検出部と、基板における前記デバイス端子に応じた位置に、前記デバイス端子に接続する基板側端子を生成する生成部と、前記デバイスを前記基板に実装して前記デバイス端子と前記基板側端子とを接続させる実装部と、を備える製造装置および製造方法を提供する。
　また、本発明の第２の態様においては、電子回路を有するデバイスと、前記デバイスを搭載する第１基板と、前記第１基板における前記デバイスが実装された面に重ねられて、前記第１基板との間に前記デバイスを挟みこむフレキシブルな第２基板と、を備えるパッケージデバイスを提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図１は、本実施形態に係るデバイス製造システム１０の構成を示す。 図２は、本実施形態に係るデバイス製造システム１０において製造される試験用パッケージにパッケージングされたパッケージデバイスの一例を示す。 図３は、本実施形態に係るデバイス製造システム１０の処理フローを示す。 図４は、試験用パッケージング部１４の機能構成を示す。 図５は、本実施形態に係る試験用パッケージング部１４の処理フローを示す。 図６は、図５のステップＳ２１からステップＳ２４までの試験用パッケージング部１４の動作の一例を示す。 図７は、図５のステップＳ２５における試験用パッケージング部１４の動作の一例を示す。 図８は、デバイス３０の第１デバイス端子４２と第１基板３２の第１基板側端子５２との接続の一例を示す。 図９は、図５のステップＳ２６からステップＳ３２までの試験用パッケージング部１４の動作の一例を示す。 図１０は、図５のステップＳ３３における試験用パッケージング部１４の動作の一例を示す。 図１１は、デバイス３０の第２デバイス端子４４と第２基板３４の第２基板側端子５６との接続の一例を示す。 図１２は、第１基板３２の第１配線５４と第２基板３４の第３配線６２との接続の一例を示す。 図１３は、デバイス３０と第１基板３２との間を端子ボール６６を介して接続する場合の接続例を示す。 図１４は、試験用セル７０の一例を示す。 図１５は、セルマトリックス８０の一例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係るデバイス製造システム１０の構成を示す。デバイス製造システム１０は、複数のデバイス３０が形成された円板状のウエハから、パッケージングがされたデバイスを製造する。デバイス製造システム１０は、切出部１２と、試験用パッケージング部１４と、試験部１６と、取外し部１８と、製品パッケージング部２０とを備える。
　切出部１２は、電子回路を有する複数のデバイス３０が形成されたウエハから、チップ状のデバイス３０を切り出す。試験用パッケージング部１４は、切出部１２により切り出されたそれぞれのデバイス３０を試験用パッケージにパッケージングする。
　試験部１６は、試験用パッケージにパッケージングされたデバイス３０を、被試験デバイスとして試験する。試験部１６は、一例として、半導体回路等を試験する試験装置である。
　取外し部１８は、試験済のデバイス３０を試験用パッケージから取り外す。製品パッケージング部２０は、試験用パッケージから取り外したデバイス３０を、製品パッケージにパッケージングする。
　図２は、試験用のパッケージデバイス２８の一例を示す。試験用のパッケージデバイス２８は、チップ状のデバイス３０と、第１基板３２と、第２基板３４とを備える。
　第１基板３２は、チップ状のデバイス３０を搭載する。第２基板３４は、フレキシブル基板である。第２基板３４は、第１基板３２におけるデバイス３０が実装された面に重ねられて、第１基板３２との間にデバイス３０を挟みこむ。
　このようなパッケージデバイス２８は、２つの基板間にデバイス３０が収納されているので、チップ単体の場合と比較して取り扱いが容易である。例えば、パッケージデバイス２８は、製品パッケージ化されたデバイスを試験する試験装置等により取り扱うことができる。
　図３は、本実施形態に係るデバイス製造システム１０の処理フローを示す。まず、ステップＳ１１において、切出部１２は、複数のデバイス３０が形成されたウエハから、それぞれのチップ状のデバイス３０を切り出す。
　続いて、ステップＳ１２において、試験用パッケージング部１４は、ステップＳ１１で切り出されたそれぞれのチップ状のデバイス３０を、デバイス３０毎に生成された試験用パッケージに個別にパッケージングする。試験用パッケージング部１４は、一例として、デバイス３０を試験用パッケージ内に封止する。
　例えば、試験用パッケージング部１４は、図２に示されたように、少なくとも一方がフレキシブル基板である第１基板３２および第２基板３４の間の気体を吸引して、第１基板３２および第２基板３４の間にデバイス３０を封止する。本実施形態においては、試験用パッケージング部１４は、フレキシブル基板である第２基板３４を、第１基板３２およびデバイス３０に対して真空吸着または減圧吸着させる。
　これに代えて、試験用パッケージング部１４は、一例として、フレキシブル基板である第２基板３４を、第１基板３２に対して張力により押し付けて、第１基板３２および第２基板３４の間にデバイス３０を挟みこんでもよい。ステップＳ１２のパッケージング方法の詳細については、図４以降において更に説明する。
　続いて、ステップＳ１３において、試験用パッケージング部１４は、試験用パッケージにパッケージングされたデバイス３０を、外部装置とデバイス３０とを接続するための試験用基板に取り付ける。なお、外部装置が、試験用パッケージにパッケージングされたデバイス３０と信号を直接授受できれば、試験用基板に取り付けなくてもよい。
　続いて、ステップＳ１４において、試験部１６は、試験用基板を介してデバイス３０と信号を授受して、試験用パッケージにパッケージングされたデバイス３０を試験する。この場合において、試験部１６は、複数のデバイス３０を並行して試験してもよい。これにより、試験部１６は、試験のスループットを向上することができる。
　続いて、ステップＳ１５において、取外し部１８は、試験済のデバイス３０を試験用パッケージから取り外す。第１基板３２および第２基板３４の間にデバイス３０が封止されていれば、取外し部１８は、一例として、第１基板３２および第２基板３４の間に気体を入れて試験用パッケージからデバイス３０を取り外す。
　また、取外し部１８は、一例として、ステップＳ１４での試験の結果製品化すべきと判断されたデバイス３０を試験用パッケージから取り外す。更に、取外し部１８は、一例として、デバイス３０を取り外した試験用パッケージを廃棄する。
　続いて、ステップＳ１６において、製品パッケージング部２０は、試験用パッケージから取り外したデバイス３０を製品パッケージにパッケージングする。製品パッケージング部２０は、一例として、試験の結果製品化すべきと判断されたデバイス３０を製品パッケージにパッケージングする。
　また、製品パッケージング部２０は、一例として、個別に試験された２以上のデバイス３０を１つの製品パッケージにパッケージングしてもよい。この場合において、製品パッケージング部２０は、１または２以上のウエハから切り出された２以上のデバイス３０を、３次元実装してもよい。または、製品パッケージング部２０は、このような２以上のデバイス３０を、マルチチップモジュールに実装して製品パッケージにパッケージングしてもよい。
　以上のように本実施形態に係るデバイス製造システム１０は、ウエハから切り出したそれぞれのデバイス３０を、試験用パッケージにパッケージングして試験する。従って、デバイス製造システム１０は、ウエハから切り出される前の状態のデバイス３０に対して行っていた試験を、チップ状態のデバイス３０に対して行うことができる。これにより、デバイス製造システム１０によれば、ウエハ試験を無くして、試験コストを小さくすることができる。
　図４は、試験用パッケージング部１４の機能構成を示す。試験用パッケージング部１４は、検出部２２と、生成部２４と、実装部２６とを有する。
　検出部２２は、チップ状のデバイス３０が有するデバイス端子の位置を検出する。検出部２２は、一例として、ハンドリング装置３６と、撮像装置３７と、データ処理装置３８とを含む。
　ハンドリング装置３６は、デバイス３０を吸着してハンドリングする。撮像装置３７は、ハンドリング装置３６によりハンドリングされたデバイス３０の表面を撮像する。データ処理装置３８は、撮像装置３７により撮像された撮像画像から、デバイス３０の表面に形成されたデバイス端子の位置を検出する。
　生成部２４は、試験用パッケージを形成する基板における、検出部２２により検出されたデバイス端子に応じた位置に、デバイス端子に接続する基板側端子を生成する。更に、生成部２４は、一例として、試験用パッケージを形成する基板に、外部の装置を当該基板に接続するための外部端子を生成する。また、更に、生成部２４は、外部端子と基板側端子とを接続する配線を生成する。
　生成部２４は、一例として、プリント装置４０を含む。プリント装置４０は、導電性材料を基板に吹き付けて、基板上に指定されたパターンをプリントする。これにより、プリント装置４０は、基板に、基板側端子、外部端子および配線を生成することができる。実装部２６は、チップ状のデバイス３０を基板に実装してデバイス端子と基板側端子とを接続させる。
　図５は、本実施形態に係る試験用パッケージング部１４の処理フローを示す。図６は、図５のステップＳ２１からＳ２４までの動作例、図７は、図５のステップＳ２５における動作例を示す。図８は、デバイス３０と第１基板３２との接続の一例を示す。図９は、図５のステップＳ２６からＳ３２までの動作例、図１０は、図５のステップＳ３３における動作例を示す。図１１および図１２は、デバイス３０、第１基板３２および第２基板３４の接続例を示す。
　図５のフローは、両面（第１面および第２面）にデバイス端子を有するチップ状のデバイス３０を、試験用パッケージにパッケージングするフローを表す。まず、ステップＳ２１において、例えば図６に示されるように、検出部２２は、ハンドリング装置３６によりデバイス３０をハンドリングする。この場合に、ハンドリング装置３６は、第２面側からデバイス３０を吸着してハンドリングする。これにより、ハンドリング装置３６は、デバイス３０を第１面を露出させた状態でハンドリングすることができる。
　続いて、ステップＳ２２において、例えば図６に示されるように、検出部２２は、デバイス３０をハンドリングした状態で、撮像装置３７によりデバイス３０の第１面を撮像する。そして、検出部２２は、データ処理装置３８により、撮像装置３７が撮像した撮像画面からデバイス３０の第１面に形成された第１デバイス端子４２の位置を検出する。
　続いて、ステップＳ２３において、例えば図６に示されるように、生成部２４は、プリント装置４０により、第１基板３２におけるデバイス３０の第１デバイス端子４２に応じた位置に、第１デバイス端子４２に接続する第１基板側端子５２のパターンをプリントする。
　続いて、ステップＳ２４において、例えば図６に示されるように、生成部２４は、プリント装置４０により、所定の位置と第１基板側端子５２との間を導通させる第１配線５４のパターンを、第１基板３２にプリントする。第１配線５４は、外部端子５８に接続された第２基板３４上の配線のパターンに、第１デバイス端子４２を接続するための配線である。
　続いて、ステップＳ２５において、例えば図７に示されるように、実装部２６は、デバイス３０を第１基板３２に実装する。この場合において、実装部２６は、例えば図８に示されるように、デバイス３０の第１デバイス端子４２と、第１基板３２の第１基板側端子５２とを接触させて接続させる。これにより、実装部２６は、第１基板３２に形成された第１配線５４とデバイス３０の第１デバイス端子４２とを、第１基板側端子５２を介して電気的に導通させることができる。
　また、このステップＳ２５において、実装部２６は、ステップＳ２１でのハンドリングを維持した状態で（即ち、ステップＳ２１でハンドリングしたデバイス３０を開放させずに）、デバイス３０を第１基板３２に実装する。これにより、デバイス３０の第１面のハンドリング装置３６に対する相対位置が、検出時と実装時との間でずれないので、実装部２６は、第１デバイス端子４２と第１基板側端子５２とを正確に接触させることができる。
　また、ステップＳ２５において、実装部２６は、実装後にデバイス３０を取り外せるように、デバイス３０を第１基板３２に実装する。実装部２６は、一例として、第１基板３２からデバイス３０を引き外す場合に、デバイス３０が破損しない程度の接着力で接着する。
　続いて、ステップＳ２６において、例えば図９に示されるように、検出部２２は、ハンドリング装置３６により、第１基板３２に実装された状態のデバイス３０をハンドリングする。この場合、ハンドリング装置３６は、第１基板３２をデバイス３０が実装されていない側から吸着してハンドリングする。これにより、ハンドリング装置３６は、デバイス３０の第２面を露出させた状態でデバイス３０をハンドリングすることができる。
　続いて、ステップＳ２７において、例えば図９に示されるように、検出部２２は、撮像装置３７により、デバイス３０が第１基板３２に実装された状態で、ハンドリングされたデバイス３０の第２面側を撮像する。そして、検出部２２は、データ処理装置３８により、撮像装置３７による撮像画面からデバイス３０の第２面側に形成された第２デバイス端子４４の位置を検出する。続いて、ステップＳ２８において、検出部２２は、データ処理装置３８により、撮像装置３７による撮像画面から、第１基板３２にプリントされた第１配線５４の位置を検出する。
　続いて、ステップＳ２９において、例えば図９に示されるように、生成部２４は、プリント装置４０により、第２基板３４におけるデバイス３０の第２デバイス端子４４に応じた位置に、第２デバイス端子４４に接続する第２基板側端子５６のパターンをプリントする。続いて、ステップＳ３０において、例えば図９に示されるように、生成部２４は、プリント装置４０により、外部の装置を第２基板３４に接続する外部端子５８のパターンをプリントする。
　外部端子５８は、一例として、第２基板３４を貫通した貫通配線に接続される。これにより、外部端子５８は、外部の装置を、第２基板３４における第２基板側端子５６がプリントされた面とは反対の面側から、第２基板３４に接続することができる。
　また、外部端子５８は、予め第２基板３４に設けられていてもよい。この場合、ステップＳ３０の処理は実施されない。本実施形態においては、外部端子５８は、予め、第２基板３４に設けられている。外部端子５８は、第２基板３４の上面および下面の両者から接続可能な貫通した端子である。
　続いて、ステップＳ３１において、例えば図９に示されるように、生成部２４は、プリント装置４０により、外部端子５８と第２基板側端子５６との間の第２配線６０のパターンをプリントする。続いて、ステップＳ３２において、例えば図９に示されるように、生成部２４は、プリント装置４０により、第１基板３２における第１デバイス端子４２に接続された第１配線５４に応じた位置と、外部端子５８との間の第３配線６２のパターンを、第２基板３４にプリントする。プリント装置４０は、一例として、第１配線５４に応じた位置と、第２配線６０が接続されていない外部端子５８との間の第３配線６２のパターンをプリントする。
　なお、複数の外部端子５８の配置間隔は、デバイス３０における第１デバイス端子４２および第２デバイス端子４４の配置間隔より広い。これにより、外部の装置は、容易に第２基板３４に接続することができる。
　続いて、ステップＳ３３において、例えば図１０に示されるように、実装部２６は、デバイス３０が実装された第１基板３２に、第２基板３４に取り付ける。より詳しくは、実装部２６は、第１基板３２におけるデバイス３０が実装された面に第２基板３４を重ねることにより第１基板３２および第２基板３４の間にデバイス３０を挟みこんで、デバイス３０を第１基板３２および第２基板３４に接続させる。そして、実装部２６は、デバイス３０を第１基板３２と第２基板３４との間に封止する。
　例えば、第１基板３２がフレキシブル基板であれば、実装部２６は、第１基板３２および第２基板３４の間の気体を吸引して、第１基板３２および第２基板３４の間にデバイス３０を封止する。また、例えば、実装部２６は、フレキシブル基板である第２基板３４を、他方の第１基板３２に対して張力により押し付けて、第１基板３２および第２基板３４の間にデバイス３０を挟みこんでもよい。
　さらに、ステップＳ３３において、実装部２６は、例えば図１１に示されるように、デバイス３０の第２デバイス端子４４と、第２基板３４の第２基板側端子５６とを接触させて接続する。これにより、実装部２６は、第２基板３４に形成された外部端子５８とデバイス３０の第２デバイス端子４４とを、第２基板側端子５６および第２配線６０を介して電気的に導通させることができる。
　また、さらに、ステップＳ３３において、実装部２６は、例えば図１２に示されるように、第１基板３２における第１配線５４と、第２基板３４における第３配線６２とを接触させて接続する。これにより、実装部２６は、第２基板３４に形成された外部端子５８とデバイス３０の第１デバイス端子４２とを、第３配線６２、第１配線５４および第１基板側端子５２を介して電気的に導通させることができる。
　また、このステップＳ３３において、実装部２６は、ステップＳ２６でのハンドリングを維持した状態で（即ち、ステップＳ２６でハンドリングしたデバイス３０を開放させずに）、デバイス３０を第２基板３４に実装する。これにより、デバイス３０の第２面のハンドリング装置３６に対する相対位置が、検出時と実装時との間でずれないので、実装部２６は、第２デバイス端子４４および第２基板側端子５６、および、第１配線５４および第３配線６２を正確に接触させることができる。
　また、ステップＳ３３において、実装部２６は、実装後にデバイス３０を取り外せるように、デバイス３０を第２基板３４に実装する。実装部２６は、一例として、第２基板３４からデバイス３０を引き外す場合に、デバイス３０が破損しない程度の接着力で接着する。
　以上により、試験用パッケージング部１４は、デバイス３０と、デバイス３０を搭載する第１基板３２と、第１基板３２におけるデバイス３０が実装された面に重ねられて、第１基板３２との間にデバイス３０を挟みこむフレキシブルな第２基板３４と、を備えた試験用のパッケージデバイス２８を製造することができる。即ち、試験用パッケージング部１４は、試験用パッケージにパッケージングされたデバイス３０を製造する製造装置として機能することができる。
　そして、試験用パッケージング部１４は、試験装置等に容易にデバイス３０を取り扱わせることができるようにデバイス３０をパッケージングすることができる。さらに、試験用パッケージング部１４は、試験装置から、試験用パッケージを形成する第１基板３２および第２基板３４を介して、デバイス３０に対して信号を授受させることができる。これにより、試験用パッケージング部１４によれば、ウエハから切り出された後のデバイスを、試験装置により、製品パッケージングをする前に試験させることができる。
　図１３は、デバイス３０と第１基板３２との間を端子ボール６６を介して接続する場合の接続例を示す。第１基板側端子５２を生成する場合において、生成部２４は、第１基板３２における第１デバイス端子４２に応じた位置に、第１基板側端子５２となる導電性の端子ボール６６を並べてもよい。
　このような端子ボール６６は、デバイス３０を第１基板３２に実装した場合に、デバイス３０と第１基板３２との間に挟まれて、第１基板側端子５２として機能する。端子ボール６６は、一例として、特許３１４０９９５号に示されるような球状のスペーサであってよい。生成部２４は、このような端子ボール６６により第１基板側端子５２を生成することにより、デバイス３０と第１基板３２との間を確実に導通させることができる。
　また、同様に、実装部２６は、第２基板３４における第２デバイス端子４４に応じた位置に、第２基板側端子５６となる端子ボール６６を並べてもよい。これにより、生成部２４は、デバイス３０が第２基板３４に実装されたことによって、第２基板３４上に第２基板側端子５６を形成することができる。
　図１４は、試験用セル７０の一例を示す。試験用パッケージング部１４は、デバイス３０を試験用パッケージにパッケージングした後に、試験用パッケージにパッケージングされたデバイス３０を試験用ボード７２に取り付けて試験用セル７０を生成する。試験用セル７０は、一例として、試験用パッケージにパッケージングされたデバイス３０と、試験用ボード７２と、少なくとも１つの温度制御部７４とを有する。
　試験用ボード７２は、試験用パッケージの外部端子５８（本例においては、第２基板３４が有する外部端子５８）に電気的に接続される。試験用ボード７２は、外部の試験装置とデバイス３０との間で信号を授受するための基板である。試験用ボード７２には、一例として、デバイス３０に対して信号を入出力する回路および外部の試験装置と信号を入出力する回路等の試験回路７６が設けられている。
　温度制御部７４は、試験用パッケージ内のデバイス３０を所定の温度に制御するための過熱または冷却部材である。試験用セル７０は、一例として、デバイス３０を挟むように設けられた２つの温度制御部７４を有する。これにより、温度制御部７４は、デバイス３０の全体を指定された温度に維持することができる。このような試験用セル７０は、試験装置とデバイス３０との接続等をより容易にすることができる。
　図１５は、セルマトリックス８０の一例を示す。セルマトリックス８０は、３次元のマトリクス状に組み合わされた複数の試験用セル７０を備える。このように複数の試験用セル７０を組み合わせたセルマトリックス８０毎に、搬送、バーンイン処理、試験を行うことにより、デバイス３０の取り扱いを容易とし、更に、試験のスループットを向上することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０　デバイス製造システム、１２　切出部、１４　試験用パッケージング部、１６　試験部、１８　取外し部、２０　製品パッケージング部、２２　検出部、２４　生成部、２６　実装部、２８　パッケージデバイス、３０　デバイス、３２　第１基板、３４　第２基板、３６　ハンドリング装置、３７　撮像装置、３８　データ処理装置、４０　プリント装置、４２　第１デバイス端子、４４　第２デバイス端子、５２　第１基板側端子、５４　第１配線、５６　第２基板側端子、５８　外部端子、６０　第２配線、６２　第３配線、６６　端子ボール、７０　試験用セル、７２　試験用ボード、７４　温度制御部、７６　試験回路、８０　セルマトリックス

Claims (17)

  1. 　デバイスが有するデバイス端子の位置を検出する検出部と、
    　基板における前記デバイス端子に応じた位置に、前記デバイス端子に接続する基板側端子を生成する生成部と、
    　前記デバイスを前記基板に実装して前記デバイス端子と前記基板側端子とを接続させる実装部と、
    　を備える製造装置。
  2. 　前記検出部は、前記デバイスを撮像して撮像画像から前記デバイス端子の位置を検出する請求項１に記載の製造装置。
  3. 　前記生成部は、前記基板における前記デバイス端子に応じた位置に、前記基板側端子のパターンをプリントする請求項１または２に記載の製造装置。
  4. 　前記生成部は、前記基板における前記デバイス端子に応じた位置に、前記基板側端子となる導電性の端子ボールを並べる請求項１から３のいずれかに記載の製造装置。
  5. 　前記生成部は、外部の装置を前記基板に接続する外部端子と前記基板側端子との間の配線のパターンをプリントする請求項１から４のいずれかに記載の製造装置。
  6. 　前記生成部は、前記外部端子を更にプリントする請求項５に記載の製造装置。
  7. 　前記生成部は、基板に予め設けられた前記外部端子と前記基板側端子との間の前記配線のパターンをプリントする請求項５に記載の製造装置。
  8. 　前記生成部は、第１基板における前記デバイスの第１デバイス端子に応じた位置に、前記第１デバイス端子に接続する第１基板側端子を生成し、第２基板における前記デバイスの第２デバイス端子に応じた位置に、前記第２デバイス端子に接続する第２基板側端子を生成し、
    　前記実装部は、前記第１基板および前記第２基板の間に前記デバイスを挟みこんで、前記デバイスを前記第１基板および前記第２基板に接続させる
    　請求項１から７のいずれかに記載の製造装置。
  9. 　前記第１基板および前記第２基板の少なくとも一方は、フレキシブル基板であり、
    　前記実装部は、前記第１基板および前記第２基板の間の気体を吸引して、前記第１基板および前記第２基板の間に前記デバイスを封止する
    　請求項８に記載の製造装置。
  10. 　前記第１基板および前記第２基板の少なくとも一方は、フレキシブル基板であり、
    　前記実装部は、前記フレキシブル基板を他方の基板に対して張力により押し付けて、前記第１基板および前記第２基板の間に前記デバイスを挟みこむ
    　請求項８に記載の製造装置。
  11. 　前記生成部は、前記第１基板における前記第１デバイス端子に応じた位置に、前記第１デバイス端子に接続する前記第１基板側端子を生成し、
    　前記実装部は、前記デバイスを前記第１基板に実装して前記第１デバイス端子と前記第１基板側端子とを接続させ、
    　前記検出部は、前記デバイスが前記第１基板に実装された状態で、前記第２デバイス端子の位置を検出し、
    　前記生成部は、前記第２基板における前記第２デバイス端子に応じた位置に、前記第２デバイス端子に接続する第２基板側端子を生成し、
    　前記実装部は、前記第１基板における前記デバイスが実装された面に前記第２基板を重ねることにより前記第１基板および前記第２基板の間に前記デバイスを挟みこんで、前記デバイスを前記第１基板および前記第２基板に接続させる
    　請求項８から１０のいずれかに記載の製造装置。
  12. 　前記実装部は、前記第１基板および前記第２基板の間に前記デバイスを封止することにより試験用パッケージにパッケージングし、
    　前記試験用パッケージにパッケージングした前記デバイスを試験した後に、前記第１基板および前記第２基板の間に気体を入れて前記試験用パッケージから前記デバイスを取り外す
    　請求項８から１１のいずれかに記載の製造装置。
  13. 　前記生成部は、外部の装置を前記第２基板に接続する外部端子に接続された第２基板上のパターンに、前記第１デバイス端子を接続するパターンの少なくとも一部を前記第１基板にプリントし、
    　前記実装部は、前記第１基板における前記第１デバイス端子に接続されたパターンと、前記第２基板における前記外部端子に接続されたパターンとを接触させて、前記第１デバイス端子を前記第２基板上の前記外部端子に接続させる
    　請求項８から１２のいずれかに記載の製造装置。
  14. 　前記実装部は、前記デバイスを前記基板に実装することにより、前記デバイスを試験するための試験用パッケージにパッケージングし、
    　試験済の前記デバイスを前記試験用パッケージから取り外す取外し部と、
    　前記試験用パッケージから取り外した前記デバイスを製品パッケージにパッケージングする製品パッケージング部と、
    　を更に備える請求項１から１３のいずれかに記載の製造装置。
  15. 　パッケージされたデバイスを製造する製造方法であって、
    　前記デバイスが有するデバイス端子の位置を検出する検出段階と、
    　パッケージ用の基板における前記デバイス端子に応じた位置に、前記デバイス端子に接続する基板側端子を生成する生成段階と、
    　前記デバイスを前記基板に実装して前記デバイス端子と前記基板側端子とを接続させることにより、外部の装置に接続される外部端子と前記デバイス端子とを前記基板側端子を介して導通させるパッケージング段階と、
    　を備える製造方法。
  16. 　電子回路を有するデバイスと、
    　前記デバイスを搭載する第１基板と、
    　前記第１基板における前記デバイスが実装された面に重ねられて、前記第１基板との間に前記デバイスを挟みこむフレキシブルな第２基板と、
    　を備えるパッケージデバイス。
  17. 　前記第２基板は、前記第１基板および前記デバイスに対して真空吸着または減圧吸着される請求項１６に記載のパッケージデバイス。
PCT/JP2010/000186 2009-03-27 2010-01-15 製造装置、製造方法およびパッケージデバイス WO2010109739A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011505817A JPWO2010109739A1 (ja) 2009-03-27 2010-01-15 製造装置、製造方法およびパッケージデバイス
KR1020117020330A KR101316049B1 (ko) 2009-03-27 2010-01-15 제조 장치, 제조 방법 및 패키지 디바이스
CN2010800134078A CN102362187A (zh) 2009-03-27 2010-01-15 制造装置、制造方法及封装器件
US13/208,352 US8667669B2 (en) 2009-03-27 2011-08-12 Apparatus and method for manufacturing a packaged device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-080568 2009-03-27
JP2009080568 2009-03-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/208,352 Continuation US8667669B2 (en) 2009-03-27 2011-08-12 Apparatus and method for manufacturing a packaged device

Publications (1)

Publication Number Publication Date
WO2010109739A1 true WO2010109739A1 (ja) 2010-09-30

Family

ID=42780441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000186 WO2010109739A1 (ja) 2009-03-27 2010-01-15 製造装置、製造方法およびパッケージデバイス

Country Status (6)

Country Link
US (1) US8667669B2 (ja)
JP (1) JPWO2010109739A1 (ja)
KR (1) KR101316049B1 (ja)
CN (1) CN102362187A (ja)
TW (1) TW201036084A (ja)
WO (1) WO2010109739A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970243B2 (en) 2011-04-20 2015-03-03 Advantest Corporation Test carrier and board assembly
US8994394B2 (en) 2011-04-20 2015-03-31 Advantest Corporation Test carrier
US9120335B2 (en) 2012-08-30 2015-09-01 Advantest Corporation Pattern printing apparatus, pattern printing method, and test apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH077249A (ja) * 1993-06-18 1995-01-10 Teikoku Tsushin Kogyo Co Ltd フレキシブル基板への電子部品の取付構造及びその取付方法
JPH07114061A (ja) * 1993-10-19 1995-05-02 Canon Inc カメラ
JPH10307293A (ja) * 1990-09-29 1998-11-17 Sekisui Finechem Co Ltd 液晶表示素子用球状スぺーサー、およびそれを用いた液晶表示素子
JP2003167021A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法およびシェル
JP2004294144A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd 試験用モジュール及び半導体装置の試験方法
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2007149930A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp 電子装置およびその製造方法
WO2007096946A1 (ja) * 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
JP2008147367A (ja) * 2006-12-08 2008-06-26 Sony Corp 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835847A (en) * 1988-04-20 1989-06-06 International Business Machines Corp. Method and apparatus for mounting a flexible film electronic device carrier on a substrate
JP3441111B2 (ja) * 1993-06-17 2003-08-25 松下電器産業株式会社 実装基板生産システムおよびメンテナンス指示システム
KR960032667A (ko) * 1995-02-28 1996-09-17 김광호 리드프레임의 이송방법
JPH09197007A (ja) * 1995-12-29 1997-07-31 Texas Instr Inc <Ti> 半導体ダイを仮パッケージする方法
KR100270888B1 (ko) 1998-04-08 2000-12-01 윤종용 노운 굿 다이 제조장치
JP4346827B2 (ja) * 2001-03-06 2009-10-21 パナソニック株式会社 電子部品実装方法
DE10393783T5 (de) * 2002-11-28 2005-10-27 Advantest Corp. Positionserfassungsvorrichtung, Positionserfassungsverfahren und Tragvorrichtung für elektronische Komponenten
JP4187718B2 (ja) 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307293A (ja) * 1990-09-29 1998-11-17 Sekisui Finechem Co Ltd 液晶表示素子用球状スぺーサー、およびそれを用いた液晶表示素子
JPH05343473A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH077249A (ja) * 1993-06-18 1995-01-10 Teikoku Tsushin Kogyo Co Ltd フレキシブル基板への電子部品の取付構造及びその取付方法
JPH07114061A (ja) * 1993-10-19 1995-05-02 Canon Inc カメラ
JP2003167021A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法およびシェル
JP2004294144A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd 試験用モジュール及び半導体装置の試験方法
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2007149930A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp 電子装置およびその製造方法
WO2007096946A1 (ja) * 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
JP2008147367A (ja) * 2006-12-08 2008-06-26 Sony Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970243B2 (en) 2011-04-20 2015-03-03 Advantest Corporation Test carrier and board assembly
US8994394B2 (en) 2011-04-20 2015-03-31 Advantest Corporation Test carrier
US9120335B2 (en) 2012-08-30 2015-09-01 Advantest Corporation Pattern printing apparatus, pattern printing method, and test apparatus

Also Published As

Publication number Publication date
US20120205143A1 (en) 2012-08-16
US8667669B2 (en) 2014-03-11
KR101316049B1 (ko) 2013-10-07
TW201036084A (en) 2010-10-01
CN102362187A (zh) 2012-02-22
JPWO2010109739A1 (ja) 2012-09-27
KR20110111522A (ko) 2011-10-11

Similar Documents

Publication Publication Date Title
US9030223B2 (en) Test carrier
WO2010109740A1 (ja) 試験装置、試験方法および製造方法
US8789263B2 (en) Carrier disassembling apparatus and carrier disassembling method
WO2010109739A1 (ja) 製造装置、製造方法およびパッケージデバイス
KR20090063104A (ko) 반도체 패키지
JP5616047B2 (ja) 製造装置、試験装置、製造方法および集積回路パッケージ
KR102354344B1 (ko) 반도체 소자 접착 기기
US8970243B2 (en) Test carrier and board assembly
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JPH11111650A (ja) 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具
KR20120059543A (ko) 칩 다이들의 선발 및 위치화를 위한 시스템 및 방법
JP3827427B2 (ja) 半導体集積回路の検査方法
KR101817328B1 (ko) 반도체 모듈 제조 방법
TWI493203B (zh) A test vehicle, a good judgment device, and a good judgment method
TWI475231B (zh) 多軸加速度感測裝置與相關製作方法
KR100871386B1 (ko) 반도체 패키지 및 이의 제조 방법
JP3408473B2 (ja) 半田ボールマウンタおよび半導体装置
JP3441939B2 (ja) アライメント方法
KR20020064060A (ko) 반도체 패키지의 적층 방법 및 적층된 반도체 패키지의테스트 방법
JP2004356420A (ja) 半導体装置およびデバイス搭載基板
JP2010237061A (ja) 基板保持具、電子部品検査装置及び電子部品検査方法
JP2003243432A (ja) 半導体装置の製造方法
TW201504639A (zh) 測試設備及測試方法
JP2004356641A (ja) ウェハカセット

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080013407.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10755548

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011505817

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20117020330

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10755548

Country of ref document: EP

Kind code of ref document: A1