KR100871386B1 - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR100871386B1
KR100871386B1 KR1020070077014A KR20070077014A KR100871386B1 KR 100871386 B1 KR100871386 B1 KR 100871386B1 KR 1020070077014 A KR1020070077014 A KR 1020070077014A KR 20070077014 A KR20070077014 A KR 20070077014A KR 100871386 B1 KR100871386 B1 KR 100871386B1
Authority
KR
South Korea
Prior art keywords
pad
connection
semiconductor chip
disposed
substrate
Prior art date
Application number
KR1020070077014A
Other languages
English (en)
Inventor
장을철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070077014A priority Critical patent/KR100871386B1/ko
Application granted granted Critical
Publication of KR100871386B1 publication Critical patent/KR100871386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시되어 있다. 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 관통홀을 갖는 기판 몸체, 상기 제1 면상에 배치된 접지 단자, 상기 제1 면상에 배치된 접속 패드, 상기 제2 면상에 배치되며 상기 접지 단자와 연결된 연결 단자를 갖는 기판, 상기 제2 면과 마주하는 반도체 칩 몸체, 상기 반도체 칩 몸체상에 배치되며 상기 관통홀을 통해 노출된 본딩 패드, 상기 본딩 패드와 전기적으로 연결된 더미 패드를 포함하는 반도체 칩, 상기 기판 및 상기 반도체 칩 사이에 개재되며, 상기 더미 패드 및 상기 연결 단자를 전기적으로 연결 부재 및 상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전 부재를 포함한다. 반도체 칩의 본딩 패드 및 기판의 접속 패드를 도전성 와이어로 본딩하는 도중 발생되는 불량을 정확하게 모니터링 하여 와이어 본딩 불량에 따른 반도체 패키지의 제조 수율이 감소되는 것을 방지하는 효과를 갖는다.

Description

반도체 패키지 및 이의 제조 방법{SEMICODNUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 2는 도 1에 도시된 반도체 패키지의 배면도이다.
도 3은 도 1의 반도체 칩을 도시한 평면도이다.
도 4는 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 5 내지 도 8들은 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 9는 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다.
도 10은 도 9의 변형 실시예를 도시한 단면도이다.
도 11은 도 10에 도시된 반도체 패키지의 본딩 패드 및 접속 패드를 도전성 와이어로 본딩하는 것을 도시한 단면도이다.
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 순도 높은 실리콘으로 이루어진 웨이퍼 상에 반 도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 패키징하는 패키징 공정 등을 통해 제조된다.
최근에는 패키징 공정의 기술 개발에 의하여 제조된 반도체 패키지의 사이즈가 반도체 칩 사이즈의 약 100% 내지 105%에 불과한 칩 스케일 패키지(chip scale package) 및 반도체 소자의 용량 및 처리 속도를 향상시키기 위해서 복수개의 반도체 칩들을 상호 적층 시킨 적층 반도체 패키지(stacked semiconductor package) 등이 개발되고 있다.
칩 스케일 패키지 또는 적층 반도체 패키지는 일반적으로 볼 그리드 어레이(Ball Grid Array, BGA) 방식이 널리 사용되고 있다.
볼 그리드 어레이 방식으로 제조된 반도체 패키지는 기판에 형성된 관통공으로부터 노출되는 본딩 패드를 갖는 반도체 칩을 기판상에 배치하고, 본딩 패드를 기판에 형성된 배선에 도전성 와이어 등을 이용하여 전기적으로 접속하여 제조된다.
그러나, 종래 볼 그리드 어레이 방식으로 제조된 반도체 패키지는 반도체 칩의 대부분을 기판이 덮고 있기 때문에 도전성 와이어를 이용하여 본딩 패드 및 배선을 전기적으로 연결할 때 본딩 패드 및 배선의 본딩 상태를 모니터링 하기 어려운 문제점을 갖는다.
본 발명은 도전성 와이어를 이용하여 본딩 패드 및 배선을 전기적으로 연결할 때 본딩 패드 및 배선의 본딩 상태를 쉽게 모니터링 하기에 적합한 구조를 갖는 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공한다.
본 발명에 의한 반도체 패키지는 제1 면, 상기 제1 면과 대향하는 제2 면 및 관통홀을 갖는 기판 몸체, 상기 제1 면상에 배치된 접지 단자, 상기 제1 면상에 배치된 접속 패드, 상기 제2 면상에 배치되며 상기 접지 단자와 연결된 연결 단자를 갖는 기판, 상기 제2 면과 마주하는 반도체 칩 몸체, 상기 반도체 칩 몸체상에 배치되며 상기 관통홀을 통해 노출된 본딩 패드, 상기 본딩 패드와 전기적으로 연결된 더미 패드를 포함하는 반도체 칩, 상기 기판 및 상기 반도체 칩 사이에 개재되며, 상기 더미 패드 및 상기 연결 단자를 전기적으로 연결 부재 및 상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전 부재를 포함한다.
반도체 패키지의 상기 더미 패드는 상기 반도체 칩 몸체의 에지 부분에 배치된다.
반도체 패키지의 상기 더미 패드는 상기 각 본딩 패드와 대응한다.
반도체 패키지의 상기 반도체 칩 몸체는 상기 본딩 패드 및 상기 더미 패드를 노출하는 개구들을 갖는 절연막 패턴 및 상기 절연막 패턴과 상기 반도체 칩 몸체의 사이에 개재되어 상기 본딩 패드 및 상기 더미 패드를 연결하는 연결 패턴을 포함한다.
반도체 패키지의 상기 반도체 칩 몸체는 상기 본딩 패드 및 상기 더미 패드를 노출하는 개구들을 갖는 절연막 패턴 및 상기 절연막 패턴 상에 배치되어 상기 본딩 패드 및 상기 더미 패드를 연결하는 연결 패턴을 포함한다.
반도체 패키지의 상기 연결 부재는 접착 물질 및 도전 물질들을 포함한다.
반도체 패키지의 상기 연결 부재는 절연성 레진 및 상기 절연성 레진 내부에 배치된 도전성 입자를 포함하는 이방성 도전 필름일 수 있다.
반도체 패키지의 상기 연결 단자 및 상기 더미 패드는 상호 마주한다.
반도체 패키지의 상기 연결 부재는 상기 연결 단자 및 상기 더미 패드 사이에 선택적으로 배치된 솔더를 포함한다.
반도체 패키지의 상기 도전 부재는 상기 접속 패드 및 상기 본딩 패드를 연결하는 도전성 와이어이다.
본 실시예에 따른 반도체 패키지는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체, 상기 주변 영역에 배치된 접지 단자, 상기 칩 영역에 배치된 연결 단자, 상기 접지 단자와 상기 연결 단자를 전기적으로 연결하는 연결 배선 및 상기 주변 영역에 배치된 접속 패드를 갖는 기판, 상기 칩 영역에 대응하는 상기 기판 몸체에 배치되며 상기 연결 단자와 전기적으로 연결된 반도체 칩 몸체 및 상기 반도체 칩 몸체상에 배치된 본딩 패드를 갖는 반도체 칩 및 상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전성 와이어를 포함한다.
반도체 패키지의 상기 반도체 칩 및 상기 기판 사이에는 상기 연결 단자를 노출하는 개구를 갖는 접착 부재가 배치된다.
반도체 패키지의 상기 반도체 칩 및 상기 기판 사이에는 상기 연결 단자 및 상기 반도체 칩을 전기적으로 연결하는 도전성 접착 부재가 배치된다.
본 발명에 따른 반도체 패키지의 제조 방법은 제1 면, 상기 제1 면과 대향하는 제2 면 및 관통홀을 갖는 기판 몸체, 상기 제1 면상에 배치된 접지 단자, 상기 제1 면상에 배치된 접속 패드, 상기 제2 면상에 배치되며 상기 접지 단자와 연결된 연결 단자를 갖는 기판; 상기 제2 면과 마주하는 반도체 칩 몸체, 상기 반도체 칩 몸체상에 배치되며 상기 관통홀을 통해 노출된 본딩 패드, 상기 본딩 패드와 전기적으로 연결된 더미 패드를 포함하는 반도체 칩; 상기 기판 및 상기 반도체 칩 사이에 개재되며, 상기 더미 패드 및 상기 연결 단자를 전기적으로 연결 부재를 포함하는 예비 반도체 패키지를 제조하는 단계, 도전성 와이어로 상기 본딩 패드를 1차로 접속하는 단계, 상기 도전성 와이어에 모니터링 신호를 인가하여 상기 도전성 와이어의 본딩 상태를 상기 접속 단자로부터 모니터링 하는 단계 및 상기 도전성 와이어로 상기 접속 패드를 2차로 접속하는 단계를 포함한다.
상기 모니터링 신호는 전류이고, 상기 모니터링 하는 단계에서는 상기 접속 단자의 전류 및 저항 중 하나를 측정한다.
상기 도전성 와이어로 상기 접속 패드에 2차로 접속하는 단계는 상기 도전성 와이어에 모니터링 신호를 인가하여 상기 도전성 와이어의 본딩 상태를 상기 접속 단자로부터 모니터링 하는 단계를 포함하고, 상기 모니터링 신호는 전류이다. 상기 모니터링 하는 단계는 상기 접속 단자의 전류 및 저항중 하나를 측정한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
실시예 1
도 1은 본 발명의 제1 실시예에 의한 반도체 패키지를 도시한 단면도이다. 도 2는 도 1에 도시된 반도체 패키지의 배면도이다. 도 3은 도 1의 반도체 칩을 도시한 평면도이다.
도 1을 참조하면, 반도체 패키지(500)는 기판(100), 반도체 칩(200), 연결 부재(300) 및 도전 부재(400)를 포함한다. 이에 더하여, 반도체 패키지(500)는 몰딩 부재(600)를 포함할 수 있다.
도 1 및 도 2를 참조하면, 기판(100)은 기판 몸체(10), 접지 단자(20), 접속 패드(30) 및 연결 단자(40)를 포함한다.
기판 몸체(10)는, 예를 들어, 플레이트 형상을 갖는다. 플레이트 형상을 갖는 기판 몸체(10)는 제1 면(1), 제2 면(2), 측면(3)들 및 관통홀(5)을 갖는다. 제2 면(2)은 제1 면(1)과 대향 하고, 관통홀(5)은 제1 면(1) 및 제2 면(2)을 통과한다.
접지 단자(20)는 기판 몸체(10)의 제1 면(1) 상에 배치된다. 접지 단자(20)는 제1 면(1)의 에지에 배치된다. 접지 단자(20)는, 예를 들어, 제1 면(1)의 에지를 따라 배치될 수 있다. 본 실시예에서, 접지 단자(20)는 후술 될 반도체 칩(200)의 더미 패드에 대응한다.
접속 패드(30)는 기판 몸체(10)의 제1 면(1) 상에 배치된다. 접속 패드(30)는, 예를 들어, 관통홀(5)에 의하여 구분된 제1 면(1)의 양측에 각각 배치된다. 각 접속 패드(30)의 단부에는 원판 형상을 갖는 패드부(35)가 일체로 형성된다. 패드부(35) 상에는 솔더 볼과 같은 도전 볼(38)이 전기적으로 접속된다.
연결 단자(40)는 기판 몸체(10)의 제2 면(2) 상에 배치된다. 연결 단자(40)의 적어도 일부는 접지 단자(20)와 마주한다. 연결 단자(40)는, 예를 들어, 도전성 비아(45)를 이용하여 접지 단자(20)에 전기적으로 연결될 수 있다.
도 1 및 도 2를 참조하면, 반도체 칩(200)은 반도체 칩 몸체(205), 본딩 패드(210) 및 더미 패드(220)를 포함한다. 이에 더하여, 반도체 칩(200)은 본딩 패드(210)에 더미 패드(220)들을 전기적으로 연결하기 위한 연결 패턴(230), 절연막 패턴(미도시)을 포함할 수 있다.
반도체 칩 몸체(205)는, 예를 들어, 직육면체 형상을 갖는다. 반도체 칩 몸체(205)는 데이터를 저장하기 위한 데이터 저장부(미도시) 및 데이터를 처리하기 위한 데이터 처리부(미도시)를 포함한다.
본딩 패드(210)는, 예를 들어, 반도체 칩 몸체(205)의 상면의 중앙에 일렬로 배치된다. 본딩 패드(210)는 데이터 저장부 및/또는 데이터 처리부에 전기적으로 연결된다.
더미 패드(220)는, 예를 들어, 반도체 칩 몸체(205)의 상면의 소정 위치에 배치된다. 본 실시예에서, 더미 패드(220)는, 예를 들어, 반도체 칩 몸체(205)의 상면에 4 개가 배치된다. 이와 다르게, 더미 패드(220) 및 본딩 패드(210)는 실질적으로 동일한 개수로 형성될 수 있다.
절연막 패턴(미도시)은 반도체 칩 몸체(205)를 덮고 본딩 패드(210) 및 더미 패드(220)를 노출하는 개구들을 갖는다.
연결 패턴(230)은 더미 패드(220) 및 본딩 패드(210)를 전기적으로 연결한다. 연결 패턴(230)은 절연막 패턴 및 반도체 칩 몸체(205)의 사이에 개재될 수 있다. 이와 다르게, 연결 패턴(230)은 절연막 패턴 상에 배치될 수 있다.
반도체 칩 몸체(205), 본딩 패드(210), 더미 패드(220) 및 연결 패턴(230)을 포함하는 반도체 칩(200)은 기판(100)의 기판 몸체(10)의 제1 면(1) 상에 배치된다. 반도체 칩(200)의 본딩 패드(210)는 기판 몸체(10)의 관통홀을 통해 노출된다.
연결 부재(300)는 반도체 칩(200) 및 기판(100)의 사이에 개재된다. 본 실시예에서, 연결 부재(300)는 반도체 칩(200)의 더미 패드(220) 및 기판(100)의 기판 몸체(10)의 연결 단자(40)를 전기적으로 연결한다.
반도체 칩(200)의 더미 패드(220) 및 기판(100)의 기판 몸체(10)의 연결 단자(40)를 전기적으로 연결할 뿐만 아니라 반도체 칩(200)과 기판(100)을 부착하기 위해서, 연결 부재(300)는 접착 물질 및 도전 물질을 포함할 수 있다. 이와 다르게, 연결 부재(300)는 절연성 레진 및 도전 입자를 포함하는 이방성 도전 필름(ACF)일 수 있다.
연결 부재(300)는 도 4에 도시된 바와 같이 반도체 칩(200)의 더미 패드(220) 및 연결 단자(40)의 사이에 개재된 솔더 볼과 같은 도전 볼(310)일 수 있다. 도전 볼(310)에 의하여 이격 된 반도체 칩(200) 및 기판(100)의 사이에는 언더 필 부재(320)가 배치될 수 있다.
연결 부재(300)는 기판(100)의 접지 단자(20), 도전성 비아(45) 및 연결 단 자(40)와 반도체 칩(200)의 더미 패드(220), 연결 패턴(230) 및 본딩 패드(210)를 전기적으로 연결한다.
도전 부재(400)는 관통홀(5)에 의하여 노출된 반도체 칩(200)의 본딩 패드(210) 및 기판(100)의 기판 몸체(10)의 제1 면(1)에 배치된 접속 패드(30)를 전기적으로 연결한다. 본 실시예에서, 도전 부재(400)는, 예를 들어, 본딩 패드(210) 및 접속 패드(30)를 전기적으로 연결하는 도전성 와이어 일 수 있다.
본 실시예에서, 접지 단자(20), 도전성 비아(45), 연결 단자(40), 연결 부재(300), 더미 패드(220), 연결 패턴(230) 및 본딩 패드(210)를 전기적으로 연결한 상태에서, 도전 부재(400) 및 접지 단자(20)를 전기적으로 연결한 후 테스트 신호를 제공함으로써 도전 부재(400)의 본딩 불량을 쉽게 모니터링 할 수 있다.
도 5 내지 도 8들은 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 5를 참조하면, 반도체 패키지를 제조하기 위해서는 예비 반도체 패키지가 제조된다.
예비 반도체 패키지(510)는 기판(100), 반도체 칩(200) 및 연결 부재(300)를 포함한다.
기판(100)은 기판 몸체(10), 접지 단자(20), 접속 패드(30) 및 연결 단자(40)를 포함한다.
기판 몸체(10)는 제1 면(1), 제1 면(1)과 대향하는 제2 면(2), 측면(3)들 및 관통홀(5)을 갖는다. 관통홀(5)은 제1 면(1) 및 제2 면(2)을 관통한다.
접지 단자(20)는 기판 몸체(10)의 제1 면(1)의 에지에 형성되고, 접속 패드(30)는 기판 몸체(10)의 제1 면(1)에 형성되며 관통홀(5)의 주변에 배치된다. 연결 단자(40)는 기판 몸체(10)의 제2 면(2)에 형성된다. 연결 단자(40) 및 접지 단자(20)는 도전성 비아(45)에 의하여 전기적으로 연결된다.
반도체 칩(200)은 반도체 칩 몸체(205), 본딩 패드(210), 더미 패드(220) 및 연결 패턴(230)을 포함한다. 반도체 칩 몸체(205)는 기판(100) 상부에 배치되며, 본딩 패드(210)는 기판 몸체(10)의 관통홀(5)을 통해 노출된다. 연결 패턴(230)은 본딩 패드(210) 및 더미 패드(220)를 전기적으로 연결한다.
연결 부재(300)는 기판(100) 및 반도체 칩(200)의 사이에 개재되며 연결 부재(300)는 도전성을 갖는다. 연결 부재(300)는 기판(100)의 연결 단자(40) 및 반도체 칩(200)의 더미 패드(220)를 전기적으로 연결한다.
기판(100) 및 또는 반도체 칩(200) 중 어느 하나에 연결 부재(300)를 배치한 후, 연결 부재(300)를 이용하여 기판(100) 및 반도체 칩(200)을 부착하여 예비 반도체 패키지(510)를 형성한다.
예비 반도체 패키지(510)는 접지 단자(20), 도전성 비아(45), 연결 단자(40), 연결 부재(300)가 전기적으로 연결되어 있다.
이어서, 예비 반도체 패키지(510)의 각 본딩 패드(210)에는 와이어 본딩 장치(700)에 의하여 도전성 와이어(400)가 본딩 된다. 와이어 본딩 장치(700)는 도전성 와이어(400)를 지정된 위치로 이송하는 캐필러리(710), 도전성 와이어(400)를 끊기 위해 도전성 와이어(400)를 클램핑하는 와이어 클램프(720) 및 도전성 와이어 의 본딩 상태를 모니터링하는 모니터링 유닛(740)을 포함한다. 모니터링 유닛(740)은 와이어 클램프(720) 및 접지 단자(20)와 전기적으로 연결되는 신호 인가선(745a, 745b)들 및 신호 인가선(745a,745b)들 중 어느 하나로 전류를 제공하는 전류 제공 유닛(미도시)을 포함한다.
도전성 와이어(400)를 본딩 패드(210)에 1차적으로 본딩하기 위하여, 캐필러리(710)는 도전성 와이어(400)를 본딩 패드(210)로 이송한 후, 도전성 와이어(400)를 본딩 패드(210)에 1차적으로 본딩 한다.
이어서, 와이어 클램프(720)는 도전성 와이어(400)를 클램핑 하고, 모니터링 유닛(740)은 도전성 와이어(400)의 본딩 상태를 모니터링 하기 위하여 전류 제공 유닛으로부터 발생된 미약한 전류를 신호 인가선(745a)으로 인가한다.
신호 인가선(745a)로 제공된 전류는 와이어 클램프(720), 도전성 와이어(400), 본딩 패드(210), 연결 패턴(230), 더미 패드(220), 연결 부재(300), 연결 단자(40), 도전성 비아(45), 접지 단자(20) 및 신호 인가선(745b)를 경유하여 모니터링 유닛(740)으로 입력된다.
예를 들어, 도전성 와이어(400)가 도 5에 도시된 바와 같이 본딩 패드(210)에 정확하게 본딩 되었을 경우, 와이어 클램프(720), 도전성 와이어(400), 본딩 패드(210), 연결 패턴(230), 더미 패드(220), 연결 부재(300), 연결 단자(40), 도전성 비아(45), 접지 단자(20) 및 신호 인가선(745b)들은 폐회로를 이루게 되고, 모니터링 유닛(740)으로는 지정된 레벨의 전류가 입력된다. 모니터링 유닛(740)은 지정된 레벨의 전류가 입력될 경우, 도전성 와이어(400)의 본딩 상태가 양호(good)한 것으로 판단하여 후속 본딩 공정을 수행하는 제어 신호를 발생한다.
반면, 도전성 와이어(400)가 도 6에 도시된 바와 같이 본딩 패드(210)에 본딩 되었으나 도전성 와이어(400)가 끊어진 경우, 와이어 클램프(720), 도전성 와이어(400), 본딩 패드(210), 연결 패턴(230), 더미 패드(220), 연결 부재(300), 연결 단자(40), 도전성 비아(45), 접지 단자(20) 및 신호 인가선(745b)들은 개회로를 이루게 되고, 이 결과 모니터링 유닛(740)으로는 지정된 레벨의 전류가 입력되지 않게 된다. 모니터링 유닛(740)은 지정된 레벨의 전류가 입력되지 않을 경우, 도전성 와이어(400)의 본딩 상태가 불량(fail)한 것으로 판단하여 와이어 본딩 공정을 중단하고 알람을 발생시킨다.
도 7을 참조하면, 도 5에 도시된 바와 같이 도전성 와이어(400)가 본딩 패드(210)에 정확하게 1차 본딩 된 후, 캐필러리(710)는 도전성 와이어(400)를 접속 패드(30)로 이송한 후, 도전성 와이어(400) 및 접속 패드(30)를 2차 본딩하고, 와이어 클램프(720)를 이용하여 도전성 와이어(400)를 절단한다.
와이어 클램프(720)가 도전성 와이어(400)를 클램핑 할 때, 모니터링 유닛(740)은 도전성 와이어(400)의 본딩 상태를 모니터링 하기 위하여 전류 제공 유닛으로부터 발생 된 미약한 전류를 신호 인가선(745a)으로 다시 인가한다.
신호 인가선(745a)로 제공된 전류는 예를 들어, 도전성 와이어(400)가 도 7에 도시된 바와 같이 접속 패드(30)로부터 정확하게 끊어졌을 경우, 와이어 클램프(720), 도전성 와이어(400), 본딩 패드(210), 연결 패턴(230), 더미 패드(220), 연결 부재(300), 연결 단자(40), 도전성 비아(45), 접지 단자(20) 및 신호 인가 선(745b)들은 개회로를 이루게 되고, 모니터링 유닛(740)으로는 지정된 레벨의 전류가 입력되지 않게 된다. 모니터링 유닛(740)은 지정된 레벨의 전류가 입력되지 않을 경우, 도전성 와이어(400)가 접속 패드(30)로부터 끊어진 것으로 판단하여 후속 본딩 공정을 수행하는 제어 신호를 발생한다.
반면, 도전성 와이어(400)가 도 8에 도시된 바와 같이 접속 패드(30)에 본딩 된 후 끊어지지 않을 경우, 와이어 클램프(720), 도전성 와이어(400), 본딩 패드(210), 연결 패턴(230), 더미 패드(220), 연결 부재(300), 연결 단자(40), 도전성 비아(45), 접지 단자(20) 및 신호 인가선(745b)들은 폐회로를 이루게 되고, 이 결과 모니터링 유닛(740)으로는 지정된 레벨의 전류가 입력된다. 모니터링 유닛(740)은 지정된 레벨의 전류가 입력될 경우, 도전성 와이어(400)가 접속 패드(30)로부터 끊어지지 않은 것으로 판단하여 와이어 본딩 공정을 중단하고 알람을 발생시킨다.
도 5 내지 도 8에 도시된 바와 같이 본딩 패드(210) 및 접속 패드(30)를 도전성 와이어(400)로 본딩한 후, 도 1에 도시된 바와 같이 접속 패드(30)에는 솔더볼과 같은 도전 볼(38)이 접속되고, 몰딩 부재(600)에 의하여 반도체 칩(200)이 몰딩되어 반도체 패키지(500)가 제조된다.
실시예 2
도 9는 본 발명의 제2 실시예에 의한 반도체 패키지를 도시한 단면도이다. 도 10은 도 9의 변형 실시예를 도시한 단면도이다.
도 9를 참조하면, 반도체 패키지(950)는 기판(800), 반도체 칩(900) 및 도전 성 와이어(920)를 포함한다.
기판(800)은 기판 몸체(810), 접지 단자(820), 연결 단자(830), 연결 배선(840) 및 접속 패드(850)를 포함한다.
기판 몸체(810)는, 예를 들어, 제1 면(801), 제2 면(802) 및 측면들을 갖는다. 기판 몸체(810)는, 예를 들어, 인쇄회로기판일 수 있다.
기판 몸체(810)는, 예를 들어, 칩 영역(CR) 및 칩 영역(CR)의 주변에 배치된 주변 영역(PR)을 갖는다. 칩 영역(CR)에는 후술 될 반도체 칩(900)이 배치된다.
접지 단자(820)는, 예를 들어, 기판 몸체(810)의 제1 면(801) 상에 배치된다. 접지 단자(820)는, 예를 들어, 기판 몸체(810)의 주변 영역(PR)에 배치된다. 접지 단자(820)는 반도체 패키지(950)를 접지한다.
연결 단자(830)는 기판 몸체(810)의 제1 면(801) 상에 배치되고, 연결 단자(830)는 기판 몸체(810)의 칩 영역(CR) 상에 배치된다. 연결 단자(830)는 후술 될 반도체 칩(900)과 전기적으로 연결 된다.
연결 배선(840)은, 기판 몸체(810)의 내부에 배치된다. 이와 다르게, 연결 배선(840)은 기판 몸체(810)의 외부에 배치되어도 무방하다. 연결 배선(840)은 접지 단자(820) 및 연결 단자(830)를 전기적으로 연결한다.
연결 배선(840)은 반도체 칩(900) 및 접지 단자(820)를 전기적으로 연결하여 후술 될 도전성 와이어(920)가 본딩 패드(910)에 접속될 때 도전성 와이어가 정확하게 본딩 되었는가를 테스트 할 수 있도록 한다.
접속 패드(850)는 기판 몸체(810)의 제1 면(801) 상에 배치되며, 접속 패 드(850)는 주변 영역(PR) 상에 배치된다.
반도체 칩(950)은 칩 영역(CR) 상에 배치된다. 반도체 칩(950)은 반도체 칩 몸체(905) 및 본딩 패드(910)를 포함한다.
반도체 칩 몸체(905)는 데이터 저장부(미도시) 및 데이터 처리부를 포함한다. 데이터 저장부는 데이터를 저장하고, 데이터 처리부는 데이터 저장부에 저장된 데이터를 처리한다. 본딩 패드(910)는 반도체 칩 몸체(905) 상에 배치되며, 본딩 패드(910)는 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결된다. 본딩 패드(910)는 후술 될 도전성 와이어(920)를 이용하여 기판(800)의 접속 패드(850)와 전기적으로 연결된다.
반도체 칩(950)은 접착 부재(840)에 의하여 기판(800) 상에 부착되며, 기판(800)의 연결 단자(830)가 반도체 칩 몸체(905)와 전기적으로 연결되도록 접착 부재(845) 중 연결 단자(830)와 대응하는 곳에는 개구가 형성될 수 있다. 이와 다르게, 도 10에 도시된 바와 같이 도전성 접착 물질을 포함하는 도전성 접착 부재(850)를 이용하여 연결 단자(830) 및 반도체 칩(950)을 전기적으로 연결하여도 무방하다.
도전성 와이어(920)는 반도체 칩(900)의 본딩 패드(910) 및 기판(800)의 접속 패드(850)를 전기적으로 연결한다.
도 11은 도 10에 도시된 반도체 패키지의 본딩 패드 및 접속 패드를 도전성 와이어로 본딩하는 것을 도시한 단면도이다.
도 11을 참조하면, 도전성 와이어(920)로 반도체 칩(950)의 본딩 패드(910) 및 기판(800)의 접속 패드(850)를 전기적으로 연결하기 위하여, 와이어 본딩 장치(960)의 캐필러리(962)는 본딩 패드(910) 상에 도전성 와이어(920)를 먼저 본딩한다.
와이어 본딩 장치(960)는 도전성 와이어(920)를 지정된 위치로 이송하는 캐필러리(962), 도전성 와이어(920)를 끊기 위해 도전성 와이어(920)를 클램핑하는 와이어 클램프(964) 및 도전성 와이어(920)의 본딩 상태를 모니터링하는 모니터링 유닛(966)을 포함한다. 모니터링 유닛(966)은 신호선(968)에 의하여 접지 단자(820) 및 와이어 클램프(964)와 전기적으로 연결된다.
캐필러리(962)가 본딩 패드(910)에 도전성 와이어(920)를 본딩한 후, 와이어 클램프(964)가 도전성 와이어(920)를 클램핑 한 후, 모니터링 유닛(966)은 신호선(968)에 테스트 신호를 인가한다.
테스트 신호는 와이어 클램프(964), 도전성 와이어(920), 반도체 칩(950), 연결 단자(830), 연결 배선(840) 및 접지 단자(820) 및 신호선(968)들을 통해 모니터링 유닛(966)으로 인가된다.
예를 들어, 도전성 와이어(920)가 끊어진 상태일 경우, 모니터링 유닛(966)으로부터 제공된 테스트 신호는 모니터링 유닛(966)으로 제공되지 못하게 된다.
반대로, 도전성 와이어(920)가 정상 상태일 경우, 모니터링 유닛(966)으로부터 제공된 테스트 신호는 도전성 와이어(920), 반도체 칩(950), 연결 단자(830), 연결 배선(840) 및 접지 단자(820) 및 신호선(968)을 통해 모니터링 유닛(966)으로 제공되어 도전성 와이어(920)의 본딩 상태를 테스트 하게 된다.
이어서, 와이어 본딩 장치(960)는 도전성 와이어(920)를 접속 패드(850)에 본딩한다.
이상에서 상세하게 설명한 바에 의하면, 반도체 칩의 본딩 패드 및 기판의 접속 패드를 도전성 와이어로 본딩하는 도중 발생되는 불량을 정확하게 모니터링 하여 와이어 본딩 불량에 따른 반도체 패키지의 제조 수율이 감소되는 것을 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 제1 면, 상기 제1 면과 대향하는 제2 면 및 관통홀을 갖는 기판 몸체, 상기 제1 면상에 배치된 접지 단자, 상기 제1 면상에 배치된 접속 패드, 상기 제2 면상에 배치되며 상기 접지 단자와 연결된 연결 단자를 갖는 기판;
    상기 제2 면과 마주하는 반도체 칩 몸체, 상기 반도체 칩 몸체상에 배치되며 상기 관통홀을 통해 노출된 본딩 패드, 상기 본딩 패드와 전기적으로 연결된 더미 패드를 포함하는 반도체 칩;
    상기 기판 및 상기 반도체 칩 사이에 개재되며, 상기 더미 패드 및 상기 연결 단자를 전기적으로 연결 부재; 및
    상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전 부재를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 더미 패드는 상기 각 본딩 패드와 대응하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩 몸체는 상기 본딩 패드 및 상기 더미 패드를 노출하는 개구들을 갖는 절연막 패턴 및 상기 절연막 패턴과 상기 반도체 칩 몸체의 사이에 개재 되어 상기 본딩 패드 및 상기 더미 패드를 연결하는 연결 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 반도체 칩 몸체는 상기 본딩 패드 및 상기 더미 패드를 노출하는 개구들을 갖는 절연막 패턴 및 상기 절연막 패턴 상에 배치되어 상기 본딩 패드 및 상기 더미 패드를 연결하는 연결 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 연결 부재는 접착 물질 및 도전 물질들을 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 연결 부재는 절연성 레진 및 상기 절연성 레진 내부에 배치된 도전성 입자를 포함하는 이방성 도전 필름인 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 연결 단자 및 상기 더미 패드는 상호 마주하는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 연결 부재는 상기 연결 단자 및 상기 더미 패드 사이에 선택적으로 배치된 솔더를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서,
    상기 도전 부재는 상기 접속 패드 및 상기 본딩 패드를 연결하는 도전성 와이어인 것을 특징으로 하는 반도체 패키지.
  10. 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체, 상기 주변 영역에 배치된 접지 단자, 상기 칩 영역에 배치된 연결 단자, 상기 접지 단자와 상기 연결 단자를 전기적으로 연결하는 연결 배선 및 상기 주변 영역에 배치된 접속 패드를 갖는 기판;
    상기 칩 영역에 대응하는 상기 기판 몸체에 배치되며 상기 연결 단자와 전기적으로 연결된 반도체 칩 몸체 및 상기 반도체 칩 몸체상에 배치된 본딩 패드를 갖는 반도체 칩; 및
    상기 접속 패드 및 상기 본딩 패드를 전기적으로 연결하는 도전성 와이어를 포함하는 반도체 패키지.
  11. 제10항에 있어서,
    상기 반도체 칩 및 상기 기판 사이에는 상기 연결 단자를 노출하는 개구를 갖는 접착 부재가 배치된 것을 특징으로 하는 반도체 패키지.
  12. 제10항에 있어서,
    상기 반도체 칩 및 상기 기판 사이에는 상기 연결 단자 및 상기 반도체 칩을 전기적으로 연결하는 도전성 접착 부재가 배치된 것을 특징으로 하는 반도체 패키지.
  13. 제1 면, 상기 제1 면과 대향하는 제2 면 및 관통홀을 갖는 기판 몸체, 상기 제1 면상에 배치된 접지 단자, 상기 제1 면상에 배치된 접속 패드, 상기 제2 면상에 배치되며 상기 접지 단자와 연결된 연결 단자를 갖는 기판; 상기 제2 면과 마주하는 반도체 칩 몸체, 상기 반도체 칩 몸체상에 배치되며 상기 관통홀을 통해 노출된 본딩 패드, 상기 본딩 패드와 전기적으로 연결된 더미 패드를 포함하는 반도체 칩; 상기 기판 및 상기 반도체 칩 사이에 개재되며, 상기 더미 패드 및 상기 연결 단자를 전기적으로 연결 부재를 포함하는 예비 반도체 패키지를 제조하는 단계;
    도전성 와이어로 상기 본딩 패드를 1차로 접속하는 단계;
    상기 도전성 와이어에 모니터링 신호를 인가하여 상기 도전성 와이어의 본딩 상태를 상기 접속 단자로부터 모니터링 하는 단계; 및
    상기 도전성 와이어로 상기 접속 패드를 2차로 접속하는 단계를 포함하는 반도체 패키지의 제조 방법.
  14. 제13항에 있어서,
    상기 모니터링 하는 단계에서는 상기 접속 단자의 전류 및 저항 중 하나를 측정하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  15. 제13항에 있어서,
    상기 도전성 와이어로 상기 접속 패드에 2차로 접속하는 단계는 상기 도전성 와이어에 모니터링 신호를 인가하여 상기 도전성 와이어의 본딩 상태를 상기 접속 단자로부터 모니터링 하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  16. 제15항에 있어서,
    상기 모니터링 하는 단계는 상기 접속 단자의 전류 및 저항중 하나를 측정하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020070077014A 2007-07-31 2007-07-31 반도체 패키지 및 이의 제조 방법 KR100871386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070077014A KR100871386B1 (ko) 2007-07-31 2007-07-31 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077014A KR100871386B1 (ko) 2007-07-31 2007-07-31 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR100871386B1 true KR100871386B1 (ko) 2008-12-02

Family

ID=40371707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077014A KR100871386B1 (ko) 2007-07-31 2007-07-31 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100871386B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099688B1 (ko) * 2010-01-29 2011-12-28 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058945A (ko) * 2000-12-30 2002-07-12 마이클 디. 오브라이언 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
US7030487B1 (en) 2005-02-02 2006-04-18 Nanya Technology Corp. Chip scale packaging with improved heat dissipation capability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058945A (ko) * 2000-12-30 2002-07-12 마이클 디. 오브라이언 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법
US7030487B1 (en) 2005-02-02 2006-04-18 Nanya Technology Corp. Chip scale packaging with improved heat dissipation capability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099688B1 (ko) * 2010-01-29 2011-12-28 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100690922B1 (ko) 반도체 소자 패키지
KR20130022829A (ko) 칩 적층 반도체 소자의 검사 방법 및 이를 이용한 칩 적층 반도체 소자의 제조 방법
US20090001573A1 (en) Structure and method for wire bond integrity check on BGA substrates using indirect electrical interconnectivity pathway between wire bonds and ground
KR100849181B1 (ko) 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
KR20090033012A (ko) 전자 장치 및 그 제조 방법
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2895022B2 (ja) チップスケールパッケージの製造方法
US9258890B2 (en) Support structure for stacked integrated circuit dies
US20070262467A1 (en) Semiconductor Device Having a Chip Stack on a Rewiring Plate
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
TWI555101B (zh) 封裝結構及其製法
KR101088824B1 (ko) 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
US20020058358A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
KR100871386B1 (ko) 반도체 패키지 및 이의 제조 방법
US9502385B2 (en) Semiconductor device and connection checking method for semiconductor device
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
KR102320098B1 (ko) 전기 특성의 검사 방법
KR100886716B1 (ko) 스트립 기판
JP4232613B2 (ja) 半導体装置の製造方法
JP3722325B2 (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
KR101046382B1 (ko) 웨이퍼의 반도체 칩 테스트 장치
TWI305273B (en) A test assembly for testing a ball grid array package device
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee