JP3722325B2 - 表面実装型電子部品、配線基板、実装基板及び実装方法 - Google Patents
表面実装型電子部品、配線基板、実装基板及び実装方法 Download PDFInfo
- Publication number
- JP3722325B2 JP3722325B2 JP13667797A JP13667797A JP3722325B2 JP 3722325 B2 JP3722325 B2 JP 3722325B2 JP 13667797 A JP13667797 A JP 13667797A JP 13667797 A JP13667797 A JP 13667797A JP 3722325 B2 JP3722325 B2 JP 3722325B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- dummy
- wiring board
- mounting
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Description
【０００１】
【発明の属する技術分野】
本発明は表面実装型電子部品、配線基板、実装基板及び実装方法に関し、例えばＢＧＡ（Ball Grid Array ）やＣＳＰ（Chip Size Package ）のような一面に信号入出力用の複数の電極を有し、フエースダウンで実装するＩＣ（Integrated Circuit）パツケージ、当該ＩＣパツケージを実装する配線基板、この種のＩＣパツケージがプリント配線板上に実装されてなる実装基板及びこの種のＩＣパツケージの実装方法に適用して好適なものである。
【０００２】
【従来の技術】
従来、ＩＣパツケージの１つとして、プラスチツクＱＦＰ（Quad Flat Package ）がある。
【０００３】
この種のＩＣパツケージにおいては、図５に示すように、パツケージ本体部２の各周側面にガルウイング状にフオーミングされた複数のリード端子３を所定ピツチで突出形成することにより構成され、現在ではこのＱＦＰ１がＩＣパツケージの主流をしめている。
【０００４】
しかしながらＱＦＰ１においては、近年の半導体素子の高集積化及び多ピン化に伴つてリード端子３の狭ピツチ化が進んでおり、高度な実装技術が必要となつてきている。このため近年では、既存の実装技術で容易に実装できるＩＣパツケージとして、例えばＢＧＡやＣＳＰが注目されてきている。
【０００５】
実際上ＢＧＡにおいては、図６に示すように、配線基板１１の一面１１Ａにワイヤボンデイング法によりＩＣチツプ１２が実装されると共に、当該ＩＣチツプ１２がエポキシ等の封止樹脂１３により封止され（又は金属等のキヤツプが被せられ）、かつ配線基板１１の他面１１Ｂ側に電極１４が1.5 〔mm〕程度のピツチでマトリクス状に形成されると共に、これら各電極１４上に金属ボールでなるバンプ（突起電極）１５が配置されることにより構成されている。
【０００６】
この場合各電極１４は、それぞれ配線基板１１の一面１１Ａに形成された対応する電極１６（それぞれ金材からなる金属線１７を介してＩＣチツプ１２の対応する電極と導通接続されている）と内層やスルーホールを介して電気的に接続されている。
【０００７】
かくしてＢＧＡ１０においては、プリント配線板の所定位置にフエースダウンで位置決めしてマウントした後、当該プリント配線板の対応する電極上に予め供給されたはんだ（又はバンプ１５）を加熱溶融するようにして、これら各バンプ１５をプリント配線板の対応する電極とそれぞれ接合することにより実装することができるため、従来の実装技術の範囲内で容易に実装し得る利点がある。
【０００８】
一方ＣＳＰは、ＩＣチツプとほぼ同じ大きさの配線基板又は金属箔を積層したポリイミド等の絶縁フイルムの一面側にＩＣチツプを例えばフリツプチツプ法により実装すると共に、配線基板又は絶縁フイルムの他面側に電極が例えば0.5 〔mm〕ピツチでマトリクス状に形成され、かつ各電極上にそれぞれバンプが形成されており、全体としてほぼＩＣチツプと同等の大きさに構成されている。従つてこのＣＳＰにおいても、ＢＧＡ１０と同様に従来の実装技術で容易に実装し得る利点を有している。
【０００９】
なお図７にＢＧＡ１０やＣＳＰのようなパツケージ本体部２１の裏面２１Ａ側に信号入出力用のバンプ２２が複数設けられたＩＣパツケージ（以下、これをバンプ付ＩＣパツケージと呼ぶ）２０の裏面側構成例を示し、図８にプリント配線板２４にこのようなバンプ付ＩＣパツケージ２０が複数実装されてなる従来の実装基板２３の構成例を示す。
【００１０】
【発明が解決しようとする課題】
ところで、例えばＱＦＰ１（図５）のように各リード端子がパツケージ本体部の周側面から突出するＩＣパツケージでは、各リード端子とプリント配線板の対応する電極との接合部がＩＣパツケージの周囲に露出した状態にあるため、当該接合部の接合状態（破断の有無）を目視により確認することができる。
【００１１】
ところがＢＧＡ１０（図６）やＣＳＰのようなバンプ付ＩＣパツケージでは、上述のようにパツケージ本体部の裏面側に電極及びバンプが形成され、プリント配線板上にフエースダウンで実装するため、実装後、各バンプとプリント配線板の対応する電極との接合部がパツケージ本体部により覆われてしまい、これら接合部の接合状態を目視により確認することが困難となる。
【００１２】
このため従来では、このようなバンプ付ＩＣパツケージ及びプリント配線板の各接合部の破断検査を、回路に信号を送つて、１つ１つのＩＣの動作状態を確認することにより行つており、このためこのような破断検査作業に多くの時間を必要としたり、破断検査作業が煩雑となる問題があつた。
【００１３】
またこのような破断検査では、ＩＣテスタ等の専用の治具や検査装置を必要とするため、コストがかかる問題もあつた。
【００１４】
本発明は以上の点を考慮してなされたもので、破断検査を簡易化させ得る表面実装電子部品、配線基板、実装基板及び実装方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】
かかる課題を解決するため第１の発明においては、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装されてなる実装基板において、表面実装型電子部品は、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とを具え、配線基板は、表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１６】
また第２の発明においては、一面側に複数の信号入出力用の電極が形成され、電極に対応する配線基板の実装面に設けられたランドと接合される表面実装型電子部品において、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とダミー電極と、配線基板に形成されたダミー電極に対応する複数のダミーランドと、ダミーランド間を導通する単数又は複数対の第２の導通手段と共に第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、を具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１７】
さらに第３の発明においては、実装面に複数のランドが形成され、実装面に複数のランドが形成され、表面実装型電子部品の一面側に複数形成された信号入出力用の電極と上記ランドとが接合される配線基板において、表面実装型電子部品における一面側に設けられた複数のダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、ダミーランドと、ダミー電極と、ダミー電極間を導通する単数又は複数の第１の導通手段と共に第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１８】
さらに第４の発明においては、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装される実装基板の実装方法において、表面実装型電子部品において配線基板との対向面でなる一面側の隅部に複数のダミー電極を設けると共に、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段により導通接続し、かつ一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極を設ける一方、配線基板において表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に複数のダミーランドを形成し、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段により導通接続する第１のステツプと、表面実装型電子部品を配線基板上に位置決めしてマウントした後、表面実装型電子部品の各ダミー電極と、配線基板の対応するダミーランドとを接合する第２のステツプとを具え、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査されるようにした。
【００１９】
この結果、第２及び第３の発明においては、第２の発明の表面実装型電子部品を第２の発明の配線基板上に実装したときに、表面実装型電子部品の各ダミー電極及び第１の導通手段と、配線基板のダミーランド及び第２の導通手段とによつて表面実装型電子部品の第１及び第２のチエツク用電極間を導通接続する導通路が形成される。
【００２０】
従つて表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できる。
【００２１】
また、第１及び第４の発明においても、表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できる。
【００２２】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２３】
図１において、３０は全体として本実施の形態による実装基板を示し、所定の配線パターンが形成されたプリント配線板３１の実装面３１Ａ上に複数のバンプ付ＩＣパツケージ３２が実装されることにより構成されている。
【００２４】
各バンプ付ＩＣパツケージ３２においては、それぞれ図２及び図３に示すように、配線基板４０の一面４０Ａ側にワイヤボンデイング法によりＩＣチツプ４１が実装されると共に、当該ＩＣチツプ４１がエポキシ等の封止樹脂４２により封止されている。
【００２５】
また配線基板４０の他面４０Ｂ側には電極４３が当該他面４１Ｂの周端部に沿つて２列に並べて設けられると共に、これら各電極４３上にそれぞれ導電材からなるバンプ４４が形成されている。
【００２６】
このとき各電極４３は、配線基板４０の他面４０Ｂの各隅部にそれぞれ設けられた４つのダミー電極４３Ａ〜４３Ｄを除いて、それぞれ配線基板４０の一面４０Ａに形成された対応する電極４５（それぞれ金材からなる金属線４６を介してＩＣチツプ４１の対応する電極と導通接続されている）とスルーホール（図示せず）を介して電気的に接続されている。
【００２７】
また特に図２（Ａ）及び（Ｂ）において明らかなように、４つのダミー電極４３Ａ〜４３Ｄのうち、隣接する第１及び第２のダミー電極４３Ａ、４３Ｂは、それぞれ配線基板４０の他面４０Ｂに形成された対応する配線パターン４７Ａ、４７Ｂ及びスルーホール４８Ａ、４８Ｂを順次介して配線基板４０の一面４０Ａに形成された対応する第１又は第２のチエツク用電極４９Ａ、４９Ｂと導通接続されると共に、第３及び第４のダミー電極４３Ｃ、４３Ｄは、図３のように配線基板４０の他面４０Ｂ側に形成された配線ライン５０を介して導通接続されている。
【００２８】
一方プリント配線板３１においては、実装面３１Ａに各バンプ付ＩＣパツケージ３２の各バンプ４４（電極４３）にそれぞれ対応させてランド６０が形成されている。
【００２９】
この場合これら各ランド６０のうち、バンプ付ＩＣパツケージ３２（図２及び図３）の第１のダミー電極４３Ａとバンプ４４を介して接合されるランド６０Ａ（以下、これを第１のダミーランド６０Ａと呼ぶ）と、当該バンプ付ＩＣパツケージ３２の第３のダミー電極４３Ｃとバンプ４４を介して接合されるランド６０Ｃ（以下、これを第３のダミーランド６０Ｃと呼ぶ）は、配線ライン６１Ａにより導通接続されると共に、バンプ付ＩＣパツケージ３２の第２のダミー電極４３Ｂとバンプ４４を介して接合されるランド６０Ｂ（以下、これを第２のダミーランド６０Ｂと呼ぶ）と、当該バンプ付ＩＣパツケージ３２の第４のダミー電極４３Ｄとバンプ４４を介して接合されるランド６０Ｄ（以下、これを第４のダミーランド６０Ｄと呼ぶ）は、配線ライン６１Ｂにより導通接続されている。
【００３０】
これによりこのプリント配線板３１においては、上述のバンプ付ＩＣパツケージ３２を実装したときに、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂ（図２）間を、当該バンプ付ＩＣパツケージ３２のスルーホール４８Ａ、配線パターン４７Ａ、第１のダミー電極４３Ａ及びバンプ４４と、プリント配線板３１の第１のダミーランド６０Ａ、配線ライン６１Ａ及び第３のダミーランド６０Ｃと、バンプ付ＩＣパツケージ３２のバンプ４４、第３のダミー電極４３Ｃ、配線ライン５０、第４のダミー電極４３Ｃ及びバンプ４４と、プリント配線板３１の第４のダミーランド４０Ｄ、配線ライン６１Ｂ及び第２のダミーランド６０Ｂと、バンプ付ＩＣパツケージ３２のバンプ４４、第２のダミー電極４３Ｂ、配線パターン４７Ｂ及びスルーホール４８Ｂとを順次介して導通接続することができるようになされている。
【００３１】
以上の構成においてこの実装基板３０の場合、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄ及びプリント配線板３１の対応する第１〜第４のダミーランド６０Ａ〜６０Ｄ間のいずれもが破断していない状態でバンプ付ＩＣパツケージ３２がプリント配線板３１上に実装されている場合、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂは、上述のようにバンプ付ＩＣパツケージ３２のスルーホール４８Ａ、配線パターン４７Ａ、第１のダミー電極４３Ａ及びバンプ４４と、プリント配線板３１の第１のダミーランド６０Ａ、配線ライン６１Ａ及び第３のダミーランド６０Ｃと、バンプ付ＩＣパツケージ３２のバンプ４４、第３のダミー電極４３Ｃ、配線ライン５０、第４のダミー電極４３Ｃ及びバンプ４４と、プリント配線板３１の第４のダミーランド４０Ｄ、配線ライン６１Ｂ及び第２のダミーランド６０Ｂと、バンプ付ＩＣパツケージ３２のバンプ４４、第２のダミー電極４３Ｂ、配線パターン４７Ｂ及びスルーホール４８Ｂとからなる一繋ぎの導電路によつて導通接続されるため、これら第１及び第２のチエツク用電極４９Ａ、４９Ｂにそれぞれテスタの第１、第２の端子の端子を接触させたときに測定値として所定の抵抗値（以下、これを第１の抵抗値と呼ぶ）が得られる。
【００３２】
これに対してバンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄ及びプリント配線板３１の対応する第１〜第４のダミーランド６０Ａ〜６０Ｄ間のいずれかが破断した状態でバンプ付ＩＣパツケージ３２がプリント配線板上に実装されている場合には、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂの導通がこの破断した部位において切断されるため、これら第１及び第２のチエツク用電極４９Ａ、４９Ｂにそれぞれテスタの第１、第２の端子を接触させたときに、測定値として第１の抵抗値よりも大きな抵抗値が得られる。
【００３３】
ここで、このバンプ付ＩＣパツケージ３２のように裏面側に信号入出力用の複数の電極が形成されたＩＣパツケージでは、ＩＣパツケージの電極とプリント配線板の対応するランドとが破断する一番の原因として、プリント配線板及びＩＣパツケージ間の熱膨張係数差から、ＩＣチツプの動作時に発生した熱によつてＩＣパツケージとプリント配線板との間で伸縮に不整合が生じ、その応力（歪み）がＩＣパツケージ及びプリント配線板間の接合部であるバンプにかかつて当該バンプが破壊することがあげられる。
【００３４】
この場合ＩＣパツケージ及びプリント配線板間において最も伸縮差が大きな箇所はＩＣパツケージの周辺部近傍であり、従つてＩＣパツケージの裏面側に設けられた各バンプのうち、特に隅部に配置されたバンプに最も応力が集中するため、当該隅部のバンプに破壊が生じ易いことが確認されている。
【００３５】
従つてこの実施の形態のようにバンプ付ＩＣパツケージ３２及びプリント配線板３１を構成することによつて、バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂ間の抵抗値を測定するだけで、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極及びプリント配線板３１のダミーランド６０Ａ〜６０Ｂ間をサンプルとして、バンプ付ＩＣバツケージ３２及びプリント配線板３１間の接合部の破断検査をほぼ精度良く、かつ容易に行うことができる。
【００３６】
以上の構成によれば、バンプ付ＩＣパツケージ３２の各電極４３が設けられた裏面（すなわち配線基板４０の他面４０Ｂ）の各隅部にそれぞれダミー電極４３Ａ〜４３Ｄを形成すると共に、これら第１〜第４のダミー電極４３Ａ〜４３Ｄのうち第３及び第４のダミー電極４３Ｃ、４３Ｄを配線ライン５０により導通接続し、かつバンプ付ＩＣパツケージ３２の表面側（すなわち配線基板４０の一面４０Ａ側）にそれぞれ第１又は第２のダミー電極４３Ａ、４３Ｂと導通接続された第１及び第２のチエツク用電極４９Ａ、４９Ｂを形成する一方、プリント配線板３１の実装面３１Ａに、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄとそれぞれ対応する第１〜第４のダミーランド６０Ａ〜６０Ｄと、第１及び第３のダミーランド６０Ａ、６０Ｃ間を導通接続する第１の配線ライン６１Ａと、第２及び第４のダミーランド６０Ｂ、６０Ｄ間を導通接続する第２の配線ライン６１Ｂとを形成するようにしたことにより、バンプ付ＩＣパツケージ３２及びプリント配線板３１間の接合部の破断検査をほぼ精度良く、かつ容易に行うことができ、かくして実装基板の破断検査を容易化させ得るＩＣパツケージ、プリント配線板、実装基板及び実装方法を実現できる。
【００３７】
なお上述の実施の形態においては、本発明を図２及び図３のように構成されたバンプ付ＩＣパツケージ３２、当該バンプ付ＩＣパツケージ３２がプリント配線板３１上に実装されてなる実装基板３０に適用するようにした場合について述べたが、本発明はこれに限らず、一面に信号入出力用の複数の電極が形成され、フエースダウンで実装するこの他種々の表面実装型電子部品及び当該表面実装型電子部品が配線基板上に実装されてなる実装基板に適用することができる。
【００３８】
また上述の実施の形態においては、バンプ付ＩＣパツケージ３２の裏面（配線基板４０の一面４０Ａ）に形成する第１〜第４のダミー電極４３Ａ〜４３Ｄを当該バンプ付ＩＣパツケージ３２の裏面の各隅部にそれぞれ形成するようにした場合について述べたが、本発明はこれに限らず、第１〜第４のダミー電極４３Ａ〜４３Ｄの形成位置としてはバンプ付ＩＣパツケージ３２の裏面の各隅部以外の場所であつても良く、またダミー電極４３Ａ〜４３Ｄの数としては４個以上であつても良い。
【００３９】
なおこの場合、上述の実施の形態では、プリント配線板３１の第１〜第４のダミーランド６０Ａ〜６０Ｄを、実装面３１Ａのうち、バンプ付ＩＣパツケージ３２との対向領域の隅部に形成するようにしたが、プリント配線板３１の第１〜第４のダミーランド６０Ａ〜６０Ｄの形成位置及び数は、バンプ付ＩＣパツケージ３２のダミー電極４３Ａ〜４３Ｄの形成位置及び数に合わせるようにすれば良い。
【００４０】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２側において、第３及び第４のダミー電極４３Ｃ、４３Ｄを配線ライン５０で導通接続すると共に、プリント配線板３１側において、第１及び第３のダミーランド６０Ａ、６０Ｃを配線ライン６１Ａで導通接続し、かつ第２及び第４のダミーランド６０Ｂ、６０Ｄを配線ライン６１Ｂで導通接続するようにした場合について述べたが、本発明はこれに限らず、要は、バンプ付ＩＣパツケージ３２をプリント配線板３１上に実装したときに、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄと、所定の第１〜第４のダミー電極４３Ａ〜４３Ｄ間を導通接続する第１の配線ラインと、第１〜第４のダミー電極４３Ａ〜４３Ｄ上に形成された各バンプ４４と、プリント配線板３１の第１〜第４のダミーランド４３Ａ〜４３Ｄと、所定の第１〜第４のダミーランド４３Ａ〜４３Ｄ間を導通接続する第２の配線ラインとによつてバンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂを導通接続する一繋ぎの導電路を形成することができるのであれば、第１及び第２の配線ラインの形成位置の組み合わせとしては、この他種々の組み合わせを適用できる。
【００４１】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２の第３及び第４のダミー電極４３Ｃ、４３Ｄ間を導通接続する第１の導通手段と、プリント配線板３１の第１及び第３のダミーランド６０Ａ、６０Ｃ間、並びに第２及び第４のダミーランド６０Ｂ、６０Ｄ間をそれぞれ導通接続する第２の導通手段としてそれぞれ配線ライン５０、６１Ａ、６１Ｂを適用するようにした場合について述べたが、本発明はこれに限らず、例えばリード線等を用いるようにしても良く、第１及び第２の導通手段としては、この他種々の導通手段を適用できる。
【００４２】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂと、対応する第１又は第２のダミー電極４３Ａ、４３Ｂとを導通接続する手段として、配線パターン４７Ａ、４７Ｂ及びスルーホール４８Ａ、４８Ｂを適用するようにした場合について述べたが、本発明はこれに限らず、リード線等この他種々の導通手段を適用できる。
【００４３】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２を実装する配線基板としてプリント配線板３１を適用するようにした場合について述べたが、本発明はこれに限らず、フレキシブル基板等、この他種々の配線基板を適用できる。
【００４４】
【発明の効果】
上述のように本発明によれば、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装されてなる実装基板において、表面実装型電子部品は、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とを設け、配線基板は、表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを設けたことにより、表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに複数のダミー電極を表面実装型電子部品の隅部に設けることにより、表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できるため、かくしてこれら表面実装型電子部品の各ダミー電極及び配線基板の対応するダミーランド間の接合状態をサンプルとして、表面実装型電子部品及び配線基板間の破断検査を行うことができる。
【図面の簡単な説明】
【図１】本実施の形態による実装基板の構成を示す平面図である。
【図２】本実施の形態によるバンプ付ＩＣパツケージの構成を部分的に断面をとつて示す斜視図及び断面図である。
【図３】本実施の形態によるバンプ付ＩＣパツケージの構成を示す平面図である。
【図４】本実施の形態によるプリント配線板の構成を示す略線的な平面図である。
【図５】ＱＦＰの構成を示す斜視図である。
【図６】ＢＧＡの構成を部分的に断面をとつて示す斜視図及び断面図である。
【図７】従来のバンプ付ＩＣパツケージの一構成例を示す平面図である。
【図８】従来の実装基板の構成を示す平面図である。
【符号の説明】
３０…実装基板、３１…プリント配線板、３１Ａ…実装面、３２…バンプ付ＩＣパツケージ、４０…配線基板、４０Ａ…一面、４０Ｂ…他面、４１…ＩＣチツプ、４３…電極、４３Ａ〜４３Ｄ…ダミー電極、４４…バンプ、４７Ａ、４７Ｂ…配線パターン、４８Ａ、４８Ｂ…スルーホール、４９Ａ、４９Ｂ…チエツク用電極、５０、６１Ａ、６１Ｂ…配線ライン、６０Ａ〜６０Ｄ…ダミーランド
【発明の属する技術分野】
本発明は表面実装型電子部品、配線基板、実装基板及び実装方法に関し、例えばＢＧＡ（Ball Grid Array ）やＣＳＰ（Chip Size Package ）のような一面に信号入出力用の複数の電極を有し、フエースダウンで実装するＩＣ（Integrated Circuit）パツケージ、当該ＩＣパツケージを実装する配線基板、この種のＩＣパツケージがプリント配線板上に実装されてなる実装基板及びこの種のＩＣパツケージの実装方法に適用して好適なものである。
【０００２】
【従来の技術】
従来、ＩＣパツケージの１つとして、プラスチツクＱＦＰ（Quad Flat Package ）がある。
【０００３】
この種のＩＣパツケージにおいては、図５に示すように、パツケージ本体部２の各周側面にガルウイング状にフオーミングされた複数のリード端子３を所定ピツチで突出形成することにより構成され、現在ではこのＱＦＰ１がＩＣパツケージの主流をしめている。
【０００４】
しかしながらＱＦＰ１においては、近年の半導体素子の高集積化及び多ピン化に伴つてリード端子３の狭ピツチ化が進んでおり、高度な実装技術が必要となつてきている。このため近年では、既存の実装技術で容易に実装できるＩＣパツケージとして、例えばＢＧＡやＣＳＰが注目されてきている。
【０００５】
実際上ＢＧＡにおいては、図６に示すように、配線基板１１の一面１１Ａにワイヤボンデイング法によりＩＣチツプ１２が実装されると共に、当該ＩＣチツプ１２がエポキシ等の封止樹脂１３により封止され（又は金属等のキヤツプが被せられ）、かつ配線基板１１の他面１１Ｂ側に電極１４が1.5 〔mm〕程度のピツチでマトリクス状に形成されると共に、これら各電極１４上に金属ボールでなるバンプ（突起電極）１５が配置されることにより構成されている。
【０００６】
この場合各電極１４は、それぞれ配線基板１１の一面１１Ａに形成された対応する電極１６（それぞれ金材からなる金属線１７を介してＩＣチツプ１２の対応する電極と導通接続されている）と内層やスルーホールを介して電気的に接続されている。
【０００７】
かくしてＢＧＡ１０においては、プリント配線板の所定位置にフエースダウンで位置決めしてマウントした後、当該プリント配線板の対応する電極上に予め供給されたはんだ（又はバンプ１５）を加熱溶融するようにして、これら各バンプ１５をプリント配線板の対応する電極とそれぞれ接合することにより実装することができるため、従来の実装技術の範囲内で容易に実装し得る利点がある。
【０００８】
一方ＣＳＰは、ＩＣチツプとほぼ同じ大きさの配線基板又は金属箔を積層したポリイミド等の絶縁フイルムの一面側にＩＣチツプを例えばフリツプチツプ法により実装すると共に、配線基板又は絶縁フイルムの他面側に電極が例えば0.5 〔mm〕ピツチでマトリクス状に形成され、かつ各電極上にそれぞれバンプが形成されており、全体としてほぼＩＣチツプと同等の大きさに構成されている。従つてこのＣＳＰにおいても、ＢＧＡ１０と同様に従来の実装技術で容易に実装し得る利点を有している。
【０００９】
なお図７にＢＧＡ１０やＣＳＰのようなパツケージ本体部２１の裏面２１Ａ側に信号入出力用のバンプ２２が複数設けられたＩＣパツケージ（以下、これをバンプ付ＩＣパツケージと呼ぶ）２０の裏面側構成例を示し、図８にプリント配線板２４にこのようなバンプ付ＩＣパツケージ２０が複数実装されてなる従来の実装基板２３の構成例を示す。
【００１０】
【発明が解決しようとする課題】
ところで、例えばＱＦＰ１（図５）のように各リード端子がパツケージ本体部の周側面から突出するＩＣパツケージでは、各リード端子とプリント配線板の対応する電極との接合部がＩＣパツケージの周囲に露出した状態にあるため、当該接合部の接合状態（破断の有無）を目視により確認することができる。
【００１１】
ところがＢＧＡ１０（図６）やＣＳＰのようなバンプ付ＩＣパツケージでは、上述のようにパツケージ本体部の裏面側に電極及びバンプが形成され、プリント配線板上にフエースダウンで実装するため、実装後、各バンプとプリント配線板の対応する電極との接合部がパツケージ本体部により覆われてしまい、これら接合部の接合状態を目視により確認することが困難となる。
【００１２】
このため従来では、このようなバンプ付ＩＣパツケージ及びプリント配線板の各接合部の破断検査を、回路に信号を送つて、１つ１つのＩＣの動作状態を確認することにより行つており、このためこのような破断検査作業に多くの時間を必要としたり、破断検査作業が煩雑となる問題があつた。
【００１３】
またこのような破断検査では、ＩＣテスタ等の専用の治具や検査装置を必要とするため、コストがかかる問題もあつた。
【００１４】
本発明は以上の点を考慮してなされたもので、破断検査を簡易化させ得る表面実装電子部品、配線基板、実装基板及び実装方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】
かかる課題を解決するため第１の発明においては、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装されてなる実装基板において、表面実装型電子部品は、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とを具え、配線基板は、表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１６】
また第２の発明においては、一面側に複数の信号入出力用の電極が形成され、電極に対応する配線基板の実装面に設けられたランドと接合される表面実装型電子部品において、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とダミー電極と、配線基板に形成されたダミー電極に対応する複数のダミーランドと、ダミーランド間を導通する単数又は複数対の第２の導通手段と共に第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、を具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１７】
さらに第３の発明においては、実装面に複数のランドが形成され、実装面に複数のランドが形成され、表面実装型電子部品の一面側に複数形成された信号入出力用の電極と上記ランドとが接合される配線基板において、表面実装型電子部品における一面側に設けられた複数のダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、ダミーランドと、ダミー電極と、ダミー電極間を導通する単数又は複数の第１の導通手段と共に第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを具え、複数のダミー電極を表面実装型電子部品の隅部に設けることにより、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査するようにした。
【００１８】
さらに第４の発明においては、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装される実装基板の実装方法において、表面実装型電子部品において配線基板との対向面でなる一面側の隅部に複数のダミー電極を設けると共に、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段により導通接続し、かつ一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極を設ける一方、配線基板において表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に複数のダミーランドを形成し、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段により導通接続する第１のステツプと、表面実装型電子部品を配線基板上に位置決めしてマウントした後、表面実装型電子部品の各ダミー電極と、配線基板の対応するダミーランドとを接合する第２のステツプとを具え、第１及び第２のチエツク用電極間の接合状態をサンプルとして、電極及びランド間の破断状態を検査されるようにした。
【００１９】
この結果、第２及び第３の発明においては、第２の発明の表面実装型電子部品を第２の発明の配線基板上に実装したときに、表面実装型電子部品の各ダミー電極及び第１の導通手段と、配線基板のダミーランド及び第２の導通手段とによつて表面実装型電子部品の第１及び第２のチエツク用電極間を導通接続する導通路が形成される。
【００２０】
従つて表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できる。
【００２１】
また、第１及び第４の発明においても、表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できる。
【００２２】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２３】
図１において、３０は全体として本実施の形態による実装基板を示し、所定の配線パターンが形成されたプリント配線板３１の実装面３１Ａ上に複数のバンプ付ＩＣパツケージ３２が実装されることにより構成されている。
【００２４】
各バンプ付ＩＣパツケージ３２においては、それぞれ図２及び図３に示すように、配線基板４０の一面４０Ａ側にワイヤボンデイング法によりＩＣチツプ４１が実装されると共に、当該ＩＣチツプ４１がエポキシ等の封止樹脂４２により封止されている。
【００２５】
また配線基板４０の他面４０Ｂ側には電極４３が当該他面４１Ｂの周端部に沿つて２列に並べて設けられると共に、これら各電極４３上にそれぞれ導電材からなるバンプ４４が形成されている。
【００２６】
このとき各電極４３は、配線基板４０の他面４０Ｂの各隅部にそれぞれ設けられた４つのダミー電極４３Ａ〜４３Ｄを除いて、それぞれ配線基板４０の一面４０Ａに形成された対応する電極４５（それぞれ金材からなる金属線４６を介してＩＣチツプ４１の対応する電極と導通接続されている）とスルーホール（図示せず）を介して電気的に接続されている。
【００２７】
また特に図２（Ａ）及び（Ｂ）において明らかなように、４つのダミー電極４３Ａ〜４３Ｄのうち、隣接する第１及び第２のダミー電極４３Ａ、４３Ｂは、それぞれ配線基板４０の他面４０Ｂに形成された対応する配線パターン４７Ａ、４７Ｂ及びスルーホール４８Ａ、４８Ｂを順次介して配線基板４０の一面４０Ａに形成された対応する第１又は第２のチエツク用電極４９Ａ、４９Ｂと導通接続されると共に、第３及び第４のダミー電極４３Ｃ、４３Ｄは、図３のように配線基板４０の他面４０Ｂ側に形成された配線ライン５０を介して導通接続されている。
【００２８】
一方プリント配線板３１においては、実装面３１Ａに各バンプ付ＩＣパツケージ３２の各バンプ４４（電極４３）にそれぞれ対応させてランド６０が形成されている。
【００２９】
この場合これら各ランド６０のうち、バンプ付ＩＣパツケージ３２（図２及び図３）の第１のダミー電極４３Ａとバンプ４４を介して接合されるランド６０Ａ（以下、これを第１のダミーランド６０Ａと呼ぶ）と、当該バンプ付ＩＣパツケージ３２の第３のダミー電極４３Ｃとバンプ４４を介して接合されるランド６０Ｃ（以下、これを第３のダミーランド６０Ｃと呼ぶ）は、配線ライン６１Ａにより導通接続されると共に、バンプ付ＩＣパツケージ３２の第２のダミー電極４３Ｂとバンプ４４を介して接合されるランド６０Ｂ（以下、これを第２のダミーランド６０Ｂと呼ぶ）と、当該バンプ付ＩＣパツケージ３２の第４のダミー電極４３Ｄとバンプ４４を介して接合されるランド６０Ｄ（以下、これを第４のダミーランド６０Ｄと呼ぶ）は、配線ライン６１Ｂにより導通接続されている。
【００３０】
これによりこのプリント配線板３１においては、上述のバンプ付ＩＣパツケージ３２を実装したときに、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂ（図２）間を、当該バンプ付ＩＣパツケージ３２のスルーホール４８Ａ、配線パターン４７Ａ、第１のダミー電極４３Ａ及びバンプ４４と、プリント配線板３１の第１のダミーランド６０Ａ、配線ライン６１Ａ及び第３のダミーランド６０Ｃと、バンプ付ＩＣパツケージ３２のバンプ４４、第３のダミー電極４３Ｃ、配線ライン５０、第４のダミー電極４３Ｃ及びバンプ４４と、プリント配線板３１の第４のダミーランド４０Ｄ、配線ライン６１Ｂ及び第２のダミーランド６０Ｂと、バンプ付ＩＣパツケージ３２のバンプ４４、第２のダミー電極４３Ｂ、配線パターン４７Ｂ及びスルーホール４８Ｂとを順次介して導通接続することができるようになされている。
【００３１】
以上の構成においてこの実装基板３０の場合、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄ及びプリント配線板３１の対応する第１〜第４のダミーランド６０Ａ〜６０Ｄ間のいずれもが破断していない状態でバンプ付ＩＣパツケージ３２がプリント配線板３１上に実装されている場合、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂは、上述のようにバンプ付ＩＣパツケージ３２のスルーホール４８Ａ、配線パターン４７Ａ、第１のダミー電極４３Ａ及びバンプ４４と、プリント配線板３１の第１のダミーランド６０Ａ、配線ライン６１Ａ及び第３のダミーランド６０Ｃと、バンプ付ＩＣパツケージ３２のバンプ４４、第３のダミー電極４３Ｃ、配線ライン５０、第４のダミー電極４３Ｃ及びバンプ４４と、プリント配線板３１の第４のダミーランド４０Ｄ、配線ライン６１Ｂ及び第２のダミーランド６０Ｂと、バンプ付ＩＣパツケージ３２のバンプ４４、第２のダミー電極４３Ｂ、配線パターン４７Ｂ及びスルーホール４８Ｂとからなる一繋ぎの導電路によつて導通接続されるため、これら第１及び第２のチエツク用電極４９Ａ、４９Ｂにそれぞれテスタの第１、第２の端子の端子を接触させたときに測定値として所定の抵抗値（以下、これを第１の抵抗値と呼ぶ）が得られる。
【００３２】
これに対してバンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄ及びプリント配線板３１の対応する第１〜第４のダミーランド６０Ａ〜６０Ｄ間のいずれかが破断した状態でバンプ付ＩＣパツケージ３２がプリント配線板上に実装されている場合には、当該バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂの導通がこの破断した部位において切断されるため、これら第１及び第２のチエツク用電極４９Ａ、４９Ｂにそれぞれテスタの第１、第２の端子を接触させたときに、測定値として第１の抵抗値よりも大きな抵抗値が得られる。
【００３３】
ここで、このバンプ付ＩＣパツケージ３２のように裏面側に信号入出力用の複数の電極が形成されたＩＣパツケージでは、ＩＣパツケージの電極とプリント配線板の対応するランドとが破断する一番の原因として、プリント配線板及びＩＣパツケージ間の熱膨張係数差から、ＩＣチツプの動作時に発生した熱によつてＩＣパツケージとプリント配線板との間で伸縮に不整合が生じ、その応力（歪み）がＩＣパツケージ及びプリント配線板間の接合部であるバンプにかかつて当該バンプが破壊することがあげられる。
【００３４】
この場合ＩＣパツケージ及びプリント配線板間において最も伸縮差が大きな箇所はＩＣパツケージの周辺部近傍であり、従つてＩＣパツケージの裏面側に設けられた各バンプのうち、特に隅部に配置されたバンプに最も応力が集中するため、当該隅部のバンプに破壊が生じ易いことが確認されている。
【００３５】
従つてこの実施の形態のようにバンプ付ＩＣパツケージ３２及びプリント配線板３１を構成することによつて、バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂ間の抵抗値を測定するだけで、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極及びプリント配線板３１のダミーランド６０Ａ〜６０Ｂ間をサンプルとして、バンプ付ＩＣバツケージ３２及びプリント配線板３１間の接合部の破断検査をほぼ精度良く、かつ容易に行うことができる。
【００３６】
以上の構成によれば、バンプ付ＩＣパツケージ３２の各電極４３が設けられた裏面（すなわち配線基板４０の他面４０Ｂ）の各隅部にそれぞれダミー電極４３Ａ〜４３Ｄを形成すると共に、これら第１〜第４のダミー電極４３Ａ〜４３Ｄのうち第３及び第４のダミー電極４３Ｃ、４３Ｄを配線ライン５０により導通接続し、かつバンプ付ＩＣパツケージ３２の表面側（すなわち配線基板４０の一面４０Ａ側）にそれぞれ第１又は第２のダミー電極４３Ａ、４３Ｂと導通接続された第１及び第２のチエツク用電極４９Ａ、４９Ｂを形成する一方、プリント配線板３１の実装面３１Ａに、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄとそれぞれ対応する第１〜第４のダミーランド６０Ａ〜６０Ｄと、第１及び第３のダミーランド６０Ａ、６０Ｃ間を導通接続する第１の配線ライン６１Ａと、第２及び第４のダミーランド６０Ｂ、６０Ｄ間を導通接続する第２の配線ライン６１Ｂとを形成するようにしたことにより、バンプ付ＩＣパツケージ３２及びプリント配線板３１間の接合部の破断検査をほぼ精度良く、かつ容易に行うことができ、かくして実装基板の破断検査を容易化させ得るＩＣパツケージ、プリント配線板、実装基板及び実装方法を実現できる。
【００３７】
なお上述の実施の形態においては、本発明を図２及び図３のように構成されたバンプ付ＩＣパツケージ３２、当該バンプ付ＩＣパツケージ３２がプリント配線板３１上に実装されてなる実装基板３０に適用するようにした場合について述べたが、本発明はこれに限らず、一面に信号入出力用の複数の電極が形成され、フエースダウンで実装するこの他種々の表面実装型電子部品及び当該表面実装型電子部品が配線基板上に実装されてなる実装基板に適用することができる。
【００３８】
また上述の実施の形態においては、バンプ付ＩＣパツケージ３２の裏面（配線基板４０の一面４０Ａ）に形成する第１〜第４のダミー電極４３Ａ〜４３Ｄを当該バンプ付ＩＣパツケージ３２の裏面の各隅部にそれぞれ形成するようにした場合について述べたが、本発明はこれに限らず、第１〜第４のダミー電極４３Ａ〜４３Ｄの形成位置としてはバンプ付ＩＣパツケージ３２の裏面の各隅部以外の場所であつても良く、またダミー電極４３Ａ〜４３Ｄの数としては４個以上であつても良い。
【００３９】
なおこの場合、上述の実施の形態では、プリント配線板３１の第１〜第４のダミーランド６０Ａ〜６０Ｄを、実装面３１Ａのうち、バンプ付ＩＣパツケージ３２との対向領域の隅部に形成するようにしたが、プリント配線板３１の第１〜第４のダミーランド６０Ａ〜６０Ｄの形成位置及び数は、バンプ付ＩＣパツケージ３２のダミー電極４３Ａ〜４３Ｄの形成位置及び数に合わせるようにすれば良い。
【００４０】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２側において、第３及び第４のダミー電極４３Ｃ、４３Ｄを配線ライン５０で導通接続すると共に、プリント配線板３１側において、第１及び第３のダミーランド６０Ａ、６０Ｃを配線ライン６１Ａで導通接続し、かつ第２及び第４のダミーランド６０Ｂ、６０Ｄを配線ライン６１Ｂで導通接続するようにした場合について述べたが、本発明はこれに限らず、要は、バンプ付ＩＣパツケージ３２をプリント配線板３１上に実装したときに、バンプ付ＩＣパツケージ３２の第１〜第４のダミー電極４３Ａ〜４３Ｄと、所定の第１〜第４のダミー電極４３Ａ〜４３Ｄ間を導通接続する第１の配線ラインと、第１〜第４のダミー電極４３Ａ〜４３Ｄ上に形成された各バンプ４４と、プリント配線板３１の第１〜第４のダミーランド４３Ａ〜４３Ｄと、所定の第１〜第４のダミーランド４３Ａ〜４３Ｄ間を導通接続する第２の配線ラインとによつてバンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂを導通接続する一繋ぎの導電路を形成することができるのであれば、第１及び第２の配線ラインの形成位置の組み合わせとしては、この他種々の組み合わせを適用できる。
【００４１】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２の第３及び第４のダミー電極４３Ｃ、４３Ｄ間を導通接続する第１の導通手段と、プリント配線板３１の第１及び第３のダミーランド６０Ａ、６０Ｃ間、並びに第２及び第４のダミーランド６０Ｂ、６０Ｄ間をそれぞれ導通接続する第２の導通手段としてそれぞれ配線ライン５０、６１Ａ、６１Ｂを適用するようにした場合について述べたが、本発明はこれに限らず、例えばリード線等を用いるようにしても良く、第１及び第２の導通手段としては、この他種々の導通手段を適用できる。
【００４２】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２の第１及び第２のチエツク用電極４９Ａ、４９Ｂと、対応する第１又は第２のダミー電極４３Ａ、４３Ｂとを導通接続する手段として、配線パターン４７Ａ、４７Ｂ及びスルーホール４８Ａ、４８Ｂを適用するようにした場合について述べたが、本発明はこれに限らず、リード線等この他種々の導通手段を適用できる。
【００４３】
さらに上述の実施の形態においては、バンプ付ＩＣパツケージ３２を実装する配線基板としてプリント配線板３１を適用するようにした場合について述べたが、本発明はこれに限らず、フレキシブル基板等、この他種々の配線基板を適用できる。
【００４４】
【発明の効果】
上述のように本発明によれば、表面実装型電子部品に設けられた複数の信号入出力用の電極と、電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装されてなる実装基板において、表面実装型電子部品は、配線基板との対向面でなる一面側に設けられた複数のダミー電極と、単数又は複数対のそれぞれ異なるダミー電極間を導通接続する単数又は複数の第１の導通手段と、一面と対向する他面側に設けられ、それぞれ異なる所定のダミー電極と導通接続された第１及び第２のチエツク用電極とを設け、配線基板は、表面実装型電子部品の各ダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なるダミーランド間を導通接続する単数又は複数の第２の導通手段とを設けたことにより、表面実装型電子部品の各ダミー電極及び配線基板のダミーランド間がいずれも破断しておらず全て接続されている場合には、第１及び第２のチエツク用電極間が導通し、一方でいずれかが破断している場合には、第１及び第２のチエツク用電極間が破断していない場合よりも高い抵抗値を示すため、第１及び第２のチエツク用電極間の抵抗値を測定するだけで各ダミー電極及び配線基板のダミーランド間のいずれかに破断が生じているか否かを検出することができ、さらに複数のダミー電極を表面実装型電子部品の隅部に設けることにより、表面実装型電子部品の歪みが最も集中し、破壊が生じ易い隅部における破断を検出できるため、かくしてこれら表面実装型電子部品の各ダミー電極及び配線基板の対応するダミーランド間の接合状態をサンプルとして、表面実装型電子部品及び配線基板間の破断検査を行うことができる。
【図面の簡単な説明】
【図１】本実施の形態による実装基板の構成を示す平面図である。
【図２】本実施の形態によるバンプ付ＩＣパツケージの構成を部分的に断面をとつて示す斜視図及び断面図である。
【図３】本実施の形態によるバンプ付ＩＣパツケージの構成を示す平面図である。
【図４】本実施の形態によるプリント配線板の構成を示す略線的な平面図である。
【図５】ＱＦＰの構成を示す斜視図である。
【図６】ＢＧＡの構成を部分的に断面をとつて示す斜視図及び断面図である。
【図７】従来のバンプ付ＩＣパツケージの一構成例を示す平面図である。
【図８】従来の実装基板の構成を示す平面図である。
【符号の説明】
３０…実装基板、３１…プリント配線板、３１Ａ…実装面、３２…バンプ付ＩＣパツケージ、４０…配線基板、４０Ａ…一面、４０Ｂ…他面、４１…ＩＣチツプ、４３…電極、４３Ａ〜４３Ｄ…ダミー電極、４４…バンプ、４７Ａ、４７Ｂ…配線パターン、４８Ａ、４８Ｂ…スルーホール、４９Ａ、４９Ｂ…チエツク用電極、５０、６１Ａ、６１Ｂ…配線ライン、６０Ａ〜６０Ｄ…ダミーランド
Claims (6)
- 表面実装型電子部品に設けられた複数の信号入出力用の電極と、上記電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装されてなる実装基板において、
上記表面実装型電子部品は、
上記配線基板との対向面でなる一面側に設けられた複数のダミー電極と、
単数又は複数対のそれぞれ異なる上記ダミー電極間を導通接続する単数又は複数の第１の導通手段と、
上記一面と対向する他面側に設けられ、それぞれ異なる所定の上記ダミー電極と導通接続された第１及び第２のチエツク用電極と
を具え、
上記配線基板は、
上記表面実装型電子部品の各上記ダミー電極にそれぞれ対応させて上記実装面に形成された複数のダミーランドと、
上記第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なる上記ダミーランド間を導通接続する単数又は複数の第２の導通手段と
を具え、
複数の上記ダミー電極を上記表面実装型電子部品の隅部に設けることにより、上記第１及び第２のチエツク用電極間の接合状態をサンプルとして、上記電極及び上記ランド間の破断状態を検査する
ことを特徴とする実装基板。 - 上記電極は、
上記第１の導通手段によつて導通接続された対をなす上記ダミー電極間に形成され、
上記第１の導通手段は、
上記電極を迂回して形成されている
ことを特徴とする請求項１に記載の実装基板。 - 上記ランドは、
上記第２の導通手段によつて導通接続された対をなす上記ダミーランド間に形成され、
上記第２の導通手段は、
上記ランドを迂回して形成されている
ことを特徴とする請求項１に記載の実装基板。 - 一面側に複数の信号入出力用の電極が形成され、上記電極に対応する配線基板の実装面に設けられたランドと接合される表面実装型電子部品において、
上記配線基板との対向面でなる一面側に設けられた複数のダミー電極と、
上記一面と対向する他面側に設けられ、それぞれ異なる所定の上記ダミー電極と導通接続された第１及び第２のチエツク用電極と
上記ダミー電極と、配線基板に形成された上記ダミー電極に対応する複数のダミーランドと、上記ダミーランド間を導通する単数又は複数対の第２の導通手段と共に上記第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なる上記ダミー電極間を導通接続する単数又は複数の第１の導通手段と
を具え、
複数の上記ダミー電極を上記表面実装型電子部品の隅部に設けることにより、上記第１及び第２のチエツク用電極間の接合状態をサンプルとして、上記電極及び上記ランド間の破断状態を検査する
ことを特徴とする表面実装型電子部品。 - 実装面に複数のランドが形成され、表面実装型電子部品の一面側に複数形成された信号入出力用の電極と上記ランドとが接合される配線基板において、
上記表面実装型電子部品における一面側に設けられた複数のダミー電極にそれぞれ対応させて実装面に形成された複数のダミーランドと、
上記ダミーランドと、上記ダミー電極と、上記ダミー電極間を導通する単数又は複数の第１の導通手段と共に上記第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なる上記ダミーランド間を導通接続する単数又は複数の第２の導通手段と
を具え、
複数の上記ダミー電極を上記表面実装型電子部品の隅部に設けることにより、上記第１及び第２のチエツク用電極間の接合状態をサンプルとして、上記電極及び上記ランド間の破断状態を検査する
ことを特徴とする配線基板。 - 表面実装型電子部品に設けられた複数の信号入出力用の電極と、上記電極に対応する配線基板の実装面に設けられたランドとが接合されることによつて実装される実装基板の実装方法において、
上記表面実装型電子部品において上記配線基板との対向面でなる一面側の隅部に複数のダミー電極を設けると共に、単数又は複数対のそれぞれ異なる上記ダミー電極間を導通接続する単数又は複数の第１の導通手段により導通接続し、かつ上記一面と対向する他面側に設けられ、それぞれ異なる所定の上記ダミー電極と導通接続された第１及び第２のチエツク用電極を設ける一方、上記配線基板において上記表面実装型電子部品の各上記ダミー電極にそれぞれ対応させて上記実装面に複数のダミーランドを形成し、上記第１及び第２のチエツク用電極間を導通接続して一繋ぎの導電路を形成するように、単数又は複数対のそれぞれ異なる上記ダミーランド間を導通接続する単数又は複数の第２の導通手段により導通接続する第１のステツプと、
上記表面実装型電子部品を上記配線基板上に位置決めしてマウントした後、表面実装型電子部品の各上記ダミー電極と、配線基板の対応する上記ダミーランドとを接合する第２のステツプと
を具え、
上記第１及び第２のチエツク用電極間の接合状態をサンプルとして、上記電極及び上記ランド間の破断状態を検査される
ことを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13667797A JP3722325B2 (ja) | 1997-05-27 | 1997-05-27 | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13667797A JP3722325B2 (ja) | 1997-05-27 | 1997-05-27 | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335520A JPH10335520A (ja) | 1998-12-18 |
| JP3722325B2 true JP3722325B2 (ja) | 2005-11-30 |
Family
ID=15180901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13667797A Expired - Fee Related JP3722325B2 (ja) | 1997-05-27 | 1997-05-27 | 表面実装型電子部品、配線基板、実装基板及び実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722325B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013359A1 (ja) * | 2003-07-31 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| KR100590477B1 (ko) | 2004-12-22 | 2006-06-19 | 삼성전자주식회사 | 마더보드의 가장자리를 이용한 메모리 모듈과 마더보드의접속 구조 및 이에 적합한 구조의 메모리 모듈 |
| JP2009206184A (ja) * | 2008-02-26 | 2009-09-10 | Fanuc Ltd | パワー半導体モジュール及びそれを使用したモータ駆動装置 |
| JP5186344B2 (ja) | 2008-12-01 | 2013-04-17 | パナソニック株式会社 | チップを有する半導体装置 |
-
1997
- 1997-05-27 JP JP13667797A patent/JP3722325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335520A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
| US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
| JPH08306743A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH10229142A (ja) | ボールグリッドアレイパッケージ | |
| US6720665B2 (en) | Enhanced pad design for substrate | |
| JP2000294720A (ja) | 半導体集積回路パッケージ | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| JPH05129366A (ja) | 集積回路用ｔａｂ実装構造 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| US7283373B2 (en) | Electronic device | |
| JP3722325B2 (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JP4179234B2 (ja) | 半導体装置 | |
| JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
| JP2006165325A (ja) | Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP2005347710A (ja) | 表面実装型電子部品、プリント配線板及び実装基板 | |
| JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JPH0878554A (ja) | Ｂｇａ型半導体装置 | |
| JP2003297507A (ja) | 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造 | |
| JP2974584B2 (ja) | Ｐｂｇａパッケージ | |
| JPH0980125A (ja) | 実装部品検査装置 | |
| JPH10282177A (ja) | 高密度プリント配線板及びこの高密度プリント配線板の導通検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |