JPH0980125A - 実装部品検査装置 - Google Patents

実装部品検査装置

Info

Publication number
JPH0980125A
JPH0980125A JP7260729A JP26072995A JPH0980125A JP H0980125 A JPH0980125 A JP H0980125A JP 7260729 A JP7260729 A JP 7260729A JP 26072995 A JP26072995 A JP 26072995A JP H0980125 A JPH0980125 A JP H0980125A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
board
printed wiring
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7260729A
Other languages
English (en)
Inventor
Yoshikuni Taniguchi
芳邦 谷口
Keiko Sogo
啓子 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7260729A priority Critical patent/JPH0980125A/ja
Publication of JPH0980125A publication Critical patent/JPH0980125A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、配線基板に対する実装面に複数の金
属バンプが形成されてなる電子部品について容易に検査
することができる実装部品検査装置を実現しようとする
ものである。 【解決手段】所定のランドパターンが形成された配線基
板の所定位置に実装される電子部品を検査する実装部品
検査装置において、電子部品を保持すると共に、当該保
持した電子部品の各金属バンプとそれぞれ導通接続する
ように複数の電極端子が設けられた電子部品保持手段を
設け、当該電子部品保持手段の各電極端子を導通接続手
段によつてそれぞれ配線基板の対応する各ランドに導通
接続するようにしたことにより、配線基板に対する実装
面に複数の金属バンプが形成されてなる電子部品につい
て容易に検査することができる実装部品検査装置を実現
し得る。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図6〜図9) 発明が解決しようとする課題(図10) 課題を解決するための手段 発明の実施の形態(図1〜図5(C)) 発明の効果
【0002】
【発明の属する技術分野】本発明は実装部品検査装置に
関し、例えばBGA及びCSP等の配線基板に対する実
装面に複数のボール電極が形成されてなる電子部品を検
査する実装部品検査装置に適用して好適なものである。
【0003】
【従来の技術】従来、ICチツプをプリント配線板に実
装するためのパツケージとして、例えばQFP(Quad F
lat Package )及びTCP(Tape Carrier Package)等
の表面実装パツケージがある。図6においてQFP1
は、プラスチツクパツケージでなり、ICチツプ2の4
辺全てにガルウイング状のリード端子3が引き出された
構成からなる。
【0004】また図7においてTCP4は、ICチツプ
5の複数の電極と、例えばポリイミド樹脂等でなるフイ
ルムテープ6内に複数に連ねて形成された金属箔でなる
所定パターンのリード端子7とをそれぞれ対応するリー
ド線8を介してボンデイングした構成からなる。因みに
TCP4には、ICチツプ5を電気的、熱的及び化学的
に保護するためのパツケージが当該ICチツプ5の周囲
に形成されていないため、TCP4はベアチツプ実装と
して分類されることが多いが、ICチツプを直接プリン
ト配線板に実装するフリツプチツプ(F/C)とは異な
り、フイルムテープ6に形成されたリードフレームによ
りパツケージ形状となることから、TCP4はプリント
配線板に実装するためのパツケージとして取り扱われて
いる。
【0005】このようにQFP1及びTCP4は、共に
パツケージの外周端から例えばガルウイング状でなる所
定パターンのリード端子3及び7が複数引き出されてな
り、一般的なICパツケージとして用いられている。
【0006】ところで、近年、半導体素子の高集積化及
び多ピン化に伴い、QFP1及びTCP4のリード端子
3及び7のピツチ幅が狭くなる傾向が進み、高密度な実
装技術が求められ、既存の実装技術で簡易に実現し得る
パツケージとしては図8(A)及び(B)に示すような
BGA(Ball Grid Array )10がある。
【0007】このBGA10はICチツプを封止するパ
ツケージの裏面(すなわちプリント配線基板との接合
面)側に外部接続用の端子として所定数のボール電極が
格子状に配設された構成からなる。すなわちBGA10
は、例えばセラミツク等の無機材料又はガラスエポキシ
等の有機材料を絶縁層とした基材の表面に例えば銀又は
銅等の導電体でなる配線ラインが所定パターンに配線さ
れた構成からなる回路基板11を有し、当該回路基板1
1の表面上にボンデイングワイヤ12を介してボンデイ
ングされているICチツプ13を例えばエポキシ樹脂で
なる封止部材14でオーバーコートすることにより、当
該ICチツプ13がパツケージングされている。
【0008】またこのICチツプ13から引き出された
所定数の配線ラインは、それぞれスルーホールを介して
回路基板の裏面側に所定のパターンで配設された電極素
子と接続され、さらに当該電極素子に対応してそれぞれ
はんだボールを接合することによつてボール電極15が
形成されている。因みに、一般的にボール電極15のボ
ールピツチは 1.5〔mm〕程度である。
【0009】また図9に示すようにパツケージ外形がI
Cチツプとほぼ同等の大きさでなるCSP(Chip Sized
Package)20も高密度実装化に適用し得る。このCS
P20は、BGA10(図8(B))と異なり、回路基
板21の表面上にICチツプ22を接合するにあたつ
て、ワイヤボンデイングではなく当該ICチツプ22に
形成された所定パターンでなるボール電極23を介して
フリツプチツプボンデイングされるようになされ、回路
基板21の接続面積がICチツプより大きくならないよ
うになされている。因みに回路基板21に代えて金属箔
を複数に連ねて内部に形成したポリイミド樹脂等の絶縁
フイルムを用いる場合もある。
【0010】この回路基板21上に接合されたICチツ
プ22は、例えばエポキシ樹脂でなる封止部材24でオ
ーバーコートすることによりパツケージングされてい
る。また回路基板21の裏面側には外部接続用の端子と
して所定数のボール電極25が格子状に配設されてい
る。この場合、CSP20のボール電極25のボールピ
ツチは、一般的に 0.5〔mm〕程度であり、BGA10の
ボール電極25のボールピツチよりもピツチ幅が狭くな
るように配列されている。
【0011】
【発明が解決しようとする課題】ところで、新たにIC
を開発する場合、個別的にICを評価する以外にも当該
ICを含む全ての部品が実装された実際に機種で用いら
れるプリント配線板について、動作確認、特性値評価及
びデバツギング(Debugging )を検査する必要である。
具体的には図6との対応部分に同一符号を付して示す図
10において、ICチツプ検査装置30を用いて、QF
P1がプリント配線板31に実装された状態で当該QF
P1の動作確認、特性値評価及びデバツギングを検査す
るようになされている。
【0012】このICチツプ検査装置30では、検査対
象となるプリント配線板31上に形成された所定パター
ンの基板ランド32にそれぞれ導電部材33が接合さ
れ、当該導電部材33を介してICソケツト34が取り
付けられている。このICソケツト34の上側面には、
検査対象となるQFP1を嵌め込むための収納室34A
が形成され、当該収納室34AにQFP1を嵌め込んだ
後、ICソケツトカバー35をQFP1に被覆すること
によりQFP1を収納室34A内に保持できるようにな
されている。このとき、QFP1のリード端子3は導電
部材33と電気的に接続し得るようになされている。
【0013】このICチツプ検査装置30を用いること
により、新たに開発した数種類のQFPを順次ICソケ
ツト34に着脱自在に取り替えることができ、かくして
順次QFP1がプリント配線板31に実装された状態に
おける当該QFPの動作確認、特性値評価及びデバツギ
ングを検査することができる。
【0014】一方、ICチツプ検査装置30を用いるこ
となく、オペレータがQFP1を検査対象となるプリン
ト配線板にはんだ付けした後、当該プリント配線板に実
装された状態にあるQFP1の動作確認や特性値評価、
デバツギングを検査する方法がある。ところが、ICチ
ツプの動作確認や特性値評価、デバツギングを数種類の
ICチツプについて検査する場合には、同一のプリント
配線板を用いてICチツプの着脱を所定数回繰り返して
行う必要があることから、手はんだ付けによる方法によ
れば、はんだ付けと取り外しとを繰り返す結果、プリン
ト配線板に損傷を生じるおそれがあり、このため着脱回
数には限界があつた。
【0015】またBGA及びCSPのようにパツケージ
裏面側に電極端子が形成されてなるICチツプについ
て、プリント配線板に実装された状態における動作確
認、特性値評価及びデバツギングを検査する場合は、B
GA及びCSPのピツチ幅、ピン数及び外形等の規格が
標準化されていない上に、従来のガルウイング状のリー
ド端子を有するQFPとは接続端子の形状及び配列が異
なるため、従来から用いられているICソケツトを適用
させることは非常に困難であつた。
【0016】さらにBGA及びCSPの電極端子はパツ
ケージ裏面にあるため、プリント配線板のランドとパツ
ケージの電極端子部分のボール電極との位置合わせは、
オペレータが目視確認することは困難となる。従つて例
えばX線検査装置等のように構成が煩雑な装置が必要と
なることから、実際上、機種で用いられる回路に対応し
たプリント配線板におけるBGA及びCSPの動作確
認、特性値評価及びデバツギングを検査するのが困難と
なる問題があつた。
【0017】本発明は以上の点を考慮してなされたもの
で、配線基板に対する実装面に複数の金属バンプが形成
されてなる電子部品について容易に検査することができ
る実装部品検査装置を提案しようとするものである。
【0018】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、所定のランドパターンが形成され
た配線基板の所定位置に実装される電子部品を検査する
実装部品検査装置において、電子部品を保持すると共
に、当該保持した電子部品の各金属バンプとそれぞれ導
通接続するように複数の電極端子が設けられた電子部品
保持手段を設け、当該電子部品保持手段の各電極端子を
導通接続手段によつてそれぞれ配線基板の対応する各ラ
ンドに導通接続するようにする。
【0019】また本発明においては、導通接続手段は、
電子部品保持手段の各電極端子と配線基板の対応する各
ランドとを導通接続するようにそれぞれ信号ラインが形
成されたフレキシブル基板でなるようにする。
【0020】このように配線基板を含めた電子部品を検
査する場合に、当該電子部品を直接配線基板に実装する
ことなく、電子部品保持手段を設け、かつ当該電子部品
保持手段及び配線基板間を導通接続手段を介して接続す
るようにしたことにより、配線基板に対する実装面に複
数の金属バンプが形成されてなる電子部品を用いた場合
であつても、従来よりも格段と容易に検査対象として順
次取り替えることができる。また電子部品保持手段と配
線基板の間に複数の信号ラインが形成されたフレキシブ
ル基板を接続するようにしたことにより、従来からある
種々の部品を用いることができ、かくして装置全体とし
て汎用性を持たせることができる。
【0021】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0022】図1において40は全体としてICチツプ
検査装置を示し、検査対象となるプリント配線板41に
は、当該プリント配線板41に実装されるBGA又はC
SP(図示せず)の複数のボール電極端子に対応した複
数のランド(以下、これを基板側ランドと呼ぶ)42が
形成され、当該基板側ランド42以外の他のランドには
種々の電子部品43が予め実装されている。
【0023】これら複数の基板側ランド42には、フレ
キシブル基板(FPC)44が導通接続されるようにな
され、当該フレキシブル基板44は4方向に分岐してそ
れぞれプリント配線板45に実装されてなるフレキシブ
ル基板用コネクタ46〜49に接続されている。
【0024】またプリント配線板45には、BGA又は
CSPを嵌め込むためのICソケツト50が実装されて
おり、当該ICソケツト50に形成された収納室50A
にBGA又はCSPを嵌め込んだとき当該BGA又はC
SPに形成された複数のボール電極端子がそれぞれフレ
キシブル基板用コネクタ46〜49と導通接続するよう
に当該収納室50Aの内外に亘つて所定パターンでなる
導電部材51が形成されている。
【0025】ここで図2に示すように、フレキシブル基
板44は、複数の基板側ランド42との接続部(以下、
これをランド接続部と呼ぶ)44Aを中心として4方向
にそれぞれ例えばポリイミド樹脂等でなる透明なフイル
ム(以下、これを接続用フイルムと呼ぶ)44B〜44
Eが分岐した構成からなり、当該接続用フイルム44B
〜44Eの先端にはそれぞれ接続用電極端子44BX〜
44EXが設けられ、それぞれフレキシブル基板用コネ
クタ46〜49(図1)が着脱自在に取り付けられるよ
うになされている。
【0026】また図3(A)に示すように、ランド接続
部44Aも例えばポリイミド樹脂等でなる透明なフイル
ムからなり、当該フイルムには複数の基板側ランド42
に対応してそれぞれスルーホール55が形成されてい
る。さらに図3(B)及び(C)に示すように、これら
複数のスルーホール55にはそれぞれ当該各スルーホー
ル55を介してランド接続部44Aの表面側及び裏面側
を導通してなる銅めつき56が形成されている。
【0027】この場合、各スルーホール55に形成され
た銅めつき56には、それぞれ銅箔でなるリード線57
が接合され、当該各リード線57は接続用フイルム44
B〜44Eの両面に積層されて接続用電極端子44BX
〜44EXまで引き出されている。
【0028】また、図4に示すように接続用フイルム4
4B〜44Eの先端部すなわち接続用電極端子44BX
〜44EXには、既存の一般的なフレキシブル基板に用
いられるコネクタと同様な形状及び材質となるように表
面補強板が形成され、これによりフレキシブル基板用コ
ネクタ46〜49と嵌合し得るようになされている。
【0029】以上の構成において、フレキシブル基板4
4のランド接続部44Aをプリント配線板41に接合す
るにあたつて、まずプリント配線板41に配設された複
数の基板側ランド42にはんだバンプ60をプリコート
した後、フラツクス61を塗布しておく。
【0030】続いてランド接続部44Aの各スルーホー
ル55をそれぞれプリント配線板41の対応する基板側
ランド42に位置合わせする際、フレキシブル基板44
が透明部材でなることから、オペレータは各スルーホー
ル55とそれぞれ対応する基板側ランド42上のはんだ
バンプ60との位置合わせ状態を直接目視確認すること
ができる(図5(A))。従つて、所定方向に所定距離
分の位置ずれが生じた場合でも、オペレータは目視確認
しながら当該位置ずれを補正することができる。
【0031】このように位置合わせした状態で、オペレ
ータは加熱されたはんだごて62をランド接続部44A
の表面から各スルーホール55に形成された銅めつき5
6に押し当てることにより(図5(B))、当該銅めつ
き56を介して熱伝導されたはんだバンプ60が溶融す
る。その際、フラツクス61は熱分解されて気化し、銅
めつき56及びはんだバンプ60の表面上から蒸発す
る。
【0032】またこのとき溶融したはんだバンプ60
は、銅めつき56が形成されたスルーホール55を介し
てランド接続部44Aの表面に吸い上げられ、スルーホ
ール55を閉塞するようにはんだ電極60Aを形成する
(図5(C))。この場合もオペレータはスルーホール
55内にはんだ電極60Aが形成されている状態を目視
確認することができ、かくしてはんだ接続の良否判断を
容易に認識することができる。
【0033】続いてランド接続部44Aが実装されたフ
レキシブル基板44の各接続用フイルム44B〜44E
について、オペレータはそれぞれ接続用電極端子44B
X〜44EXを対応する各フレキシブル基板用コネクタ
46〜49に嵌合させる。
【0034】この状態において、オペレータはICソケ
ツト50内の収納室50Aに検査対象となるBGA又は
CSPを嵌め込んだとき、当該BGA又はCSPに形成
された複数のボール電極端子はそれぞれ各フレキシブル
基板用コネクタ46〜49及び各接続用フイルム44B
〜44Eを介してプリント配線板41の複数の基板側ラ
ンド42と導通接続することにより、当該プリント配線
板41を含めたBGA又はCSPの動作確認、特性値評
価及びデバツギングを検査することができる。また既存
のICソケツト50を用いると共に既存の接続用コネク
タ46〜49を用いるようにしたことにより、汎用性を
持たせることができる。
【0035】因みに、このフレキシブル基板44を用い
た場合、BGA又はCSPを直接プリント配線板41に
実装する場合と比べて配線長が長くなるため、例えばデ
バツギングの影響を受けやすい部品等はプリント配線板
41に実装することなく、ICソケツト50が実装され
ているプリント配線板45に実装するようにする。
【0036】以上の構成によれば、プリント配線板41
を含めたBGA又はCSPの動作確認、特性値評価及び
デバツギングを検査する場合に、当該BGA又はCSP
を直接プリント配線板41に実装することなく、ICソ
ケツト50が実装されたプリント配線板45を設け、か
つ当該プリント配線板45とプリント配線板41の間に
フレキシブル基板44を接続するようにしたことによ
り、BGA及びCSPのようなパツケージ裏面側に電極
端子が形成されてなるICチツプを用いた場合であつて
も、従来のICソケツト50及び接続用コネクタ46〜
49を用いて汎用性を持たせることができると共に、プ
リント配線板41に対するフレキシブル基板44の位置
ずれ状態をオペレータが容易に目視確認することがで
き、この結果、従来よりも格段と容易に検査対象として
順次取り替えることができる。
【0037】さらにプリント配線板41の接続部分にお
けるフレキシブル基板44を、銅めつき56が形成され
たスルーホール55を有する形状としたことにより、ラ
ンド接続部44Aをプリント配線板41に実装する方法
として従来から困難であつたフエイスダウン実装方法を
容易に実現することができる。かくして従来よりも格段
と容易にプリント配線板41を含めたBGA又はCSP
の動作確認、特性値評価及びデバツギングを検査するこ
とができる。
【0038】なお上述の実施例においては、検査対象と
なる電子部品としてBGA及びCSPを用いた場合につ
いて述べたが、本発明はこれに限らず、配線基板に対す
る実装面に複数の金属バンプが形成されてなる電子部品
であれば種々のものを適用し得る。
【0039】また上述の実施例においては、導通接続手
段としてのフレキシブル基板44の各接続用フイルム4
4B〜44Eの両面に複数のリード線57を積層するよ
うにした場合について述べたが、本発明はこれに限ら
ず、各接続用フイルム44B〜44Eの片面に積層する
ようにしても良い。
【0040】さらに上述の実施例においては、電子部品
保持手段としてICソケツト50を用いた場合について
述べたが、本発明はこれに限らず、検査対象となる電子
部品を保持し得ると共に当該電子部品を配線基板と導通
接続し得るものであれば種々のものを用いるようにして
も良い。
【0041】さらに上述の実施例においては、フレキシ
ブル基板44の材質としてポリイミド樹脂を用いた場合
について述べたが、本発明はこれに限らず、例えばポリ
エステル樹脂でも良く、さらにエポキシ樹脂系及び又は
アクリル樹脂系でなるその他種々のもの用いるようして
も良い。
【0042】
【発明の効果】上述のように本発明によれば、所定のラ
ンドパターンが形成された配線基板の所定位置に実装さ
れる電子部品を検査する実装部品検査装置において、電
子部品を保持すると共に、当該保持した電子部品の各金
属バンプとそれぞれ導通接続するように複数の電極端子
が設けられた電子部品保持手段を設け、当該電子部品保
持手段の各電極端子を導通接続手段によつてそれぞれ配
線基板の対応する各ランドに導通接続するようにしたこ
とにより、配線基板に対する実装面に複数の金属バンプ
が形成されてなる電子部品について容易に検査すること
ができる実装部品検査装置を実現し得る。
【図面の簡単な説明】
【図1】本発明によるICチツプ検査装置の構成の一実
施例を示す略線図である。
【図2】フレキシブル基板の構成を示す平面図である。
【図3】ランド接続部の構成を示す平面図及び部分的断
面図である。
【図4】接続用電極端子の構成を示す平面図である。
【図5】フレキシブル基板とプリント配線板との接合す
る工程の説明に供する平面図及び部分的断面図である。
【図6】従来のQFPの外観を示す略線図である。
【図7】従来のTCPの外観を示す略線図である。
【図8】従来のBGAの外観及び構成を示す部分的断面
図である。
【図9】従来のCSPの構成を示す部分的断面図であ
る。
【図10】従来のICチツプ検査装置の構成を示す部分
的断面図である。
【符号の説明】
10……BGA、20……CSP、30、40……IC
チツプ検査装置、41、45……プリント配線板、42
……基板側ランド、44……フレキシブル基板、44A
……ランド接続部、44B〜44E……接続用フイル
ム、44BX〜44EX……接続用電極端子、46〜4
9……接続用コネクタ、50……ICソケツト、51…
…導電部材、55……スルーホール、56……銅めつ
き、60……はんだバンプ、60A……はんだ電極、6
2……はんだごて。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定のランドパターンが形成された配線基
    板の所定位置に実装される電子部品を検査する実装部品
    検査装置において、 上記電子部品を保持すると共に、当該保持した電子部品
    の各金属バンプとそれぞれ導通接続するように複数の電
    極端子が設けられた電子部品保持手段と、 上記電子部品保持手段の各上記電極端子をそれぞれ上記
    配線基板の対応する各上記ランドに導通接続する導通接
    続手段とを具えることを特徴とする実装部品検査装置。
  2. 【請求項2】上記導通接続手段は、 上記電子部品保持手段の各上記電極端子と上記配線基板
    の対応する各上記ランドとを導通接続するようにそれぞ
    れ信号ラインが形成されたフレキシブル基板でなること
    を特徴とする請求項1に記載の実装部品検査装置。
  3. 【請求項3】上記フレキシブル基板及び上記電子部品保
    持手段が、着脱自在のコネクタを介して導通接続された
    ことを特徴とする請求項2に記載の実装部品検査装置。
  4. 【請求項4】上記フレキシブル基板は、一端部に上記配
    線基板の各上記ランドに相当する位置にそれぞれ各上記
    ランドに対応してスルーホールが形成されたことを特徴
    とする請求項2に記載の実装部品検査装置。
JP7260729A 1995-09-12 1995-09-12 実装部品検査装置 Pending JPH0980125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7260729A JPH0980125A (ja) 1995-09-12 1995-09-12 実装部品検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7260729A JPH0980125A (ja) 1995-09-12 1995-09-12 実装部品検査装置

Publications (1)

Publication Number Publication Date
JPH0980125A true JPH0980125A (ja) 1997-03-28

Family

ID=17351949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7260729A Pending JPH0980125A (ja) 1995-09-12 1995-09-12 実装部品検査装置

Country Status (1)

Country Link
JP (1) JPH0980125A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350793B1 (ko) * 2012-05-15 2014-02-05 주식회사 코디에스 인쇄회로기판 통전 검사 지그

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350793B1 (ko) * 2012-05-15 2014-02-05 주식회사 코디에스 인쇄회로기판 통전 검사 지그

Similar Documents

Publication Publication Date Title
JP3332308B2 (ja) 半導体装置及びその製造方法
JP2595909B2 (ja) 半導体装置
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US7122905B2 (en) Microelectronic devices and methods for mounting microelectronic packages to circuit boards
JP2763020B2 (ja) 半導体パッケージ及び半導体装置
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JPH0621326A (ja) Pcb基板上の多重パッケージ・モジュールとその作成方法
US6720665B2 (en) Enhanced pad design for substrate
US6013953A (en) Semiconductor device with improved connection reliability
US6177722B1 (en) Leadless array package
US20230254968A1 (en) Printed circuit board mesh routing to reduce solder ball joint failure during reflow
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JPH0980125A (ja) 実装部品検査装置
JP3722325B2 (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH0917917A (ja) 配線基板及び半導体装置
JPH09181215A (ja) 半導体装置およびその製造方法ならびにその実装方法
JPH08340164A (ja) Bga型パッケージの面実装構造
US5519579A (en) Method and apparatus for replacing directly attached chip
US20220108965A1 (en) Low temperature, reworkable, and no-underfill attach process for fine pitch ball grid arrays having solder balls with epoxy and solder material
KR100716805B1 (ko) 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법
JPH0645763A (ja) 印刷配線板
JP3076953B2 (ja) Tga型半導体装置
JPH09186422A (ja) 半導体装置
JP3061728B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041001