JP2000294720A - 半導体集積回路パッケージ - Google Patents

半導体集積回路パッケージ

Info

Publication number
JP2000294720A
JP2000294720A JP10032099A JP10032099A JP2000294720A JP 2000294720 A JP2000294720 A JP 2000294720A JP 10032099 A JP10032099 A JP 10032099A JP 10032099 A JP10032099 A JP 10032099A JP 2000294720 A JP2000294720 A JP 2000294720A
Authority
JP
Japan
Prior art keywords
wiring
lands
integrated circuit
semiconductor integrated
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10032099A
Other languages
English (en)
Inventor
Atsutake Asai
淳毅 朝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10032099A priority Critical patent/JP2000294720A/ja
Publication of JP2000294720A publication Critical patent/JP2000294720A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成で複数のパッケージを相互に接続
して高密度実装を可能とし、全ての端子に対する電気的
試験を容易に行うことができる半導体集積回路パッケー
ジを提供する。 【解決手段】 第１配線基板２上に、チップ部品３を設
けるとともに、チップ部品３の各端子４が接続される第
１のランド５を設け、第２配線基板６上に、第２のラン
ド７を設ける。第１および第２配線基板２，６は、前記
第１のランド５が形成される一表面８と前記第２のラン
ド７が形成される一表面９とが対向し、第１配線基板２
の第１のランド５と第２配線基板６の第２のランド７と
の間に、異方導電性材料から成る接続部材１０ａ〜１０
ｄを介在して第１および第２のランド５，７を相互に接
続する。第１および第２配線基板２，６間の隙間は、モ
ールド層１１によって封止し、第１および第２配線基板
２，６の対向する各一表面８，９とは反対側の各他表面
１２，１３に、第１および第２のランド５，７にそれぞ
れ導通する端子１４，１５を設け、両面に第１および第
２のランド５，７よりも幅の広い電極を露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大規模集積回路
（略称ＬＳＩ：Large Scale Integration）および集積
回路（略称ＩＣ：Integrated Circuit）などの半導体集
積回路チップ部品を実装した半導体集積回路パッケージ
の構造に関する。
【０００２】
【従来の技術】ＢＧＡ（Ball Grid Array）などの半導
体集積回路パッケージ（以下、略称してパッケージと記
す場合がある）は、パッケージの片面にのみ、半田バン
プまたは半田ボールを形成し、このパッケージをプリン
ト基板上に、たとえばリフロー加熱などの手法によって
表面実装している。また、複数個の半導体集積回路パッ
ケージをプリント基板に実装する際には、各パッケージ
を平面的に並べて実装している。さらに、このようなパ
ッケージが実装されるプリント基板は、高密度実装を可
能にするため、多層基板が多く用いられている。
【０００３】このようなプリント基板は、半導体集積回
路パッケージの実装前に、パッケージの各端子に接続さ
れるすべての配線に対して、パッケージが実装されたと
きと同様な接続状態にして、各配線にプローブピンを接
触させ、動作波形などの観察および試験が行われる。こ
のような動作波形の観察および試験を行うにあたって、
各配線は、高密度実装基板であるために各配線の幅およ
び間隔が微細であり、対象とする配線を検索してプロー
ブピンを接触させる際に、隣接する配線にもプローブピ
ンが接触してショートさせてしまうおそれがある。これ
を防止するために、プリント基板上の実装表面に各配線
に接続され、かつ各配線よりも幅および間隔の広いテス
トパッドを設け、このテストパッドにプローブピンを接
触させて前記試験を行っている。
【０００４】このようなプリント基板の前記表面には、
前記幅の広いテストパッドを形成するための領域を確保
しなければならず、高密度実装の観点からみて、プリン
ト基板の実装表面に、製品としては不要な無駄な領域が
増加してしまう。また、プリント基板上にパッケージを
実装した後では、上述したように、対象とする配線以外
に隣接する配線にもプローブピンが接触して、ショート
による半導体集積回路を破壊する危険があるため、動作
波形の観測および試験は極めて困難である。しかも、半
導体集積回路の大規模化に伴い、端子数が増大し、パッ
ケージも大形化している。このため、プリント基板上の
配線パターンの複雑化および配線数の増大によって、回
路配線網による占有面積も大きくなり、機器全体の小形
化の障害となっている。
【０００５】典型的な従来の技術は、特開平１０−９２
９６９号公報に開示されている。この従来の技術では、
両表面の入出力電極を電気的接続状態にした複数のＢＧ
Ａパッケージを積重して、単層または多層プリント基板
に実装することによって、各ＢＧＡパッケージの部品相
互間に共通して接続する配線を、短距離で垂直に立体化
し、共通して接続されない配線は、各ＢＧＡパッケージ
とプリント基板とにわたって設けられるフレキシブルプ
リント配線板などを用いて最短距離で接続する。これに
よってプリント基板の配線が減少して、耐ノイズ性が高
い高密度実装を可能としている。
【０００６】
【発明が解決しようとする課題】上記の特開平１０−９
２９６９号公報に示される従来の技術では、複数のＢＧ
Ａパッケージを積重して共通する配線は、半田ボールま
たは半田バンプによって上下に接続されるが、共通しな
い配線は、前記半田ボールまたは半田バンプによる上下
の接続とは構成の異なるフレキシブルプリント配線板な
どの別の接続手段によって接続しなければならないた
め、各パッケージ間の接続に手間を要し、生産性が悪い
という問題を有する。またこの従来の技術では、上記の
ように共通する配線、たとえばアース配線および電源ラ
インなどの配線に導通する半田ボールまたは半田バンプ
だけが上下に接続可能であるため、パッケージをプリン
ト基板へ実装する上で、配線の切り回しが複雑であり、
実装密度を向上する上で設計上の自由度が低いという問
題がある。さらに上記のように共通する配線に導通する
半田ボールまたは半田バンプだけが上下に接続され、各
パッケージ内にモールド樹脂によって封止される半導体
集積回路チップ部品のすべての端子に前記半田ボールま
たは半田バンプが導通していないため、半田ボールまた
は半田バンプにプローブピンを接触させるだけでは、す
べての端子に対して動作波形の確認および試験を行うこ
とができないという問題がある。
【０００７】本発明の目的は、複数のパッケージを簡単
な構成で容易に接続して、実装密度を向上し、全ての端
子に対する電気的試験を容易に行うことができるように
した半導体集積回路パッケージを提供することである。
【０００８】
【課題を解決するための手段】請求項１記載の本発明
は、複数層の配線を有する第１配線基板の一表面上に、
半導体集積回路チップ部品が配置されるとともに、この
半導体集積回路チップ部品の端子が接続される第１のラ
ンドが設けられ、複数層の配線を有する第２配線基板の
一表面上に、第２のランドが設けられ、第１および第２
配線基板は、前記第１のランドが形成される一表面と前
記第２のランドが形成される一表面とが対向して配置さ
れ、第１配線基板の第１のランドと第２配線基板の第２
のランドとの間に、異方導電性材料から成る接続部材を
介在して第１および第２のランドが相互に接続され、第
１および第２配線基板間の隙間は、モールド樹脂によっ
て封止され、第１および第２配線基板の対向する各一表
面とは反対側の各他表面に、第１および第２のランドに
それぞれ導通する端子が設けられることを特徴とする半
導体集積回路パッケージである。
【０００９】本発明に従えば、複数層の配線を有する多
層基板とも呼ばれる第１配線基板の一表面上に、半導体
集積回路チップ部品が配置されるとともに、この半導体
集積回路チップ部品の端子が接続される第１のランドが
設けられる。また複数層の配線を有する第２配線基板の
一表面上には、第２のランドが設けられる。第１および
第２配線基板は、前記第１のランドが形成される一表面
と前記第２のランドが形成される一表面とが対向して配
置される。第１配線基板の第１のランドと第２配線基板
の第２のランドとの間には、異方導電性材料から成る接
続部材を介在して第１および第２のランドが相互に接続
される。第１および第２配線基板間の隙間は、モールド
樹脂によって封止され、第１および第２配線基板の対向
する各一表面とは反対側の各他表面に、第１および第２
のランドにそれぞれ導通する端子が設けられる。
【００１０】このような構成によって、第１および第２
配線基板の各他表面上に、上記動作波形の確認および試
験を行うに際して、プローブピンが誤って隣接するラン
ド、したがって端子に接触しない程度の幅および間隔を
確保することができ、所望の各端子にプローブピンを接
触させて容易に動作波形などの確認および試験を行うこ
とができる。また、各端子は、半導体集積回路チップ部
品のすべての配線に導通させることができるため、第１
および第２配線基板のいずれか一方または双方の外部に
臨む端子を用いて、前記動作波形の確認および試験など
を行うことができる。また第１および第２配線基板間に
接続部材を挟持することによって、すべての配線に各端
子を個別にかつ確実に導通させることができるので、構
成が簡単であり、高い実装密度を容易に実現することが
できる。
【００１１】請求項２記載の本発明は、請求項１記載の
構成において、第１および第２配線基板の各他表面のう
ち少なくともいずれか一方の端子には、導電性材料から
成るバンプが設けられることを特徴とする。
【００１２】本発明に従えば、第１および第２配線基板
の各他表面のうち少なくともいずれか一方の端子には、
導電性材料から成るバンプが設けられるので、このバン
プが設けられる表面を対向させて、パッケージ同士を相
互に接続することができ、これによってもまた、高い実
装密度をより容易に実現することができる。
【００１３】請求項３記載の本発明は、請求項１または
２記載の構成において、接続部材は、弾発性を有する異
方導電性材料から成ることを特徴とする。
【００１４】本発明に従えば、接続部材は、弾発性を有
する異方導電性材料から成るので、第１および第２のラ
ンド間を個別に、しかも同時に接続することができ、パ
ッケージの生産効率を格段に向上することができる。
【００１５】
【発明の実施の形態】図１は、本発明の実施の一形態の
半導体集積回路パッケージ１を簡略化して示す分解斜視
図であり、図２は図１に示される半導体集積回路パッケ
ージ１の断面図である。本実施の形態のスタック形半導
体集積回路パッケージ（以下、略称してパッケージと記
す場合がある）１は、片面の端子数がたとえば２４０〜
５６０ピンのＢＧＡ（Ball Grid Array）であって、複
数層の配線パターンを有する第１配線基板２上に、半導
体集積回路チップ部品（以下、チップ部品と略記する）
３が配置されるとともに、このチップ部品３の端子４が
接続される第１のランド５が設けられる。また複数層の
配線パターンを有する第２配線基板６上には、第２のラ
ンド７が設けられる。
【００１６】第１および第２配線基板２，６は、前記第
１のランド５が形成される一表面８と前記第２のランド
５が形成される一表面９とが対向して配置され、第１配
線基板２の第１のランド５と第２配線基板６の第２のラ
ンド７との間に、異方導電性材料から成る接続部材１０
ａ，１０ｂ，１０ｃ，１０ｄ（以下、総称する場合に
は、接続部材１０と記す）を介在され、この接続部材１
０によって第１および第２のランド５，７が相互に接続
される。第１および第２配線基板２，６間の隙間は、た
とえばエポキシ樹脂から成るモールド層１１によって封
止される。
【００１７】第１および第２配線基板２，６の相互に対
向する各一表面８，９とは反対側の各他表面１２，１３
には、第１および第２のランド５，７にそれぞれ導通す
る外部端子である各複数の第１および第２パッド１４，
１５がマトリックス状に形成される。これらの第１およ
び第２パッド１４，１５には、バンプである半田ボール
１６，１７が設けられる。
【００１８】具体的には、上記の第１および第２配線基
板２，６は、銅張積層板をコアとして、その上に導体層
と感光性樹脂から成る絶縁層とを交互に積重したビルド
アップ基板とも呼ばれる高密度プリント配線基板によっ
て実現されてもよい。前記チップ部品３は、たとえばＬ
ＳＩ（Large Scale Integration）のベアチップであ
り、その半導体集積回路チップ部品３の上面１９の周縁
部に設けられる前述の複数の端子４は、ボンディングワ
イヤ２１によって、第１配線基板２の第１のランド５の
中央寄りの端部に接続される。なお、図１では、図解を
容易にするため、一部のボンディングワイヤだけが示さ
れている。
【００１９】前記接続部材１０は、弾発性を有する異方
導電性材料から成る。この弾発性を有する異方導電性材
料としては、たとえば、電気絶縁性のシリコンごむと、
導電性のカーボンを配合したシリコンごむを、交互に積
層して構成された異方導電性ごむが用いられる。このよ
うな異方導電性ごむを用いることによって、第１および
第２配線基板２，６の各ランド５，７に各接続部材１０
が常に弾発的に当接し、微小な幅および間隔で形成され
るいわゆるファインピッチの各ランド５，７を個別に接
続する必要がなく、同時に各ランド５，７間の確実な電
気的導通が得られる。また第１配線基板２の第１のラン
ド５上に各接続部材１０を載置して、第２配線基板２，
６を乗載して挟持すればよいので、高精度で各接続部材
１０を位置決めする必要がなく、容易かつ確実に第１お
よび第２のランド５，７を接続することができる。この
ように第１および第２配線基板２，６を接合するにあた
って、弾発性を有する異方導電性材料から成る接続部材
１０を用いるので、製造が容易であり、生産性の向上を
図ることができる。
【００２０】図３は、図１および図２に示されるパッケ
ージ１の一部の断面図である。上記のようにモールド層
１１によって第１および第２配線基板２，６間の隙間を
封止するにあたっては、第１配線基板２と第２配線基板
６との間に各接続部材１０を挟んだ後、各接続部材１０
の周方向に隣接する長手方向両端部２２ａ，２２ｂ間の
隙間２３からモールド樹脂２４を注入して硬化させ、各
接続部材１０の相互に対向する各内面２５によって囲ま
れた領域内のチップ部品３および各ボンディングワイヤ
２１を第１配線基板２上で封止する。その後、各接続部
材１０の外側にモールド樹脂２７を注入して硬化させ
る。これらのモールド樹脂２４，２７は、たとえば、紫
外線で硬化するエポキシ系樹脂などの光硬化形合成樹脂
から成る。
【００２１】このようにして第１および第２配線基板
２，６の各他表面１２，１３には、第１および第２の各
ランド５，７よりも幅および間隙の大きいパッド１４，
１５が設けられるので、隣接するパッドにプローブピン
２８が接触してショートするという不具合を生じること
なしに動作波形確認および試験などを行うことができ
る。
【００２２】図４は、パッケージ１がプリント基板２６
に実装された状態を示す断面図である。上記のパッケー
ジ１は、たとえばリフロー加熱によってプリント基板２
６に実装される。このとき、パッケージ１の第１配線基
板２に設けられる半田ボール１６が溶融して、プリント
基板２６の表面に予め形成される配線パターンのランド
に接続されるが、同時に第２配線基板６の半田ボール１
７も溶融してバンプ２９が形成される。このようにパッ
ケージ１をプリント基板２６に実装した後も、第２配線
基板６の他表面１３には、第１のランド５の幅および間
隔よりも大きな幅および間隔を有する略半球状のバンプ
２９が、前記他表面１３から露出し、さらには突出して
形成されるため、プローブピン２８の先端部を任意のバ
ンプ２９に選択的に直接、接触させ、前記従来の技術に
関連して述べたように、隣接するバンプに不所望に接触
してショートさせることなしに、動作波形の確認および
試験を容易に行うことができる。
【００２３】図５は、図４に示されるプリント基板２６
に実装されたパッケージ１上に他のパッケージ１ａを積
重して実装した状態を示す断面図である。なお、図１〜
図４に示される構成と対応する部分には同一の参照符を
付し、重複を避けて説明は省略する。プリント基板２６
には、２つのパッケージ１，１ａが上下に重ねて実装さ
れる。これらのパッケージ１，１ａは、構造的には類似
し、電気的機能の点で相違する。第１のパッケージ１を
図４に関連して述べたように、プリント基板２６に実装
した後、その上方に第２のパッケージ１ａが重ねて実装
される。
【００２４】このように２つのパッケージ１，１ａを上
下に積重してプリント基板２６上に実装することによっ
て、プリント基板２６上に占める各パッケージ１，１ａ
の面積は、パッケージ１つ分の面積だけでよく、実装密
度を向上することができる。また上段のパッケージ１ａ
の上面には、リフロー加熱によって溶融した前述のバン
プ２９と同様なバンプ２９ａが形成されているため、プ
リント基板に実装後であっても、プローブピン２８の先
端部を直接接触させて、２つのパッケージ１，１ａの動
作波形の確認および試験を、同時または個別に行うこと
ができる。しかも、このようなプローブピン２８の接触
は、前述したように、第１および第２のランド５，７の
幅および間隔に比べて大きいので、プローブピンの誤接
触を防止することができる。
【００２５】
【発明の効果】請求項１記載の本発明によれば、複数層
の配線を有する多層基板とも呼ばれる第１配線基板の一
表面上に、半導体集積回路チップ部品が配置されるとと
もに、この半導体集積回路チップ部品の端子が接続され
る第１のランドが設けられる。また複数層の配線を有す
る第２配線基板の一表面上には、第２のランドが設けら
れる。第１および第２配線基板は、前記第１のランドが
形成される一表面と前記第２のランドが形成される一表
面とが対向して配置される。第１配線基板の第１のラン
ドと第２配線基板の第２のランドとの間には、異方導電
性材料から成る接続部材を介在して第１および第２のラ
ンドが相互に接続される。第１および第２配線基板間の
隙間は、モールド樹脂によって封止され、第１および第
２配線基板の対向する各一表面とは反対側の各他表面
に、第１および第２のランドにそれぞれ導通する端子が
設けられる。
【００２６】このような構成によって、第１および第２
配線基板の各他表面上に、上記動作波形の確認および試
験を行うに際して、プローブピンが誤って隣接するラン
ド、したがって端子に接触しない程度の幅および間隔を
確保することができ、所望の各端子にプローブピンを接
触させて容易に動作波形などの確認および試験を行うこ
とができる。また、各端子は、半導体集積回路チップ部
品のすべての配線に導通させることができるため、第１
および第２配線基板のいずれか一方または双方の外部に
臨む端子を用いて、前記動作波形の確認および試験など
を行うことができる。また第１および第２配線基板間に
接続部材を挟持することによって、すべての配線に各端
子を個別にかつ確実に導通させることができるので、構
成が簡単であり、高い実装密度を容易に実現することが
できる。
【００２７】請求項２記載の本発明によれば、第１およ
び第２配線基板の各他表面のうち少なくともいずれか一
方の端子には、導電性材料から成るバンプが設けられる
ので、このバンプが設けられる表面を対向させて、パッ
ケージ同士を相互に接続することができ、これによって
もまた、高い実装密度をより容易に実現することができ
る。
【００２８】請求項３記載の本発明によれば、接続部材
は、弾発性を有する異方導電性材料から成るので、第１
および第２のランド間を個別に、しかも同時に接続する
ことができ、パッケージの生産効率を格段に向上するこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のスタック形半導体集積
回路パッケージ１を簡略化して示す分解斜視図である。
【図２】図１に示されるスタック形半導体集積回路パッ
ケージ１の断面図である。
【図３】図１および図２に示されるパッケージ１の一部
の断面図である。
【図４】パッケージ１がプリント基板２６に実装された
状態を示す断面図である。
【図５】図３に示されるプリント基板２６に実装された
パッケージ１上に他のパッケージ１ａを積重して実装し
た状態を示す断面図である。
【符号の説明】
１，１ａ 半導体集積回路パッケージ ２ 第１配線基板 ３ 半導体集積回路チップ部品 ４ 半導体集積回路チップ部品の端子 ５ 第１のランド ６ 第２配線基板 ７ 第２のランド ８ 第１配線基板の一表面 ９ 第２配線基板の一表面 １０，１０ａ〜１０ｄ 接続部材 １１ モールド層 １２ 第１配線基板の他表面 １３ 第２配線基板の他表面 １４ 第１パッド １５ 第２パッド １６，１７ 半田ボール １９ 半導体集積回路チップの上面 ２１ ボンディングワイヤ ２４，２７ モールド樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数層の配線を有する第１配線基板の一
    表面上に、半導体集積回路チップ部品が配置されるとと
    もに、この半導体集積回路チップ部品の端子が接続され
    る第１のランドが設けられ、 複数層の配線を有する第２配線基板の一表面上に、第２
    のランドが設けられ、第１および第２配線基板は、前記
    第１のランドが形成される一表面と前記第２のランドが
    形成される一表面とが対向して配置され、 第１配線基板の第１のランドと第２配線基板の第２のラ
    ンドとの間に、異方導電性材料から成る接続部材を介在
    して第１および第２のランドが相互に接続され、 第１および第２配線基板間の隙間は、モールド樹脂によ
    って封止され、 第１および第２配線基板の対向する各一表面とは反対側
    の各他表面に、第１および第２のランドにそれぞれ導通
    する端子が設けられることを特徴とする半導体集積回路
    パッケージ。
  2. 【請求項２】 第１および第２配線基板の各他表面のう
    ち少なくともいずれか一方の端子には、導電性材料から
    成るバンプが設けられることを特徴とする請求項１記載
    の半導体集積回路パッケージ。
  3. 【請求項３】 接続部材は、弾発性を有する異方導電性
    材料から成ることを特徴とする請求項１または２記載の
    半導体集積回路パッケージ。
JP10032099A 1999-04-07 1999-04-07 半導体集積回路パッケージ Pending JP2000294720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10032099A JP2000294720A (ja) 1999-04-07 1999-04-07 半導体集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10032099A JP2000294720A (ja) 1999-04-07 1999-04-07 半導体集積回路パッケージ

Publications (1)

Publication Number Publication Date
JP2000294720A true JP2000294720A (ja) 2000-10-20

Family

ID=14270901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032099A Pending JP2000294720A (ja) 1999-04-07 1999-04-07 半導体集積回路パッケージ

Country Status (1)

Country Link
JP (1) JP2000294720A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740964B2 (en) 2000-11-17 2004-05-25 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2008182285A (ja) * 2008-04-23 2008-08-07 Sharp Corp 半導体装置およびその製造方法
JP2009506571A (ja) * 2005-08-31 2009-02-12 マイクロン テクノロジー， インク． インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
WO2009093414A1 (ja) * 2008-01-22 2009-07-30 Olympus Corporation 積層実装構造体
US7626254B2 (en) 2007-05-15 2009-12-01 Samsung Electronics Co., Ltd. Semiconductor package using chip-embedded interposer substrate
US7642133B2 (en) 2006-09-27 2010-01-05 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package and method of making a semiconductor device
JP2010192812A (ja) * 2009-02-20 2010-09-02 Sharp Corp 電子機器モジュール
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
US8143101B2 (en) 2007-03-23 2012-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
US8158888B2 (en) 2008-07-03 2012-04-17 Advanced Semiconductor Engineering, Inc. Circuit substrate and method of fabricating the same and chip package structure
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8405212B2 (en) 2009-12-31 2013-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US8569885B2 (en) 2010-10-29 2013-10-29 Advanced Semiconductor Engineering, Inc. Stacked semiconductor packages and related methods
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8823156B2 (en) 2010-02-10 2014-09-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having stacking functionality and including interposer
JP2014197597A (ja) * 2013-03-29 2014-10-16 ローム株式会社 半導体装置
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9196597B2 (en) 2010-01-13 2015-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9349611B2 (en) 2010-03-22 2016-05-24 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and manufacturing method thereof
JP2018113480A (ja) * 2018-04-04 2018-07-19 ローム株式会社 半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740964B2 (en) 2000-11-17 2004-05-25 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US7029953B2 (en) 2000-11-17 2006-04-18 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US8703599B2 (en) 2005-08-31 2014-04-22 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US8319332B2 (en) 2005-08-31 2012-11-27 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
JP2009506571A (ja) * 2005-08-31 2009-02-12 マイクロン テクノロジー， インク． インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
US7642133B2 (en) 2006-09-27 2010-01-05 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package and method of making a semiconductor device
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
US8143101B2 (en) 2007-03-23 2012-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
US7626254B2 (en) 2007-05-15 2009-12-01 Samsung Electronics Co., Ltd. Semiconductor package using chip-embedded interposer substrate
WO2009093414A1 (ja) * 2008-01-22 2009-07-30 Olympus Corporation 積層実装構造体
US8385081B2 (en) 2008-01-22 2013-02-26 Olympus Corporation Stacked mounting structure
JP2008182285A (ja) * 2008-04-23 2008-08-07 Sharp Corp 半導体装置およびその製造方法
JP4652428B2 (ja) * 2008-04-23 2011-03-16 シャープ株式会社 半導体装置およびその製造方法
US8158888B2 (en) 2008-07-03 2012-04-17 Advanced Semiconductor Engineering, Inc. Circuit substrate and method of fabricating the same and chip package structure
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
JP2010192812A (ja) * 2009-02-20 2010-09-02 Sharp Corp 電子機器モジュール
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8405212B2 (en) 2009-12-31 2013-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9196597B2 (en) 2010-01-13 2015-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8823156B2 (en) 2010-02-10 2014-09-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having stacking functionality and including interposer
US9349611B2 (en) 2010-03-22 2016-05-24 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and manufacturing method thereof
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8569885B2 (en) 2010-10-29 2013-10-29 Advanced Semiconductor Engineering, Inc. Stacked semiconductor packages and related methods
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
JP2014197597A (ja) * 2013-03-29 2014-10-16 ローム株式会社 半導体装置
JP2018113480A (ja) * 2018-04-04 2018-07-19 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2000294720A (ja) 半導体集積回路パッケージ
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US8536462B1 (en) Flex circuit package and method
US5777381A (en) Semiconductor devices method of connecting semiconductor devices and semiconductor device connectors
US7462939B2 (en) Interposer for compliant interfacial coupling
US20060191134A1 (en) Patch substrate for external connection
US20070035003A1 (en) Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US7786600B2 (en) Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
US6507118B1 (en) Multi-metal layer circuit
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
JPH05129366A (ja) 集積回路用ｔａｂ実装構造
US6537857B2 (en) Enhanced BGA grounded heatsink
KR100980296B1 (ko) 회로 배선을 갖는 회로 기판, 이의 제조 방법 및 회로배선을 갖는 반도체 패키지
US7759795B2 (en) Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same
TWI763530B (zh) 探針卡測試裝置
US6888227B2 (en) Apparatus for routing signals
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR102578797B1 (ko) 반도체 패키지
JP2003249606A (ja) 半導体装置及びインターポーザー
US7768117B2 (en) Microelectronic package having interconnected redistribution paths
KR100491780B1 (ko) 프로브 카드
JP2979289B2 (ja) 高密度アレイ外部コンタクトを有する半導体試験用パッケージ
JP3019027B2 (ja) リジッド・フレキシブル基板を用いたｉｃパッケージの構造
JPH11163489A (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050816