JPH11163489A - 電子部品の実装構造 - Google Patents
電子部品の実装構造Info
- Publication number
- JPH11163489A JPH11163489A JP32809297A JP32809297A JPH11163489A JP H11163489 A JPH11163489 A JP H11163489A JP 32809297 A JP32809297 A JP 32809297A JP 32809297 A JP32809297 A JP 32809297A JP H11163489 A JPH11163489 A JP H11163489A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- printed wiring
- metal bump
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 部品実装の高密度化に際しその電気的接続の
確認を容易にし、製造工程の簡略化による原価の削減を
図ることができるＢＧＡパッケージの実装構造を提供す
る。 【解決手段】 半導体素子を封止してなり本体裏面に複
数の突起金属バンプ電極を格子状に有する電子部品１
を、金属バンプ電極２を介して多層プリント配線板３に
接続する電子部品の実装構造において、前記電子部品１
に形成された金属バンプ電極２に接続される前記多層プ
リント配線板３のバンプ接続用パッド４すべてを貫通ヴ
ィアホール５１とするとともに、前記多層プリント配線
板３として、前記電子部品１に形成された金属バンプ電
極２に接続される貫通ヴィアホール５１のプリント配線
板３の電子部品実装面とは反対側の面にチェック用パッ
ド１０を設けたことをことを特徴とする電子部品の実装
構造。
確認を容易にし、製造工程の簡略化による原価の削減を
図ることができるＢＧＡパッケージの実装構造を提供す
る。 【解決手段】 半導体素子を封止してなり本体裏面に複
数の突起金属バンプ電極を格子状に有する電子部品１
を、金属バンプ電極２を介して多層プリント配線板３に
接続する電子部品の実装構造において、前記電子部品１
に形成された金属バンプ電極２に接続される前記多層プ
リント配線板３のバンプ接続用パッド４すべてを貫通ヴ
ィアホール５１とするとともに、前記多層プリント配線
板３として、前記電子部品１に形成された金属バンプ電
極２に接続される貫通ヴィアホール５１のプリント配線
板３の電子部品実装面とは反対側の面にチェック用パッ
ド１０を設けたことをことを特徴とする電子部品の実装
構造。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を封止
してなり本体裏面に複数の接続端子を格子状に有する電
子部品、いわゆるボール・グリッド・アレイ（以下、
「ＢＧＡ」と略称する）パッケージの実装構造に係り、
特に実装に貫通ヴィアホールを用いるＢＧＡパッケージ
の実装構造に関するものである。
してなり本体裏面に複数の接続端子を格子状に有する電
子部品、いわゆるボール・グリッド・アレイ（以下、
「ＢＧＡ」と略称する）パッケージの実装構造に係り、
特に実装に貫通ヴィアホールを用いるＢＧＡパッケージ
の実装構造に関するものである。
【０００２】
【従来の技術】半導体素子を高密度に封止したパッケー
ジにおいて、端子数を増加させてしかも小さな面積に実
装できるパッケージとして、パッケージ本体の実装面に
格子状に複数の接続端子を配したＢＧＡパッケージと称
する半導体パッケージが知られている。
ジにおいて、端子数を増加させてしかも小さな面積に実
装できるパッケージとして、パッケージ本体の実装面に
格子状に複数の接続端子を配したＢＧＡパッケージと称
する半導体パッケージが知られている。
【０００３】ＢＧＡパッケージのうち接続端子として突
起金属バンプ電極を有するＢＧＡパッケージの実装構造
の従来例を、図４および図５に示す。
起金属バンプ電極を有するＢＧＡパッケージの実装構造
の従来例を、図４および図５に示す。
【０００４】図４は、ＢＧＡパッケージを第１ないし第
４のパターン層６〜９を備えた多層配線板に実装した従
来の実装構造を示す断面図である。ＢＧＡパッケージ１
の実装側表面には複数の金属バンプ電極２がグリッド状
（格子状）に形成されている。一方、このＢＧＡパッケ
ージ１が実装されるプリント配線板３の実装表面には、
第１層のパターン層に接続するための導電性の部材から
なる複数のバンプ接続用パッド４および中間のパターン
層に接続するための非貫通のヴィアホール５が設けられ
ている。ヴィアホール５の口径は、金属バンプ電極２の
直径よりも幾分小さく設定されている。これらのバンプ
接続用パッド４およびヴィアホール５は、それぞれが複
数の金属バンプ電極２に相対応する位置に配設されてい
る。そして、当該バンプ接続用パッド４およびヴィアホ
ール５上に金属バンプ電極２が固定され電気的に接続さ
れることによりＢＧＡパッケージ１の実装が成されてい
る。ここで、ヴィアホール５は、縦断面がＵ字状に形成
されており、このＵ字状の底部分がプリント配線板３の
内層に設けられた第２パターン層７と電気的に接続され
ている。これにより、第２パターン層７から金属バンプ
電極２に配線が引き出され、所望の回路が形成されてい
る。
４のパターン層６〜９を備えた多層配線板に実装した従
来の実装構造を示す断面図である。ＢＧＡパッケージ１
の実装側表面には複数の金属バンプ電極２がグリッド状
（格子状）に形成されている。一方、このＢＧＡパッケ
ージ１が実装されるプリント配線板３の実装表面には、
第１層のパターン層に接続するための導電性の部材から
なる複数のバンプ接続用パッド４および中間のパターン
層に接続するための非貫通のヴィアホール５が設けられ
ている。ヴィアホール５の口径は、金属バンプ電極２の
直径よりも幾分小さく設定されている。これらのバンプ
接続用パッド４およびヴィアホール５は、それぞれが複
数の金属バンプ電極２に相対応する位置に配設されてい
る。そして、当該バンプ接続用パッド４およびヴィアホ
ール５上に金属バンプ電極２が固定され電気的に接続さ
れることによりＢＧＡパッケージ１の実装が成されてい
る。ここで、ヴィアホール５は、縦断面がＵ字状に形成
されており、このＵ字状の底部分がプリント配線板３の
内層に設けられた第２パターン層７と電気的に接続され
ている。これにより、第２パターン層７から金属バンプ
電極２に配線が引き出され、所望の回路が形成されてい
る。
【０００５】図５は貫通ヴィアホールによるＢＧＡパッ
ケージの実装構造の従来例を示したものであり、図４と
同一構成要素には同一番号を付し、説明を省略する。
ケージの実装構造の従来例を示したものであり、図４と
同一構成要素には同一番号を付し、説明を省略する。
【０００６】図５に示した、ＢＧＡパッケージ１が実装
されるプリント配線板３の実装表面には、導電性の部材
からなる複数のバンプ接続用パッド４および貫通ヴィア
ホール５１が設けられている。
されるプリント配線板３の実装表面には、導電性の部材
からなる複数のバンプ接続用パッド４および貫通ヴィア
ホール５１が設けられている。
【０００７】これらのバンプ接続用パッド４および貫通
ヴィアホール５１は、それぞれが複数の金属バンプ電極
２に相対応する位置に配設されている。そして、当該バ
ンプ接続用パッド４および貫通ヴィアホール５１上に金
属バンプ電極２が固定され電気的に接続されることによ
りＢＧＡパッケージ１の実装が成されている。ここで、
貫通ヴィアホール５１は、プリント配線板３の内層に設
けられた第２パターン層７と電気的に接続されている。
これにより、第２パターン層７から金属バンプ電極２に
配線が引き出され、所望の回路が形成されている。
ヴィアホール５１は、それぞれが複数の金属バンプ電極
２に相対応する位置に配設されている。そして、当該バ
ンプ接続用パッド４および貫通ヴィアホール５１上に金
属バンプ電極２が固定され電気的に接続されることによ
りＢＧＡパッケージ１の実装が成されている。ここで、
貫通ヴィアホール５１は、プリント配線板３の内層に設
けられた第２パターン層７と電気的に接続されている。
これにより、第２パターン層７から金属バンプ電極２に
配線が引き出され、所望の回路が形成されている。
【０００８】また貫通ヴィアホール５１は、バンプ接続
用パッド４の中心部をプリント配線板３の表面から裏面
まで貫通させたものとして全体がバンプ接続用パッド４
と同一の部材により形成されている。
用パッド４の中心部をプリント配線板３の表面から裏面
まで貫通させたものとして全体がバンプ接続用パッド４
と同一の部材により形成されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、特に多層プリント配線板にＢＧＡパッ
ケージを実装し回路を構成する場合に、図４において各
バンプ電極とバンプ接続用パッドの電気的な接続の確認
が困難である。また、配線が複雑化するため回路設計に
高度な技術を必要とするという不都合があった。更に、
Ｕ字状のヴィアホールの形成は製造工程上複雑であり、
原価の上昇を招来するという不都合があった。
来例にあっては、特に多層プリント配線板にＢＧＡパッ
ケージを実装し回路を構成する場合に、図４において各
バンプ電極とバンプ接続用パッドの電気的な接続の確認
が困難である。また、配線が複雑化するため回路設計に
高度な技術を必要とするという不都合があった。更に、
Ｕ字状のヴィアホールの形成は製造工程上複雑であり、
原価の上昇を招来するという不都合があった。
【００１０】また図５においても貫通ヴィアホールが設
けられていないバンプ電極とバンプ接続用パッドの電気
的接続の確認が困難である。
けられていないバンプ電極とバンプ接続用パッドの電気
的接続の確認が困難である。
【００１１】本発明が解決しようとする第１の課題は、
部品実装の高密度化に際しその電気的接続の確認を容易
にし、製造工程の簡略化による原価の削減を図ることが
できるＢＧＡパッケージの実装構造を提供することであ
る。
部品実装の高密度化に際しその電気的接続の確認を容易
にし、製造工程の簡略化による原価の削減を図ることが
できるＢＧＡパッケージの実装構造を提供することであ
る。
【００１２】本発明が解決しようとする第２の課題は、
配線や接続のチェックを容易にし、チェック延いては製
造工程の簡略化による原価の削減を図ることができるＢ
ＧＡパッケージの実装構造を提供することである。
配線や接続のチェックを容易にし、チェック延いては製
造工程の簡略化による原価の削減を図ることができるＢ
ＧＡパッケージの実装構造を提供することである。
【００１３】本発明が解決しようとする第３の課題は、
部品実装の高密度化に際しその電気的接続の確認を容易
にし、プリント配線板の配線を有効に使用できるＢＧＡ
パッケージの実装構造を提供することを目的とする。
部品実装の高密度化に際しその電気的接続の確認を容易
にし、プリント配線板の配線を有効に使用できるＢＧＡ
パッケージの実装構造を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明者が鋭意研究を進
めた結果、ＢＧＡパッケージを実装する多層プリント配
線板において、貫通ヴィアホールに接続をチェックする
ためのチェックパッドを設けることにより上記課題が解
決できることを見出し、本発明を完成するに至った。
めた結果、ＢＧＡパッケージを実装する多層プリント配
線板において、貫通ヴィアホールに接続をチェックする
ためのチェックパッドを設けることにより上記課題が解
決できることを見出し、本発明を完成するに至った。
【００１５】すなわち、上記第１の課題を解決するため
の請求項１に記載の本発明は、半導体素子を封止してな
り本体裏面に複数の突起金属バンプ電極を格子状に有す
る電子部品を、金属バンプ電極を介して多層プリント配
線板に接続する電子部品の実装構造において、前記電子
部品に形成された金属バンプ電極に接続される前記多層
プリント配線板のバンプ接続用パッドすべてを貫通ヴィ
アホールとするとともに、前記多層プリント配線板とし
て、前記電子部品に形成された金属バンプ電極に接続さ
れる貫通ヴィアホールのプリント配線板の電子部品実装
面とは反対側の面にチェック用パッドを設けたことをこ
とを特徴とするものである。
の請求項１に記載の本発明は、半導体素子を封止してな
り本体裏面に複数の突起金属バンプ電極を格子状に有す
る電子部品を、金属バンプ電極を介して多層プリント配
線板に接続する電子部品の実装構造において、前記電子
部品に形成された金属バンプ電極に接続される前記多層
プリント配線板のバンプ接続用パッドすべてを貫通ヴィ
アホールとするとともに、前記多層プリント配線板とし
て、前記電子部品に形成された金属バンプ電極に接続さ
れる貫通ヴィアホールのプリント配線板の電子部品実装
面とは反対側の面にチェック用パッドを設けたことをこ
とを特徴とするものである。
【００１６】上記第２の課題を解決するための請求項２
に記載の本発明は、前記多層プリント配線板として、チ
ェック用パッドの面積は該プリント配線板バンプ接続用
パッドより大なることを特徴とするものである。
に記載の本発明は、前記多層プリント配線板として、チ
ェック用パッドの面積は該プリント配線板バンプ接続用
パッドより大なることを特徴とするものである。
【００１７】上記第３の課題を解決するための請求項３
に記載の本発明は、半導体素子を封止してなり本体裏面
に複数の突起金属バンプ電極を格子状に有する電子部品
を、金属バンプ電極を介して多層プリント配線板に接続
する電子部品の実装構造において、前記電子部品に形成
された金属バンプ電極に接続される前記プリント配線板
のバンプ接続用パッド同士を電気的に接続し、電気的に
接続されたバンプ接続用パッドの少なくとも１つに貫通
ヴィアホールを設け、該貫通ヴィアホールの多層プリン
ト配線板の電子部品実装面とは反対側の面にチェック用
パッドを設けたことをことを特徴とするものである。
に記載の本発明は、半導体素子を封止してなり本体裏面
に複数の突起金属バンプ電極を格子状に有する電子部品
を、金属バンプ電極を介して多層プリント配線板に接続
する電子部品の実装構造において、前記電子部品に形成
された金属バンプ電極に接続される前記プリント配線板
のバンプ接続用パッド同士を電気的に接続し、電気的に
接続されたバンプ接続用パッドの少なくとも１つに貫通
ヴィアホールを設け、該貫通ヴィアホールの多層プリン
ト配線板の電子部品実装面とは反対側の面にチェック用
パッドを設けたことをことを特徴とするものである。
【００１８】上記第２の課題を解決するための請求項４
に記載の本発明は、記多層プリント配線板として、チェ
ック用パッドの面積は該プリント配線板のバンプ接続用
パッドより大なることを特徴とするものである。
に記載の本発明は、記多層プリント配線板として、チェ
ック用パッドの面積は該プリント配線板のバンプ接続用
パッドより大なることを特徴とするものである。
【００１９】
【発明の実施形態】以下、本発明の第１の実施形態を図
１に基づいて説明する。
１に基づいて説明する。
【００２０】図１において、ＢＧＡパッケージ１の実装
側表面には複数の金属バンプ電極２がグリッド状（格子
状）に形成されている。一方、このＢＧＡパッケージ１
が実装されるプリント配線板３の実装表面には、導電性
の部材からなる複数のバンプ接続用パッド４およびすべ
てのバンプ接続用パッドには貫通ヴィアホール５１が設
けられており、プリント配線板３の実装面と反対側の面
には、貫通ヴィアホール５１に接続確認用のチェック用
パッド１０を設けている。
側表面には複数の金属バンプ電極２がグリッド状（格子
状）に形成されている。一方、このＢＧＡパッケージ１
が実装されるプリント配線板３の実装表面には、導電性
の部材からなる複数のバンプ接続用パッド４およびすべ
てのバンプ接続用パッドには貫通ヴィアホール５１が設
けられており、プリント配線板３の実装面と反対側の面
には、貫通ヴィアホール５１に接続確認用のチェック用
パッド１０を設けている。
【００２１】上記構成を更に詳述すると、ＢＧＡパッケ
ージ１は、金属バンプ電極２を備える面とは反対側に半
導体チップを搭載している（図示略）。これら半導体チ
ップの端子は、ワイヤボンディングやフリップチップ等
の手法によりＢＧＡパッケージ１に接続されている。ま
た、半導体チップの各信号と電力供給線は、ＢＧＡパッ
ケージ１の内部で所定の金属バンプ電極２と結線されて
いる。
ージ１は、金属バンプ電極２を備える面とは反対側に半
導体チップを搭載している（図示略）。これら半導体チ
ップの端子は、ワイヤボンディングやフリップチップ等
の手法によりＢＧＡパッケージ１に接続されている。ま
た、半導体チップの各信号と電力供給線は、ＢＧＡパッ
ケージ１の内部で所定の金属バンプ電極２と結線されて
いる。
【００２２】多層プリント配線板３は、本実施形態にお
いて、４層のプリント配線板であり、その表裏面に第１
および第４パターン層６，９を備え、その内部に第２お
よび第３パターン層７，８を備えている。
いて、４層のプリント配線板であり、その表裏面に第１
および第４パターン層６，９を備え、その内部に第２お
よび第３パターン層７，８を備えている。
【００２３】貫通ヴィアホール５１は、バンプ接続用パ
ッド４の中心部をプリント配線板５の表面から裏面まで
貫通させたものとして全体がバンプ接続用パッド４と同
一の部材により形成されている。本実施例において、貫
通ヴィアホール５１の縦断面はＩ字状に形成されてい
る。
ッド４の中心部をプリント配線板５の表面から裏面まで
貫通させたものとして全体がバンプ接続用パッド４と同
一の部材により形成されている。本実施例において、貫
通ヴィアホール５１の縦断面はＩ字状に形成されてい
る。
【００２４】また、図１中の貫通ヴィアホール５１は、
一方がプリント配線板３の第２パターン層に接続され、
他方が第３パターン層８に接続され、残りはスルーホー
ルとしてプリント配線板３の表裏を接続している。貫通
ヴィアホール５１は、各種電子部品の実装穴を設けるの
と同様な工程において形成される。
一方がプリント配線板３の第２パターン層に接続され、
他方が第３パターン層８に接続され、残りはスルーホー
ルとしてプリント配線板３の表裏を接続している。貫通
ヴィアホール５１は、各種電子部品の実装穴を設けるの
と同様な工程において形成される。
【００２５】また、チェック用パッド１０の面積を、プ
リント配線板３のバンプ接続用パッド４の面積より大き
くすることにより、検査時における配線や接続のチェッ
クが容易になる。
リント配線板３のバンプ接続用パッド４の面積より大き
くすることにより、検査時における配線や接続のチェッ
クが容易になる。
【００２６】次に、本実施形態における実装構造の組立
手順を説明する。先ず、プリント配線板３に設けられた
バンプ接続用パッド４および貫通ヴィアホール５１に印
刷法等により半田ペーストを供給する。次に、部品実装
機によりＢＧＡパッケージ１をプリント配線板３に実装
する。このとき、金属バンプ電極２の位置とバンプ接続
用パッド４または貫通ヴィアホール５１との位置が相対
応するように設定する。そして、ＢＧＡパッケージ１が
実装されたプリント配線板３をリフロー炉に通す。これ
により、バンプ接続用パッド４および貫通ヴィアホール
５１に予め供給した半田ペーストが溶融され、複数の金
属バンプ電極２とこれに対応するバンプ接続用パッド４
または貫通ヴィアホール５１が電気的且つ物理的に接続
される。この結果、所望の回路が形成される。
手順を説明する。先ず、プリント配線板３に設けられた
バンプ接続用パッド４および貫通ヴィアホール５１に印
刷法等により半田ペーストを供給する。次に、部品実装
機によりＢＧＡパッケージ１をプリント配線板３に実装
する。このとき、金属バンプ電極２の位置とバンプ接続
用パッド４または貫通ヴィアホール５１との位置が相対
応するように設定する。そして、ＢＧＡパッケージ１が
実装されたプリント配線板３をリフロー炉に通す。これ
により、バンプ接続用パッド４および貫通ヴィアホール
５１に予め供給した半田ペーストが溶融され、複数の金
属バンプ電極２とこれに対応するバンプ接続用パッド４
または貫通ヴィアホール５１が電気的且つ物理的に接続
される。この結果、所望の回路が形成される。
【００２７】このように、本実施形態によれば、バンプ
接続用パッド４を貫通ヴィアホール５１として構成した
ことから、当該貫通ヴィアホール５１に多層プリント配
線板３の全ての内層パターン層７，８を必要に応じて接
続することができるので、ＢＧＡパッケージ１を含む回
路全体の配線を単純化することができ、回路設計を比較
的容易に行うことができる。また、内層パターン層７，
８の接続状況によっては貫通ヴィアホール５１が、従来
のスルーホールの機能を兼備することができるため、別
途スルーホールを設ける必要がなく、配線に必要な領域
の縮減による電気素子の高密度実装化を図ることができ
る。また、ＢＧＡパッケージ１をプリント配線板３に実
装した後の接続確認は、プリント配線板３の実装面とは
反対側に形成されたチェック用パッドにより簡単に行う
ことができる。
接続用パッド４を貫通ヴィアホール５１として構成した
ことから、当該貫通ヴィアホール５１に多層プリント配
線板３の全ての内層パターン層７，８を必要に応じて接
続することができるので、ＢＧＡパッケージ１を含む回
路全体の配線を単純化することができ、回路設計を比較
的容易に行うことができる。また、内層パターン層７，
８の接続状況によっては貫通ヴィアホール５１が、従来
のスルーホールの機能を兼備することができるため、別
途スルーホールを設ける必要がなく、配線に必要な領域
の縮減による電気素子の高密度実装化を図ることができ
る。また、ＢＧＡパッケージ１をプリント配線板３に実
装した後の接続確認は、プリント配線板３の実装面とは
反対側に形成されたチェック用パッドにより簡単に行う
ことができる。
【００２８】ここで、本実施形態において、プリント配
線板３の両面を部品実装面とし、ＢＧＡパッケージ１と
は反対側に設けられた他の実装部品とを貫通ヴィアホー
ル５１を介して接続しても良い。またＢＧＡパッケージ
１は、金属バンプ電極２が当該ＢＧＡパッケージ１の側
面側に配設された構造のものでも良い。更に貫通ヴィア
ホール５１の形状は、断面Ｉ字状でなくても良い。尚チ
ェック用パッド同士を配線接続することも可能であり、
またチェック用パッドより外部に引き出し線を出しても
良い。
線板３の両面を部品実装面とし、ＢＧＡパッケージ１と
は反対側に設けられた他の実装部品とを貫通ヴィアホー
ル５１を介して接続しても良い。またＢＧＡパッケージ
１は、金属バンプ電極２が当該ＢＧＡパッケージ１の側
面側に配設された構造のものでも良い。更に貫通ヴィア
ホール５１の形状は、断面Ｉ字状でなくても良い。尚チ
ェック用パッド同士を配線接続することも可能であり、
またチェック用パッドより外部に引き出し線を出しても
良い。
【００２９】第２の実施形態を図２に基づいて説明す
る。図２において、図１と同一の構成要素には同一の符
号を付し、説明を省略し、異なる部分のみ述べる。
る。図２において、図１と同一の構成要素には同一の符
号を付し、説明を省略し、異なる部分のみ述べる。
【００３０】プリント配線板３は、多層プリント配線板
であり、その実装側表面に第１パターン層６および反対
側の面に第４パターン層９を備え、その内部に第２およ
び第３パターン層７，８を備えている。
であり、その実装側表面に第１パターン層６および反対
側の面に第４パターン層９を備え、その内部に第２およ
び第３パターン層７，８を備えている。
【００３１】貫通ヴィアホール５１ａは、バンプ接続用
パッド４の中心部をプリント配線板３の表面から裏面ま
で貫通させたものとして全体がバンプ接続用パッド４と
同一の部材により形成されている。非貫通のヴィアホー
ル５は、バンプ接続用パッド４の中心部をプリント配線
板３の表面第１パターン層６と第２パターン層７を接続
させている。また、図２中の貫通ヴィアホール５１ａ
は、一方がプリント配線板３の第３パターン層に接続さ
れ、他方はスルーホールとしてプリント配線板３の表裏
を接続している。プリント配線板３の実装面と反対側の
面には、貫通ヴィアホール５１ａに接続確認用のチェッ
ク用パッド１０を設けている。
パッド４の中心部をプリント配線板３の表面から裏面ま
で貫通させたものとして全体がバンプ接続用パッド４と
同一の部材により形成されている。非貫通のヴィアホー
ル５は、バンプ接続用パッド４の中心部をプリント配線
板３の表面第１パターン層６と第２パターン層７を接続
させている。また、図２中の貫通ヴィアホール５１ａ
は、一方がプリント配線板３の第３パターン層に接続さ
れ、他方はスルーホールとしてプリント配線板３の表裏
を接続している。プリント配線板３の実装面と反対側の
面には、貫通ヴィアホール５１ａに接続確認用のチェッ
ク用パッド１０を設けている。
【００３２】貫通ヴィアホール５１ａとヴィアホール５
の各々のバンプ接続用パッド４は第１パターン層上で電
気的に接続されている。
の各々のバンプ接続用パッド４は第１パターン層上で電
気的に接続されている。
【００３３】このような本実施形態によれば、バンプ接
続用パッド４を貫通ヴィアホール５１ａとして構成して
チェック用パッド１０を設けたから、当該ヴィアホール
５を貫通ヴィアホールにしてチェックパッドを設ける必
要はなく、貫通ヴィアホール５１ａのチェック用パッド
１０により接続確認を容易に行うことができる。
続用パッド４を貫通ヴィアホール５１ａとして構成して
チェック用パッド１０を設けたから、当該ヴィアホール
５を貫通ヴィアホールにしてチェックパッドを設ける必
要はなく、貫通ヴィアホール５１ａのチェック用パッド
１０により接続確認を容易に行うことができる。
【００３４】第３の実施形態を、図３に示す。図３は、
プリント配線板３はすべて貫通ヴィアホールで構成さ
れ、貫通ヴィアホール５１ａがプリント配線板３の第３
パターン層に接続され、他方の貫通ヴィアホール５１ｂ
は第２パターン層に接続され、残りはスルーホールとし
てプリント配線板３の表裏を接続している。貫通ヴィア
ホール５１ａと５１ｂの各々のバンプ接続用パッドは第
１パターン層上で電気的に接続されている。第１パター
ン層で接続された貫通ヴィアホールの内１つ（５１ａ）
にチェックパッド１０を設けたものである。
プリント配線板３はすべて貫通ヴィアホールで構成さ
れ、貫通ヴィアホール５１ａがプリント配線板３の第３
パターン層に接続され、他方の貫通ヴィアホール５１ｂ
は第２パターン層に接続され、残りはスルーホールとし
てプリント配線板３の表裏を接続している。貫通ヴィア
ホール５１ａと５１ｂの各々のバンプ接続用パッドは第
１パターン層上で電気的に接続されている。第１パター
ン層で接続された貫通ヴィアホールの内１つ（５１ａ）
にチェックパッド１０を設けたものである。
【００３５】このような本実施形態によれば、バンプ接
続用パッド４を貫通ヴィアホール５１ａとして構成した
ことから、当該貫通ヴィアホール５１ｂにチェックパッ
ドを設ける必要はない。
続用パッド４を貫通ヴィアホール５１ａとして構成した
ことから、当該貫通ヴィアホール５１ｂにチェックパッ
ドを設ける必要はない。
【００３６】
【発明の効果】請求項１に記載した本発明は、すべての
バンプ接続用パッドは貫通ヴィアホールに構成した事か
ら金属バンプ電極とバンプ接続用パッドとの接続がプリ
ント配線板で確認が可能となる。また、バンプ接続用パ
ッドを貫通ヴィアホールとして構成したことから、当該
貫通ヴィアホールに多層プリント配線板の全ての内層パ
ターン層を必要に応じて接続することができるので、Ｂ
ＧＡパッケージを含む回路全体の配線を単純化すること
ができ、回路設計を比較的容易に行うことができる。ま
た、内層パターン層の接続状況によっては貫通ヴィアホ
ールが、同時に従来のスルーホールの機能を兼備するこ
とができるため、別途スルーホールを設ける必要がな
く、配線に必要な領域の縮減による電気素子の高密度実
装化を図ることができる。更に、貫通ヴィアホールは、
従来の非貫通のヴィアホールに比べて加工が容易であ
り、他の電気部品の実装穴と同工程において加工するこ
とができ、製造工程の簡略化による原価の削減を図るこ
とができる。
バンプ接続用パッドは貫通ヴィアホールに構成した事か
ら金属バンプ電極とバンプ接続用パッドとの接続がプリ
ント配線板で確認が可能となる。また、バンプ接続用パ
ッドを貫通ヴィアホールとして構成したことから、当該
貫通ヴィアホールに多層プリント配線板の全ての内層パ
ターン層を必要に応じて接続することができるので、Ｂ
ＧＡパッケージを含む回路全体の配線を単純化すること
ができ、回路設計を比較的容易に行うことができる。ま
た、内層パターン層の接続状況によっては貫通ヴィアホ
ールが、同時に従来のスルーホールの機能を兼備するこ
とができるため、別途スルーホールを設ける必要がな
く、配線に必要な領域の縮減による電気素子の高密度実
装化を図ることができる。更に、貫通ヴィアホールは、
従来の非貫通のヴィアホールに比べて加工が容易であ
り、他の電気部品の実装穴と同工程において加工するこ
とができ、製造工程の簡略化による原価の削減を図るこ
とができる。
【００３７】請求項２および請求項４に記載した本発明
は、チェック用パッドをバンプ接続用パッドに比べその
面積を大きくしたのでチェックが容易になる。
は、チェック用パッドをバンプ接続用パッドに比べその
面積を大きくしたのでチェックが容易になる。
【００３８】また請求項３記載の発明では、第１パター
ン層にてバンプ接続用パッドが複数接続されるので、少
なくとも１つの貫通ヴィアホールのみチェックパッドを
設ければよいので、プリント配線板の非実装面のパター
ン層の配線を有効に利用できる。
ン層にてバンプ接続用パッドが複数接続されるので、少
なくとも１つの貫通ヴィアホールのみチェックパッドを
設ければよいので、プリント配線板の非実装面のパター
ン層の配線を有効に利用できる。
【図１】本発明のＢＧＡパッケージの実装構造の一実施
形態を示す断面図。
形態を示す断面図。
【図２】本発明のＢＧＡパッケージの実装構造の一実施
形態を示す断面図。
形態を示す断面図。
【図３】本発明のＢＧＡパッケージの実装構造の一実施
形態を示す断面図。
形態を示す断面図。
【図４】従来のＢＧＡパッケージの実装構造を示す断面
図。
図。
【図５】従来のＢＧＡパッケージの実装構造を示す断面
図。
図。
１ ＢＧＡパッケージ ２ 金属バンプ電極 ３ プリント配線板 ４ バンプ接続用パッド ５ ヴィアホール １０ チェック用パッド ５１、５１ａ、５１ｂ 貫通ヴィアホール
Claims (4)
- 【請求項１】 半導体素子を封止してなり本体裏面に複
数の突起金属バンプ電極を格子状に有する電子部品を、
金属バンプ電極を介して多層プリント配線板に接続する
電子部品の実装構造において、前記電子部品に形成され
た金属バンプ電極に接続される前記多層プリント配線板
のバンプ接続用パッドすべてを貫通ヴィアホールとする
とともに、前記多層プリント配線板として、前記電子部
品に形成された金属バンプ電極に接続される貫通ヴィア
ホールのプリント配線板の電子部品実装面とは反対側の
面にチェック用パッドを設けたことをことを特徴とする
電子部品の実装構造。 - 【請求項２】 前記多層プリント配線板として、チェッ
ク用パッドの面積は該プリント配線板バンプ接続用パッ
ドより大なることを特徴とする請求項１に記載の電子部
品の実装構造。 - 【請求項３】 半導体素子を封止してなり本体裏面に複
数の突起金属バンプ電極を格子状に有する電子部品を、
金属バンプ電極を介して多層プリント配線板に接続する
電子部品の実装構造において、前記電子部品に形成され
た金属バンプ電極に接続される前記プリント配線板のバ
ンプ接続用パッド同士を電気的に接続し、電気的に接続
されたバンプ接続用パッドの少なくとも１つに貫通ヴィ
アホールを設け、該貫通ヴィアホールの多層プリント配
線板の電子部品実装面とは反対側の面にチェック用パッ
ドを設けたことをことを特徴とする電子部品の実装構
造。 - 【請求項４】 前記多層プリント配線板として、チェッ
ク用パッドの面積は該プリント配線板のバンプ接続用パ
ッドより大なることを特徴とする請求項３に記載の電子
部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32809297A JPH11163489A (ja) | 1997-11-28 | 1997-11-28 | 電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32809297A JPH11163489A (ja) | 1997-11-28 | 1997-11-28 | 電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163489A true JPH11163489A (ja) | 1999-06-18 |
Family
ID=18206429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32809297A Pending JPH11163489A (ja) | 1997-11-28 | 1997-11-28 | 電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163489A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| GB2378043A (en) * | 2001-07-27 | 2003-01-29 | Hewlett Packard Co | Forming electrical contacts on a substrate such as a printed circuit board |
| JP2010093207A (ja) * | 2008-10-10 | 2010-04-22 | Mitsubishi Electric Corp | プリント配線板のはんだ接合検査用配線構造 |
| JP2019197866A (ja) * | 2018-05-11 | 2019-11-14 | 株式会社デンソー | 基板 |
| US11189581B2 (en) | 2018-08-30 | 2021-11-30 | Samsung Electronics Co., Ltd. | Electronic device including semiconductor package including package ball |
-
1997
- 1997-11-28 JP JP32809297A patent/JPH11163489A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020046754A (ko) * | 2000-12-15 | 2002-06-21 | 밍 루 | 표면실장용 인쇄회로 기판과 부품 실장 방법 |
| GB2378043A (en) * | 2001-07-27 | 2003-01-29 | Hewlett Packard Co | Forming electrical contacts on a substrate such as a printed circuit board |
| US6558560B2 (en) | 2001-07-27 | 2003-05-06 | Hewlett-Packard Company | Method for the fabrication of electrical contacts |
| GB2378043B (en) * | 2001-07-27 | 2004-09-08 | Hewlett Packard Co | Method for the fabrication of electrical contacts |
| JP2010093207A (ja) * | 2008-10-10 | 2010-04-22 | Mitsubishi Electric Corp | プリント配線板のはんだ接合検査用配線構造 |
| JP2019197866A (ja) * | 2018-05-11 | 2019-11-14 | 株式会社デンソー | 基板 |
| US11189581B2 (en) | 2018-08-30 | 2021-11-30 | Samsung Electronics Co., Ltd. | Electronic device including semiconductor package including package ball |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400018B2 (en) | Via plug adapter | |
| JP3294740B2 (ja) | 半導体装置 | |
| JPH10229142A (ja) | ボールグリッドアレイパッケージ | |
| US6992395B2 (en) | Semiconductor device and semiconductor module having external electrodes on an outer periphery | |
| JP2002261204A (ja) | インターポーザ基板及びその電子部品実装体 | |
| JP5157455B2 (ja) | 半導体装置 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH0677644A (ja) | 三次元構造電子部品の端子部形成方法 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| US6038135A (en) | Wiring board and semiconductor device | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH10313170A (ja) | 配線基板 | |
| JP2006253167A (ja) | キャビティ構造プリント配線板の製造方法及び実装構造 | |
| JP2004172260A (ja) | 配線基板 | |
| JP3424515B2 (ja) | 電子部品の実装構造 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JPH11260959A (ja) | 半導体パッケージ |