JP2004172260A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2004172260A
JP2004172260A JP2002334720A JP2002334720A JP2004172260A JP 2004172260 A JP2004172260 A JP 2004172260A JP 2002334720 A JP2002334720 A JP 2002334720A JP 2002334720 A JP2002334720 A JP 2002334720A JP 2004172260 A JP2004172260 A JP 2004172260A
Authority
JP
Japan
Prior art keywords
wiring board
dummy
electronic component
conduction
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002334720A
Other languages
English (en)
Inventor
Kazuro Tokushige
和朗 徳重
Teruhisa Hayashi
照久 林
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002334720A priority Critical patent/JP2004172260A/ja
Publication of JP2004172260A publication Critical patent/JP2004172260A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】電子部品などをこれと熱膨張率が相違する配線基板の表面などに確実に実装させた配線基板を提供する。
【解決手段】表面3および裏面4を有する配線基板2の基板本体2aと、かかる基板本体2aの表面3に形成される複数の導通用パッド6およびかかるパッド6の各コーナ(外側)に形成されたダミーパッド8と、上記基板本体2aの表面3に実装され且つ底面11に複数の接続ボール14およびかかる接続ボール14の各コーナ(外側)にダミーボールを形成した電子部品10と、を備え、上記導通用パッド6の真上に上記電子部品10の底面11に固定した上記接続ボール14を固着すると共に、上記配線基板2の表面3に形成された上記ダミーパッド8の真上に上記電子部品10の底面11に固定した上記ダミーボールを固着させている、配線基板1。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、熱膨張率が相違するBGAまたはPGAタイプの電子部品を表面に実装し得る配線基板および電子部品を表面に実装した配線基板などに関する。
【0002】
【従来の技術】
図6(A),(B)に示すように、セラミックなどからなる回路基板21の表面にBGA(電子部品)22を実装する際し、予め回路基板21の表面における平面視で正方形のBGA実装エリア22a内には、複数の電極パッド25が格子状に配置されている。そして、上記回路基板21の各電極パッド25と上記BGA22の底面に固定した複数のBGAボール(外部端子)24とを電気的に接続した後、上記回路基板21とBGA22との間に絶縁樹脂23を流し込んで封止を行うBGAの実装方法が提案されている(例えば、特許文献1参照)。
かかる実装方法は、BGA22および回路基板21が温度変化時に生じる熱膨張係数の差による応力が発生しても、両者の間に樹脂封止を施したことにより、電気的な接続信頼性を保証するものである。
【0003】
【特許文献1】
特開平11−17044号公報 (第1〜2頁、図2)
【0004】
しかし、前記BGA22および回路基板21の熱膨張差により生じる応力は、前記電極パッド25およびBGAボール24からなる複数の接続部のうち、図6(B)で外周部、特にコーナ付近において大きくなる。この結果、各コーナに位置する電極パッド25とBGAボール24との接続が損なわれるため、各コーナ付近の電気的接続は信頼性に欠ける、という問題があった。
かかる問題を解決するため、図6(C)に示すように、実装エリア22aの各コーナ付近に電極パッド25を設置しない回路基板21aも検討されている。しかしながら、各コーナに電極パッド25を設置しない部分を有しつつ、電子部品を実装するには、その当該電子部品の平面視おける寸法(実装エリア)を大きくする必要があり、比較的小型の電子部品には適用できない、という問題があった。
【0005】
【発明が解決すべき課題】
加えて、熱膨張差によるコーナ付近の接続部に加わる応力は、実装すべき電子部品(例えば、前記BGA22)の平面視における寸法に比例するため、かかる部品寸法を大きくしたい場合でも、電気的な接続信頼性の点で限界があった。
本発明は、以上に説明した従来の技術の問題点を解決し、BGAタイプなどの電子部品をこれと熱膨張率が相違する基板本体の表面に確実に実装可能とする配線基板と上記電子部品を実装した配線基板などを提供する、ことを課題とする。
【0006】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品を実装する表面などにおける実装エリアにおいて、その外側寄りに電気的接続が制限され且つ応力分散作用を果たすダミー接続部を配置する、ことに着想して成されたものである。
即ち、本発明における第1の配線基板(請求項1)は、表面および裏面を有する基板本体と、上記基板本体の表面および裏面の少なくとも一方に形成され且つ内部配線と導通された複数の導通用パッドと、かかる導通用パッドの外側に形成され且つ内部配線と導通しないかまたは導通が制限されたダミーパッドと、を含む、ことを特徴とする。
【0007】
これによれば、配線基板の表面や裏面における電子部品の実装エリアやプリント基板との実装エリアの外側寄りにダミーパッドが形成され、且つそれらの内側に複数の導通用パッドからなる電気的接続部が位置する。上記ダミーパッドは、内部配線と全く導通しないか、あるいは上記基板本体内でベタ状に形成されたグランド(接地)電極にのみ導通され且つそれ以外との電気的接続には活用されないように制限されている。このため、当該配線基板と電子部品などとの熱膨張差にて生じる応力を受けた際、ダミーパッドは、上記電子部品などとの電気的接続を伴なわず且つ前記応力を分散して受ける。即ち、かかる応力は、実装すべき電子部品や当該配線基板を実装するプリント基板などとの接続部の面積(実装エリア)に反比例する。このため、電気的に接続する導通用パッドのほかにダミーパッドを追加することによって、かかる応力を分散すると共に、個々の導通用パッドへの応力負荷を軽減し且つその電気的接続を確実に保証することができる。
【0008】
従って、実装すべき電子部品などの寸法に拘わらず、熱膨張差による影響を受けにくく且つ上記電子部品や当該配線基板を実装するプリント基板などとの間で安定した電気的導通が得られる配線基板を得ることできる。特に、平面視の寸法が大きな電子部品や当該配線基板は、それらの実装エリアの外側寄りにダミーボールを設け易いため、好適に実装することが可能となる。
尚、上記導通用パッドは、その真上または真下に載置されるハンダを介して接続ボールまたはピンと接続され、上記ダミーパットは、同様のハンダを介して後述するダミーボールまたはダミーピンと固着される。また、上記電子部品は、接続ボールや接続ピンを底面に接続し得るBGA(ボールグリッドアレイ)またはPGA(ピングリッドアレイ)タイプの電子部品である。更に、上記「内部配線」には、所定パターンの配線層やベタ状の導体層、あるいはビア導体などが含まれる。
【0009】
また、本発明には、前記基板本体の表面および裏面の少なくとも一方に形成される複数のパッドは、平面視でほぼ矩形を呈し、且つかかる複数の導通用パッドの各コーナおよび各辺の少なくとも一方に前記ダミーパッドが形成されている、配線基板(請求項2)も含まれる。これによれば、実装すべき電子部品などとの熱膨張の差に起因する応力が最も大きくなる実装エリア内の位置にダミーパッドが確実に配置される。この結果、電子部品などと電気的に接続する内側の導通用パッドへの上記応力の負担を軽減できるため、実装される電子部品などとの電気的な接続信頼性を確実に保証できる。
尚、上記矩形には、正方形および長方形が含まれ、正方形の形態では各コーナ付近または各辺に沿ってダミーパッドが配置され、長方形の形態では各コーナ付近を含む少なくとも短辺寄りの辺に沿ってダミーパッドが配置される。
【0010】
一方、本発明における第2の配線基板(請求項3)は、前記の配線基板と、かかる配線基板の基板本体の表面に実装される電子部品および裏面に配置され且つ当該配線基板を実装する異なる配線基板の少なくとも一方と、を備え、前記基板本体の表面および裏面の少なくとも一方に形成された前記複数の導通用パッドに、上記電子部品または異なる配線基板に形成された複数の接続ボールまたは接続ピンが固着されると共に、上記複数の導通用パッドの外側に形成された前記ダミーパッドに、上記電子部品または異なる配線基板に形成され且つそれらの内部と導通しないダミーボールまたはダミーピンが固着される、ことを特徴とする。
【0011】
これによれば、電子部品などと配線基板との熱膨張差による応力が生じた際に、かかる応力が大きくなる実装エリアの外側に位置するダミーパッドおよびこれと固着したダミーボールまたはダミーピンからなるダミー接続部に多くの負荷が加わる。一方、内側の導通用パッドおよび接続ボールまたは接続ピンからなる電気的接続部には、上記応力の負担が軽減されるため、かかる接続部での導通を確実に保証することができる。しかも、実装された電子部品や当該配線基板の平面視における寸法が大きい場合にも、その電気的な接続信頼性を容易に保証することが可能となる。
尚、上記異なる配線基板は、当該配線基板自体を表面に実装するマザーボードとなる例えばプリント基板である。また、上記ダミーボールは、予め電子部品の底面やプリント基板の表面に接続されている形態に限らず、上記ダミーパッドの真上または真下に単独でハンダ付けされた後に電子部品の底面やプリント基板の表面とハンダ付けされる形態であるものも含まれる。
【0012】
更に、本発明には、前記複数の接続ボールまたは接続ピンは、平面視でほぼ矩形を呈すると共に、かかる接続ボールまたは接続ピンの各コーナおよび各辺の少なくとも一方に前記ダミーボールまたは前記ダミーピンが配置されている、配線基板(請求項4)も含まれる。
これによれば、実装された電子部品や当該配線基板を実装するプリント基板との熱膨張の差に起因する応力が最も大きくなる実装エリア内の位置にダミーパッドが確実に配置される。このため、かかる電子部品やプリント基板と電気的に接続する内側の導通用パッドへの上記応力の負担を軽減できる。従って、実装された電子部品などとの電気的な接続信頼性を確実に保証できる。
【0013】
付言すれば、本発明は、前記配線基板における基板本体の表面と前記電子部品の底面との間、あるいは上記基板本体の裏面と異なる配線基板の表面との間において、前記導通用パッドおよびダミーパッドと、接続ボールおよびダミーボール、または接続ピンおよびダミーピンと、を包囲する絶縁樹脂が充填されている配線基板を含むことも可能である。
これによる場合、上記の電気的な接続部およびダミー接続部の双方が絶縁樹脂(アンダーフィル材)により包囲されるため、温度変化により配線基板および電子部品などが熱膨張や熱収縮しても、これらにより生じる応力の上記各接続部への影響を更に低減できるので、電気的な接続信頼性を一層保証可能とし得る。
【0014】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図1(A)は、配線基板(第1の配線基板)2に電子部品(ICチップ)10を実装した配線基板(第2の配線基板)1を示す。
配線基板2は、図1(A)に示すように、表面3および裏面4を有する基板本体2aと、その表面3に形成され且つ後述する配線層(内部配線)と導通された複数の導通用パッド6とを備えている。また、電子部品10は、平面視で正方形を呈し、図1(A)に示すように、その底面11に位置する図示しない外部端子に接続ボール14がハンダ付けにより個別に接続されている。
【0015】
図1(B),図2(A),(B)に示すように、配線基板2の基板本体2aは、平面視で正方形を呈する例えばガラス−セラミック(絶縁材)からなり、その表面3において一点鎖線で示す電子部品10の実装エリア12には、複数の導通用パッド6が格子状に配置され且つ平面視でほぼ矩形を呈する。また、実装エリア12の各コーナ付近(外側)には、隣接する導通用パッド6と同じピッチでダミーパッド8が配置されている。
配線基板2の基板本体2aは、ガラス−セラミック材料からなる複数のグリーンシートと、これらの間および最上層のグリーンシートの表面に配置した所定パターンのAg,Au,Cuなどを含むメタライズインクとを焼成したもので、図2(A),(B)に示すように、内部の配線層(内部配線)9a,9bと表面3の導通用パッド6およびダミーパッド8とを有する。かかる配線層9a,9bおよび導通用パッド6の間は、ビア導体7,7aを介して接続され、最下層の配線層9bから垂下したビア導体7bは基板本体2aの裏面4に露出している。
【0016】
図2(A),(B)に示すように、複数の導通用パッド6は、ビア導体7,7aを介して配線層9a,9bと接続されている。
一方、ダミーパッド8は、かかる配線層9a,9bやビア導体7とは接続されていないか、あるいは図示しないベタ状の導体層からなるグランド(接地)電極とのみ導通するように、内部配線との導通が制限されている。
図1(A),(B)に示すように、第1の配線基板2の表面3における複数の導通用パッド6の真上には、ハンダ16を介して予め電子部品10の底面11に位置する図示しない外部端子と接続された銅製の接続ボール14が固着される。
【0017】
一方、電子部品10の実装エリア12の各コーナ付近に位置するダミーパッド8の真上には、電子部品10の底面11に固定された図示しないダミーボールがハンダ16を介して固着される。尚、ダミーボールは、電子部品10の底面11に位置する金属部分とハンダ付けされるが、当該電子部品10の内部における電気配線などとは導通されていない。
そして、図1(A)に示すように、第1の配線基板2の表面3と電子部品10の底面11の間には、複数組の導通用パッド6および接続ボール14と4組のダミーパッド8およびダミーボールとを包囲するよう、絶縁樹脂(アンダーフィル材)17が充填される。これにより、第1の配線基板2の表面3に電子部品10を実装した第2の配線基板1が形成される。
【0018】
以上のような第1の配線基板2およびその表面3に電子部品10を実装した第2の配線基板1では、電子部品10の実装エリア12の各コーナ付近(外側)にダミーパッド8およびダミーボールからなるダミー接続部を配置している。かかるダミー接続部は、実装エリア12内で配線基板2と電子部品10との熱膨張差による応力を最も大きく受けるが、配線基板2と電子部品10との間の電気的接続をせず且つ上記応力を分散しつつ吸収する。
この結果、各コーナ付近以外に位置する導通用パッド6および接続ボール14からなる電気的接続部は、上記応力による影響を受けにくくなるため、これらを介して配線基板2と電子部品10との電気的接続を確保することができる。従って、第1の配線基板2およびその表面3に電子部品10を実装した第2の配線基板1の接続信頼性を保証することが可能となる。
【0019】
図3(A)は、異なる形態の第1の配線基板2bにおける平面図を示す。
配線基板2bは、前記同様のガラス−セラミックからなる基板本体の表面3において、図3(A)に示すように、平面視で格子状で且つ正方形を呈する複数の導通用パッド6と、それらの外側に沿って1列で位置し且つ平面視で矩形枠を呈する複数のダミーパッド8と、を形成している。各導通用パッド6は、基板本体内の配線層と導通されるが、各ダミーパッド8は、かかる配線層とは導通されず、グランド電極との導通のみに制限されている。即ち、図3(A)に示すように、基板本体の表面3とほぼ一致する図示しない電子部品の実装エリア12の内側に、複数の導通用パッド6のみからなる接続エリア13が位置している。
【0020】
このため、配線基板2bでは、表面3に実装する電子部品は、接続エリア13内の導通用パッド6とその真上に位置する接続ボールとを介して電気的に接続され、配線基板2bとの熱膨張差による応力は、実装エリア12の外側寄りに位置するダミーパッド8とその真上に位置する図示しないダミーボールとにより分散される。従って、配線基板2bによれば、平面視の寸法が大きな電子部品であっても、両者間の熱膨張差による応力に影響されることなく、表面3の各導通用パッド6を介して電気的導通を保証した実装が容易に行える。
【0021】
図3(B)は、更に異なる形態の第1の配線基板2cにおける平面図を示す。
配線基板2cも、前記同様のガラス−セラミックからなる基板本体の表面3において、図3(B)に示すように、平面視で格子状で且つ正方形を呈する複数の導通用パッド6と、それらの外側に沿って千鳥状に3列で位置し且つ平面視で矩形枠を呈する複数のダミーパッド8と、を形成している。各導通用パッド6は、基板本体内の配線層と導通され、一方各ダミーパッド8は、かかる配線層とは導通されず、基板本体内のグランド電極との導通のみに制限されている。
【0022】
このため、図3(B)に示すように、基板本体の表面3の中央に位置する複数の導通用パッド6のみからなる接続エリア13の外側に、基板本体の表面3よりもやや狭い図示しない電子部品の大きな実装エリア12が位置している。
従って、配線基板2cによれば、平面視の寸法が更に大きな電子部品であっても、両者間の熱膨張差による応力に影響されることなく、表面3の各導通用パッド6を介して電気的導通を保証した実装が容易に行える。
【0023】
【実施例】
ここで、本発明の具体的な実施例について比較例と対比しつつ説明する。
図4(A)は、本発明による実施例の配線基板2dの平面図を示し、平面視で各辺が45mmのガラス−セラミックからなる基板本体の表面3において、かかる表面3とほぼ一致する実装エリア12および中央寄りで各辺が40mmの接続エリア13が位置している。かかる接続エリア13内には、内部の配線層と導通する複数の導通用パッド6が格子状に等間隔で配置され、これらの外側で且つ実装エリア12内には、内部の配線層と導通しないダミーパッド8が2列で且つ矩形枠状に配置されている。かかる実施例の配線基板2dを10個用意した。
【0024】
一方、図4(B)は、比較例の配線基板21bの平面図を示し、平面視で各辺が45mmの上記と同じガラス−セラミックからなる基板本体の表面に、かかる表面の中央寄りで各辺が40mmの実装エリア22aが位置し、そこには内部の配線層と導通する複数の導通用パッド25が格子状に等間隔で配置されている。かかる比較例の配線基板21bも10個用意した。即ち、配線基板21bは、前記図6(A),(B)で示した従来の配線基板21と実質的に同様のものである。
尚、実施例の配線基板2dの接続エリア13内に位置する導通用パッド6と比較例の配線基板21bの実装エリア22a内に位置する導通用パッド25とは、同じ素材および同じ寸法からなり且つ同数が同じピッチで配置されている。
【0025】
実施例の各配線基板2dの実装エリア12上に、該エリア12と同じ平面寸法を有する図示しない電子部品を配置し、各導通用パッド6の真上には当該電子部品の底面に予め接続したボールをハンダで固着し、且つ各ダミーパッド8の真上には上記電子部品の底面に予め接続したダミーボールをハンダで固着した。そして、配線基板2dの表面3と上記電子部品の底面との間に絶縁樹脂を充填した。
一方、比較例の配線基板21bの実装エリア22a上に、かかるエリア22aと同じ平面寸法を有し且つ上記と同じ素材からなる電子部品(図示せず)を配置すると共に、各同等用パッド25の真上には上記電子部品の底面に予め接続したボールをハンダで固着した。更に、配線基板21bの表面と上記電子部品の底面との間に、上記と同じ絶縁樹脂を充填した。
【0026】
前記のように電子部品を実装した実施例の各配線基板2dおよび比較例の各配線基板21bについて、+100℃と0℃との間で繰り返して加熱および冷却する熱衝撃サイクル試験を行った。
その結果を図4(C)のグラフに示した。尚、かかるグラフ中の横軸は、加熱・冷却したサイクル数であり、縦軸は、実施例の配線基板2dの導通用パッド6や比較例の配線基板21bの導通用パッド25における導通不良の割合を示す。
図4(C)のグラフによれば、実施例の配線基板2dでは、少なくとも1000サイクルを越えた後で、何れかの導通用パッド6が導通不良となり且つ2000サイクル付近に至って全てのパッド6が導通不良となったものが見出された。
一方、比較例の配線基板21bでは、約500サイクル付近で何れかの導通用パッド25が導通不良となり、且つ約1000サイクル付近に至って全ての導通用パッド25が導通不良となったものが見出された。
以上のような実施例の配線基板2dおよびその表面3に電子部品を実装した配線基板によって、本発明の効果が裏付けられたことが容易に理解される。
【0027】
図5(A)は、異なる形態の配線基板(第2の配線基板)1aを示し、マザーボードであるプリント基板(異なる配線基板)18の表面18aに配線基板(第1の配線基板)2を実装したものである。
配線基板2は、図5(A)および(B)に示すように、前記同様の素材からなり且つ表面3および裏面4を有する基板本体2eと、その裏面4に形成され且つ配線層(内部配線)9a〜9cと導通された複数の導通用パッド6およびその外側に位置するダミーパッド8とを備えている。導通用パッド6は、ビア導体7a〜7cを介して配線層9a〜9cと導通し、最上層の配線層9aは、ビア導体7および表面3上に位置するボール13などを介して、電子部品10の底面11に露出する図示しない端子と導通している。
【0028】
図5(A)で右端に位置するダミーパッド8は、配線層9aなどとは導通していないが、図5(A)で左端に位置するダミーパッド8は、基板本体2e内にベタ状に形成されたグランド(接地)電極9dとのみ導通している。
また、図5(B)に示すように、平面視が正方形を呈する基板本体2eの裏面4において、各辺に沿った外側に一列でダミーパッド8が位置し、その内側の接続エリア13内に複数の導通用パッド6が格子状に配置されている。尚、裏面4は、配線基板2自体の実装エリア12と一致している。
更に、プリント基板18は、平面視で正方形を呈し、図5(A)に示すように、その表面18aに位置する複数の外部端子19に接続ボール14またはダミーボール15がハンダ付け(図示せず)により個別に接続されている。かかる接続ボール14の真上に配線基板2の導通用パッド6がハンダにより固着され、上記ダミボール15の真上に配線基板2のダミーパッド8が同様に固着される。
【0029】
以上のような配線基板1aにおいて、プリント基板18とその表面18aに実装した配線基板2との熱膨張差による応力は、接続エリア13の外側に位置するダミーパッド8とその真下に位置するダミーボール15とによって分散される。従って、かかる配線基板1aによれば、平面視の寸法が大きな第1の配線基板2であっても、両者間の熱膨張差による応力に影響されることなく、裏面4の各導通用パッド6を介して電気的導通を保証した実装が容易に行える。
尚、上記配線基板1aにおける配線基板2と電子部品10との接続形態に、前記図1〜図3に示した導通用パッド6およびダミーパッド8と接続ボール14およびダミーボールとを用いて導通しても良い。
【0030】
本発明は、以上に説明した実施の形態や実施例に限定されるものではない。
第1の配線基板2の基板本体2aなどは、前記ガラス−セラミックなどからなる焼成基板に限らず、複数の絶縁樹脂層とそれらの間にフォトリソグラフィ技術で所定のパターンに形成した銅メッキ層からなる樹脂基板とすることもできる。
また、第1の配線基板2の表面3に形成するダミーパッド8は、前記実装エリア12の各コーナ付近およびかかるコーナ付近に隣接する実装エリア12内の外側寄りに沿って配置する形態も踏まれる。
【0031】
更に、複数の導通用パッド6およびそれらの外側に位置するダミーパッド8の真上には、前記電子部品10の底面11やプリント基板18の表面18aに予め接続された銅合金などからなる接続ピンまたはダミーピンをハンダ付けにより固着することもできる。
加えて、第1の配線基板2の表面3に実装する電子部品は、前記ICチップに限らず、チップコンデンサ、チップインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、FET、ローノイズアンプ(LNA)などの能動部品、あるいは第1の配線基板2と異なる種類の配線基板も含まれる。
【0032】
【発明の効果】
本発明の第1の配線基板(請求項1)によれば、配線基板の表面における電子部品の実装エリアなどの外側寄りに形成されダミーパッドは、内部配線層とは電気的接続に接続されないため、当該配線基板と電子部品などとの熱膨張差で生じる応力を受けた際、かかる応力を分散して受ける。しかも、この応力は、実装すべき電子部品などとの接続部の面積(実装エリア)に反比例するため、導通用パッドの他にダミーパッドを追加することでかかる応力を分散して、各導通用パッドへの応力負荷を軽減し且つそれらの電気的接続を保証することができる。更に、実装されるべき電子部品や実装される当該配線基板の平面視における寸法が大きい場合にも、その電気的な接続信頼性を容易に保証することが可能となる。
また、請求項2の配線基板によれば、前記応力が最も大きくなる実装エリア内の位置にダミーパッドが確実に配置されるため、電子部品などと電気的に接続する内側の導通用パッドへの上記応力の負担を軽減でき、実装される電子部品などとの電気的な接続信頼性を確実に保証できる。
【0033】
更に、本発明の第2の配線基板(請求項3)によれば、前記応力が大きくなる実装エリアの外側に位置するダミーパッドおよびこれと固着したダミーボールまたはダミーピンからなるダミー接続部に多くの負荷が加わる一方、内側の導通用パッドおよび接続ボールまたは接続ピンからなる電気的接続部には、上記応力の負担が軽減される。従って、上記電気的接続部における導通を確実に保証できる。
加えて、請求項4の配線基板によれば、実装された電子部品などとの熱膨張の差による応力が最も大きくなる実装エリア内の位置にダミーパッドが確実に配置されるため、電子部品などと導通する導通用パッドへの上記応力の負担を軽減できる。
【図面の簡単な説明】
【図1】(A)は本発明の第1の配線基板に電子部品を実装した第2の配線基板を示す一部に断面を含む正面図、(B)は(A)中のB−B線に沿った矢視における平面図。
【図2】(A)は上記第1の配線基板の概略を示す平面図、(B)は(A)中のB−B線に沿った矢視における断面図。
【図3】(A),(B)は互いに異なる形態の第1の配線基板の概略を示す平面図。
【図4】(A),(B)は実施例または比較例の第1の配線基板の概略を示す平面図、(C)は上記実施例および比較例の熱衝撃サイクル試験における結果を示すグラフ。
【図5】(A)は異なる形態の第2の配線基板の概略を示す断面図、(B)は(A)中のB−B線に沿った矢視における断面図。
【図6】(A)は従来の配線基板の概略を示す正面図、(B)は(A)中のB−B線に沿った矢視における平面図、(C)は異なる従来の配線基板の概略を示す平面図。
【符号の説明】
1,1a…………配線基板(第2の配線基板)
2,2b,2c…配線基板(第1の配線基板)
2a………………基板本体
3…………………表面
4…………………裏面
6…………………導通用パッド
8…………………ダミーパッド
9a〜9c………配線層(内部配線)
10………………電子部品
14………………接続ボール
15………………ダミーボール
18………………プリント基板(異なる配線基板)

Claims (4)

  1. 表面および裏面を有する基板本体と、
    上記基板本体の表面および裏面の少なくとも一方に形成され且つ内部配線と導通された複数の導通用パッドと、
    上記導通用パッドの外側に形成され且つ内部配線と導通しないかまたは導通が制限されたダミーパッドと、を含む、ことを特徴とする配線基板。
  2. 前記基板本体の表面および裏面の少なくとも一方に形成される複数の導通用パッドは、平面視でほぼ矩形を呈し、且つかかる複数の導通用パッドの各コーナおよび各辺の少なくとも一方に前記ダミーパッドが形成されている、ことを特徴とする請求項1に記載の配線基板。
  3. 請求項1または2に記載の配線基板と、
    上記配線基板の基板本体の表面に実装される電子部品および裏面に配置され且つ当該配線基板を実装する異なる配線基板の少なくとも一方と、を備え、
    上記基板本体の表面および裏面の少なくとも一方に形成された前記複数の導通用パッドに、上記電子部品または異なる配線基板に形成された複数の接続ボールまたは接続ピンが固着されると共に、
    上記複数の導通用パッドの外側に形成された前記ダミーパッドに、上記電子部品または異なる配線基板に形成され且つそれらの内部と導通しないダミーボールまたはダミーピンが固着される、ことを特徴とする配線基板。
  4. 前記複数の接続ボールまたは接続ピンは、平面視でほぼ矩形を呈すると共に、かかる接続ボールまたは接続ピンの各コーナおよび各辺の少なくとも一方に前記ダミーボールまたは前記ダミーピンが配置されている、
    ことを特徴とする請求項3に記載の配線基板。
JP2002334720A 2002-11-19 2002-11-19 配線基板 Pending JP2004172260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002334720A JP2004172260A (ja) 2002-11-19 2002-11-19 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002334720A JP2004172260A (ja) 2002-11-19 2002-11-19 配線基板

Publications (1)

Publication Number Publication Date
JP2004172260A true JP2004172260A (ja) 2004-06-17

Family

ID=32699029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002334720A Pending JP2004172260A (ja) 2002-11-19 2002-11-19 配線基板

Country Status (1)

Country Link
JP (1) JP2004172260A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033170A1 (ja) * 2004-09-22 2006-03-30 Murata Manufacturing Co., Ltd. 配線基板および配線基板モジュール
WO2008075521A1 (ja) * 2006-12-19 2008-06-26 Murata Manufacturing Co., Ltd. 多層配線基板
JP2015026835A (ja) * 2013-07-29 2015-02-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板
JP2016197731A (ja) * 2016-06-22 2016-11-24 Hoya株式会社 半導体パッケージ
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006033170A1 (ja) * 2004-09-22 2006-03-30 Murata Manufacturing Co., Ltd. 配線基板および配線基板モジュール
KR100870645B1 (ko) * 2004-09-22 2008-11-26 가부시키가이샤 무라타 세이사쿠쇼 배선 기판 및 배선 기판 모듈
US7679929B2 (en) 2004-09-22 2010-03-16 Murata Manufacturing Co., Ltd. Wiring board and wiring board module
WO2008075521A1 (ja) * 2006-12-19 2008-06-26 Murata Manufacturing Co., Ltd. 多層配線基板
JPWO2008075521A1 (ja) * 2006-12-19 2010-04-08 株式会社村田製作所 多層配線基板
JP4883095B2 (ja) * 2006-12-19 2012-02-22 株式会社村田製作所 多層配線基板
US8207452B2 (en) 2006-12-19 2012-06-26 Murata Manufacturing Co., Ltd. Multilayer interconnection board
JP2015026835A (ja) * 2013-07-29 2015-02-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板
JP2016197731A (ja) * 2016-06-22 2016-11-24 Hoya株式会社 半導体パッケージ
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN109752413B (zh) * 2018-12-27 2021-08-03 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法

Similar Documents

Publication Publication Date Title
US5861663A (en) Column grid array or ball grid array pad on via
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JP3294740B2 (ja) 半導体装置
JP3925615B2 (ja) 半導体モジュール
JPH09283695A (ja) 半導体実装構造
JP3927783B2 (ja) 半導体部品
JP2002261402A (ja) 電子回路ユニットの回路基板
JP6599556B2 (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
JP2004172260A (ja) 配線基板
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JP3330468B2 (ja) 配線基板及び半導体装置
JPH11220055A (ja) Bga型半導体装置及び該装置に用いるスティフナー
JP3394479B2 (ja) 半導体装置
JPH0823047A (ja) Bga型半導体装置
JP2722451B2 (ja) 半導体装置
JPH11163489A (ja) 電子部品の実装構造
US6256189B1 (en) Heat slug design which facilitates mounting of discrete components on a package without losing lands or pins in the package
JP2901955B1 (ja) 回路基板、基板実装方法及び回路アセンブリ
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法
JP2001127202A (ja) Bga型半導体装置
JP3147165B2 (ja) 回路装置、その製造方法
JP2002124628A (ja) 半導体装置
CN105075410A (zh) 印刷布线板以及具备该印刷布线板的半导体装置
TWI498066B (zh) 印刷電路板組裝物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051101

A977 Report on retrieval

Effective date: 20070427

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070515

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002