JPWO2008075521A1 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JPWO2008075521A1 JPWO2008075521A1 JP2008550067A JP2008550067A JPWO2008075521A1 JP WO2008075521 A1 JPWO2008075521 A1 JP WO2008075521A1 JP 2008550067 A JP2008550067 A JP 2008550067A JP 2008550067 A JP2008550067 A JP 2008550067A JP WO2008075521 A1 JPWO2008075521 A1 JP WO2008075521A1
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- interspersed
- multilayer wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0269—Non-uniform distribution or concentration of particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
このような多層配線基板において、点在化パターンの密度分布を変化させることが好ましい。
配線電極の近傍に散在する複数の点在化パターンにより、配線電極とセラミック層との間の熱収縮率の差が分散されて緩和される。それにより、積層したセラミックグリーンシートの焼成時に、セラミック層に加わる応力を緩和することができる。
ここで、点在化パターンの密度分布を変えることにより、点在化パターンの密度の高い部分と密度の低い部分とで、熱収縮率を点在化パターン側に近づけたり、セラミック層側に近づけたりすることができる。点在化パターンを形成するためには、印刷などによりセラミックグリーンシート上に点在化パターンの材料を載せればよく、セラミックグリーンシートに凹部を形成したりする必要がない。
ここで、配線電極近傍から遠ざかるにつれて点在化パターンを小さくすることにより、点在化パターンの密度分布を変化させてもよい。
また、配線電極近傍から遠ざかるにつれて点在化パターンの個数を少なくすることにより、点在化パターンの密度分布を変化させてもよい。
点在化パターンの密度分布としては、配線電極近傍において密度が高く、配線電極から遠ざかるにつれて密度が低くなるようにすることが好ましい。それにより、配線電極側の近傍から遠ざかるにつれて、徐々に熱収縮率を変化させることができる。点在化パターンの密度分布を変化させるために、点在化パターンの存在率が変化させられるが、そのために、配線電極からの距離によって点在化パターンの大きさを変化させてもよいし、点在化パターンの個数を変化させてもよい。
ここで、点在化パターンは、配線電極と同じ材料で形成されてもよい。
さらに、点在化パターンは、配線電極と異なる材料で形成されてもよい。
点在化パターンを配線電極と同一層上に形成することにより、配線電極とセラミック層の間の熱収縮率の差による応力を緩和することができる。さらに、多層配線基板を作製する際に、セラミックグリーンシート上に配線電極と同時に点在化パターンを形成することができるし、配線電極とは別に点在化パターンを形成することもできる。したがって、点在化パターンの作製法として、さまざまな方法を採用することができる。また、点在化パターンをセラミック層の内部に配置しないことにより、点在化パターンによる多層配線基板自体の特性変化を最小限に抑えることができる。
ここで、熱収縮率の変化状態や、その他に要求される特性によって、配線電極と同じ材料で点在化パターンを形成してもよいし、配線電極と異なる材料で点在化パターンを形成してもよい。
点在化パターンを小さくすることにより、配線電極やビアホールの隙間に点在化パターンを形成することができ、点在化パターンを形成するために、特別な設計をする必要がない。
また、積層されたセラミック層の側面に側面電極を形成し、側面電極に点在化パターンを接続してもよい。
点在化パターンを熱伝導用として用いる場合、点在化パターンをビアホールや側面電極に接続することにより、ビアホールや側面電極を介して、基板内部の熱を放熱することができる。
グランド電極に点在化パターンを接続することにより、点在化パターンを電磁遮蔽用として用いることができる。それにより、隣接する素子や配線電極の間の電磁結合を防止することができる。
熱収縮率の差による応力は、熱収縮率の異なる材料の角部分に集中するため、点在化パターンの平面形状を円形や楕円形などの角のない形状にすることにより、さらに基板に加わる応力を小さくすることができる。
点在化パターンの熱収縮率をセラミック層の熱収縮率と配線電極の熱収縮率の間の値とすることにより、配線電極とセラミック層との間の熱収縮率の差による応力を小さくすることができ、焼成時におけるクラックなどの発生を抑えることができる。
また、点在化パターンは、インクジェット印刷法により形成されてもよい。
また、点在化パターンは、電子写真印刷法によって形成されてもよい。
点在化パターンは、各種の方法で形成することができ、配線電極と同じ方法で形成してもよいし、配線電極とは異なる方法で形成してもよい。
12 セラミック層
14 配線電極
16 点在化パターン
18 ビアホール
20 側面電極
22 電子部品
24 プリント基板
26 半田
28 サーマルビア
Claims (17)
- 積層された複数のセラミック層、
前記セラミック層の主面に形成される配線電極、および
前記セラミック層の主面における前記配線電極の近傍に散在する複数の点からなる点在化パターンを含む、多層配線基板。 - 前記点在化パターンの密度分布を変化させた、請求項1に記載の多層配線基板。
- 前記配線電極近傍における前記点在化パターンの存在率が大きく、かつ前記配線電極から遠ざかるほど前記点在化パターンの存在率が小さくなるようにすることにより、前記点在化パターンの密度分布を変化させた、請求項2に記載の多層配線基板。
- 前記配線電極近傍から遠ざかるにつれて前記点在化パターンを小さくすることにより、前記点在化パターンの密度分布を変化させた、請求項3に記載の多層配線基板。
- 前記配線電極近傍から遠ざかるにつれて前記点在化パターンの個数を少なくすることにより、前記点在化パターンの密度分布を変化させた、請求項3に記載の多層配線基板。
- 前記点在化パターンは、前記配線電極と同一層上に形成された、請求項1ないし請求項5のいずれかに記載の多層配線基板。
- 前記点在化パターンは、前記配線電極と同じ材料で形成された、請求項1ないし請求項6のいずれかに記載の多層配線基板。
- 前記点在化パターンは、前記配線電極と異なる材料で形成された、請求項1ないし請求項6のいずれかに記載の多層配線基板。
- 前記セラミック層に形成されるビアホールを含み、前記点在化パターンの個々の面積が前記ビアホールの面積より小さい、請求項1ないし請求項8のいずれかに記載の多層配線基板。
- 前記セラミック層に形成されるビアホールを含み、前記点在化パターンが前記ビアホールに接続された、請求項1ないし請求項9のいずれかに記載の多層配線基板。
- 積層された前記セラミック層の側面に形成された側面電極を含み、前記側面電極に前記点在化パターンが接続された、請求項1ないし請求項10のいずれかに記載の多層配線基板。
- 接地用として用いられるグランド電極を含み、前記グランド電極に前記点在化パターンが接続された、請求項1ないし請求項11のいずれかに記載の多層配線基板。
- 前記点在化パターンの平面形状が略円形である、請求項1ないし請求項12のいずれかに記載の多層配線基板。
- 前記点在化パターンの熱収縮率は、前記セラミック層の熱収縮率と前記配線電極の熱収縮率の間の値である、請求項1ないし請求項13のいずれかに記載の多層配線基板。
- 前記点在化パターンは、スクリーン印刷法によって形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
- 前記点在化パターンは、インクジェット印刷法により形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
- 前記点在化パターンは、電子写真印刷法によって形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008550067A JP4883095B2 (ja) | 2006-12-19 | 2007-11-19 | 多層配線基板 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340733 | 2006-12-19 | ||
JP2006340733 | 2006-12-19 | ||
PCT/JP2007/072340 WO2008075521A1 (ja) | 2006-12-19 | 2007-11-19 | 多層配線基板 |
JP2008550067A JP4883095B2 (ja) | 2006-12-19 | 2007-11-19 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008075521A1 true JPWO2008075521A1 (ja) | 2010-04-08 |
JP4883095B2 JP4883095B2 (ja) | 2012-02-22 |
Family
ID=39536155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008550067A Active JP4883095B2 (ja) | 2006-12-19 | 2007-11-19 | 多層配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8207452B2 (ja) |
JP (1) | JP4883095B2 (ja) |
DE (1) | DE112007002960T5 (ja) |
WO (1) | WO2008075521A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI436713B (zh) * | 2010-07-26 | 2014-05-01 | Via Tech Inc | 線路基板、線路基板製程 |
WO2014027486A1 (ja) | 2012-08-13 | 2014-02-20 | 株式会社村田製作所 | 電子部品およびその製造方法 |
KR20140024584A (ko) * | 2012-08-20 | 2014-03-03 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
WO2014104300A1 (ja) * | 2012-12-27 | 2014-07-03 | 京セラ株式会社 | 配線基板、電子装置および発光装置 |
US20150034996A1 (en) * | 2013-08-01 | 2015-02-05 | Epistar Corporation | Light-emitting device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065286A (ja) * | 1996-06-24 | 1998-03-06 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその作製方法 |
JP2004071852A (ja) * | 2002-08-07 | 2004-03-04 | Hitachi Metals Ltd | 積層基板 |
JP2004172260A (ja) * | 2002-11-19 | 2004-06-17 | Ngk Spark Plug Co Ltd | 配線基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715144A (ja) | 1993-06-16 | 1995-01-17 | Toshiba Corp | マルチチップモジュール用セラミックス多層基板 |
KR100218996B1 (ko) * | 1995-03-24 | 1999-09-01 | 모기 쥰이찌 | 반도체장치 |
JP2001077543A (ja) | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | 多層配線基板 |
US6417463B1 (en) * | 2000-10-02 | 2002-07-09 | Apple Computer, Inc. | Depopulation of a ball grid array to allow via placement |
US6515237B2 (en) * | 2000-11-24 | 2003-02-04 | Hitachi Chemical Company, Ltd. | Through-hole wiring board |
US6777071B2 (en) * | 2002-04-25 | 2004-08-17 | Micron Technology, Inc. | Electrical interconnect using locally conductive adhesive |
JP2004228492A (ja) * | 2003-01-27 | 2004-08-12 | Fujikura Ltd | 多層基板、多層基板用基材およびその製造方法 |
-
2007
- 2007-11-19 JP JP2008550067A patent/JP4883095B2/ja active Active
- 2007-11-19 DE DE112007002960T patent/DE112007002960T5/de not_active Withdrawn
- 2007-11-19 WO PCT/JP2007/072340 patent/WO2008075521A1/ja active Application Filing
-
2009
- 2009-05-15 US US12/466,604 patent/US8207452B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065286A (ja) * | 1996-06-24 | 1998-03-06 | Internatl Business Mach Corp <Ibm> | 多層セラミック基板およびその作製方法 |
JP2004071852A (ja) * | 2002-08-07 | 2004-03-04 | Hitachi Metals Ltd | 積層基板 |
JP2004172260A (ja) * | 2002-11-19 | 2004-06-17 | Ngk Spark Plug Co Ltd | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US20090218123A1 (en) | 2009-09-03 |
DE112007002960T5 (de) | 2009-12-31 |
JP4883095B2 (ja) | 2012-02-22 |
US8207452B2 (en) | 2012-06-26 |
WO2008075521A1 (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4883095B2 (ja) | 多層配線基板 | |
US7319197B2 (en) | Structure of stacked vias in multiple layer electrode device carriers | |
US6898850B2 (en) | Method of manufacturing circuit board and communication appliance | |
JP2016051834A (ja) | プリント配線基板およびその製造方法 | |
CN110402615B (zh) | 高频传输用印刷线路板 | |
KR20160080637A (ko) | 코일 부품 및 그 제조 방법 | |
TW201521167A (zh) | 封裝基板及其製法 | |
US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
CN114846918A (zh) | 电子部件模块以及电子部件模块的制造方法 | |
JP2005026313A (ja) | 配線基板の製造方法 | |
JP2005101436A (ja) | 配線基板およびその製造方法 | |
JP2014527304A (ja) | 金属クラッド回路基板 | |
US10104766B2 (en) | Resin substrate and electronic device | |
JP4910335B2 (ja) | 印刷配線板及び半導体集積回路装置 | |
TW201616936A (zh) | 電路板及其制法 | |
JP2006332346A (ja) | 基板、電子部品、及び、これらの製造方法 | |
JP4027802B2 (ja) | 配線構造 | |
US10332826B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2013222946A (ja) | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 | |
KR101223400B1 (ko) | 기판 외곽 측면 도금 방법 | |
JP2006066810A (ja) | プリント配線基板及びこれを備えた画像形成装置 | |
US20240128015A1 (en) | Inductor component | |
JP5056950B2 (ja) | 導体パターン形成用荷電性粉末およびそれを用いた積層セラミック電子部品 | |
US20210327606A1 (en) | Photosensitive conductive paste, laminated electronic component, and method of manufacturing laminated electronic component | |
JP2011040575A (ja) | 電子デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4883095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |