JPWO2008075521A1 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JPWO2008075521A1
JPWO2008075521A1 JP2008550067A JP2008550067A JPWO2008075521A1 JP WO2008075521 A1 JPWO2008075521 A1 JP WO2008075521A1 JP 2008550067 A JP2008550067 A JP 2008550067A JP 2008550067 A JP2008550067 A JP 2008550067A JP WO2008075521 A1 JPWO2008075521 A1 JP WO2008075521A1
Authority
JP
Japan
Prior art keywords
pattern
wiring board
interspersed
multilayer wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008550067A
Other languages
English (en)
Other versions
JP4883095B2 (ja
Inventor
一生 山元
一生 山元
明彦 鎌田
明彦 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008550067A priority Critical patent/JP4883095B2/ja
Publication of JPWO2008075521A1 publication Critical patent/JPWO2008075521A1/ja
Application granted granted Critical
Publication of JP4883095B2 publication Critical patent/JP4883095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

設計の自由度が高く、製造時にクラックや反りが発生しにくく、かつ安価に製造することができる多層配線基板を得る。多層配線基板10は、積層された複数のセラミック層12を含む。セラミック層12の主面に配線電極14を形成し、その周囲に点在化パターン16を形成する。点在化パターン16は、たとえば配線電極14の近傍における存在率が大きく、配線電極から遠ざかるほど存在率が小さくなるように、密度分布を変化させて形成される。

Description

この発明は、多層配線基板に関し、特にたとえば、電子部品などを搭載して電子回路を形成するために用いられる多層配線基板に関する。
従来より、電子部品などを搭載して、電子回路を形成するために、多層配線基板が用いられている。多層配線基板は、積層された複数のセラミック層と、セラミック層の主面に形成された配線電極とを含む。さらに、積層されたセラミック層の主面に形成された配線電極を接続するために、セラミック層にビアホールが形成される。このような多層配線基板は、配線電極のパターンを形成したセラミックグリーンシートを積層し、焼成することにより形成される。このような多層配線基板においては、焼成時に、セラミック層と配線電極やビアホールとの間で、熱収縮率の差による応力が発生し、セラミック層にクラックが発生する場合がある。特に、電子部品の高周波化が進み、高周波領域での挿入損失を小さくするために、配線電極の厚膜化が図られているが、配線電極を厚膜化すると、金属材料である配線電極とセラミックとの焼成時の収縮差が顕著になる。また、焼成後に、多層配線基板に反りや変形が発生する場合がある。
そこで、図17に示すような多層配線基板が考えられた。この多層配線基板1は、積層された複数のセラミック層2を含む。セラミック層2には、ビアホール3が形成されている。ビアホール3の近傍には、ビアホール3とほぼ同じ大きさのストレス開放パッド4が形成される。ストレス開放パッド4は、セラミックグリーンシートに凹部を形成し、この凹部に導電ペーストを充填することによって形成される。このようなストレス開放パッド4が形成されることにより、ビアホール3とセラミック層2との間の熱収縮率の差によるストレスが再分布され、セラミック層2のクラックや反りなどを防止することができる。また、ストレス開放パッド4は、セラミック層2を貫通していないため、ストレス解放パッド4が形成された部分の下層に、配線電極5を形成することができる(特許文献1参照)。
特開平10−65286号公報
しかしながら、このようなストレス開放パッドを有する多層配線基板では、ビアホールと同程度の大きさのストレス開放パッドが用いられているため、ストレス開放パッドの配置場所が限定される。また、ストレス開放パッドのサイズが大きいため、ストレス開放パッドを形成しようとすれば、配線電極やビアホールの配置場所に制限が生じ、設計の自由度が小さくなる。
また、ストレス開放パッドを形成するために、セラミックグリーンシートを貫通しないように凹部を形成し、この凹部に導電ペーストを充填する必要があり、その作製工程が非常に複雑になる。さらに、ビアホールやストレス開放パッドを作製する際に、ビアホールとストレス開放パッドとの間をある程度離して配置する必要があり、設計の自由度が小さくなる。また、ストレス開放パッドが大きいため、製品として不要な部分が増え、コストアップの原因となる。
それゆえに、この発明の主たる目的は、設計の自由度が高く、製造時にクラックや反りが発生しにくく、かつ安価に製造することができる多層配線基板を提供することである。
この発明は、積層された複数のセラミック層と、セラミック層の主面に形成される配線電極と、セラミック層の主面における配線電極の近傍に散在する複数の点からなる点在化パターンとを含む、多層配線基板である。
このような多層配線基板において、点在化パターンの密度分布を変化させることが好ましい。
配線電極の近傍に散在する複数の点在化パターンにより、配線電極とセラミック層との間の熱収縮率の差が分散されて緩和される。それにより、積層したセラミックグリーンシートの焼成時に、セラミック層に加わる応力を緩和することができる。
ここで、点在化パターンの密度分布を変えることにより、点在化パターンの密度の高い部分と密度の低い部分とで、熱収縮率を点在化パターン側に近づけたり、セラミック層側に近づけたりすることができる。点在化パターンを形成するためには、印刷などによりセラミックグリーンシート上に点在化パターンの材料を載せればよく、セラミックグリーンシートに凹部を形成したりする必要がない。
このような多層配線基板において、配線電極近傍における点在化パターンの存在率が大きく、かつ配線電極から遠ざかるほど点在化パターンの存在率が小さくなるようにすることにより、点在化パターンの密度分布を変化させることができる。
ここで、配線電極近傍から遠ざかるにつれて点在化パターンを小さくすることにより、点在化パターンの密度分布を変化させてもよい。
また、配線電極近傍から遠ざかるにつれて点在化パターンの個数を少なくすることにより、点在化パターンの密度分布を変化させてもよい。
点在化パターンの密度分布としては、配線電極近傍において密度が高く、配線電極から遠ざかるにつれて密度が低くなるようにすることが好ましい。それにより、配線電極側の近傍から遠ざかるにつれて、徐々に熱収縮率を変化させることができる。点在化パターンの密度分布を変化させるために、点在化パターンの存在率が変化させられるが、そのために、配線電極からの距離によって点在化パターンの大きさを変化させてもよいし、点在化パターンの個数を変化させてもよい。
また、点在化パターンは、配線電極と同一層上に形成される。
ここで、点在化パターンは、配線電極と同じ材料で形成されてもよい。
さらに、点在化パターンは、配線電極と異なる材料で形成されてもよい。
点在化パターンを配線電極と同一層上に形成することにより、配線電極とセラミック層の間の熱収縮率の差による応力を緩和することができる。さらに、多層配線基板を作製する際に、セラミックグリーンシート上に配線電極と同時に点在化パターンを形成することができるし、配線電極とは別に点在化パターンを形成することもできる。したがって、点在化パターンの作製法として、さまざまな方法を採用することができる。また、点在化パターンをセラミック層の内部に配置しないことにより、点在化パターンによる多層配線基板自体の特性変化を最小限に抑えることができる。
ここで、熱収縮率の変化状態や、その他に要求される特性によって、配線電極と同じ材料で点在化パターンを形成してもよいし、配線電極と異なる材料で点在化パターンを形成してもよい。
また、セラミック層にビアホールが形成される場合、点在化パターンの個々の面積がビアホールの面積より小さいことが好ましい。
点在化パターンを小さくすることにより、配線電極やビアホールの隙間に点在化パターンを形成することができ、点在化パターンを形成するために、特別な設計をする必要がない。
さらに、セラミック層にビアホールが形成される場合、点在化パターンをビアホールに接続してもよい。
また、積層されたセラミック層の側面に側面電極を形成し、側面電極に点在化パターンを接続してもよい。
点在化パターンを熱伝導用として用いる場合、点在化パターンをビアホールや側面電極に接続することにより、ビアホールや側面電極を介して、基板内部の熱を放熱することができる。
また、接地用として用いられるグランド電極を形成し、グランド電極に点在化パターンを接続してもよい。
グランド電極に点在化パターンを接続することにより、点在化パターンを電磁遮蔽用として用いることができる。それにより、隣接する素子や配線電極の間の電磁結合を防止することができる。
さらに、点在化パターンの平面形状を略円形にすることが好ましい。
熱収縮率の差による応力は、熱収縮率の異なる材料の角部分に集中するため、点在化パターンの平面形状を円形や楕円形などの角のない形状にすることにより、さらに基板に加わる応力を小さくすることができる。
また、点在化パターンの熱収縮率は、セラミック層の熱収縮率と配線電極の熱収縮率の間の値であることが好ましい。
点在化パターンの熱収縮率をセラミック層の熱収縮率と配線電極の熱収縮率の間の値とすることにより、配線電極とセラミック層との間の熱収縮率の差による応力を小さくすることができ、焼成時におけるクラックなどの発生を抑えることができる。
さらに、点在化パターンは、スクリーン印刷法によって形成されてもよい。
また、点在化パターンは、インクジェット印刷法により形成されてもよい。
また、点在化パターンは、電子写真印刷法によって形成されてもよい。
点在化パターンは、各種の方法で形成することができ、配線電極と同じ方法で形成してもよいし、配線電極とは異なる方法で形成してもよい。
この発明によれば、セラミックグリーンシートの積層体を焼成して多層配線基板を作製する際に、点在化パターンによって配線電極とセラミック層との間の熱収縮率の差による応力を緩和することができ、セラミック層にクラックが発生したり、基板に反りが発生することを防止することができる。さらに、点在化パターンを放熱用や電磁遮蔽用としても用いることができる。また、点在化パターンを小さくすることができるため、配線電極やビアホールの間の隙間に点在化パターンを形成することができる。そのため、配線電極やビアホールの形成位置が制限されず、多層配線基板の設計の自由度を確保することができる。さらに、点在化パターンを形成するために、セラミックグリーンシートに凹部などを形成する必要がなく、多層配線基板の製造が容易である。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。
この発明の多層配線基板の一例を示す断面図解図である。 図1に示す多層配線基板の1つのセラミック層の一例を示す平面図である。 図1に示す多層配線基板の1つのセラミック層の他の例を示す平面図である。 インクジェット印刷に使用されるインクや電子写真印刷に使用されるトナーに用いられる1次粒子を示す図解図である。 インクジェット印刷に使用されるインクや電子写真印刷に使用されるトナーに用いられる2次粒子を示す図解図である。 この発明の多層配線基板の他の例を示す断面図解図である。 図6に示す多層配線基板の1つのセラミック層を示す平面図である。 この発明の多層配線基板のさらに他の例を示す断面図解図である。 この発明の多層配線基板の別の例を示す断面図解図である。 セラミック層上に形成される点在化パターンの配置の一例を示す図解図である。 セラミック層上に形成される点在化パターンの配置の他の例を示す図解図である。 セラミック層上に形成される点在化パターンの形状の一例を示す平面図解図である。 セラミック層上に形成される点在化パターンの形状の他の例を示す平面図解図である。 セラミック層上に形成される点在化パターンの形状のさらに他の例を示す平面図解図である。 セラミック層上に形成される点在化パターンの形状の別の例を示す平面図解図である。 セラミック層上に形成される点在化パターンの配置のさらに他の例を示す図解図である。 従来の多層配線基板の一例を示す断面図解図である。
符号の説明
10 多層配線基板
12 セラミック層
14 配線電極
16 点在化パターン
18 ビアホール
20 側面電極
22 電子部品
24 プリント基板
26 半田
28 サーマルビア
図1はこの発明の多層配線基板の一例を示す断面図解図であり、図2および図3は図1に示す多層配線基板の1つのセラミック層を示す平面図である。多層配線基板10は、複数のセラミック層12を含む。セラミック層12の主面上には、配線電極14が形成される。図2に示すように、配線電極14の周囲には、複数の点在化パターン16が形成される。点在化パターン16は、たとえば配線電極14と同じ材料で、細かい点状に形成される。
点在化パターン16は、図3に示すように、配線電極14の近傍において、その密度が高く、配線電極14から遠ざかるにしたがって、その密度が低くなるように形成されることが好ましい。点在化パターン16の密度分布を変化させるために、たとえば図1に示すように、セラミック層12の厚み方向における点在化パターン16の数を変化させることができる。つまり、配線電極14の近傍において、複数の点在化パターン16を積み重ね、配線電極14から遠ざかるにしたがって、点在化パターン16の積み重ね数を少なくすることにより、点在化パターン16の密度分布を変化させることができる。
また、図3に示すように、セラミック層12の平面内における点在化パターン16の数を変化させることにより、点在化パターン16の密度分布を変化させることができる。つまり、セラミック層12の平面内において、配線電極14の近傍における点在化パターン16の存在率を多くし、配線電極14から遠ざかるにしたがって、点在化パターン16の存在率を少なくすることにより、点在化パターン16の密度分布を変化させることができる。
さらに、点在化パターン16の存在率を一定にしておき、点在化パターン16の大きさを変えることにより、点在化パターン16の密度分布を変化させてもよい。つまり、配線電極14の近傍における点在化パターン16を大きくし、配線電極14から遠ざかるにしたがって、点在化パターン16を小さくすることにより、点在化パターン16の密度分布を変化させることができる。
なお、点在化パターン16の存在率の変化と、点在化パターン16の大きさの変化の両方が混在していてもよいが、少なくとも一方によって、点在化パターン16の密度分布を変化させることができる。つまり、全ての点在化パターン16の大きさを等しくして、位置的に点在化パターン16の存在率を変化させることにより、その密度分布を変化させることができる。また、点在化パターン16の存在率が位置的に変化せず、点在化パターン16の大きさのみを変化させることにより、点在化パターン16の密度分布を変化させることができる。
多層配線基板10は、セラミックグリーンシート上に、導電材料などによって、配線電極14および点在化パターン16を形成し、これらのセラミックグリーンシートを積層して焼成することにより形成される。セラミックグリーンシート上へのパターンの形成は、たとえばスクリーン印刷法、インクジェット印刷法、電子写真印刷法などによって、導電材料を付与することにより行われる。このとき、配線電極14および点在化パターン16は、同じ方法で形成されてもよいし、異なる方法で形成されてもよい。異なる方法で形成する場合としては、たとえばセラミックグリーンシート上にスクリーン印刷によって配線電極14を形成し、インクジェット印刷により点在化パターン16を形成する方法などが考えられる。なお、インクジェット印刷では使用するインクの分散度が大きい場合、また、電子写真印刷では使用するトナーの流動性が大きい場合は、図4に示すような粒子単体である1次粒子による配線電極14および点在化パターン16の形成が行える。このため、1次粒子の粒径が小さいほど微細な配線電極14や点在化パターン16の形成をすることができる。また、インクの分散度が小さいときやトナーの流動性が小さいときは、図5に示すような1次粒子の集合体である2次粒子が形成され、1次粒子と2次粒子による印刷が行われる。
これらのパターンが形成されたセラミックグリーンシートが積層され、焼成されることにより、多層配線基板10が作製される。このとき、配線電極14や点在化パターン16の熱収縮率とセラミック層12の熱収縮率とが異なり、これらの間に応力が働く。しかしながら、細かい点在化パターン16がセラミック層12上に散在しているため、配線電極14とセラミック層12との間に働く応力が分散される。つまり、配線電極14の近傍においては、点在化パターン16の密度が高いため、熱収縮率は配線電極14に近い値となる。また、配線電極14から遠ざかるにしたがって、点在化パターン16の密度が低くなるため、配線電極14から遠ざかるにしたがって、熱収縮率はセラミック層12に近くなっていく。そのため、セラミックグリーンシートの積層体を焼成するとき、配線電極14とセラミック層12との間に働く応力が、点在化パターン16によって分散され、セラミック層12にクラックが発生したり、基板に反りや変形が発生することを抑えることができる。また、配線電極14の周囲に点在化パターン16を形成することにより、クラックの発生の起点となる全ての位置において、応力の分散化を図ることができる。
また、図6および図7に示すように、セラミック層12にビアホール18が形成されている場合においても、点在化パターン16を形成することができる。ここで、ビアホール18は、異なるセラミック層12に形成された配線電極14どうしを接続したり、多層配線基板10上に実装された電子部品と内部の配線電極14とを接続するために、セラミック層12に形成された貫通孔に導電材料が充填されたものである。ビアホール18を形成するためには、たとえばセラミックグリーンシートに貫通孔を形成し、導電ペーストなどが貫通孔に充填される。そして、セラミックグリーンシートを積層して焼成することにより、セラミック層12中にビアホール18が形成される。なお、図6および図7に示す多層配線基板10では、内部のセラミック層12に形成された配線電極14が基板の側面に引き出され、基板の側面に形成された側面電極20に接続されている。複数の側面電極20のうち、1つまたはいくつかの側面電極20は、たとえばグランド電極として使用される。また、多層配線基板10の上面には、別の電子部品22が搭載され、ビアホール18を介して、内部のセラミック層12に形成された配線電極14に接続されている。
ビアホール18が形成された多層配線基板10においては、点在化パターン16は、ビアホール18の平面形状より小さく形成される。それにより、配線電極14やビアホール18の間の隙間に、点在化パターン16を形成することができる。したがって、点在化パターン16の形成位置を考慮することなく、自由に配線電極14やビアホール18の位置を設計することができる。
また、セラミック層12の主面に点在化パターン16を形成することにより、点在化パターン16を介して、セラミック層12の主面に沿って熱を伝達させることができる。したがって、各セラミック層12の主面に沿って、多層配線基板10の内部における熱を外部に伝達させることが可能である。このように、多層基板10の内部の熱を選択的な経路で外部に伝達して放熱することができるため、多層配線基板10の内部に素子が形成された場合であっても、これらの素子に熱が伝わることが防止される。また、多層配線基板10の内部に形成された素子に熱が発生しても、セラミック層12の主面に沿って熱を伝達して放熱できるため、他のセラミック層12に形成された素子に熱の影響を与えることが防止される。
さらに、図6に示す多層配線基板10の1層目と2層目との間の点在化パターン16のように、点在化パターン16をビアホール18に接触させてもよい。このような多層配線基板10では、たとえば電子部品22で発生した熱がビアホール18を伝達してきたとき、点在化パターン16を介して、セラミック層12の主面に沿って外部に放熱することができる。
また、図6に示すように、グランド電極として使用される側面電極20に接続された配線電極14に、点在化パターン16が接触するようにしてもよい。点在化パターン16がグランド電極に接触することにより、点在化パターン16の両側において、電磁遮蔽効果を得ることができる。したがって、異なるセラミック層12に形成された素子の間や、同一のセラミック層12において点在化パターン16の両側に形成された素子の間、あるいは点在化パターン16の両側にある配線電極間で、電磁結合を防止することができる。
また、図8に示すように、多層配線基板10をプリント基板24に半田26で接続して用いるときに、電子部品22に発生した熱をプリント基板24に放熱するために用いられるビアホールとして、サーマルビア28が形成される場合がある。このような場合、サーマルビア28に点在化パターン16を接触させることにより、サーマルビア28を介して、多層配線基板10内の熱をプリント基板24に放熱することができる。したがって、点在化パターン16をサーマルビア28に接触させることにより、放熱効果を高めることができる。
さらに、図8に示すように、点在化パターン16を多層配線基板10の側面に露出させてもよい。たとえば、多層配線基板10を作製する際に、配線電極14やビアホール18を有する大きいマザー基板を作製し、このマザー基板を切断して個々の多層配線基板10としたときに、多層基板10の側面に点在化パターン16が露出する。このように、多層配線基板10の側面に点在化パターン16が露出することにより、基板内部の熱が点在化パターン16を伝わって、露出した点在化パターン16から放熱される。したがって、多層配線基板10の側面に点在化パターン16を露出させることにより、放熱効果を高めることができる。
また、図9に示すように、多層配線基板10の側面に側面電極20が形成され、この側面電極20が半田26でプリント基板24に接続される構成である場合、側面電極20に点在化パターン16を接触させてもよい。このように、側面電極20に点在化パターン16を接触させることにより、基板内部の熱を点在化パターン16から側面電極20に伝達し、側面電極20から外部に放熱することができる。したがって、側面電極20に点在化パターン16を接触させることにより、多層配線基板10の放熱効果を高めることができる。
これらの多層配線基板10において、各セラミック層12上の配線電極14の周囲に点在化パターン16が形成されるが、図10に示すように、屈曲した配線電極14の角部の外側部分および内側部分の点在化パターン16の密度が高くなるように設計される。屈曲した配線電極14の角部近傍は、焼成時の収縮により、応力が集中しやすい部分である。そこで、この部分の点在化パターン16の密度を高くすることにより、応力が集中しやすい場所におけるクラックの発生を抑えることができる。
また、図11に示すように、隣接する2つの配線電極14が形成されている場合、これらの配線電極14間の点在化パターン16の密度が高くなるように設計される。2つの配線電極14が隣接する場合、これらの配線電極14間に応力が集中しやすい。そのため、隣接する配線電極14間において、点在化パターン16の密度を高くすることにより、応力が集中しやすい場所におけるクラックの発生を抑えることができる。
なお、点在化パターン16の形状としては、図12に示すような円形や、図13に示すような楕円形にすることが好ましい。点在化パターン16においても、角部があれば、その近傍に応力が集中するため、円形や楕円形などのような略円形の平面形状とすることにより、応力の集中を防止することができる。ただし、この多層配線基板10は、大きい配線電極14やビアホール18の周囲に細かい点在化パターン16を散在させることにより、セラミック層12に加わる応力を緩和しようとするものである。そのため、図14に示すような四角形の点在化パターン16や、図15に示すような三角形の点在化パターン16であっても、細かい点在化パターン16を形成することによって、セラミック層12にクラックが発生することを抑えることができる。
また、図16に示すように、配線電極14の直近部分には点在化パターン16を形成しないで、配線電極14と点在化パターン16との間に若干の隙間を形成することが好ましい。このような隙間を形成しておけば、配線電極14のパターンを形成する際に、ライン幅がばらついても、配線電極14と点在化パターン16との接触を防止することができる。なお、点在化パターン16の材料としては、必ずしも配線電極14と同じ材料とする必要はなく、異なる材料で形成してもよい。たとえば、点在化パターン16の材料として、フェライトやマグネタイトなどの磁性材料を用いると、電磁遮蔽効果を得ることができる。ここで、点在化パターン16によって、配線電極14とセラミック層12との間の応力を緩和するためには、点在化パターン16の熱収縮率が、配線電極14の熱収縮率とセラミック層12の熱収縮率の間の値であることが好ましい。
このような多層配線基板10を製造するために、たとえばスクリーン印刷法が用いられる。そのために、セラミック層12の材料となるセラミックスラリーが準備される。このセラミックスラリーを用いて、ドクターブレード法により、キャリアフィルム上にセラミックグリーンシートが成形される。そして、セラミックグリーンシートは、キャリアフィルムとともに、所定の大きさに切断される。
次に、キャリアフィルム側から出力制御されたレーザー光(CO2レーザー)を照射し、キャリアフィルムとセラミックグリーンシートを貫通させて、キャリアフィルムおよびセラミックグリーンシートにスルーホールが形成される。そして、キャリアフィルム側からスルーホール内に導体ペーストを充填し、余分な導体ペーストが掻き取られる。
導体ペーストが充填されたセラミックグリーンシートのシート面に、スクリーン印刷法によって、配線電極14が形成される。なお、導体ペースト中に含まれる導電性物質としては、Cu,Ni,Co,Ag,Pd,Rh,Ru,Au,Pt,Ir等の遷移金属群より選ばれる少なくとも1種類の金属とすることが好ましい。また、これらの金属を単独で用いてもよいが、合金として用いてもよい。さらに、これらの金属の酸化物を用いてもよい。
セラミックグリーンシートの配線電極14が形成された面に、スクリーン印刷によって、点在化パターン16が形成される。点在化パターン16の密度は、CADパターンで任意に変更することができる。ここで、点在化パターン16の密度とは、セラミックグリーンシートの配線電極14がない部分の任意の面積に占める点在化パターン16の総投影面積の割合のことである。点在化パターン16の形状は、上述のように、円形、楕円形、四角形、三角形等、あらゆる形状とすることができる。また、点在化パターン16の材料としては、上述のように、配線電極14と同じ材料を用いることもできるし、異なる材料を用いることもできる。配線電極14と点在化パターン16を同じ材料で形成すれば、配線電極14と点在化パターン16とを同一工程で形成できるため、加工費を削減する効果を得ることができる。
必要な層についてスルーホールの形成と導体ペーストの充填、配線電極14の形成、点在化パターン16の形成を行い、全ての層が積層されて圧着される。得られた積層体について、最終的に多層配線基板10となる子基板に分割するためのブレイク溝が形成される。さらに、積層体が焼成され、外部電極となる部分にめっきが施される。そして、得られたマザー基板上にICや表面実装部品などが実装され、ブレイク溝部分で子基板に分割されて、複数の多層配線基板10が作製される。
この多層配線基板10では、上述のように、焼成時におけるセラミック層のクラック発生や基板の反りの発生などを防止することができる。また、点在化パターン16を形成することによって、放熱効果や電磁遮蔽効果を得ることもできる。ここで、点在化パターン16は、配線電極14と同一層、つまり積層されたセラミック層12の間に形成されるため、セラミック層12の内部に金属粒子が含まれておらず、基板自体の誘電率、熱伝導性、電気伝導性、基板強度などの特性の変化を最小限に抑えることができる。
さらに、点在化パターン16は、配線基板14やビアホール18の間の余白スペースに形成すればよく、大きい面積を占有する必要がない。そのため、配線電極14などの高密度化に対して障害になることはなく、設計の自由度も確保することができる。しかも、点在化パターン16の密度分布の設計も自由である。また、点在化パターン16は、配線電極14より厚くする必要はなく、多層配線基板10の厚みが増加することもない。さらに、スクリーン印刷法を用いれば、配線電極14と点在化パターン16とは、同じ材料を用いて、同じ工程で作製することができ、原料費、加工費のコストアップを抑えることができる。
なお、公知の事実として、焼成時に配線電極を構成する金属がセラミック中に拡散する場合がある。この場合、点在化パターンが形成されなくても、配線電極と配線電極周囲のセラミックの収縮挙動の差が小さくなり、クラックを抑制する可能性も想定される。しかしながら、配線電極材料とセラミックの組み合わせによっては、セラミック中に配線電極材料が拡散しない場合もあり、また配線電極材料をセラミック中に拡散させるためには、焼成プロファイルもある程度制限される。それに対して、点在化パターン16を形成する場合には、材料の組み合わせや焼成プロファイルに拘束されることなく、クラック抑制の効果を得ることができるため、材料の組み合わせなどにおいても、自由に設計することができる。
また、点在化パターン16をインクジェット印刷法によって形成することができる。そのために、上述の方法と同様にして、スクリーン印刷による配線電極14を形成したセラミックグリーンシートが準備される。また、インクジェット印刷に用いられるインクが準備される。このようなインクとして、たとえば100重量部のIPA(イソプロピルアルコール)の中に平均粒径100nmのCu粒子を3重量部加えて分散剤を添加し、点在化パターン形成用のインクが作製される。
インク中に含まれる点在化パターン用物質としては、配線電極14の材料と同一材料であってもよいし、異種材料であってもよい。配線電極14の材料と点在化パターン用材料とが同一材料である場合、点在化パターン用物質として、Cu,Ni,Co,Ag,Pd,Rh,Ru,Au,Pt,Ir等の遷移金属群が用いられる。今回の例では、Cuが用いられているが、Agが用いられる場合、さらに小さいナノ粒子を使用することができる。
なお、点在化パターン用物質の平均粒子径は、10nm〜1μmであることが好ましい。平均粒子径が1μmを超えると、インクジェット用ノズルが詰まってしまうという問題が発生する。また、点在化パターン用物質のインク中の濃度としては、70重量%以下、特に50重量%以下であることが好ましい。点在化パターン用物質の濃度が70重量%を超えると、粘度、表面張力などのインク特性を満たさなくなるため、インクジェット用インクとして使用することができなくなる。また、点在化パターン用インクの粘度としては、1〜100mPa・s、表面張力としては、25〜80mN/mの範囲にあることが好ましい。この範囲外では、インクジェット用インクとして用いるためのインク特性を満足させることができない。
さらに、溶剤としては、IPA以外にも、たとえば、ヘキサン、ヘプタン、オクタン、デカン、ウンデカン、ドデカン、トリデカン、トリメチルペンタンなどの長鎖アルカンや、シクロヘキサン、シクロヘプタン、シクロオクタンなどの環状アルカン、ベンゼン、トルエン、キシレン、トリメチルベンゼン、ドデシルベンゼンなどの芳香族炭化水素、ヘキサノール、ヘプタノール、オクタノール、デカノール、シクロヘキサノール、テルピネオールなどのアルコールを用いることができる。これらの溶媒は、単独で用いてもよいし、混合溶媒の形で用いてもよい。
このような点在化パターン用インクを用いて、スクリーン印刷で配線電極14が形成されたセラミックグリーンシート面に、配線電極14の全周囲を取り囲むようにして、インクジェット印刷により、微小な点在化パターン16が形成される。その後、セラミックグリーンシートの積層、焼成、電子部品の実装、マザー基板の分割などが行われるが、これらについては、スクリーン印刷による方法と同様である。
ここで、点在化パターン16の密度分布を変化させるために、点在化パターン用インク中の点在化パターン用物質の含有量を調整する方法がある。点在化パターン用物質の含有量を多くすると、点在化パターン16の密度を高くすることができる。また、インクジェット用ノズルが噴射するインク粒子の大きさ(吐出量)で調整することもできる。インクの吐出量を多くすると、点在化パターン16の密度を高くすることができる。また、点在化パターン16の重ね印刷を行ってもよい。重ね印刷回数を増やすと、点在化パターン16の密度を高くすることができる。
このように、インクジェット印刷法によって点在化パターン16を形成しても、スクリーン印刷法による形成と同様に、クラック防止、放熱、電磁遮蔽などの効果を得ることができる。なお、必ずしも配線電極14をスクリーン印刷によって形成する必要はなく、配線電極14と点在化パターン16の両方をインクジェット印刷によって形成してもよい。
また、電子写真印刷法を用いて、配線電極14および点在化パターン16を形成してもよい。そのために、配線電極14および点在化パターン16を形成するための荷電性粉末が作製される。荷電性粉末を作製するために、銅粉と樹脂とが混合され、表面処理機を用いて、銅粉表面が樹脂で被覆される。得られたサンプルを分級し、微粉と粗粉とが除去される。このようにして得られたカプセル銅粉と外添剤とを混合し、表面処理機を用いて、カプセル銅粉の表面に外添剤が均一に付着させられる。そして、外添剤が付着したカプセル銅粉とキャリアとを混合することにより、現像剤が得られる。
トナーを構成する導電性材料としては、Cu,Ni,Ag,Pd,Rh,Ru,Au,Pt,Ir等の遷移金属群から選ばれた少なくとも1種類の金属とすることが好ましい。また、これらの金属を単体で用いてもよいし、合金として用いてもよい。さらに、これらの金属の酸化物を用いてもよい。
トナーを構成する導電性材料の平均粒子径としては、0.05μm〜10μmの範囲であることが好ましく、さらに好ましい範囲は、0.1μm〜5μmの範囲である。導電性材料の平均粒子径が10μmを超えると、トナー粒子径が大きくなり、微細な配線電極14の形成が困難になる。また、導電性材料の粒子径が0.05μm未満になると、樹脂被覆時に凝集しやすくなるため、帯電性の良好なトナーを形成することができない。
また、トナーの平均粒子径としては、1〜30μmの範囲であることが好ましく、より好ましくは、5〜10μmの範囲である。トナーの平均粒子径が30μmを超えると、微細な配線電極14の形成が困難になる。また、トナーの平均粒子径が1μm未満になると、トナー1個当たりの帯電量が小さくなり、配線電極14のエッジ再現性が悪化する。
導電性材料の含有率としては、10〜95重量%の範囲であることが好ましく、より好ましくは、80〜95重量%の範囲である。導電性材料の含有率が95重量%を超えると、トナー中の樹脂が少なくなり、表面に導電性材料が露出して、帯電性が悪化する。また、導電性材料の含有率が10重量%未満になると、焼成した後の配線電極14の抵抗が高くなってしまう。
得られたトナーを用いて、電子写真印刷法によって、セラミックグリーンシート上に配線電極14が形成される。そのために、電子写真印刷機の感光体が一様に帯電させられる。次に、帯電した感光体にLEDで光を照射することにより、配線電極状の潜像が形成される。さらに、現像スリーブに担持した現像剤を感光体に接触させ、現像バイアスをかけることにより、感光体上の配線電極状の潜像にトナーが付与される。
トナーが付与された感光体は、セラミックグリーンシートに重ねられ、セラミックグリーンシート上にトナーが転写される。そして、配線電極状にトナーが転写されたセラミックグリーンシートをオーブンに入れてトナーを定着させることにより、配線電極14が形成されたセラミックグリーンシートを得ることができる。
次に、セラミックグリーンシート上に、点在化パターン16が形成される。そのために、電子写真印刷機の感光体が一様に帯電させられる。次に、帯電した感光体にLEDで光を照射することにより、点在化パターン状の潜像が形成される。このとき、点在化パターン16の密度は、配線電極14の近辺が最も高く、配線電極14から遠ざかるにしたがって、徐々に低くなるように設計される。さらに、現像スリーブに担持した現像剤を感光体に接触させ、現像バイアスをかけることにより、感光体上の点在化パターン状の潜像にトナーが付与される。
点在化パターンが現像された感光体は、配線電極14が形成されたセラミックグリーンシートに重ねられ、配線電極付きセラミックグリーンシート上にトナーが転写される。そして、点在化パターン状にトナーが転写された配線電極付きセラミックグリーンシートをオーブンに入れてトナーを定着させることにより、配線電極14と点在化パターン16とが形成されたセラミックグリーンシートを得ることができる。このとき、点在パターン16は、互いに隔離・絶縁されているうえに、配線電極14からも分離・絶縁化されている。
なお、配線電極14および点在化パターン16は、乾式2成分現像方式で作製したが、それ以外にも、乾式1成分現像方式や湿式現像方式などによって形成することもできる。また、上述の例では、配線電極14の近くにおける点在化パターン16の密度を高くしたが、配線電極14の直近における点在化パターン16の密度を0にしておけば、配線電極幅がばらついた場合でも、配線電極14と点在化パターン16とが接触することを防ぐことができる。
その後、セラミックグリーンシートの積層、焼成、電子部品の実装、マザー基板の分割などが行われるが、これらについては、スクリーン印刷による方法と同様である。このように、電子写真印刷法によって点在化パターン16を形成しても、スクリーン印刷法による形成と同様に、クラック防止、放熱、電磁遮蔽などの効果を得ることができる。なお、配線電極14をスクリーン印刷によって形成し、点在化パターン16を電子写真印刷によって形成してもよい。
電子写真印刷法による点在化パターンの作製において、たとえば、CADによる設計時に、点在化パターン16の密度分布の調整を行なうことができる。また、感光体の潜像にトナーを付与するときに、現像バイアスを高くすることにより、点在化パターン16の密度を高くすることができる。これは、トナーを感光体に移動させる電界の力が大きくなるためである。さらに、トナー濃度を高くすると、点在化パターン16の密度を高くすることができる。これは、感光体に供給されるトナー量が増加するためである。また、現像スリーブと感光体の周速比を大きくすることにより、点在化パターン16の密度を高くすることができる。これは、感光体の周速度に対して現像スリーブの周速度を大きくすることであり、感光体に供給されるトナーの量が増加するためである。さらに、トナー中の点在化パターン用材料を多くすることにより、点在化パターン16の密度を高くすることができる。上述の例では、トナーを構成する導電性材料の割合を増やすことにより、点在化パターン16の密度を高くすることができる。
なお、スクリーン印刷、インクジェット印刷および電子写真印刷によって配線電極14や点在化パターン16を形成する方法を示したが、その他の方法、たとえば熱転写印刷、グラビア印刷、直接描画印刷などの公知のパターン形成法を利用して、配線電極14や点在化パターン16を形成することができる。
クラック確認用サンプルとして、セラミックと配線電極材料の収縮挙動差が顕著に出やすく、欠陥を検出しやすい構成とした多層配線基板を作製した。具体的には、厚みが10μmの薄いセラミックグリーンシートを連続30層積層するサンプルを作製した。各セラミックグリーンシートには、通常より厚めの配線電極を形成した。このようにして得られた積層体を焼成し、断面観察によってクラックを確認した。また、放熱性の確認は、クラック確認用サンプルを用いて行った。具体的には、配線電極に0.3Aの電流を流した際のサンプル上面の温度上昇を測定した。
さらに、電磁結合確認用サンプルとして、セラミック層上に対向する配線電極を有し、サイドエッジ結合させるカプラを作製した。対向する配線電極の幅は100μmとし、配線電極間ギャップは電磁結合度が強くなるように30μmとした。また、サンプルにグランド電極を形成し、点在化パターンをグランド電極に接続した。電磁遮蔽の効果確認は、カプラの電磁結合度で行った。また、電磁結合確認用サンプルを用いて、絶縁抵抗(IR)の測定を行った。
これらのサンプルを確認したところ、点在化パターンの密度分布の変化に伴い、クラック防止効果、放熱効果、ライン間の電磁遮蔽効果が向上した。これらの効果が現われるのは、点在化パターンの密度が3%以上となったときである。また、配線電極間の絶縁抵抗(IR)は、点在化パターンの密度の増加とともに低下する。点在化パターンの密度が60%を超えると、配線電極間がショートして、電子部品として機能しなくなる。以上より、多層配線基板を電子部品として好適に使用できる点在化パターンの密度は、3〜60%の範囲である。
また、点在化パターンの形状が円状や楕円状のほうが、三角形や四角形のような多角形に比べて、クラック防止効果が大きいことが認められた。これは、点在化パターンに角部がある場合、その部分にセラミックとの収縮差による応力が集中するためであると考えられる。したがって、点在化パターンの形状としては、円状や楕円状であることが好ましい。
また、点在化パターンのサイズが20μm以上になると、クラック防止効果が小さくなることが認められた。これは、点在化パターンのサイズが大きくなると、セラミックとの収縮差の絶対量が大きくなり、それに伴って、点在化パターン周辺にかかる応力も大きくなるためと考えられる。また、点在化パターンのサイズが0.05μm以下になっても、クラック防止効果が小さくなる。これは、セラミックの収縮挙動が支配的になりすぎて、収縮差を緩和させることができないためであると考えられる。したがって、点在化パターンのサイズとしては、平均粒子径が0.05〜20μmの範囲であることが好ましい。
また、配線電極の全周囲に点在化パターンを形成した場合、クラック防止効果、放熱効果、配線電極間の電磁遮蔽効果が向上した。さらに、配線電極の近傍の点在化パターンの密度を高くし、配線電極から遠ざかるにしたがって点在化パターンの密度が低くなるように、点在化パターンの密度分布に勾配をつけた場合、クラック防止効果が向上した。これは、セラミックと配線電極材料の収縮挙動の差が顕著になることがないためであると考えられる。

Claims (17)

  1. 積層された複数のセラミック層、
    前記セラミック層の主面に形成される配線電極、および
    前記セラミック層の主面における前記配線電極の近傍に散在する複数の点からなる点在化パターンを含む、多層配線基板。
  2. 前記点在化パターンの密度分布を変化させた、請求項1に記載の多層配線基板。
  3. 前記配線電極近傍における前記点在化パターンの存在率が大きく、かつ前記配線電極から遠ざかるほど前記点在化パターンの存在率が小さくなるようにすることにより、前記点在化パターンの密度分布を変化させた、請求項2に記載の多層配線基板。
  4. 前記配線電極近傍から遠ざかるにつれて前記点在化パターンを小さくすることにより、前記点在化パターンの密度分布を変化させた、請求項3に記載の多層配線基板。
  5. 前記配線電極近傍から遠ざかるにつれて前記点在化パターンの個数を少なくすることにより、前記点在化パターンの密度分布を変化させた、請求項3に記載の多層配線基板。
  6. 前記点在化パターンは、前記配線電極と同一層上に形成された、請求項1ないし請求項5のいずれかに記載の多層配線基板。
  7. 前記点在化パターンは、前記配線電極と同じ材料で形成された、請求項1ないし請求項6のいずれかに記載の多層配線基板。
  8. 前記点在化パターンは、前記配線電極と異なる材料で形成された、請求項1ないし請求項6のいずれかに記載の多層配線基板。
  9. 前記セラミック層に形成されるビアホールを含み、前記点在化パターンの個々の面積が前記ビアホールの面積より小さい、請求項1ないし請求項8のいずれかに記載の多層配線基板。
  10. 前記セラミック層に形成されるビアホールを含み、前記点在化パターンが前記ビアホールに接続された、請求項1ないし請求項9のいずれかに記載の多層配線基板。
  11. 積層された前記セラミック層の側面に形成された側面電極を含み、前記側面電極に前記点在化パターンが接続された、請求項1ないし請求項10のいずれかに記載の多層配線基板。
  12. 接地用として用いられるグランド電極を含み、前記グランド電極に前記点在化パターンが接続された、請求項1ないし請求項11のいずれかに記載の多層配線基板。
  13. 前記点在化パターンの平面形状が略円形である、請求項1ないし請求項12のいずれかに記載の多層配線基板。
  14. 前記点在化パターンの熱収縮率は、前記セラミック層の熱収縮率と前記配線電極の熱収縮率の間の値である、請求項1ないし請求項13のいずれかに記載の多層配線基板。
  15. 前記点在化パターンは、スクリーン印刷法によって形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
  16. 前記点在化パターンは、インクジェット印刷法により形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
  17. 前記点在化パターンは、電子写真印刷法によって形成された、請求項1ないし請求項14のいずれかに記載の多層配線基板。
JP2008550067A 2006-12-19 2007-11-19 多層配線基板 Active JP4883095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008550067A JP4883095B2 (ja) 2006-12-19 2007-11-19 多層配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006340733 2006-12-19
JP2006340733 2006-12-19
PCT/JP2007/072340 WO2008075521A1 (ja) 2006-12-19 2007-11-19 多層配線基板
JP2008550067A JP4883095B2 (ja) 2006-12-19 2007-11-19 多層配線基板

Publications (2)

Publication Number Publication Date
JPWO2008075521A1 true JPWO2008075521A1 (ja) 2010-04-08
JP4883095B2 JP4883095B2 (ja) 2012-02-22

Family

ID=39536155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550067A Active JP4883095B2 (ja) 2006-12-19 2007-11-19 多層配線基板

Country Status (4)

Country Link
US (1) US8207452B2 (ja)
JP (1) JP4883095B2 (ja)
DE (1) DE112007002960T5 (ja)
WO (1) WO2008075521A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI436713B (zh) * 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程
WO2014027486A1 (ja) 2012-08-13 2014-02-20 株式会社村田製作所 電子部品およびその製造方法
KR20140024584A (ko) * 2012-08-20 2014-03-03 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
WO2014104300A1 (ja) * 2012-12-27 2014-07-03 京セラ株式会社 配線基板、電子装置および発光装置
US20150034996A1 (en) * 2013-08-01 2015-02-05 Epistar Corporation Light-emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065286A (ja) * 1996-06-24 1998-03-06 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその作製方法
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2004172260A (ja) * 2002-11-19 2004-06-17 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715144A (ja) 1993-06-16 1995-01-17 Toshiba Corp マルチチップモジュール用セラミックス多層基板
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
JP2001077543A (ja) 1999-09-03 2001-03-23 Fujitsu Ltd 多層配線基板
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
US6515237B2 (en) * 2000-11-24 2003-02-04 Hitachi Chemical Company, Ltd. Through-hole wiring board
US6777071B2 (en) * 2002-04-25 2004-08-17 Micron Technology, Inc. Electrical interconnect using locally conductive adhesive
JP2004228492A (ja) * 2003-01-27 2004-08-12 Fujikura Ltd 多層基板、多層基板用基材およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065286A (ja) * 1996-06-24 1998-03-06 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその作製方法
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2004172260A (ja) * 2002-11-19 2004-06-17 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
US20090218123A1 (en) 2009-09-03
DE112007002960T5 (de) 2009-12-31
JP4883095B2 (ja) 2012-02-22
US8207452B2 (en) 2012-06-26
WO2008075521A1 (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4883095B2 (ja) 多層配線基板
US7319197B2 (en) Structure of stacked vias in multiple layer electrode device carriers
US6898850B2 (en) Method of manufacturing circuit board and communication appliance
JP2016051834A (ja) プリント配線基板およびその製造方法
CN110402615B (zh) 高频传输用印刷线路板
KR20160080637A (ko) 코일 부품 및 그 제조 방법
TW201521167A (zh) 封裝基板及其製法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
CN114846918A (zh) 电子部件模块以及电子部件模块的制造方法
JP2005026313A (ja) 配線基板の製造方法
JP2005101436A (ja) 配線基板およびその製造方法
JP2014527304A (ja) 金属クラッド回路基板
US10104766B2 (en) Resin substrate and electronic device
JP4910335B2 (ja) 印刷配線板及び半導体集積回路装置
TW201616936A (zh) 電路板及其制法
JP2006332346A (ja) 基板、電子部品、及び、これらの製造方法
JP4027802B2 (ja) 配線構造
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013222946A (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
KR101223400B1 (ko) 기판 외곽 측면 도금 방법
JP2006066810A (ja) プリント配線基板及びこれを備えた画像形成装置
US20240128015A1 (en) Inductor component
JP5056950B2 (ja) 導体パターン形成用荷電性粉末およびそれを用いた積層セラミック電子部品
US20210327606A1 (en) Photosensitive conductive paste, laminated electronic component, and method of manufacturing laminated electronic component
JP2011040575A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4883095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150