JP2011040575A - 電子デバイス及びその製造方法 - Google Patents

Abstract

【課題】基板と電子部品との接続部で生じる不要な電磁波放射を抑制できる電子デバイス及びその製造方法を提供する。
【解決手段】電子デバイス１００は、第２電極パッド１３を有する基板１１と、電位安定部２１ａの端部２１ｂ（外部接続端子）を有する電子部品２１と、を有する。電子部品２１は導電箔２０により被覆され、絶縁被覆導電突起２２が、導電箔２０の表面から基板１１に向かって突出する。第２電極パッド１３は、基板１１の電位安定層１１ａ（電源又はグランド）と電気的に接続される。電位安定部２１ａは、電子部品２１の電源又はグランドである。第２電極パッド１３と電位安定部２１ａの端部２１ｂとは、導電箔２０及び絶縁被覆導電突起２２を介して互いに電気的に接続される。
【選択図】図３

Description

本発明は、電子デバイス及びその製造方法に関し、特に電子部品の実装構造に関する。

近年の技術の発展に伴い、電子機器の小型化・高密度化とともに信号伝送の高速化が進んでいる。使用される半導体も急速に性能が向上し、半導体チップ内におけるクロック周波数は３〜５ＧＨｚのものが実用化されており、今後１０ＧＨｚ以上のものが実現されると予想される。また、チップ（電子部品）から基板への信号も１．８〜４ＧＨｚと高周波になると予想される。

しかし、このような信号伝送の高速化に伴い、新たな課題も発生した。その１つが、信号伝送時に不要な電磁波が放射し易くなることである。配線基板内のグランド又は電源のビアホールの周囲につくられる非導体領域（以下、クリアランスと称す）の存在が、不要な電磁波の主な発生原因であると考えられている。このため、不要な電磁波を抑制すべく、クリアランスを補填するための配線経路の形成やクリアランスサイズの縮小などが検討されている。また、プリント配線板においては、ストリップライン又はマイクロストリップラインを採用することで、伝送信号における不要な電磁波放射を抑制することも提案されている。例えば特許文献１（特に図１）に記載のプリント配線板では、併設されたガードグランド配線を工夫することで、高速デジタル信号に対する放射ノイズ又はクロストークノイズの抑制及び高密度配線を実現している。

特開２００４−２２１４００号公報

しかしながら、上記特許文献１に記載のプリント配線板では、伝送信号の不要な電磁波放射を基板単体だけでしか抑制することができず、電子部品と基板（実装基板）との接続部で発生する不要な電磁波放射を抑制するまでには至っていない。今後、部品内の信号伝送経路の更なる高密度化が進むと、不要な電磁波放射を抑制するための配線や外部電極の数又は量を減らす必要に迫られ、基板や半導体などの部品内で不要な電磁波放射を抑制することが難しくなると考えられる。また、電子部品から基板に信号が伝達される際の伝達速度のギャップによっても、半田接続部で不要な電磁波放射が発生するおそれがある。

本発明の目的は、基板と電子部品との接続部で生じる不要な電磁波放射を抑制できる電子デバイス及びその製造方法を提供することにある。

本発明の第１の観点に係る電子デバイスは、電極パッドを有する基板と、外部接続端子を有する電子部品と、前記基板と前記電子部品とを接続する導体部材と、を有し、前記電極パッドは、前記基板の電源又はグランドと電気的に接続され、前記外部接続端子は、前記電子部品の電源又はグランドと電気的に接続され、前記電極パッドと前記外部接続端子とは、前記導体部材を介して互いに電気的に接続される。

本発明の第２の観点に係る電子デバイスの製造方法は、電源又はグランドと電気的に接続される電極パッドを有する基板を用意することと、電源又はグランドと電気的に接続される外部接続端子を有する電子部品を用意することと、前記電極パッドと前記外部接続端子とを、導体部材を介して互いに電気的に接続することと、を含む。

なお、「用意すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。

本発明によれば、電子部品内ではなく基板と電子部品との接続部付近で配線を工夫することで、基板と電子部品との接続部で発生する不要な電磁波放射を抑制することができる。

本発明の実施形態１に係る電子デバイスの概要を示す透視図である。 図１のＡ−Ａ断面図である。 図１のＢ−Ｂ断面図である。 基板表層における絶縁被覆導電突起と半田バンプとの接続部の一例を示す図である。 基板表層における絶縁被覆導電突起と半田バンプとの接続部の別例を示す図である。 導電板材を用意する工程を説明するための図である。 図６ＡのＡ−Ａ断面図である。 導電板材に貫通孔を形成する工程を説明するための図である。 図７ＡのＡ−Ａ断面図である。 導電板材を切削加工する工程を説明するための図である。 図８ＡのＡ−Ａ断面図である。 図８ＡのＢ−Ｂ断面図である。 導電箔と電子部品とを貼り合わせる工程を説明するための図である。 図９ＡのＡ−Ａ断面図である。 図９ＡのＢ−Ｂ断面図である。 基板を用意する工程を説明するための図である。 図１０ＡのＡ−Ａ断面図である。 図１０ＡのＢ−Ｂ断面図である。 基板に電子部品を搭載する工程を説明するための図である。 基板に電子部品を搭載する工程を説明するための第１の断面図である。 基板に電子部品を搭載する工程を説明するための第２の断面図である。 本発明の実施形態２に係る電子デバイスの概要を示す透視図である。 図１３のＡ−Ａ断面図である。 本発明の実施形態３に係る電子デバイスの概要を示す透視図である。 図１５のＡ−Ａ断面図である。 図１５のＢ−Ｂ断面図である。 本発明の実施形態４に係る電子デバイスの概要を示す図である。 本発明の実施形態４に係る電子デバイスの別例を示す図である。

以下、本発明の実施形態について説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向（又はコア基板の厚み方向）に相当する配線板の積層方向を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（配線板の主面に平行な方向）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。本実施形態では、相反する積層方向を向いた２つの主面を、第１面（矢印Ｚ１側の面）、第２面（矢印Ｚ２側の面）という。積層方向において、コアに近い側を下層（又は内層側）、コアから遠い側を上層（又は外層側）という。

（実施形態１）
図１、図２（図１のＡ−Ａ断面図）、図３（図１のＢ−Ｂ断面図）に、本実施形態の電子デバイス１００を示す。電子デバイス１００は、基板１１（実装基板）と、基板１１に搭載される電子部品２１と、信号伝送用の接続部（半田バンプ２３）と、電源又はグランド用の接続部（導電箔２０、絶縁被覆導電突起２２、及び半田バンプ１４）と、を有する。ここで、信号伝送用の接続部は、基板１１の第１電極パッド１２（信号伝送用の電極パッド）と電子部品２１の電極２１ｃ（信号伝送用の外部接続端子）とを電気的に接続する。また、電源又はグランド用の接続部は、基板１１の第２電極パッド１３（電源又はグランド用の電極パッド）と電子部品２１の電位安定部２１ａの端部２１ｂ（電源又はグランド用の外部接続端子）とを電気的に接続する。

基板１１は、電位安定層１１ａと、配線層１１ｂと、配線１１ｄ（信号伝送用の配線）と、配線１１ｇ（電源又はグランド用の配線）と、第１電極パッド１２と、第２電極パッド１３と、半田バンプ１４と、ソルダーレジスト１５と、を有する。電位安定層１１ａは、基板１１の電源又はグランドである。ソルダーレジスト１５は、配線層１１ｂの第１面に形成される。ソルダーレジスト１５の開口部１５ａには第１電極パッド１２が配置され、ソルダーレジスト１５の開口部１５ｂには第２電極パッド１３が配置される。第１電極パッド１２、第２電極パッド１３は、基板１１の第１面に千鳥状に配置される。

配線層１１ｂは、例えばコア基板に対して層間絶縁層及び配線層が交互に積層される多層配線層である。配線層１１ｂには、レーザ等によりスルーホール１１ｃ、１１ｆが形成される。スルーホール１１ｃは、電位安定層１１ａも貫通する。そして、スルーホール１１ｃ、１１ｆに導体（例えばＣｕ）が充填されることで、配線１１ｄ、１１ｇが形成される。配線１１ｄは、信号の伝達に用いられる。このため、配線１１ｄは、絶縁材１１ｅにより電位安定層１１ａと絶縁される。また、配線１１ｇは、電源又はグランドに用いられる。このため、配線１１ｇは、電位安定層１１ａと電気的に接続される。

配線１１ｄの第１面には第１電極パッド１２が形成され、配線１１ｇの第１面には第２電極パッド１３が形成される。第１電極パッド１２（信号伝送用の電極パッド）と第２電極パッド１３（電源又はグランド用の電極パッド）とは、基板１１の同一面上に配置される。電子部品２１は、基板１１の第１電極パッド１２に実装される。そして、電子部品２１は、基板１１の第１面に搭載される。本実施形態において、第１電極パッド１２及び第２電極パッド１３は、例えばＡｕの表面にＮｉメッキを施したものである。第１電極パッド１２の直径はいずれも０．２ｍｍである。第２電極パッド１３の直径はいずれも０．０８ｍｍである。第１電極パッド１２の間隔は０．２ｍｍと十分に広い。また、第１電極パッド１２と第２電極パッド１３との間隔は０．１ｍｍである。これらは、電子部品２１の搭載や絶縁被覆導電突起２２の接触に関して十分な大きさである。ただし、これは一例であり、第１電極パッド１２、第２電極パッド１３の寸法等は任意である。

第１電極パッド１２の第１面には、半田バンプ２３が形成され、第１電極パッド１２の第２面には、配線１１ｄが接続される。一方、第２電極パッド１３の第１面には、半田バンプ１４が形成され、第２電極パッド１３の第２面には、配線１１ｇが接続される。半田バンプ１４は、基板１１の第１面側に露出し、電子部品２１に設けられた絶縁被覆導電突起２２と電気的に接続される。配線１１ｇにより、第２電極パッド１３は、電位安定層１１ａ（電源又はグランド）と電気的に接続される。

本実施形態の半田バンプ１４、２３は、例えば鉛フリー半田からなる。その半田の構成は、Ｓｎ−３．０Ａｇ−０．５Ｃｕである。これは電子機器に一般的に使用されるものである。ただし、これは一例であり、半田材等は任意である。

本実施形態の電子部品２１は、ＢＧＡのフルグリッドタイプである。また、図１中、ボール径ｄ１は０．２４ｍｍ、ボールピッチｄ２は０．４ｍｍ、ボール間隔ｄ３は０．１６ｍｍである。ただし、これは一例であり、半田バンプ２３の寸法や配置等は任意である。

なお、ＢＧＡタイプ以外にも、ＬＧＡやＣＳＰといった一般的に使用されるパッケージ形状のものを使用することができる。その他、ベアチップといったチップ形状のものを使用してもよい。さらに、半導体パッケージだけでなく、モジュール部品を使用してもよい。また、フルグリッドタイプだけでなく、パッケージ中央一帯に電極を持たないタイプやパッケージ外周部のみに電極を持つタイプのいずれを使用してもよい。

電子部品２１は、電位安定部２１ａ及び電極２１ｃを有する。電位安定部２１ａは、電子部品２１の電源又はグランドである。電極２１ｃは、電子部品２１の第２面側に形成される。電子部品２１は、導電箔２０で被覆されている。さらに導電箔２０は、絶縁膜２０ａにより被覆されている。電位安定部２１ａの端部２１ｂ（電源又はグランド用の外部接続端子）は、電子部品２１から露出しているため、導電箔２０は、電位安定部２１ａの端部２１ｂと電気的に接続される。

電極２１ｃ上には、半田バンプ２３が形成される。電子部品２１は導電箔２０、絶縁膜２０ａに覆われているが、導電箔２０の第２面には開口部２３ａが形成されている。このため、開口部２３ａから半田バンプ２３が露出し、半田バンプ２３は、電子部品２１を第１電極パッド１２と接続する。したがって、半田バンプ２３を介して、電極２１ｃと第１電極パッド１２とが互いに電気的に接続される。

導電箔２０は、例えばＣｕからなる。ただし、導電箔２０の材料としては、Ｎｉ、Ｓｎ、Ａｕ等を用いてもよい。また、前述の通りＢＧＡのボール径ｄ１は０．２４ｍｍであるため、導電箔２０の厚さは、ボール径ｄ１に十分収まる厚さ（例えば０．０４ｍｍ）とする。

絶縁膜２０ａは、例えばポリイミドからなる。ただし、絶縁膜２０ａの材料としては、ポリイミド以外の樹脂材料、さらにはポリイミドなどの樹脂材料だけでなく、ステアタイトや窒化ケイ素といった絶縁性をもつセラミック材料も用いることができる。また、電子機器における導電線材の絶縁被覆として一般的なフッ素樹脂を、絶縁膜２０ａの材料として用いてもよい。

導電箔２０には、絶縁被覆導電突起２２が接続されている。絶縁被覆導電突起２２は、電子部品２１の第２面（電極２１ｃ側）に格子状に配置される。図４に拡大して示すように、絶縁被覆導電突起２２は、導電突起２２ａ（導体部材）と、導電突起２２ａの表面（電気的接続をする部分を除く）を被覆する絶縁膜２２ｂと、からなる。導電突起２２ａの一端は導電箔２０と接続され、導電突起２２ａの他端は半田バンプ１４と接続される。すなわち、導電突起２２ａは、導電箔２０の第２面から基板１１に向かって突出する。

前述の通りＢＧＡのボール間隔ｄ３は０．１６ｍｍであるため、図１中、絶縁被覆導電突起２２の幅ｄ４（＝半田バンプ１４の幅）は、間隔ｄ３に十分収まる幅（例えば直径０．１ｍｍ）とする。絶縁被覆導電突起２２の長さは、基板１１側の半田バンプ１４に十分接触できるように、例えば０．１５ｍｍとする。ただし、これは一例であり、絶縁被覆導電突起２２の寸法等は任意である。

導電突起２２ａは、例えばＣｕからなる。ただし、導電突起２２ａの材料としては、Ｎｉ、Ｓｎ、Ａｕ等を用いてもよい。導電突起２２ａの形状は針状、ピン状、又は柱状でもよく、その断面形状は、円、正方形、長方形、多角形、又は三角形でもよい。

絶縁膜２２ｂは、例えばポリイミドからなる。ただし、絶縁膜２２ｂの材料としては、ポリイミド以外の樹脂材料、さらにはポリイミドなどの樹脂材料だけでなく、ステアタイトや窒化ケイ素といった絶縁性をもつセラミック材料も用いることができる。また、電子機器における導電線材の絶縁被覆として一般的なフッ素樹脂を、絶縁膜２２ｂの材料として用いてもよい。

導電突起２２ａと半田バンプ１４とは、例えば図４に示すように、互いに接触（当接）している。しかしこれに限定されず、例えば図５に示すように、導電突起２２ａが半田バンプ１４に突き刺さっていてもよい。

本実施形態の電子デバイス１００では、電位安定部２１ａ（電源又はグランド）と電気的に接続される導電突起２２ａが、電位安定層１１ａ（電源又はグランド）と電気的に接続される第２電極パッド１３上の半田バンプ１４に複数の点でつながる。すなわち、基板１１の電源と電子部品２１の電源、又は基板１１のグランドと電子部品２１のグランドとが、互いに電気的に接続される。このため、電子部品２１から基板１１へ伝送される信号からの不要な電磁波放射は抑制される。さらに、基板１１と電子部品２１との接続部で生じる不要な電磁波放射を抑制するため、今後、電子部品２１内の信号伝送経路の更なる高密度化が進んでも、好適に不要な電磁波放射を抑制することができる。

また、電子部品２１は、導電箔２０に囲まれ、半田バンプ２３は、導電箔２０、絶縁被覆導電突起２２、及び第１電極パッド１２等の導体に囲まれている。したがって、電子部品２１、半田バンプ２３は、それぞれ電源又はグランドと電気的に接続される導体で３次元的に囲まれている。このため、電子部品２１から基板１１へ信号を伝送する際に半田バンプ２３から放射される不要な電磁波が低減される。また、絶縁被覆導電突起２２の存在により、半田バンプ２３で発生する不要な電磁波放射が抑制される。その結果、不要な電磁波が与える他の伝送経路への悪影響は低減される。

基板１１、電子部品２１、絶縁被覆導電突起２２の反りやコプラナリティ（取付面に対する部品の各端子や電極の最下面の均一性）に起因して、導電突起２２ａと電位安定層１１ａとの未接続が懸念される。しかし、第２電極パッド１３上に半田バンプ１４を形成することで、導電突起２２ａと電位安定層１１ａとがより確実に接続されるようになる。これは、半田バンプ１４の存在により、上記反りやコプラナリティを吸収することができるからである。

次に、電子デバイス１００の製造方法を説明する。

作業者は、まず、図６Ａ及び図６Ｂ（図６ＡのＡ−Ａ断面図）に示すような導電板材１０１を用意する。導電板材１０１は、例えばＣｕからなる。ただし、導電板材１０１の材料としては、Ｎｉ、Ｓｎ、Ａｕ等を用いてもよい。導電板材１０１の材料は、厚み等の加工が容易な材料とすることが好ましい。

続けて、作業者は、図７Ａ及び図７Ｂ（図７ＡのＡ−Ａ断面図）に示すように、導電板材１０１をレーザで抜き打ち加工して、半田バンプ２３（電子部品２１の電極バンプ）の位置に重ならず、且つ、ボール径ｄ１以上の径（例えば０．２５ｍｍ）を有する開口部２３ａ（貫通孔）を形成する。

続けて、作業者は、図８Ａ及び図８Ｂ（図８ＡのＡ−Ａ断面図）及び図８Ｃ（図８ＡのＢ−Ｂ断面図）に示すように、導電板材１０１を切削加工し、導電箔１０２及び導電突起２２ａとする。このとき、導電板材１０１のうち、第２電極パッド１３と同じ位置が例えば直径０．１ｍｍ、長さ０．１５ｍｍの針状になるように切削加工を行うことで、導電突起２２ａが形成される。導電箔１０２の厚さは、例えば０．０４ｍｍとする。

切削加工後、導電箔１０２及び導電突起２２ａの表面のうち、導電突起２２ａ先端（電気的接続をする部分）以外の部分を覆うように、絶縁材を形成する。これにより、絶縁被覆導電突起２２及び絶縁膜２０ａが形成される。絶縁膜の材料は、リフロー耐熱を有する絶縁材料であることが好ましい。

なお、導電突起２２ａは、導電箔１０２に電気めっき処理することにより形成することもできる。あるいは、別に形成した導電突起２２ａを導電箔１０２と接合してもよい。例えば導電突起２２ａを導電箔１０２に突き刺すことで、導電箔１０２と導電突起２２ａとを接合することができる。これらの方法では、切削加工を必要としない。導電突起２２ａの材料は、径の加工（特に微細加工）が容易な材料とすることが好ましい。

続けて、作業者は、電子部品２１を用意し、図９Ａ及び図９Ｂ（図９ＡのＡ−Ａ断面図）及び図９Ｃ（図９ＡのＢ−Ｂ断面図）に示すように、例えば導電性接着剤により、導電箔１０２と電子部品２１とを貼り合わせる。具体的には、例えば導電箔１０２を折り曲げて電子部品２１を被覆させる。そして、導電箔１０２の貼り付け面に導電性接着剤を供給し、熱圧着等を行うことで、電位安定部２１ａの端部２１ｂと導電箔１０２とを接続させる。その結果、電子部品２１を被覆する導電箔２０が形成され、電子部品２１から露出している電位安定部２１ａの端部２１ｂと導電箔２０とが互いに接続される。なお、電位安定部２１ａの端部２１ｂと導電箔１０２とが電気的に接続されていれば足りるため、上記導電性接着剤は、全面的に供給せずに、電位安定部２１ａの端部２１ｂと導電箔１０２との接続点のみに供給してもよい。この場合、上記接続点以外は、例えばリフローに対して耐熱性を有するポリイミド両面テープなどで貼り付けることができる。

続けて、作業者は、図１０Ａ及び図１０Ｂ（図１０ＡのＡ−Ａ断面図）及び図１０Ｃ（図１０ＡのＢ−Ｂ断面図）に示すような基板１１を用意する。ソルダーレジスト１５の開口部１５ａには第１電極パッド１２が露出し、ソルダーレジスト１５の開口部１５ｂには第２電極パッド１３が露出する。

続けて、作業者は、例えば印刷法により又はジェットディスペンサーを用いて、第１電極パッド１２上及び第２電極パッド１３上に半田を供給する。その後、図１１及び図１２Ａ（図９Ｂ、図１０Ｂに対応する図）及び図１２Ｂ（図９Ｃ、図１０Ｃに対応する図）に示すように、例えば搭載機により基板１１に電子部品２１を搭載して、リフロー工程を通す。リフロー加熱により、各電極パッド上に供給された半田が基板１１側の第１電極パッド１２、第２電極パッド１３と電子部品２１側の電極２１ｃ、導電突起２２ａとを接続する。そして、電子デバイス１００（図１〜図３）が完成する。なお、電子部品２１の搭載前に予め半田バンプ１４を形成しておき、導電突起２２ａを含む電子部品２１を熱圧着することもできる。

本実施形態の製造方法では、電子機器の実装工程で多用される一般的な表面実装工程、及び一般的な金属加工方法を採用しており、従来の工程を大幅に変更することなく適用することができる。

次に、実施形態１以外の実施形態について、上記実施形態１との相違点を中心に説明する。これらの実施形態においては、上記図１等に示した要素と同一の要素には各々同一の符号を付し、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を割愛することとする。

（実施形態２）
図１３、図１４（図１３のＡ−Ａ断面図）に、本実施形態の電子デバイス２００を示す。電子デバイス２００では、基板１１の主面において、第１電極パッド１２（又は半田バンプ２３）と、第２電極パッド１３（又は半田バンプ１４）及び絶縁被覆導電突起２２とが、直線上に配置される。これにより、同じ実装面積における導電突起２２ａと半田バンプ１４との接続点数を増やすことができる。その結果、より多くの外部電極を持つ電子部品２１を適用することが可能になり、ひいては電子デバイスの高性能化が可能になる。

（実施形態３）
図１５、図１６（図１５のＡ−Ａ断面図）、図１７（図１５のＢ−Ｂ断面図）に、本実施形態の電子デバイス３００を示す。電子デバイス３００では、外周位置のみで、導電突起２２ａと半田バンプ１４とを接続している。絶縁被覆導電突起２２及び第２電極パッド１３（又は半田バンプ１４）の数を減らすことで、絶縁被覆導電突起２２等の製造工程及び使用量を削減することができるため、製造費や材料費が低下し、低コスト化を図ることができる。

なお、外周以外の位置のみで、導電突起２２ａと半田バンプ１４とを接続するようにしてもよい。少なくとも１箇所で導電突起２２ａと半田バンプ１４とが接続されていれば、半田バンプ２３からの不要な電磁波放射を抑制する効果は得られる。ただし、半田バンプ２３を囲むように導電突起２２ａを配置した方がその効果は大きい。

（実施形態４）
図１８（図４に対応する図）、図１９（図５に対応する図）に示すように、絶縁被覆されていない導電突起２２ａ、すなわち非絶縁の導電突起２２ａを適用してもよい。これにより、第２電極パッド１３（又は半田バンプ１４）及び導電突起２２ａのピッチを狭くすることができる。その結果、より高性能な半導体素子を持つ電子部品２１を適用することが可能になり、ひいては電子デバイスの高性能化が可能になる。

（他の実施形態）
基板１１、電子部品２１等の構成は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。

例えば導電箔２０を割愛してもよい。電子部品２１内などにおいて絶縁被覆導電突起２２が電位安定部２１ａと電気的に接続されていれば、導電箔２０を割愛しても、半田バンプ２３からの不要な電磁波放射が抑制される。

本発明の製造方法は、上記実施形態の順序に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に内容及び順序を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。

本発明の電子デバイスは、高性能な電子機器等に適している。

１１ 基板
１１ａ 電位安定層（基板の電源又はグランド）
１１ｂ 配線層
１１ｃ スルーホール
１１ｄ 配線（信号伝送用の配線）
１１ｅ 絶縁材
１１ｆ スルーホール
１１ｇ 配線（電源又はグランド用の配線）
１２ 第１電極パッド（信号伝送用の電極パッド）
１３ 第２電極パッド（電源又はグランド用の電極パッド）
１４ 半田バンプ
１５ ソルダーレジスト
１５ａ、１５ｂ 開口部
２０ 導電箔
２０ａ 絶縁膜
２１ 電子部品
２１ａ 電位安定部（電子部品の電源又はグランド）
２１ｂ 電位安定部の端部（電源又はグランド用の外部接続端子）
２１ｃ 電極（信号伝送用の外部接続端子）
２２ 絶縁被覆導電突起
２２ａ 導電突起（導体部材）
２２ｂ 絶縁膜
２３ 半田バンプ
２３ａ 開口部
１００、２００、３００ 電子デバイス
１０１ 導電板材
１０２ 導電箔

Claims (13)

1. 電極パッドを有する基板と、外部接続端子を有する電子部品と、前記基板と前記電子部品とを接続する導体部材と、を有し、
   前記電極パッドは、前記基板の電源又はグランドと電気的に接続され、
   前記外部接続端子は、前記電子部品の電源又はグランドと電気的に接続され、
   前記電極パッドと前記外部接続端子とは、前記導体部材を介して互いに電気的に接続される、
   ことを特徴とする電子デバイス。
2. 前記基板は、信号伝送用の電極パッドを有し、前記電子部品は、信号伝送用の外部接続端子を有し、
   前記信号伝送用の電極パッド及び前記信号伝送用の外部接続端子は、電源及びグランドとは電気的に絶縁され、
   前記信号伝送用の電極パッドと前記信号伝送用の外部接続端子とは、互いに電気的に接続される、
   ことを特徴とする請求項１に記載の電子デバイス。
3. 前記電源又はグランド用の電極パッドと前記信号伝送用の電極パッドとは、前記基板の同一面上に配置される、
   ことを特徴とする請求項２に記載の電子デバイス。
4. 前記信号伝送用の電極パッド上には、半田バンプが形成され、
   該半田バンプは、前記基板の電源又はグランド及び前記電子部品の電源又はグランドと電気的に接続される導体で囲まれる、
   ことを特徴とする請求項２又は３に記載の電子デバイス。
5. 前記電極パッド上には、半田バンプが形成され、
   前記電極パッドと前記導体部材とは、前記半田バンプを介して互いに電気的に接続される、
   ことを特徴とする請求項１乃至４のいずれか一項に記載の電子デバイス。
6. 前記導体部材は、絶縁材料により被覆される、
   ことを特徴とする請求項１乃至５のいずれか一項に記載の電子デバイス。
7. 前記電子部品は、導電箔により被覆され、
   前記電極パッドと前記外部接続端子とは、前記導体部材及び前記導電箔を介して互いに電気的に接続される、
   ことを特徴とする請求項１乃至６のいずれか一項に記載の電子デバイス。
8. 前記導電箔は、絶縁材料により被覆される、
   ことを特徴とする請求項７に記載の電子デバイス。
9. 前記導体部材は、前記導電箔の表面から前記基板に向かって突出する突起である、
   ことを特徴とする請求項７又は８に記載の電子デバイス。
10. 前記基板と前記電子部品とを接続する導体部材を複数有し、それら導体部材の少なくとも１つが前記電極パッドと電気的に接続される、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の電子デバイス。
11. 前記基板と前記電子部品とを接続する導体部材が格子状に配置され、それら導体部材の少なくとも２つが前記電極パッドと電気的に接続される、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の電子デバイス。
12. 電源又はグランドと電気的に接続される電極パッドを有する基板を用意することと、
    電源又はグランドと電気的に接続される外部接続端子を有する電子部品を用意することと、
    前記電極パッドと前記外部接続端子とを、導体部材を介して互いに電気的に接続することと、
    を含む、
    ことを特徴とする電子デバイスの製造方法。
13. 表面から前記導体部材が突出する導電箔を用意することと、
    前記導電箔と前記外部接続端子とが電気的に接続されるように、前記電子部品を前記導電箔で覆うことと、
    前記電極パッドに半田を供給することと、
    前記半田により、前記導体部材と前記電極パッドとを電気的に接続することと、
    を含む、
    ことを特徴とする請求項１２に記載の電子デバイスの製造方法。

Images