JP2006332346A - 基板、電子部品、及び、これらの製造方法 - Google Patents

基板、電子部品、及び、これらの製造方法 Download PDF

Info

Publication number
JP2006332346A
JP2006332346A JP2005154087A JP2005154087A JP2006332346A JP 2006332346 A JP2006332346 A JP 2006332346A JP 2005154087 A JP2005154087 A JP 2005154087A JP 2005154087 A JP2005154087 A JP 2005154087A JP 2006332346 A JP2006332346 A JP 2006332346A
Authority
JP
Japan
Prior art keywords
conductive
opening
conductor
conductive member
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005154087A
Other languages
English (en)
Other versions
JP4227973B2 (ja
Inventor
Hajime Kuwajima
一 桑島
Masashi Goto
真史 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005154087A priority Critical patent/JP4227973B2/ja
Priority to US11/420,219 priority patent/US7589416B2/en
Priority to CN2006100784457A priority patent/CN1870861B/zh
Publication of JP2006332346A publication Critical patent/JP2006332346A/ja
Application granted granted Critical
Publication of JP4227973B2 publication Critical patent/JP4227973B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0293Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/173Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

【課題】 無電解めっき等の工程を行うことなく、電気的信頼性が高く、効率的な基板及び電子部品の製造方法を提供する。
【解決手段】 電子部品の基材22に形成された開口部28に導電材料を充填するには、まず、上部導体24の開口24aを囲むように溝部24bを形成し、上部導体24を第1の導電部24cと、第1の導電部24cを囲む第2の導電部24dとに分割する。次に、開口部28に充填される導電体30が第2の導電部24dに接触しないように、マスク32を形成する。続いて、下部導体26を電極として、開口部28の下部導体26側から金属めっきを成長させ、開口部28に金属めっきを充填する。そして、上部導体24または下部導体26を電極として、開口部28に充填された金属めっきと上部導体24とをめっき接続する。
【選択図】 図5

Description

本発明は、基板、電子部品、及び、これらの製造方法に関する。
従来、絶縁材料からなる基材と、その上面及び下面に形成された導体層と、を備える基板(単層板)に基材を貫通する導体部を形成し、導体部を形成した単層板を重ね合わせて単層板間を接続(層間接続)した電子部品が知られている。このような電子部品に用いられる単層板の導体部は、例えば、以下のような方法によって形成されている。図16及び図17は、単層板の導体部の形成工程を説明するための図である。
まず、上面に導体膜2が形成され、下面に下部導体層3が形成されている、所定の厚みを有する絶縁材料からなる基材1を準備する。この基材1に導体膜2を覆うように、レジストとなるドライフィルム6を貼り付け、露光と現像を行うことで、図16(a)に示すように、後述する導体部の径に相当する穴7を形成する。次に、穴7の底面に露出する導体膜2に対してエッチングを行い、穴7から露出する導体膜2を除去することにより、図16(b)に示すように、基材1を露出させる。穴7の底部に基材1を露出させた後、図16(c)に示すように、ドライフィルム6を剥離するとともに、レーザ照射によって穴7の径に相当する開口部8を形成して下部導体層3を露出させる。続いて、下部導体層3の露出面及び形成した開口部8にデスミア処理を施し、それらの表面を清浄化した後、図16(d)に示すように、基材1における上層側および開口部8に対し、一様に化学めっきとなる無電解めっきを施し、無電解めっき層9を形成する。
無電解めっき層9を形成した後、無電解めっき層9を給電膜(電極)として電解めっきを施し、図17(a)に示すように、開口部8の内部および導体膜2の上側に金属10を析出させる。そして、図17(b)に示すように、電解めっきによって開口部8の内部を金属10で充填させた後、図17(c)に示すように、サブトラクティブ法によって、導体膜2と下部導体層3とにパターニングを行い、上部配線パターン4と下部配線パターン5とを形成するとともに、開口部8内に導体部11を形成する。
また、単層板の導体部の形成方法としては、例えば、スルーホール内底部の無電解めっき層を用い基材と導体部との密着性の向上を図る方法や(例えば、特許文献1参照)、無電解めっき層に代えて他の処理を適用する方法も知られている(例えば、特許文献2参照)。
しかし、無電解めっき層9を形成した後に、電解めっきを施し開口部8を金属10で埋めようとすると、導体膜2上に無電解めっき層9と金属10とが形成されるため、基材1の片側表面全体にめっき層が厚く形成されてしまう。この結果、パターンエッチング性が低下して、図17(c)に示すように、エッチングにて配線パターンを形成する際に、配線パターンの断面が台形になってしまい、寸法精度の低下や、幅の狭い配線パターンが形成できなくなるという問題がある。
また、無電解めっき層9を形成し、これを電極として電気めっきを施すと、この無電解めっき層9における表面と穴の内側とでは、表面の方が新鮮なめっき液が多くあたる。このため、表面での電気めっき層の成長が促進され、この結果、開口部8に金属10が充填される前に、開口部8が電気めっき層によって塞がれ、導体部11の内部に空隙(いわゆるボイド)が生じてしまうおそれがある。
また、無電解めっきを使用せず、他の前処理を施す場合でも同様の問題が生じるおそれがある。
ところで、電気めっきの前処理である無電解めっきまたはこれに準じる他の前処理(以下、無電解めっき等という)を使用する場合には、導体以外の部分(絶縁体部分)にもめっきを付着させるため、金属触媒が用いられる。しかし、この金属触媒が配線層の表面に残留すると、絶縁抵抗値が低下したり、配線パターンの短絡等の障害を引き起こす可能性がある。特に、近年の電子部品では狭ピッチ化が進んでおり、このような障害のおそれが一層高まっている。
かかる問題を解決すべく、本出願人は、導体部の形成領域に下部導体層を底部とする開口部を導体膜側より形成し、下部導体層を電極として開口部の底部より金属めっきを成長させ、金属めっきが導体膜に達し開口部内に導体部を形成した後に、導体膜と導体部とを電極として、これら導体膜と導体部の上面に金属めっきを成長させ、上部導体層を形成するだけの厚みを形成する方法を提案した(特許文献3参照)。
この方法によれば、無電解めっき等の工程を削除することができるので、製造工程の簡略化を達成することができる。また、導体膜をいわゆるストッパとして用いており、複数の開口部の間に容積のばらつきがあったとしても導体部が導体膜に導通した時点から電極面積が増大し、これに伴い電流密度が大幅に低下する。このため、めっきの析出速度が低下し、開口部の容積にばらつきがあっても、めっき高さに対する影響を抑えることができる。
特開平5−335713号公報 特開2003−110211号公報 特開2005−19918号公報
ところで、基板サイズが大きくなると、このサイズ変更に伴って基板に形成された開口部(ビアホール)の数が多くなる。開口部の数が多くなると、開口部のばらつきも大きくなり、下部導体層と導体膜とのめっき接続において、何れかの開口部で先に導体部と導体膜とが接触すると、導体部と導体膜とが接触していない開口部ではめっき析出が不十分になり、開口部を充分にめっきで充填できなくなってしまう。これは、先に導体部と導体膜とが接触した箇所及びその付近に電流密度が集中し、その周辺の開口部への電流供給が低下してしまうためである。このため、各開口部に供給される電流分布が不均一となり、めっきの析出レートが異なってしまう。この結果、析出が不十分であったり、空隙のある析出がされたり、めっき析出高さが異なったりしてしまう。このような場合、めっき時間を長くしたり、電流供給量を増加させたり、或いは、めっきの液組成の変更など種々の方策があるが、全ての開口部に同じようにめっきを充填することは困難である。
かかる場合、特許文献3のように、導体膜をいわゆるストッパとして用いることも考えられるが、これでは、導体膜と接触していない導体部の成長が抑制されてしまうおそれがある。このため、開口部が多い場合には効率的な方法とはいえなかった。また、開口部の形状が揃っていない場合、あるいは、開口部の形状が異なっている場合など、下部導体層と導体膜とが接続されない箇所が生じるおそれがある。このため、電気的信頼性が高い基板、電子部品、及び、電気的信頼性が高く、より効率的な基板、電子部品の製造方法が求められている。
また、開口部が凹部形状であると、そこでの電子部品のはんだ付け性が低下したり、半導体素子などを直接基板にフリップチップ実装する場合などの接合の不具合につながってしまう。さらに、開口部が凹部形状であると、積層した基板の内部及び表面に下層の凹部が残り、高多層化に対応する際の接合の不具合につながってしまう。また、開口部に凹部があると、電気特性の劣化以外に熱伝導性も低下するという不具合が生じ、放熱性を妨げ、最終的には、電気特性や製品寿命の低下につながってしまう。このため、開口部をめっきで充填することにより基板の平坦化を行い、素子のフリップチップ実装や基板の高多層化、高密度化、小型化、高放熱特性、高接続信頼性を図ることが求められている。
本発明は、上記問題に鑑みてなされたものであり、無電解めっき等の工程を行うことなく、電気的信頼性が高く、効率的な基板及び電子部品の製造方法を提供することを目的とする。
また、本発明は、電気的信頼性が高い基板及び電子部品を提供することを目的とする。
さらに、本発明は、高密度、且つ、多数の開口部を有し、小型化、モジュール化、高密度化等に対応可能な基板、電子部品、及び、これらの製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点に係る基板の製造方法は、
開口を有する第1の導電部材と第2の導電部材とに挟まれた第1の絶縁部材に、前記第1の導電部材の開口から前記第2の導電部材側に前記第1の絶縁部材を貫通する開口部を形成し、該開口部に導電材料を電気めっき法により充填する基板の製造方法であって、
前記第1の導電部材に絶縁用の溝を形成して電気的に絶縁された複数の導電部を形成する導電部形成工程と、
前記導電部形成工程により複数の導電部を形成した後に、前記第2の導電部材を電気めっき時の給電用の電極として、前記開口部の前記第2の導電部材側から電気めっきにより金属めっきを成長させ、前記開口部に金属めっきを充填する金属めっき充填工程と、
を備える、ことを特徴とする。
この構成によれば、複数の導電部を形成した後に第2の導電部材を電気めっき時の給電用の電極として、開口部の第2の導電部材側から電気めっきにより金属めっきを成長させ、開口部に金属めっきを充填しているので、めっきの電流密度が急激に変わることがなくなり、めっきによる充填を安定して行うことができる。従って、電気的信頼性が高い基板及び電子部品を提供することができる。また、効率的にめっきを開口部に充填することができる。さらに、無電解めっき工程を行っていないので、製造工程を簡略化することができる。このため、無電解めっき工程で用いられる金属触媒等の残留を防止でき、電子部品の電気的信頼性を向上させることができる。
前記導電部形成工程では、前記第1の導電部材の開口を囲むように溝を形成した第1の導電部と、前記第1の導電部材の開口を含まない第2の導電部とに分割する、ことが好ましい。例えば、前記導電部形成工程では、前記第2の導電部が前記第1の導電部を囲むように形成する。
前記導電部形成工程では、前記第1の導電部が前記第2の導電部より小さくなるように形成することが好ましい。
前記導電部形成工程では、形成される複数の導電部が配線パターンとなるように、前記第1の導電部材に絶縁用の溝を形成してもよい。
前記金属めっき充填工程により前記開口部に金属めっきが充填された後、前記第1の導電部材または第2の導電部材を電気めっき時の給電用の電極として、前記第1の導電部材に形成された絶縁用の溝に金属めっきを充填し、前記複数の導電部を電気的に接続する接続工程をさらに備えてもよい。
前記導電部形成工程により複数の導電部を形成した後に、当該複数の導電部が電気的に接続されないように、前記絶縁用の溝に第2の絶縁部材を形成する絶縁部材形成工程と、
前記金属めっき充填工程により前記開口部に金属めっきが充填された後、前記第2の絶縁部材を除去する絶縁部材除去工程と、
をさらに備え、
前記金属めっき充填工程では、前記絶縁部材形成工程で前記絶縁用の溝に前記第2の絶縁部材を形成した後に、前記開口部に金属めっきを充填してもよい。
前記絶縁部材形成工程では、前記第2の導電部を完全に覆うように前記第2の絶縁部材を形成してもよい。
前記導電部形成工程では、前記絶縁用の溝を、その幅が前記第1の導電部材の厚さの2〜20倍となるように形成してもよい。
前記第1の絶縁部材の開口部は、前記第1の導電部材の開口よりも小さく、かつ、該第1の導電部材の開口から所定の距離を有するように形成してもよい。
前記金属めっき充填工程により前記開口部に金属めっきを充填する前に、前記開口部及び当該開口部によって露出された第2の導電部材の表面を清浄化する清浄化工程を、さらに備えてもよい。
本発明の第2の観点に係る電子部品の製造方法は、第1の観点に係る方法により製造された基板を積層することを特徴とする。
本発明の第3の観点に係る基板は、
開口を有する第1の導電部材と第2の導電部材とに挟まれた第1の絶縁部材に、前記第1の導電部材の開口から前記第2の導電部材側に前記第1の絶縁部材を貫通する開口部が形成され、該開口部に導電材料が電気めっき法により充填された基板であって、
前記第1の導電部材は、絶縁用の溝により電気的に絶縁された複数の導電部から構成され、
前記導電材料は、前記第2の導電部材を電気めっき時の給電用の電極として、前記開口部の前記第2の導電部材側から電気めっきにより充電された金属めっきである、ことを特徴とする。
この発明によれば、多数個の開口部(開口部については大きさが異なってもよいし、形状が異なっていてもよい)を備える基板においても開口部の導電材料の充填を確実に行うことができ、高い接続信頼性を得ることができる。このため、信号伝送系の配線間を接続形成したり、グランド系の配線間を接続形成したり、グランドと電磁遮蔽との配線間を接続形成したり、電源系の配線間を接続形成する開口部として、応用することができ、さらに、放熱用のフィンとしての応用展開を行うことができる。
前記第1の導電部材は、前記第1の導電部材の開口を囲むように溝を形成した第1の導電部と、前記第1の導電部材の開口を含まない第2の導電部と、から構成されていてもよい。例えば、前記第2の導電部は、前記第1の導電部を囲むように形成されている。
前記第1の導電部は、前記第2の導電部より小さくなるように形成されていることが好ましい。
前記第1の導電部材は、形成される複数の導電部が配線パターンとなるように形成されていることが好ましい。
本発明の第4の観点に係る電子部品は、第3の観点にかかる基板が積層されていることを特徴とする。
本発明によれば、無電解めっき等の工程を行うことなく、電気的信頼性が高く、効率的な基板及び電子部品を提供できる。
以下、本発明の基板、電子部品、及び、これらの製造方法について、図面を参照して説明する。図1は、本実施の形態の基板(単層板)の構成を示す断面図である。
図1に示すように、基板としての単層板20は、第1の絶縁部材としての基材22と、第1の導電部材としての上部導体24と、第2の導電部材としての下部導体26と、導体部30と、導体部36と、を備えている。
基材22は、所定の厚みを有する絶縁部材から構成されている。基材22としては、各種の絶縁性樹脂基板やセラミック基板等を用いることができる。
基材22には、基材22を貫通するように、下部導体26を底面とする開口部28が形成されている。開口部28は、基材22の下面側(下部導体26側)から上面側(上部導体24側)に向かって拡径するように形成されている。このように拡径にすることにより、開口部28にめっきが入りやすくなり、形成される導体部30内部にボイドが生じにくくなる。また、上部導体24と導体部30とが密着しやすくなり、接合強度が向上する。このため、外力によって導体部30が開口部28から剥離するという不具合を防止することができる。このような開口部28は、基材22に多数形成されている場合により効果が大きい。本発明は、基材22に複数形成された開口部28のばらつきが大きくなったときにも、各開口部28に導体部30を確実に形成可能な方法だからである。
上部導体24は、導電体から構成され、基材22上に形成されている。図2に単層板20の平面図を示す。なお、図2では、上部導体24の形状を理解しやすくするため、導体部30及び導体部36を省略している。図2に示すように、上部導体24には、上部導体24を貫通するように形成された開口24aと、絶縁用の溝としての溝部24bと、が設けられている。
開口24aは、基材22の開口部28に対応する位置に形成されている。本実施の形態では、開口部28が、上部導体24の開口24aよりも小さく、上部導体24の開口24aとの間に所定の距離を有するように形成されている。例えば、上部導体24の開口24aが径260μmの円形状の場合、開口部28は、上部導体24の開口24aにより露出された基材22の上面から基材22を貫通して下部導体26を露出するとともに、上部導体24の開口24aとの間に所定の距離を有するように、その上面が径160μmの円形状に形成されている。
溝部24bは、上部導体24を貫通する溝状に形成され、上部導体24を電気的に絶縁された複数の導電部に形成(分割)する。溝部24bは、上部導体24を複数の導電部に分割するように形成されていればよく、例えば、第1の導電部が開口24aを囲むように(第1の導電部に開口24aが含まれるように)形成されている。本実施の形態では、図2に示すように、開口24aの周囲を囲むように溝部24bがドーナツ状に形成されている。このため、上部導体24は、その中央に開口24aが形成された第1の導電部24cと、第1の導電部24cを囲むように形成された第2の導電部24dと、に分割される。
ここで、溝部24bは、開口24a付近に形成される導電部ができるだけ小さくなるように形成(分割)することが好ましい。例えば、図2に示す本実施の形態の場合には、第1の導電部24cが第2の導電部24dより、できるだけ小さくなるように形成(分割)することが好ましい。これは、後述する、導体部30の形成において析出されためっきが第1の導電部24cと接触しても、めっきの電流密度が急激に変わらないようにするためである。また、溝部24bは、複数形成されていてもよく、例えば、格子状に形成されていてもよい。
また、溝部24bをめっきで充填する(第1の導電部24cと第2の導電部24dとを電気的に接続する)場合、溝部24bの幅は、上部導体24の厚さをtとしたとき、2t〜20tであることが好ましく、4t〜20tであることがさらに好ましい。溝部24bの幅が2t未満では、めっき充填された開口部28付近の溝部24bが、めっき充填されていない開口部28よりも先にめっき充填(析出)されてしまい、全ての開口部28をめっき充填できなくなるおそれがあるためである。また、溝部24bの幅が20tを超えると溝部24bがめっき充填されないおそれが生じるためである。例えば、上部導体24の厚さが12μmの場合、溝部24bの幅は24μm〜240μm程度であることが好ましく、48μm〜240μm程度であることがさらに好ましい。
なお、後述する基板の製造方法における図5(c)に示すように、例えば、第2の絶縁部材により溝部24bを覆い、溝部24bにめっきを充填しない(第1の導電部24cと第2の導電部24dとを電気的に接続しない)場合には、溝部24bにめっきを充填しないことから、溝部24bの幅に特に好ましい範囲は存在せず、例えば、20tより大きくてもよい。
下部導体26は、導電体から構成されている。下部導体26は、基材22の下面の全面に形成されている。
導体部30は、金属めっきから構成され、開口部28の内部に形成されている。導体部36は、金属めっきから構成され、導体部30及び上部導体24上に形成されている。導体部30及び導体部36は、溶液維持費、溶液材料費の高い無電解めっき等の前処理を行わず、電気めっきのみによって形成されている。このため、後述するように、導体部30及び導体部36を形成する際に、無電解めっき等の前処理工程が不要になる。この結果、製造工程の短縮化が達成でき、安価に製造できる。さらに、無電解めっき等の前処理工程が不要なので、例えば、無電解めっき処理の反応速度の向上に使用される金属触媒が配線パターン側に残留するのを防止でき、電子部品の信頼性を向上させることが可能になる。また、上部導体24と導体部30とを電気めっき時の給電用の電極とすることができるので、電気めっきの時間管理等によって、配線パターンに必要な膜厚(上部導体24と導体部36との厚み)を確保することができる。
このように構成された単層板20を、例えば、電気めっきにより形成された導体部30または導体部36の表面の凹凸を研磨し、さらに下部導体26等にパターニング処理を施して電極パターンを形成した後、単層板20を含む基板等を積層することにより多層基板(電子部品)が形成される。このように、開口部28をめっきで充填し、単層板20の平坦化を行うことにより、基板への素子のフリップチップ実装や基板の高多層化、高密度化、小型化、高放熱特性、高接続信頼性を図ることができる。図3及び図4に電子部品の一例を示す。
図3(a)では、下層に上部導体24及び下部導体26が形成された単層板20の上に、下部導体が形成されていない2枚の単層板20を配置し、例えば、熱圧着により積層することにより、図3(b)に示すような電子部品を形成している。図3(c)では、上部導体24及び下部導体26が形成された単層板20の上に下部導体26が形成されていない単層板を配置するとともに、単層板20下に上部導体24が形成されていない単層板を配置し、例えば、熱圧着により積層することにより図3(b)に示すような電子部品を形成している。
図4(a)では、上部導体24及び下部導体26が形成された2枚の単層板20の間にプリプレグ(接着シート)38を配置し、単層板同士を接着(積層)することにより電子部品を形成している。なお、基板間の配線は、貫通孔(スルーホール)などを用いてもよい。図4(b)では、上部導体24及び下部導体26が形成された単層板20の上下にRCC39を貼り付けることにより電子部品を形成している。すなわち、単層板20を心材(コア材)に適用し、この心材(コア材)の両面に配線層を積層させたものである。
次に、基板及び電子部品の製造方法について説明する。図5は、単層板の製造工程を説明するための図である。
まず、上面の全面に上部導体24が形成され、下面の全面に下部導体26が形成されている、所定の厚みを有する絶縁材料からなる基材22を準備する。次に、例えば、上部導体24上の所定の領域にレジスト(ドライフィルム)を配置し、エッチング処理(フォトエッチング)を行うことにより、上部導体24に、円形の開口24aと、開口24aを囲むようなドーナツ状の溝部24bと、を所定数形成する。これにより、上部導体24が、開口24aが形成された第1の導電部24cと、第1の導電部24cを囲うように配置された第2の導電部24dと、に分割される。
このように、エッチング処理により開口24a等を形成するのは、後述する炭酸ガスレーザ等により、低い出力、かつ、少ないショット数で開口部28を形成できるように考慮するとともに、開口部28の形状、位置精度を考慮したものである。このエッチング処理においては、開口部28の形成領域と同等あるいはそれよりも大きい形状で上部導体24のエッチングを行う。
続いて、上部導体24(第1の導電部24c)の開口24aにより露出された基材22の所定の領域をブラスト処理、レーザ加工またはプラズマ処理により下部導体26が露出するまで絶縁材料を除去し、開口部28を所定数形成する。なお、レーザ加工を適用する場合では、絶縁材料からなる絶縁部材(基材22)への加工には、炭酸ガスレーザが用いられ、導体への加工には、YAGレーザ(Yttrium Aluminum Garnet laser)が用いられることが多いが、導体も絶縁部材の加工も炭酸ガスレーザを用いる場合もある。このため、これらのレーザを使用する場合には、開口24a及び溝部24bを形成する際に、上部導体24へのエッチング処理は行われない。また、異なるレーザを使用する場合には、加工効率向上の見地から同一の位置決め機構に搭載し、導体と絶縁部材との連続加工を行うようにしてもよい。
ここで、開口部28は、基材22の下面側から上面側に向かって拡径するように形成することが好ましい。このように拡径にすることにより、後述する開口部28にめっきを充填する際に、開口部28にめっきが入りやすくなり、形成される導体部30の内部にボイドが生じにくくなる。また、上部導体24と導体部30とが密着しやすくなり、接合強度が向上する。
また、開口部28は、開口24aよりも小さく、開口24aとの間に所定の距離を有するように形成する。例えば、開口部28は、開口24aから50μmの距離を有するように、径160μmの円形状に形成する。この開口部28を形成した状態を図5(a)に示す。
所定数の開口部28を形成した後、例えば、薬品によるデスミア処理や、電気化学的にプラズマ処理等のスミア除去処理を行い、開口部28の内部と下部導体26の開口内側表面(開口部28により露出した露出面)を清浄化する。レーザ等によって開口部28を形成すると、開口部28の内壁等にはレーザによって炭化した有機物や、金属化した付着物等が存在しやすい。これらが存在すると、開口部28の内壁の絶縁性を低下させるため、後述する電気めっきにより開口部28を導電材料で充填させる際に、開口部28の内壁からのめっき成長が支配的となってしまう。これでは、開口部28の中央の析出が不十分となり、めっきの充填性を阻害することになる。このため、本実施の形態では、所定数の開口部28を形成した後に、開口部28の内部等を洗浄化している。
次に、上部導体24等の上に、開口部28に充填される金属めっきが上部導体24の第2の導電部24dに接触しないように、第2の絶縁部材としての絶縁材料、例えば、感光性樹脂等により構成されたマスク32を配置する。本実施の形態では、溝部24b及び第2の導電部24dを完全に覆うようにマスク32を配置する。
マスク32は、開口部28と、後述する電気めっき時の給電用の電極としての第1の導電部24cの一部と、が露出するように、穴32aが形成されている。また、下部導体26の下面にも絶縁材料、例えば、感光性樹脂等により構成されたマスク34を形成する。これにより、図5(b)に示す状態となる。
なお、後述する電気めっきを行う前にプラズマ、あるいは、ブラスト等で開口部28及び上部導体24の露出面や下部導体26の開口部内側表面(下部導体26の開口部28により露出した露出面)を処理することが好ましい。
次に、下部導体26を電気めっき電極(給電用の電極)として電気めっきを行う。めっきによって析出される金属は、開口部28の最下位置、すなわち、下部導体26の露出面から成長する。そして、下部導体26を起点とした金属めっきの成長が続くと、開口部28の内側は金属めっきによって充填され、図5(c)に示すように、開口部28内に導体部30が形成される。
ここで、溝部24bにより、上部導体24が第1の導電部24cと第2の導電部24dとに分割されているので、仮に、析出されためっきが基板上層に達し、析出されためっきと第1の導電部24とが接触しても、めっきの電流密度が急激に変わることがなくなる。このため、基板に形成された開口部28の数が多く、開口部28のばらつきが大きくなっても、めっきによる充填を安定して行うことができる。従って、電気的信頼性が高い基板及び電子部品を提供することができる。また、効率的にめっきを開口部28に充填することができる。
また、第2の導電部24dはマスク32で完全に覆われているので、仮に、析出されためっきが基板上層に達しても、析出されためっきと第2の導電部24dとは接触しない。このため、めっきの電流密度が急激に変わることがなくなる。このため、基板に形成された開口部28の数が多く、開口部28のばらつきが大きくなっても、めっきによる充填を安定して行うことができる。従って、電気的信頼性が高い基板及び電子部品を提供することができる。また、効率的にめっきを開口部28に充填することができる。
さらに、下部導体26の下面にマスク34が形成されているので、基板上下の応力バランスが保たれ、基板の破損、変形を抑制することができる。また、下部導体26の露出を給電部とめっき面のみにすることができ、下部導体26が受けるダメージを低下させることができる。さらに、開口部28内への安定しためっき析出を行うことができる。これは、めっき液が、裏面(下部導体26)に付着すると、開口部28の電流密度の低下が起こり、開口部28内への安定しためっき析出ができなくなるおそれがあるためである。
全ての開口部28がめっきで充填され、開口部28に導体部30が形成されると、マスク32を上部導体24から剥離する。また、マスク34を下部導体26から剥離する。これにより、図5(d)に示す状態となる。
次に、上部導体24の第1の導電部24cを電気めっき電極(給電用の電極)として電気めっきを行う。めっきによって析出される金属(導体部36)は、図5(e)に示すように、開口部28上面の充填されためっき導体(導体部30)と上部導体24(第1の導電部24c)とを導体接続するとともに、溝部24b内を充填することにより第1の導電部24cと第2の導電部24dとを導体接続する。この結果、層間接続を行うことができる。なお、下部導体26を給電用の電極として使用して電気めっきを行ってもよい。この場合にも上部導体24を電気めっき電極とした場合と同様に、導体部30と上部導体24とを導体接続させることができる。また、導体部30の高さは、めっき条件や液組成により制御可能である。
このように、めっき(導体部30)と開口部28上面側のめっき(導体部36)とについて、それぞれ独立しためっきの析出(形成)が行えるようにしているので、めっきの充填部のボイドを無くし、析出高さを安定化させ、導体層間を良好な充填により導体接続を行うことができる。
また、無電解めっき工程を行っていないので、製造工程の簡略化を達成することができる。また、無電解めっき処理の反応速度の向上に使用される金属触媒が配線パターン側に残留することを防止でき、電子部品の電気的信頼性を向上させることができる。さらに、上部導体24に所望のパターニング処理を施す際に、パターンエッチング性が低下することがなくなる。このため、上部導体24の寸法精度がよくなり、従来よりも配線の寸法精度を向上させることができる。従って、電子部品の回路定数の狭公差化が容易に実現できる。また、配線幅の狭いパターンも形成することができる。この結果、より高周波化を実現するための配線パターンへの対応が行えるようになる。
続いて、単層板20の上部に突出しためっき(導体部30、導体部36)の凹凸を研磨することにより、図1に示す基板を製造することができる。また、下部導体26等に所定のパターニング処理を施して電極パターンを形成し、例えば、図3(a)に示すように、電極パターンが形成された単層板20に下部導体26が形成されていない2枚の単層板20を配置し、絶縁層に熱可塑性樹脂を用いて熱圧着することにより、図3(b)に示すような電子部品を製造することができる。
以上説明したように、本実施の形態によれば、上部導体24を第1の導電部24cと第2の導電部24dとに分割した後、下部導体26を給電用の電極として電気めっきを行い、開口部28にめっきを充填しているので、析出されためっきと第1の導電部24cとが接触しても、めっきの電流密度が急激に変わることがなくなる。このため、基板に形成された開口部28の数が多く、開口部28のばらつきが大きくなっても、めっきによる充填を安定して行うことができる。従って、電気的信頼性が高い基板及び電子部品を提供することができる。また、効率的にめっきを開口部28に充填することができる。
また、本実施の形態によれば、無電解めっき等の工程を削除することができるので、製造工程の簡略化を達成することができる。また、上部導体24に所望のパターニング処理を施す際に、パターンエッチング性が低下することがなくなる。このため、上部導体24の寸法精度がよくなる。
さらに、本実施の形態によれば、第2の導電部24dがマスク32に完全に覆われているため、析出されためっきが基板上層に達しても、析出されためっきと第2の導電部24dとは接触しない。このため、めっきの電流密度を急激に変えることがなくなり、めっきによる充填をさらに安定して行うことができる。
また、本実施の形態によれば、導体部30と導体部36とについて、それぞれ独立しためっきの析出(形成)が行えるようにしているので、めっきの充填部のボイドを無くし、析出高さを安定化させ、導体層間を良好な充填により導体接続を行うことができる。このため、電子部品の電気的信頼性を向上させることができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、溝部24b及び第2の導電部24dを完全に覆うようにマスク32を配置し、下部導体26を給電用の電極として電気めっきを行い、開口部28にめっきを充填した場合を例に本発明を説明したが、上部導体24を分割した後、下部導体26を給電用の電極として電気めっきを行い、開口部28にめっきを充填すればよく、マスク32を配置していなくてもよい。この場合にも、めっきの電流密度が急激に変わることがなく、めっきによる充填を安定して行うことができる。
また、マスク32は、開口部28に充填される導電体が第2の導電部24dに接触しないように形成されていればよく、例えば、図6(a)に示すように、第1の導電部24c上に、例えば、リング状のマスク41を配置するとともに、第2の導電部24d上にマスク42を配置してもよい。この場合、下部導体26を電気めっき電極(給電用の電極)として電気めっきを行うことにより、図6(b)に示すように、開口部28に金属めっきが充填され、第1の導電部24cを電気めっき電極(給電用の電極)として電気めっきを行うことにより、図6(c)、図6(d)に示すように、めっき導体(導体部30)と上部導体24(第1の導電部24c及び第2の導電部24d)とが導体接続される。
上記実施の形態では、開口部28の径が開口24aの径よりも小さく、開口部28と開口24aとの間に所定の距離を有するように形成されている場合を例に本発明を説明したが、例えば、図7に示すように、開口部28の径と開口24aの径とが同じであってもよい。この場合にも、分割された第2の導電部24dに金属めっきが接触しないようにマスク32を配置することにより、開口部28の充填を安定した速度で継続して行うことができる。
上記実施の形態では、1つの開口24a(開口部28)を囲むように1つの溝部24bが形成されている場合を例に本発明を説明したが、溝部24bは、上部導体24を複数の導電部に分割するように形成されていればよい。複数の導電部に分割することにより、めっきの電流密度が変わりにくくなるためである。
例えば、図8(a)〜図8(h)に示すように、複数の開口24aを囲むように、所定数の溝部24bを形成してもよく、電子部品ごとに分割されるように、複数の溝部24bを形成してもよい。
図9(a)に、2つの開口24a(開口部28)を囲むように1つの溝部24bが形成されている場合の単層板20の構成を示す。この場合、図9(b)に示すように、第1の導電部24c上に、例えば、リング状のマスク41を配置するとともに、第2の導電部24d上にマスク42、導電部24e上にマスク43を配置し、下部導体26を電気めっき電極(給電用の電極)として電気めっきを行うことにより、図9(c)に示すように、開口部28に金属めっきが充填され、第1の導電部24cを電気めっき電極(給電用の電極)として電気めっきを行うことにより、図9(d)に示すように、めっき導体(導体部30)と上部導体24(第1の導電部24c〜導電部24e)とが導体接続される。
さらに、図10に示すように、基材22上に形成される複数の導電部24fが所望の配線パターンとなるように、上部導体24に溝部24bを形成してもよい。この場合、基板の製造において、配線パターンを再度形成し直す必要がなくなり、基板の製造工程をさらに簡略化することができる。図10に示す基板(単層板)の製造工程を図11及び図12を参照して説明する。図11及び図12は、図10のX−X’断面における基板の製造工程を示す図である。
まず、図11(a)に示すように、上部導体24及び下部導体26が積層された基材22に、上部導体24上にドライフィルム51を配置するとともに、下部導体26下にドライフィルム52を配置する。次に、図11(b)に示すように、ドライフィルム51を配線パターンに対応した形状に露光・現像し、このドライフィルム51をマスクとしてエッチング処理を行うことにより、図11(c)に示すように、上部導体24の所定位置に開口24a及び溝部24bを形成する。ここで、図10に示すように、導電部243の下には開口部28が形成されていないので、溝部24bを形成することにより導電部243が形成される。続いて、開口24aにより露出された基材22の所定の領域をレーザ加工またはプラズマ処理により下部導体26が露出するまで絶縁材料を除去し、図11(d)に示すように、開口部28を形成する。次に、図11(e)に示すように、ドライフィルム51、52を除去し、デスミア処理、薬液処理またはプラズマ処理等により開口部28に付着した付着物を除去する。続いて、図11(f)に示すように、上部導体24上にドライフィルム53を配置するとともに下部導体26下にドライフィルム54を配置する。そして、ドライフィルム53を露光・現像し、図11(g)に示すように、導電部243をドライフィルム53で覆う。ここで、導電部243の外周をドライフィルム53で覆うようにしてもよい。
次に、下部導体26を電気めっき電極として電気めっきを行い、図12(a)に示すように、開口部28内に導体部30(30a〜30e)を形成する。さらに、図12(b)に示すように、導体部30(30a〜30e)とその周囲の上部導体24とが接続するまで電気めっきを行った後、ドライフィルム53、54を除去する。これにより、図12(c)に示すように、基材22上に導電部241〜243が形成される。次に、図12(d)に示すように、上部導体24上にドライフィルム55を配置するとともに下部導体26下にドライフィルム56を配置し、図12(e)に示すように、下部導体26の形状に応じてドライフィルム56を露光・現像する。そして、図12(f)に示すように、ドライフィルム56をマスクとしてエッチング処理を行った後、ドライフィルム55、56を除去することにより、図12(g)に示すように、基板を製造することができる。
また、図11(f)に示す状態からドライフィルム53を露光・現像し、図13(a)に示すように、導電部243、溝部24b、及び、開口部28の周囲にドライフィルム53を形成してもよい。この場合、図13(b)〜図13(d)に示すように、前述の図12(a)〜図12(c)と同様の手順により、基材22上に導電部241〜243を形成できる。また、前述の図12(d)〜図12(g)と同様の手順により、基板を製造することができる。なお、例えば、図13(c)に示す状態から導電部241、242の上面を研磨することにより、導電部241、242の上面を平坦にすることができる。
また、図11(f)に示す状態からドライフィルム53を露光・現像し、図14(a)に示すように、導電部243、及び、導電部241と導電部242との間にドライフィルム53を形成してもよい。この場合にも、図14(b)〜図14(d)に示すように、前述の図12(a)〜図12(c)と同様の手順により、基材22上に導電部241〜243を形成できる。また、前述の図12(d)〜図12(g)と同様の手順により、基板を製造することができる。
上記実施の形態では、開口部28が下部導体26側から上部導体24に向かって拡径となるように形成されている場合を例に本発明を説明したが、例えば、図15(a)に示すように、開口部28が上部導体24側から下部導体26に向かって拡径となるように形成されていてもよい。また、図15(b)に示すように、開口部28の径が変化しない場合であってもよい。
上記実施の形態では、基材22の上に上部導体24を形成し、基材22の下に下部導体26を配置した場合を例に本発明を説明したが、これらが逆であってもよい。
本発明は各種の基板及び電子部品に適用可能であり、例えば、低温同時焼成セラミック(LTCC)に本発明を適用することも可能である。この場合の応用例として、低温同時焼成セラミック基板のスルーホールを、本発明の基板の製造方法を用いて形成することが可能である。また、低温同時焼成セラミック基板を用いた、より好ましい電子部品(多層基板)の応用例として、例えば、コア層に従来の低温同時焼成セラミック基板を用い、表層のみを本発明の基板を張り合わせることにより、多層基板を形成することが可能である。
本実施の形態の単層板の構成を示す図である。 図1の単層板の平面図である。 図1の単層板を積層した電子部品の構成を示す図である。 図1の単層板を備える他の電子部品の構成を示す図である。 図1の単層板の製造工程を説明する図である。 他の実施の形態の単層板の製造工程を説明するための図である。 他の実施の形態の単層板の構成を示す図である。 溝部の他の例を示す図である。 他の実施の形態の単層板の製造工程を説明する図である。 単層板の他の例を示す図である。 図10の単層板の製造工程を説明する図である。 図10の単層板の製造工程を説明する図である。 図10の単層板の他の製造工程を説明する図である。 図10の単層板の他の製造工程を説明する図である。 開口部の他の例を示す図である。 従来の単層板の製造工程を説明するための図である。 従来の単層板の製造工程を説明するための図である。
符号の説明
20 単層板
22 基材(第1の絶縁部材)
24 上部導体(第1の導電部材)
24a 開口
24b 溝部
24c 第1の導電部
24d 第2の導電部
26 下部導体(第2の導電部材)
28 開口部
30 導体部(穴埋め金属めっき)
32 マスク(第2の絶縁部材)
32a 穴
36 導体部(金属めっき)

Claims (18)

  1. 開口を有する第1の導電部材と第2の導電部材とに挟まれた第1の絶縁部材に、前記第1の導電部材の開口から前記第2の導電部材側に前記第1の絶縁部材を貫通する開口部を形成し、該開口部に導電材料を電気めっき法により充填する基板の製造方法であって、
    前記第1の導電部材に絶縁用の溝を形成して電気的に絶縁された複数の導電部を形成する導電部形成工程と、
    前記導電部形成工程により複数の導電部を形成した後に、前記第2の導電部材を電気めっき時の給電用の電極として、前記開口部の前記第2の導電部材側から電気めっきにより金属めっきを成長させ、前記開口部に金属めっきを充填する金属めっき充填工程と、
    を備える、ことを特徴とする基板の製造方法。
  2. 前記導電部形成工程では、前記第1の導電部材の開口を囲むように溝を形成した第1の導電部と、前記第1の導電部材の開口を含まない第2の導電部とに分割する、ことを特徴とする請求項1に記載の基板の製造方法。
  3. 前記導電部形成工程では、前記第2の導電部が前記第1の導電部を囲むように形成する、ことを特徴とする請求項2に記載の基板の製造方法。
  4. 前記導電部形成工程では、前記第1の導電部が前記第2の導電部より小さくなるように形成する、ことを特徴とする請求項2または3に記載の基板の製造方法。
  5. 前記導電部形成工程では、形成される複数の導電部が配線パターンとなるように、前記第1の導電部材に絶縁用の溝を形成する、ことを特徴とする請求項1乃至4のいずれか1項に記載の基板の製造方法。
  6. 前記金属めっき充填工程により前記開口部に金属めっきが充填された後、前記第1の導電部材または第2の導電部材を電気めっき時の給電用の電極として、前記第1の導電部材に形成された絶縁用の溝に金属めっきを充填し、前記複数の導電部を電気的に接続する接続工程をさらに備える、ことを特徴とする請求項1乃至5のいずれか1項に記載の基板の製造方法。
  7. 前記導電部形成工程により複数の導電部を形成した後に、当該複数の導電部が電気的に接続されないように、前記絶縁用の溝に第2の絶縁部材を形成する絶縁部材形成工程と、
    前記金属めっき充填工程により前記開口部に金属めっきが充填された後、前記第2の絶縁部材を除去する絶縁部材除去工程と、
    をさらに備え、
    前記金属めっき充填工程では、前記絶縁部材形成工程で前記絶縁用の溝に前記第2の絶縁部材を形成した後に、前記開口部に金属めっきを充填する、ことを特徴とする請求項1乃至6のいずれか1項に記載の基板の製造方法。
  8. 前記絶縁部材形成工程では、前記第2の導電部を完全に覆うように前記第2の絶縁部材を形成する、ことを特徴とする請求項7に記載の基板の製造方法。
  9. 前記導電部形成工程では、前記絶縁用の溝を、その幅が前記第1の導電部材の厚さの2〜20倍となるように形成する、ことを特徴とする請求項1乃至6のいずれか1項に記載の基板の製造方法。
  10. 前記第1の絶縁部材の開口部は、前記第1の導電部材の開口よりも小さく、かつ、該第1の導電部材の開口から所定の距離を有するように形成されている、ことを特徴とする請求項1乃至9のいずれか1項に記載の基板の製造方法。
  11. 前記金属めっき充填工程により前記開口部に金属めっきを充填する前に、前記開口部及び当該開口部によって露出された第2の導電部材の表面を清浄化する清浄化工程を、さらに備える、ことを特徴とする請求項1乃至10のいずれか1項に記載の基板の製造方法。
  12. 請求項1乃至11のいずれか1項に記載の方法により製造された基板を積層する、ことを特徴とする電子部品の製造方法。
  13. 開口を有する第1の導電部材と第2の導電部材とに挟まれた第1の絶縁部材に、前記第1の導電部材の開口から前記第2の導電部材側に前記第1の絶縁部材を貫通する開口部が形成され、該開口部に導電材料が電気めっき法により充填された基板であって、
    前記第1の導電部材は、絶縁用の溝により電気的に絶縁された複数の導電部から構成され、
    前記導電材料は、前記第2の導電部材を電気めっき時の給電用の電極として、前記開口部の前記第2の導電部材側から電気めっきにより充電された金属めっきである、ことを特徴とする基板。
  14. 前記第1の導電部材は、前記第1の導電部材の開口を囲むように溝を形成した第1の導電部と、前記第1の導電部材の開口を含まない第2の導電部と、からなる、ことを特徴とする請求項13に記載の基板。
  15. 前記第2の導電部は、前記第1の導電部を囲むように形成されている、ことを特徴とする請求項14に記載の基板。
  16. 前記第1の導電部は、前記第2の導電部より小さくなるように形成されている、ことを特徴とする請求項14または15に記載の基板。
  17. 前記第1の導電部材は、形成される複数の導電部が配線パターンとなるように形成されている、ことを特徴とする請求項13乃至16のいずれか1項に記載の基板。
  18. 請求項13乃至17のいずれか1項に記載の基板が積層されている、ことを特徴とする電子部品。
JP2005154087A 2005-05-26 2005-05-26 基板、電子部品、及び、これらの製造方法 Expired - Fee Related JP4227973B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005154087A JP4227973B2 (ja) 2005-05-26 2005-05-26 基板、電子部品、及び、これらの製造方法
US11/420,219 US7589416B2 (en) 2005-05-26 2006-05-24 Substrate, electronic component, and manufacturing method of these
CN2006100784457A CN1870861B (zh) 2005-05-26 2006-05-26 基板、电子元件及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154087A JP4227973B2 (ja) 2005-05-26 2005-05-26 基板、電子部品、及び、これらの製造方法

Publications (2)

Publication Number Publication Date
JP2006332346A true JP2006332346A (ja) 2006-12-07
JP4227973B2 JP4227973B2 (ja) 2009-02-18

Family

ID=37444382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154087A Expired - Fee Related JP4227973B2 (ja) 2005-05-26 2005-05-26 基板、電子部品、及び、これらの製造方法

Country Status (3)

Country Link
US (1) US7589416B2 (ja)
JP (1) JP4227973B2 (ja)
CN (1) CN1870861B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP2013225687A (ja) * 2013-06-18 2013-10-31 Fujikura Ltd 貫通配線基板及びその製造方法
JP2017059746A (ja) * 2015-09-18 2017-03-23 富士通株式会社 回路基板、電子機器、回路基板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060205B3 (de) * 2006-12-18 2008-04-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung von Durchkontaktierungen und Leiterbahnen
CN106291651B (zh) * 2015-05-18 2018-12-25 中国辐射防护研究院 一种气溶胶中210Po的分析方法
JP6697870B2 (ja) * 2015-12-08 2020-05-27 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335713A (ja) 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JP3236352B2 (ja) 1992-06-11 2001-12-10 日東電工株式会社 回路基板の製造方法
JPH08181450A (ja) 1994-12-22 1996-07-12 Hitachi Ltd 電子回路基板とその製造方法
JP3889485B2 (ja) 1997-08-01 2007-03-07 沖電線株式会社 配線基板の製造方法
JP2002043741A (ja) 2000-07-31 2002-02-08 Toppan Printing Co Ltd プリント配線板の製造方法
JP2003110211A (ja) 2001-09-28 2003-04-11 Nitto Denko Corp 回路基板およびその製造方法
JP3937993B2 (ja) 2002-10-02 2007-06-27 日立電線株式会社 配線板の製造方法
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
JP3626486B2 (ja) 2003-06-30 2005-03-09 Tdk株式会社 電子部品の製造方法および電子部品
JP4056492B2 (ja) 2004-04-23 2008-03-05 日本メクトロン株式会社 回路基板の製造法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JPWO2010024233A1 (ja) * 2008-08-27 2012-01-26 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8692135B2 (en) 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
JP2013225687A (ja) * 2013-06-18 2013-10-31 Fujikura Ltd 貫通配線基板及びその製造方法
JP2017059746A (ja) * 2015-09-18 2017-03-23 富士通株式会社 回路基板、電子機器、回路基板の製造方法

Also Published As

Publication number Publication date
JP4227973B2 (ja) 2009-02-18
CN1870861A (zh) 2006-11-29
US7589416B2 (en) 2009-09-15
US20060270095A1 (en) 2006-11-30
CN1870861B (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
JP6668723B2 (ja) インダクタ部品
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US8319115B2 (en) Wiring board and manufacturing method thereof
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
TWI500361B (zh) 多層配線板
US9907164B2 (en) Printed circuit board and method for manufacturing the same
US20090288873A1 (en) Wiring board and method of manufacturing the same
US20180310417A1 (en) Circuit board structure and method for forming the same
US20140162411A1 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
TW201134329A (en) Multilayered wiring substrate
JP2011187863A (ja) 配線基板及びその製造方法
JP6282425B2 (ja) 配線基板の製造方法
TW201429327A (zh) 印刷電路板及其製造方法
JP2016051847A (ja) プリント配線板、その製造方法及び半導体装置
US9137896B2 (en) Wiring substrate
JP2019102733A (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2005019918A (ja) 電子部品の製造方法および電子部品
JP4227967B2 (ja) 基板及び電子部品の製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4227973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees