JP2017059746A - 回路基板、電子機器、回路基板の製造方法 - Google Patents

Abstract

【課題】導電性ペーストからなる導電ビアによって層間接続された回路基板において、層間接続に用いられる導電ビアと配線層（導体層）との界面の密着力を向上させ、接続信頼性を向上させる。
【解決手段】回路基板９を、絶縁層１と、絶縁層の一方の面側に設けられた第１導体層２と、絶縁層の一方の面の反対側の他方の面側に設けられた第２導体層３と、第１導体層と第２導体層との間に絶縁層を貫通するように設けられ、第１導体層の側の開口が第２導体層の側の開口よりも大きいビアホール４と、ビアホールに充填された導電性ペースト５Ｘからなり、第１導体層と第２導体層とを層間接続する導電ビア５とを備えるものとし、第１導体層を、導電ビアと接する側の面に凹部６を有するものとする。
【選択図】図１

Description

本発明は、回路基板、電子機器、回路基板の製造方法に関する。

近年、例えば携帯電話やノートブック型パソコンに代表される電子機器の小型化・軽量化及び多機能化が急速に進展している。
これらの電子機器に装着される各種電子部品間の配線距離はできる限り短くすることが望ましいため、電子部品を実装する配線基板（回路基板）は、高密度配線、高多層化の方向に進み、多層プリント配線基板（多層回路基板）のような積層配線基板技術を採用する傾向が益々高まってきている。

例えば、多層回路基板の製造方法としては、ビルドアップ工法がある。このビルドアップ工法では、ベースとなる絶縁基材の両面に銅のついた両面銅張板に配線を形成し、その両面銅張板の両面に絶縁層、銅配線層、層間接続ビアを形成し、これを所望の配線層数となるまで繰り返して、多層回路基板（ビルドアップ基板）を作製する方法である。しかしながら、ビルドアップ工法では、その製造方法から、配線層を逐次作製する必要があるため、層数が増加すると製造時間が長くなってしまうことになる。

そこで、一方の側に配線層（導体層）が形成された絶縁層に、他方の側から配線層に到達するビアホールを設け、このビアホールに導電性ペーストを充填して、単層板を作製し、所望の層数の単層板を積層して、導電性ペーストからなる導電ビアによって層間接続された多層回路基板を作製する方法（一括積層工法）を採用することが考えられる。

特開２００４−１５８６７１号公報 特開２０１５−０２６６８９号公報 特開２００５−２９４３６４号公報 特開２００９−０５４６９５号公報

しかしながら、上述の一括積層工法を採用して作製した多層回路基板は、例えば熱サイクル試験などの信頼性試験を行なうと、層間接続に用いられる導電ビアと配線層との界面で断線が生じてしまうことがわかった。
これは、導電性ペーストからなる導電ビアによって層間接続する際に、導電ビアと配線層との界面にかかる圧力が弱いため、密着力が弱くなっていることに起因すると考えられる。

そこで、導電性ペーストからなる導電ビアによって層間接続された回路基板において、層間接続に用いられる導電ビアと配線層（導体層）との界面の密着力を向上させ、接続信頼性を向上させたい。

本回路基板は、絶縁層と、絶縁層の一方の面側に設けられた第１導体層と、絶縁層の一方の面の反対側の他方の面側に設けられた第２導体層と、第１導体層と第２導体層との間に絶縁層を貫通するように設けられ、第１導体層の側の開口が第２導体層の側の開口よりも大きいビアホールと、ビアホールに充填された導電性ペーストからなり、第１導体層と第２導体層とを層間接続する導電ビアとを備え、第１導体層は、導電ビアと接する側の面に凹部を有する。

本電子機器は、上述の回路基板と、回路基板に搭載された電子部品とを備える。
本回路基板の製造方法は、絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、絶縁層の一方の面の反対側の他方の面側から導体層まで絶縁層を貫通するように、他方の面側の開口が導体層の側の開口よりも大きいビアホールを設ける工程と、ビアホールに導電性ペーストを充填する工程と、各工程を経て作製された一の単層板と他の単層板を、一の単層板の導体層に設けられた凹部と他の単層板の導電性ペーストとが対向するように積層し、一の単層板の導体層と他の単層板の導体層とが、導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含む。

したがって、本回路基板、電子機器、回路基板の製造方法によれば、導電性ペーストからなる導電ビアによって層間接続された回路基板において、層間接続に用いられる導電ビアと配線層（導体層）との界面の密着力を向上させ、接続信頼性を向上させることができるという利点がある。

本実施形態にかかる回路基板の構成を示す模式的断面図である。 本実施形態にかかる回路基板の構成を示す模式的断面図であり、図１の中の符号Ｘで示す部分を拡大して示す図である。 本実施形態にかかる回路基板の変形例の構成を示す模式的断面図である。 （Ａ）〜（Ｉ）は、本実施形態にかかる回路基板の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、本実施形態にかかる回路基板の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、本発明の課題を説明するための図であり、（Ｂ）は（Ａ）の中の符号Ｘで示す部分を拡大して示す図である。

以下、図面により、本発明の実施の形態にかかる回路基板、電子機器、回路基板の製造方法について、図１〜図６を参照しながら説明する。
本実施形態の回路基板は、一括積層工法を採用して作製される多層回路基板であって、例えば電子機器に備えられ、電子部品を搭載する多層プリント配線板などに適用することができる。なお、回路基板を、配線基板、回路配線基板又は一括積層基板ともいう。また、多層回路基板を多層配線基板ともいう。

本回路基板は、図１、図２に示すように、絶縁層１と、第１導体層２と、第２導体層３と、ビアホール４と、導電ビア５とを備える。
ここで、絶縁層１は、例えば樹脂、ガラス板やガラスクロスに樹脂を含侵させた複合材料などの絶縁材料によって構成される。なお、絶縁層１を絶縁基板ともいう。
第１導体層２は、絶縁層１の一方の面側に設けられている。

第２導体層３は、絶縁層１の一方の面の反対側の他方の面側に設けられている。
ここでは、第１導体層２及び第２導体層３は、金属層であり、具体的には銅層である。なお、導体層を配線層ともいう。
ビアホール４は、第１導体層２と第２導体層３との間に絶縁層１を貫通するように設けられており、第１導体層２の側の開口が第２導体層３の側の開口よりも大きくなっている。例えば、ビアホール４は、円錐台形状になっており、第１導体層２の側の開口径が第２導体層３の側の開口径よりも大きくなっている。なお、ビアホール４をインターステイシャルビアホールともいう。

導電ビア５は、ビアホール４に充填された導電性ペースト５Ｘからなり、第１導体層２と第２導体層３とを層間接続している。ここで、導電性ペースト５Ｘは、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを含むものであることが好ましい。つまり、導電性ペースト５Ｘは、樹脂と、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉとを含むものであることが好ましい。例えば、導電性ペースト５Ｘは、Ｓｎ、Ａｇ、Ｃｕ、Ｂｉを主成分とする金属混合物であることが好ましい。なお、導電ビア５を層間接続ビア又はビアともいう。

そして、第１導体層２は、導電ビア５と接する側の面に凹部６を有する。
このように構成しているのは、以下の理由による。
つまり、例えば一括積層工法を採用して作製した回路基板は、例えばプリント基板に対して行なわれる熱サイクル試験（例えば−６５℃〜＋１２５℃）などの信頼性試験を行なうと、層間接続に用いられる導電ビアと配線層との界面で断線が生じてしまうことがわかった。

これは、導電性ペーストからなる導電ビアによって層間接続する際に、導電ビアと配線層との界面にかかる圧力が弱いため、密着力が弱くなっていることに起因すると考えられる。
例えば、単層板を作製する際に、導電性ペーストが充填されるビアホールは、円錐台形状に形成される。このため、一の単層板の円錐台形状のビアホールに充填された導電性ペーストからなる導電ビアは、一の単層板の配線層（導体層）が設けられている側の反対側、即ち、他の単層板の配線層に接続される側の径が大きくなる（例えば図５（Ａ）参照）。これにより、一の単層板の円錐台形状のビアホールに充填された導電性ペーストからなる導電ビアによって一の単層板の配線層と他の単層板の配線層とを層間接続する際に、導電ビア５にかかる圧力が径方向へ分散されてしまうことになる（図６参照）。この結果、例えば一括積層工法における温熱プレス時など、導電性ペーストからなる導電ビアによって層間接続する際に、一の単層板の導電ビアと他の単層板の配線層との界面にかかる圧力が弱くなって、密着力が低下してしまい、信頼性試験で断線してしまうことになると考えられる。

そこで、上述のように、第１導体層２を、導電ビア５と接する側の面に凹部６を有するものとしている。
これにより、例えば一括積層工法における温熱プレス時など、導電性ペースト５Ｘからなる導電ビア５によって層間接続する際に、導電ビア５の径が大きい方が接続される第１導体層２の凹部６に応力を集中させ（図２参照）、密着力を向上させることができるため、第１導体層２に凹部６を設けない場合と比較して、導電ビア５の接続信頼性を向上させることができる。

特に、凹部６は、ビアホール４の第２導体層３の側の開口よりも小さくなっていることが好ましい。例えば、第１導体層２に設けられる凹部６の径が、ビアホール４の第２導体層３の側の開口径よりも小さくなっていることが好ましい。これにより、凹部６に、より応力を集中させ、より密着力を向上させることができ、導電ビア５の接続信頼性をより向上させることができる。

また、凹部６は、図３に示すように、表面に凹凸７を有することが好ましい。例えば約５μｍ以上の深さ（高さ）の凹凸７を有するものとするのが好ましい。これにより、表面積を大きくすることができ、より密着力を向上させることができる。
次に、本実施形態にかかる回路基板の製造方法について説明する。
まず、絶縁層１（絶縁基板）の一方の面側に設けられた導体層１０に凹部６を設ける（例えば図４（Ｂ）〜図４（Ｄ）参照）。この工程を、凹部６を設ける工程という。

次に、絶縁層１の一方の面の反対側の他方の面側から導体層１０まで絶縁層１を貫通するように、他方の面側の開口が導体層１０の側の開口よりも大きいビアホール４を設ける（例えば図４（Ｈ）参照）。この工程を、ビアホール４を設ける工程という。
次に、ビアホール４に導電性ペースト５Ｘを充填する（例えば図４（Ｉ）参照）。この工程を、導電性ペースト５Ｘを充填する工程という。

そして、各工程を経て作製された一の単層板８Ａと他の単層板８Ｂを、一の単層板８Ａの導体層１０に設けられた凹部６と他の単層板８Ｂの導電性ペースト５Ｘとが対向するように積層し、一の単層板８Ａの導体層１０（第１導体層２）と他の単層板８Ｂの導体層１０（第２導体層３）とが、導電性ペースト５Ｘからなる導電ビア５によって層間接続された回路基板９を製造する（例えば図５（Ａ）、（Ｂ）参照）。この工程を、積層・接続工程という。

特に、凹部６を設ける工程において、ビアホール４の導体層１０の側の開口よりも小さい凹部６を設けることが好ましい。
また、凹部６を設ける工程の後に、凹部６の表面に凹凸７を設ける工程を含むことが好ましい（例えば図４（Ｅ）〜図４（Ｇ）参照）。
また、導電性ペースト５Ｘを充填する工程において、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを含む導電性ペースト５Ｘ、即ち、樹脂と、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉとを含む導電性ペースト５Ｘを充填することが好ましい。

以下、一括積層工法で、導電性ペースト５Ｘからなる導電ビア５の径が大きい方に接続される導体層１０の導電ビア５と接する側の面に、表面に凹凸７を有する凹部６を備える回路基板９を製造する場合を例に挙げて、具体的に説明する。
ここで、一括積層工法とは、片面に例えば銅などの金属からなる導体層（配線層）を備える絶縁基板（絶縁層）に、絶縁基板を貫通するように穴をあけ、層間接続ビアとなる導電性ペーストを印刷した単層板を所望の層数作製し、これらを重ね合わせて積層し、加圧・加熱することで（例えば温熱プレスすることで）、導電性ペーストを溶融させて層間接続して、一括で貼り合わせる工法である。

まず、図４（Ａ）、図４（Ｂ）に示すように、絶縁層１の片面に銅箔（導体層）１０Ｘがついた片面銅張板１１の銅箔１０Ｘ上に、ドライフィルムレジスト１２をラミネートし、凹部６を設ける領域を保護する。
次に、図４（Ｃ）、図４（Ｄ）に示すように、電解めっきをすることで、ドライフィルムレジスト１２で覆われた領域を除いた領域、即ち、凹部６を設ける領域を除いた領域に銅めっき層１０Ｙ（導体層）を形成する。

このようにして、片面銅張板１１の銅箔１０Ｘ上に銅めっき層１０Ｙを形成することによって、片面銅張板１１の片面に設けられ、銅箔１０Ｘ及び銅めっき層１０Ｙからなる銅層（導体層）１０Ｚに、凹部６を設ける。
なお、ここでは、電解めっきによって凹部６を設けているが、これに限られるものではなく、例えばエッチングなどの他の方法によって凹部６を設けても良い。

次に、ドライフィルムレジスト１２を剥離した後、図４（Ｅ）に示すように、新しくドライフィルムレジスト１３をラミネートし、図４（Ｆ）に示すように、エッチングして、銅層１０Ｚをパターニングして銅配線（導体層；配線層）１０を設けるとともに、凹部６の表面に凹凸７を設ける。ここでは、例えば数μｍ幅（例えば約２〜約３μｍ幅）の線状の凹凸７を設けている。

なお、ここでは、線状の凹凸７を設けているが、これに限られるものではなく、例えば点状の凹凸を設けても良い。また、ここでは、規則的な凹凸７を設けているが、これに限られるものではなく、例えばランダムな凹凸を設けても良い。また、点状の凹凸を、均一に設けても良いし、ランダムに設けても良い。このように、凹部６の表面に凹凸パターンが設ければ良い。また、ここでは、エッチングによって凹凸７を設けているが、これに限られるものではなく、例えばめっきなどの他の方法によって凹凸７を設けても良い。また、ここでは、銅配線１０と凹凸７を同時に設けるようにしているが、これに限られるものではなく、銅配線１０と凹凸７を別々の工程で設けるようにしても良い。

次に、図４（Ｇ）に示すように、ドライフィルムレジスト１３を剥離した後、図４（Ｈ）に示すように、絶縁層１の銅配線１０が設けられている側の反対側から、表面に凹凸７を有する凹部６が設けられた銅配線１０まで絶縁層１を貫通するように、例えばＣＯ_２レーザで穴をあけて、ビアホール４を設ける。このようにして設けられたビアホール４は、銅配線１０が設けられている側の反対側の開口が、銅配線１０が設けられている側の開口よりも大きくなる。なお、ビアホール４の銅配線１０が設けられている側の開口よりも凹部６の大きさが小さくなるようにするのが好ましい。

なお、ここでは、ビアホール４を設けるための穴あけにＣＯ_２レーザを用いているが、これに限られるものではなく、例えばエキシマレーザなどの他のレーザを用いても良いし、ドリルなどを用いても良い。
次に、図４（Ｉ）に示すように、ビアホール４に導電性ペースト５Ｘを充填する。ここでは、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを主成分とする導電性ペースト５Ｘを印刷することで、ビアホール４に導電性ペースト５Ｘを充填する。このようにして、単層板８を作製する。ここでは、このような単層板８を複数作製する。

次に、上述のようにして作製した複数の単層板８を、図５（Ａ）に示すように、一の単層板８Ａの銅配線１０に設けられた凹部６と他の単層板８Ｂの導電性ペースト５Ｘとが対向するように積層した後、真空温熱プレス（例えば約２０ｋｇ／ｃｍ^２、約２００℃、約９０ｍｉｎ）を行なって、一の単層板８Ａの銅配線１０（導体層；第１導体層２）と他の単層板８Ｂの銅配線１０（導体層；第２導体層３）とが、導電性ペースト５Ｘからなる導電ビア５によって層間接続された回路基板９を製造する。

この際、導電性ペースト５Ｘからなる導電ビア５の径が大きい方に接続される銅配線１０（第１導体層２）の導電ビア５と接する側の面に、表面に凹凸７を有する凹部６が設けられているため、圧力分散を抑えることができ、また、表面積を多くすることができ、密着力を向上させ、導電性ペースト５Ｘからなる導電ビア５と銅配線１０との接続信頼性を向上させることができる。

したがって、本実施形態にかかる回路基板、電子機器、回路基板の製造方法によれば、導電性ペースト５Ｘからなる導電ビア５によって層間接続された回路基板９において、層間接続に用いられる導電ビア５と配線層（導体層）２との界面の密着力を向上させ、接続信頼性を向上させることができるという利点がある。特に、一括積層工法を採用して作製される多層回路基板において、層間接続における高い接続信頼性を得ることができる。

なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
絶縁層と、
前記絶縁層の一方の面側に設けられた第１導体層と、
前記絶縁層の前記一方の面の反対側の他方の面側に設けられた第２導体層と、
前記第１導体層と前記第２導体層との間に前記絶縁層を貫通するように設けられ、前記第１導体層の側の開口が前記第２導体層の側の開口よりも大きいビアホールと、
前記ビアホールに充填された導電性ペーストからなり、前記第１導体層と前記第２導体層とを層間接続する導電ビアとを備え、
前記第１導体層は、前記導電ビアと接する側の面に凹部を有することを特徴とする回路基板。

（付記２）
前記凹部は、前記ビアホールの前記第２導体層の側の開口よりも小さいことを特徴とする、付記１に記載の回路基板。
（付記３）
前記凹部は、表面に凹凸を有することを特徴とする、付記１又は２に記載の回路基板。

（付記４）
前記導電性ペーストは、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを含むことを特徴とする、付記１〜３のいずれか１項に記載の回路基板。
（付記５）
付記１〜４のいずれか１項に記載の回路基板と、
前記回路基板に搭載された電子部品とを備えることを特徴とする電子機器。

（付記６）
絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、
前記絶縁層の前記一方の面の反対側の他方の面側から前記導体層まで前記絶縁層を貫通するように、前記他方の面側の開口が前記導体層の側の開口よりも大きいビアホールを設ける工程と、
前記ビアホールに導電性ペーストを充填する工程と、
前記各工程を経て作製された一の単層板と他の単層板を、前記一の単層板の前記導体層に設けられた前記凹部と前記他の単層板の前記導電性ペーストとが対向するように積層し、前記一の単層板の前記導体層と前記他の単層板の前記導体層とが、前記導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含むことを特徴とする回路基板の製造方法。

（付記７）
前記凹部を設ける工程において、前記ビアホールの前記導体層の側の開口よりも小さい凹部を設けることを特徴とする、付記６に記載の回路基板の製造方法。
（付記８）
前記凹部を設ける工程の後に、前記凹部の表面に凹凸を設ける工程を含むことを特徴とする、付記６又は７に記載の回路基板の製造方法。

（付記９）
前記導電性ペーストを充填する工程において、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを含む導電性ペーストを充填することを特徴とする、付記６〜８のいずれか１項に記載の回路基板の製造方法。

１ 絶縁層
２ 第１導体層
３ 第２導体層
４ ビアホール
５ 導電ビア
５Ｘ 導電性ペースト
６ 凹部
７ 凹凸
８ 単層板
８Ａ 一の単層板
８Ｂ 他の単層板
９ 回路基板
１０ 銅配線（導体層；配線層）
１０Ｘ 銅箔（導体層）
１０Ｙ 銅めっき層（導体層）
１０Ｚ 銅層（導体層）
１１ 片面銅張板
１２、１３ ドライフィルムレジスト

Claims (6)

1. 絶縁層と、
   前記絶縁層の一方の面側に設けられた第１導体層と、
   前記絶縁層の前記一方の面の反対側の他方の面側に設けられた第２導体層と、
   前記第１導体層と前記第２導体層との間に前記絶縁層を貫通するように設けられ、前記第１導体層の側の開口が前記第２導体層の側の開口よりも大きいビアホールと、
   前記ビアホールに充填された導電性ペーストからなり、前記第１導体層と前記第２導体層とを層間接続する導電ビアとを備え、
   前記第１導体層は、前記導電ビアと接する側の面に凹部を有することを特徴とする回路基板。
2. 前記凹部は、前記ビアホールの前記第２導体層の側の開口よりも小さいことを特徴とする、請求項１に記載の回路基板。
3. 前記凹部は、表面に凹凸を有することを特徴とする、請求項１又は２に記載の回路基板。
4. 前記導電性ペーストは、Ｓｎ，Ａｇ，Ｃｕ，Ｂｉを含むことを特徴とする、請求項１〜３のいずれか１項に記載の回路基板。
5. 請求項１〜４のいずれか１項に記載の回路基板と、
   前記回路基板に搭載された電子部品とを備えることを特徴とする電子機器。
6. 絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、
   前記絶縁層の前記一方の面の反対側の他方の面側から前記導体層まで前記絶縁層を貫通するように、前記他方の面側の開口が前記導体層の側の開口よりも大きいビアホールを設ける工程と、
   前記ビアホールに導電性ペーストを充填する工程と、
   前記各工程を経て作製された一の単層板と他の単層板を、前記一の単層板の前記導体層に設けられた前記凹部と前記他の単層板の前記導電性ペーストとが対向するように積層し、前記一の単層板の前記導体層と前記他の単層板の前記導体層とが、前記導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含むことを特徴とする回路基板の製造方法。

Images