JP6631120B2 - 回路基板、電子機器、回路基板の製造方法 - Google Patents

回路基板、電子機器、回路基板の製造方法 Download PDF

Info

Publication number
JP6631120B2
JP6631120B2 JP2015185088A JP2015185088A JP6631120B2 JP 6631120 B2 JP6631120 B2 JP 6631120B2 JP 2015185088 A JP2015185088 A JP 2015185088A JP 2015185088 A JP2015185088 A JP 2015185088A JP 6631120 B2 JP6631120 B2 JP 6631120B2
Authority
JP
Japan
Prior art keywords
layer
circuit board
conductor layer
conductive
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015185088A
Other languages
English (en)
Other versions
JP2017059746A (ja
Inventor
俊樹 岩井
俊樹 岩井
水谷 大輔
大輔 水谷
昌治 古山
昌治 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015185088A priority Critical patent/JP6631120B2/ja
Publication of JP2017059746A publication Critical patent/JP2017059746A/ja
Application granted granted Critical
Publication of JP6631120B2 publication Critical patent/JP6631120B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、回路基板、電子機器、回路基板の製造方法に関する。
近年、例えば携帯電話やノートブック型パソコンに代表される電子機器の小型化・軽量化及び多機能化が急速に進展している。
これらの電子機器に装着される各種電子部品間の配線距離はできる限り短くすることが望ましいため、電子部品を実装する配線基板(回路基板)は、高密度配線、高多層化の方向に進み、多層プリント配線基板(多層回路基板)のような積層配線基板技術を採用する傾向が益々高まってきている。
例えば、多層回路基板の製造方法としては、ビルドアップ工法がある。このビルドアップ工法では、ベースとなる絶縁基材の両面に銅のついた両面銅張板に配線を形成し、その両面銅張板の両面に絶縁層、銅配線層、層間接続ビアを形成し、これを所望の配線層数となるまで繰り返して、多層回路基板(ビルドアップ基板)を作製する方法である。しかしながら、ビルドアップ工法では、その製造方法から、配線層を逐次作製する必要があるため、層数が増加すると製造時間が長くなってしまうことになる。
そこで、一方の側に配線層(導体層)が形成された絶縁層に、他方の側から配線層に到達するビアホールを設け、このビアホールに導電性ペーストを充填して、単層板を作製し、所望の層数の単層板を積層して、導電性ペーストからなる導電ビアによって層間接続された多層回路基板を作製する方法(一括積層工法)を採用することが考えられる。
特開2004−158671号公報 特開2015−026689号公報 特開2005−294364号公報 特開2009−054695号公報
しかしながら、上述の一括積層工法を採用して作製した多層回路基板は、例えば熱サイクル試験などの信頼性試験を行なうと、層間接続に用いられる導電ビアと配線層との界面で断線が生じてしまうことがわかった。
これは、導電性ペーストからなる導電ビアによって層間接続する際に、導電ビアと配線層との界面にかかる圧力が弱いため、密着力が弱くなっていることに起因すると考えられる。
そこで、導電性ペーストからなる導電ビアによって層間接続された回路基板において、層間接続に用いられる導電ビアと配線層(導体層)との界面の密着力を向上させ、接続信頼性を向上させたい。
本回路基板は、絶縁層と、絶縁層の一方の面側に設けられた第1導体層と、絶縁層の一方の面の反対側の他方の面側に設けられた第2導体層と、第1導体層と第2導体層との間に絶縁層を貫通するように設けられ、第1導体層の側の開口が第2導体層の側の開口よりも大きいビアホールと、ビアホールに充填された導電性ペーストからなり、第1導体層と第2導体層とを層間接続する導電ビアとを備え、第1導体層は、導電ビアと接する側の面に凹部を有し、凹部は、表面に凹凸を有する
本電子機器は、上述の回路基板と、回路基板に搭載された電子部品とを備える。
本回路基板の製造方法は、絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、絶縁層の一方の面の反対側の他方の面側から導体層まで絶縁層を貫通するように、他方の面側の開口が導体層の側の開口よりも大きいビアホールを設ける工程と、ビアホールに導電性ペーストを充填する工程と、各工程を経て作製された一の単層板と他の単層板を、一の単層板の導体層に設けられた凹部と他の単層板の導電性ペーストとが対向するように積層し、一の単層板の導体層と他の単層板の導体層とが、導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含み、凹部を設ける工程の後に、凹部の表面に凹凸を設ける工程を含む
したがって、本回路基板、電子機器、回路基板の製造方法によれば、導電性ペーストからなる導電ビアによって層間接続された回路基板において、層間接続に用いられる導電ビアと配線層(導体層)との界面の密着力を向上させ、接続信頼性を向上させることができるという利点がある。
本実施形態にかかる回路基板の構成を示す模式的断面図である。 本実施形態にかかる回路基板の構成を示す模式的断面図であり、図1の中の符号Xで示す部分を拡大して示す図である。 本実施形態にかかる回路基板の変形例の構成を示す模式的断面図である。 (A)〜(I)は、本実施形態にかかる回路基板の製造方法を説明するための模式的断面図である。 (A)、(B)は、本実施形態にかかる回路基板の製造方法を説明するための模式的断面図である。 (A)、(B)は、本発明の課題を説明するための図であり、(B)は(A)の中の符号Xで示す部分を拡大して示す図である。
以下、図面により、本発明の実施の形態にかかる回路基板、電子機器、回路基板の製造方法について、図1〜図6を参照しながら説明する。
本実施形態の回路基板は、一括積層工法を採用して作製される多層回路基板であって、例えば電子機器に備えられ、電子部品を搭載する多層プリント配線板などに適用することができる。なお、回路基板を、配線基板、回路配線基板又は一括積層基板ともいう。また、多層回路基板を多層配線基板ともいう。
本回路基板は、図1、図2に示すように、絶縁層1と、第1導体層2と、第2導体層3と、ビアホール4と、導電ビア5とを備える。
ここで、絶縁層1は、例えば樹脂、ガラス板やガラスクロスに樹脂を含侵させた複合材料などの絶縁材料によって構成される。なお、絶縁層1を絶縁基板ともいう。
第1導体層2は、絶縁層1の一方の面側に設けられている。
第2導体層3は、絶縁層1の一方の面の反対側の他方の面側に設けられている。
ここでは、第1導体層2及び第2導体層3は、金属層であり、具体的には銅層である。なお、導体層を配線層ともいう。
ビアホール4は、第1導体層2と第2導体層3との間に絶縁層1を貫通するように設けられており、第1導体層2の側の開口が第2導体層3の側の開口よりも大きくなっている。例えば、ビアホール4は、円錐台形状になっており、第1導体層2の側の開口径が第2導体層3の側の開口径よりも大きくなっている。なお、ビアホール4をインターステイシャルビアホールともいう。
導電ビア5は、ビアホール4に充填された導電性ペースト5Xからなり、第1導体層2と第2導体層3とを層間接続している。ここで、導電性ペースト5Xは、Sn,Ag,Cu,Biを含むものであることが好ましい。つまり、導電性ペースト5Xは、樹脂と、Sn,Ag,Cu,Biとを含むものであることが好ましい。例えば、導電性ペースト5Xは、Sn、Ag、Cu、Biを主成分とする金属混合物であることが好ましい。なお、導電ビア5を層間接続ビア又はビアともいう。
そして、第1導体層2は、導電ビア5と接する側の面に凹部6を有する。
このように構成しているのは、以下の理由による。
つまり、例えば一括積層工法を採用して作製した回路基板は、例えばプリント基板に対して行なわれる熱サイクル試験(例えば−65℃〜+125℃)などの信頼性試験を行なうと、層間接続に用いられる導電ビアと配線層との界面で断線が生じてしまうことがわかった。
これは、導電性ペーストからなる導電ビアによって層間接続する際に、導電ビアと配線層との界面にかかる圧力が弱いため、密着力が弱くなっていることに起因すると考えられる。
例えば、単層板を作製する際に、導電性ペーストが充填されるビアホールは、円錐台形状に形成される。このため、一の単層板の円錐台形状のビアホールに充填された導電性ペーストからなる導電ビアは、一の単層板の配線層(導体層)が設けられている側の反対側、即ち、他の単層板の配線層に接続される側の径が大きくなる(例えば図5(A)参照)。これにより、一の単層板の円錐台形状のビアホールに充填された導電性ペーストからなる導電ビアによって一の単層板の配線層と他の単層板の配線層とを層間接続する際に、導電ビア5にかかる圧力が径方向へ分散されてしまうことになる(図6参照)。この結果、例えば一括積層工法における温熱プレス時など、導電性ペーストからなる導電ビアによって層間接続する際に、一の単層板の導電ビアと他の単層板の配線層との界面にかかる圧力が弱くなって、密着力が低下してしまい、信頼性試験で断線してしまうことになると考えられる。
そこで、上述のように、第1導体層2を、導電ビア5と接する側の面に凹部6を有するものとしている。
これにより、例えば一括積層工法における温熱プレス時など、導電性ペースト5Xからなる導電ビア5によって層間接続する際に、導電ビア5の径が大きい方が接続される第1導体層2の凹部6に応力を集中させ(図2参照)、密着力を向上させることができるため、第1導体層2に凹部6を設けない場合と比較して、導電ビア5の接続信頼性を向上させることができる。
特に、凹部6は、ビアホール4の第2導体層3の側の開口よりも小さくなっていることが好ましい。例えば、第1導体層2に設けられる凹部6の径が、ビアホール4の第2導体層3の側の開口径よりも小さくなっていることが好ましい。これにより、凹部6に、より応力を集中させ、より密着力を向上させることができ、導電ビア5の接続信頼性をより向上させることができる。
また、凹部6は、図3に示すように、表面に凹凸7を有することが好ましい。例えば約5μm以上の深さ(高さ)の凹凸7を有するものとするのが好ましい。これにより、表面積を大きくすることができ、より密着力を向上させることができる。
次に、本実施形態にかかる回路基板の製造方法について説明する。
まず、絶縁層1(絶縁基板)の一方の面側に設けられた導体層10に凹部6を設ける(例えば図4(B)〜図4(D)参照)。この工程を、凹部6を設ける工程という。
次に、絶縁層1の一方の面の反対側の他方の面側から導体層10まで絶縁層1を貫通するように、他方の面側の開口が導体層10の側の開口よりも大きいビアホール4を設ける(例えば図4(H)参照)。この工程を、ビアホール4を設ける工程という。
次に、ビアホール4に導電性ペースト5Xを充填する(例えば図4(I)参照)。この工程を、導電性ペースト5Xを充填する工程という。
そして、各工程を経て作製された一の単層板8Aと他の単層板8Bを、一の単層板8Aの導体層10に設けられた凹部6と他の単層板8Bの導電性ペースト5Xとが対向するように積層し、一の単層板8Aの導体層10(第1導体層2)と他の単層板8Bの導体層10(第2導体層3)とが、導電性ペースト5Xからなる導電ビア5によって層間接続された回路基板9を製造する(例えば図5(A)、(B)参照)。この工程を、積層・接続工程という。
特に、凹部6を設ける工程において、ビアホール4の導体層10の側の開口よりも小さい凹部6を設けることが好ましい。
また、凹部6を設ける工程の後に、凹部6の表面に凹凸7を設ける工程を含むことが好ましい(例えば図4(E)〜図4(G)参照)。
また、導電性ペースト5Xを充填する工程において、Sn,Ag,Cu,Biを含む導電性ペースト5X、即ち、樹脂と、Sn,Ag,Cu,Biとを含む導電性ペースト5Xを充填することが好ましい。
以下、一括積層工法で、導電性ペースト5Xからなる導電ビア5の径が大きい方に接続される導体層10の導電ビア5と接する側の面に、表面に凹凸7を有する凹部6を備える回路基板9を製造する場合を例に挙げて、具体的に説明する。
ここで、一括積層工法とは、片面に例えば銅などの金属からなる導体層(配線層)を備える絶縁基板(絶縁層)に、絶縁基板を貫通するように穴をあけ、層間接続ビアとなる導電性ペーストを印刷した単層板を所望の層数作製し、これらを重ね合わせて積層し、加圧・加熱することで(例えば温熱プレスすることで)、導電性ペーストを溶融させて層間接続して、一括で貼り合わせる工法である。
まず、図4(A)、図4(B)に示すように、絶縁層1の片面に銅箔(導体層)10Xがついた片面銅張板11の銅箔10X上に、ドライフィルムレジスト12をラミネートし、凹部6を設ける領域を保護する。
次に、図4(C)、図4(D)に示すように、電解めっきをすることで、ドライフィルムレジスト12で覆われた領域を除いた領域、即ち、凹部6を設ける領域を除いた領域に銅めっき層10Y(導体層)を形成する。
このようにして、片面銅張板11の銅箔10X上に銅めっき層10Yを形成することによって、片面銅張板11の片面に設けられ、銅箔10X及び銅めっき層10Yからなる銅層(導体層)10Zに、凹部6を設ける。
なお、ここでは、電解めっきによって凹部6を設けているが、これに限られるものではなく、例えばエッチングなどの他の方法によって凹部6を設けても良い。
次に、ドライフィルムレジスト12を剥離した後、図4(E)に示すように、新しくドライフィルムレジスト13をラミネートし、図4(F)に示すように、エッチングして、銅層10Zをパターニングして銅配線(導体層;配線層)10を設けるとともに、凹部6の表面に凹凸7を設ける。ここでは、例えば数μm幅(例えば約2〜約3μm幅)の線状の凹凸7を設けている。
なお、ここでは、線状の凹凸7を設けているが、これに限られるものではなく、例えば点状の凹凸を設けても良い。また、ここでは、規則的な凹凸7を設けているが、これに限られるものではなく、例えばランダムな凹凸を設けても良い。また、点状の凹凸を、均一に設けても良いし、ランダムに設けても良い。このように、凹部6の表面に凹凸パターンが設ければ良い。また、ここでは、エッチングによって凹凸7を設けているが、これに限られるものではなく、例えばめっきなどの他の方法によって凹凸7を設けても良い。また、ここでは、銅配線10と凹凸7を同時に設けるようにしているが、これに限られるものではなく、銅配線10と凹凸7を別々の工程で設けるようにしても良い。
次に、図4(G)に示すように、ドライフィルムレジスト13を剥離した後、図4(H)に示すように、絶縁層1の銅配線10が設けられている側の反対側から、表面に凹凸7を有する凹部6が設けられた銅配線10まで絶縁層1を貫通するように、例えばCOレーザで穴をあけて、ビアホール4を設ける。このようにして設けられたビアホール4は、銅配線10が設けられている側の反対側の開口が、銅配線10が設けられている側の開口よりも大きくなる。なお、ビアホール4の銅配線10が設けられている側の開口よりも凹部6の大きさが小さくなるようにするのが好ましい。
なお、ここでは、ビアホール4を設けるための穴あけにCOレーザを用いているが、これに限られるものではなく、例えばエキシマレーザなどの他のレーザを用いても良いし、ドリルなどを用いても良い。
次に、図4(I)に示すように、ビアホール4に導電性ペースト5Xを充填する。ここでは、Sn,Ag,Cu,Biを主成分とする導電性ペースト5Xを印刷することで、ビアホール4に導電性ペースト5Xを充填する。このようにして、単層板8を作製する。ここでは、このような単層板8を複数作製する。
次に、上述のようにして作製した複数の単層板8を、図5(A)に示すように、一の単層板8Aの銅配線10に設けられた凹部6と他の単層板8Bの導電性ペースト5Xとが対向するように積層した後、真空温熱プレス(例えば約20kg/cm、約200℃、約90min)を行なって、一の単層板8Aの銅配線10(導体層;第1導体層2)と他の単層板8Bの銅配線10(導体層;第2導体層3)とが、導電性ペースト5Xからなる導電ビア5によって層間接続された回路基板9を製造する。
この際、導電性ペースト5Xからなる導電ビア5の径が大きい方に接続される銅配線10(第1導体層2)の導電ビア5と接する側の面に、表面に凹凸7を有する凹部6が設けられているため、圧力分散を抑えることができ、また、表面積を多くすることができ、密着力を向上させ、導電性ペースト5Xからなる導電ビア5と銅配線10との接続信頼性を向上させることができる。
したがって、本実施形態にかかる回路基板、電子機器、回路基板の製造方法によれば、導電性ペースト5Xからなる導電ビア5によって層間接続された回路基板9において、層間接続に用いられる導電ビア5と配線層(導体層)2との界面の密着力を向上させ、接続信頼性を向上させることができるという利点がある。特に、一括積層工法を採用して作製される多層回路基板において、層間接続における高い接続信頼性を得ることができる。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
(付記1)
絶縁層と、
前記絶縁層の一方の面側に設けられた第1導体層と、
前記絶縁層の前記一方の面の反対側の他方の面側に設けられた第2導体層と、
前記第1導体層と前記第2導体層との間に前記絶縁層を貫通するように設けられ、前記第1導体層の側の開口が前記第2導体層の側の開口よりも大きいビアホールと、
前記ビアホールに充填された導電性ペーストからなり、前記第1導体層と前記第2導体層とを層間接続する導電ビアとを備え、
前記第1導体層は、前記導電ビアと接する側の面に凹部を有することを特徴とする回路基板。
(付記2)
前記凹部は、前記ビアホールの前記第2導体層の側の開口よりも小さいことを特徴とする、付記1に記載の回路基板。
(付記3)
前記凹部は、表面に凹凸を有することを特徴とする、付記1又は2に記載の回路基板。
(付記4)
前記導電性ペーストは、Sn,Ag,Cu,Biを含むことを特徴とする、付記1〜3のいずれか1項に記載の回路基板。
(付記5)
付記1〜4のいずれか1項に記載の回路基板と、
前記回路基板に搭載された電子部品とを備えることを特徴とする電子機器。
(付記6)
絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、
前記絶縁層の前記一方の面の反対側の他方の面側から前記導体層まで前記絶縁層を貫通するように、前記他方の面側の開口が前記導体層の側の開口よりも大きいビアホールを設ける工程と、
前記ビアホールに導電性ペーストを充填する工程と、
前記各工程を経て作製された一の単層板と他の単層板を、前記一の単層板の前記導体層に設けられた前記凹部と前記他の単層板の前記導電性ペーストとが対向するように積層し、前記一の単層板の前記導体層と前記他の単層板の前記導体層とが、前記導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含むことを特徴とする回路基板の製造方法。
(付記7)
前記凹部を設ける工程において、前記ビアホールの前記導体層の側の開口よりも小さい凹部を設けることを特徴とする、付記6に記載の回路基板の製造方法。
(付記8)
前記凹部を設ける工程の後に、前記凹部の表面に凹凸を設ける工程を含むことを特徴とする、付記6又は7に記載の回路基板の製造方法。
(付記9)
前記導電性ペーストを充填する工程において、Sn,Ag,Cu,Biを含む導電性ペーストを充填することを特徴とする、付記6〜8のいずれか1項に記載の回路基板の製造方法。
1 絶縁層
2 第1導体層
3 第2導体層
4 ビアホール
5 導電ビア
5X 導電性ペースト
6 凹部
7 凹凸
8 単層板
8A 一の単層板
8B 他の単層板
9 回路基板
10 銅配線(導体層;配線層)
10X 銅箔(導体層)
10Y 銅めっき層(導体層)
10Z 銅層(導体層)
11 片面銅張板
12、13 ドライフィルムレジスト

Claims (6)

  1. 絶縁層と、
    前記絶縁層の一方の面側に設けられた第1導体層と、
    前記絶縁層の前記一方の面の反対側の他方の面側に設けられた第2導体層と、
    前記第1導体層と前記第2導体層との間に前記絶縁層を貫通するように設けられ、前記第1導体層の側の開口が前記第2導体層の側の開口よりも大きいビアホールと、
    前記ビアホールに充填された導電性ペーストからなり、前記第1導体層と前記第2導体層とを層間接続する導電ビアとを備え、
    前記第1導体層は、前記導電ビアと接する側の面に凹部を有し、
    前記凹部は、表面に凹凸を有することを特徴とする回路基板。
  2. 前記凹部は、前記ビアホールの前記第2導体層の側の開口よりも小さいことを特徴とする、請求項1に記載の回路基板。
  3. 前記導電性ペーストは、Sn,Ag,Cu,Biを含むことを特徴とする、請求項1又は2に記載の回路基板。
  4. 請求項1〜3のいずれか1項に記載の回路基板と、
    前記回路基板に搭載された電子部品とを備えることを特徴とする電子機器。
  5. 絶縁層の一方の面側に設けられた導体層に凹部を設ける工程と、
    前記絶縁層の前記一方の面の反対側の他方の面側から前記導体層まで前記絶縁層を貫通するように、前記他方の面側の開口が前記導体層の側の開口よりも大きいビアホールを設ける工程と、
    前記ビアホールに導電性ペーストを充填する工程と、
    前記各工程を経て作製された一の単層板と他の単層板を、前記一の単層板の前記導体層に設けられた前記凹部と前記他の単層板の前記導電性ペーストとが対向するように積層し、前記一の単層板の前記導体層と前記他の単層板の前記導体層とが、前記導電性ペーストからなる導電ビアによって層間接続された回路基板を製造する工程とを含み、
    前記凹部を設ける工程の後に、前記凹部の表面に凹凸を設ける工程を含むことを特徴とする回路基板の製造方法。
  6. 前記凹部を設ける工程において、前記ビアホールの前記導体層の側の開口よりも小さい凹部を設けることを特徴とする、請求項5に記載の回路基板の製造方法
JP2015185088A 2015-09-18 2015-09-18 回路基板、電子機器、回路基板の製造方法 Expired - Fee Related JP6631120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015185088A JP6631120B2 (ja) 2015-09-18 2015-09-18 回路基板、電子機器、回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185088A JP6631120B2 (ja) 2015-09-18 2015-09-18 回路基板、電子機器、回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017059746A JP2017059746A (ja) 2017-03-23
JP6631120B2 true JP6631120B2 (ja) 2020-01-15

Family

ID=58390768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185088A Expired - Fee Related JP6631120B2 (ja) 2015-09-18 2015-09-18 回路基板、電子機器、回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP6631120B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666830B2 (ja) * 2001-07-27 2011-04-06 京セラ株式会社 多層配線基板及びその製造方法
JP2003234577A (ja) * 2002-02-12 2003-08-22 Sumitomo Bakelite Co Ltd 多層配線板
JP2004253569A (ja) * 2003-02-19 2004-09-09 Denso Corp 多層基板及びその形成方法
JP4227973B2 (ja) * 2005-05-26 2009-02-18 Tdk株式会社 基板、電子部品、及び、これらの製造方法
JP2007027508A (ja) * 2005-07-19 2007-02-01 Fujikura Ltd 多層配線板における層間導通部の構造
JP2011228471A (ja) * 2010-04-20 2011-11-10 Panasonic Corp 多層基板とその製造方法
JP6237145B2 (ja) * 2013-11-15 2017-11-29 富士通株式会社 電子部品の製造方法及び電子装置の製造方法

Also Published As

Publication number Publication date
JP2017059746A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP2009088474A (ja) 印刷回路基板の層間導通方法
JP2015170770A (ja) プリント配線板
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
JP2014011464A (ja) 多層回路基板及びその製造方法
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
JP2016152397A (ja) 多層回路基板、半導体装置、多層回路基板の製造方法
JP4705400B2 (ja) 多層プリント配線板の製造方法
CN104703399A (zh) 电路板及其制作方法
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
JP6631120B2 (ja) 回路基板、電子機器、回路基板の製造方法
JP4082995B2 (ja) 配線基板の製造方法
CN104185372B (zh) 一种双面电路板及其制作方法、多层电路板及其制作方法
JP5621311B2 (ja) 回路基板の製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2005158923A (ja) 多層プリント配線板の製造方法
JP2009043833A (ja) 中空ヒンジ部を有する配線基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
JP5565953B2 (ja) 配線基板およびその製造方法
JP2006147748A (ja) 多層プリント配線板およびその製造方法
KR100598264B1 (ko) 스택형 비아를 구비한 인쇄회로기판 및 그 제조방법
JP4302045B2 (ja) 多層フレキシブル回路配線基板及びその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
JP2009038191A (ja) 多層配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees