JP5621311B2 - 回路基板の製造方法 - Google Patents

Description

本発明は、回路基板、及びその製造方法に関する。

電子機器の高機能化、小型軽量化、それに伴う電子部品の高密度実装化の要請がますます高まり、使用される半導体パッケージの小型・多ピン化及び回路基板の多層化が進められている。

電子部品実装用の多層回路基板は、従来、所謂“単層回路基板”を複数枚重ねて一括積層した後に、機械式ドリルにより貫通孔の形成と該貫通孔の壁面の銅めっきとによって、貫通ビアを形成して層間の電気接続を行うものであった。単層回路基板の各々は、ガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板を絶縁層として用い、該絶縁層の両面に貼り付けられた銅箔をパターニングして形成される。

近年、層間接続を行う必要がある一部の層のみにわたるビアを形成することができるビルドアップ方式の多層回路基板も広く用いられるに至っている。ビルドアップ方式においては、各層のビアホール形成を、レーザー加工やフォトリソグラフィ等の微細加工技術を用いて行うことができ、機械式ドリルを用いる場合より微細なビアを形成することが可能である。しかしながら、ビルドアップ方式は、交互に導電体層及び絶縁層を形成して順次多層化するものであり、必然的に製造手番が増加し、また、そのために歩留まりを高くすることが容易でなく、低コスト化に多くの課題がある。

これらの事情から、複数の個別形成した回路基板（例えば、導電体層と絶縁層とを各一層の組み合わせで形成した単層回路基板）の各々において必要なビアを形成しておき、これら複数の個別回路基板を一括積層して多層回路基板を製造する方法が提案されている。例えば、複数の個別回路基板の各々においてビアホールに導電性ペーストを充填した後、それら複数の個別基板を一括積層する手法が知られている。また、複数の個別回路基板の各々においてビアホールを金属めっきで充填した後、それら複数の個別基板を一括積層する手法が知られている。

特開平１１−２５１７０３号公報 特開２００２−３３５０７９号公報

個別回路基板のビアホールを導電性ペーストで充填してビアを形成する手法は、金属充填を行う手法と比較してビア自体の強度が低いという特徴を有する。そのため、電気接続部の機械的強度を高めるためにはビアの断面積を増大させる必要がある。しかしながら、微細な配線パターンを有する回路基板においてはビアの断面積に制限があり、電気接続部の十分な強度及び信頼性を得ることが困難である。

個別回路基板のビアホールを金属めっきで充填する既知の手法は、個別回路基板を積層する際、ビアと配線パターンとの間の良好な電気接続を得るために、配線パターン表面を活性化することを必要とする。そのために、例えば、金属充填ビアの表面をはんだめっきし、さらに、基板同士を密着接合させるための絶縁層間接着材料（例えば、熱硬化性樹脂など）に、活性作用を有する成分（例えば、フラックス剤）を含有させる必要がある。また、個別基板を重ね合せて基板積層のための加熱工程が行われるが、先ず、軟化状態の熱硬化性樹脂からフラックスを導出し、該フラックス及びはんだめっきを用いて金属充填ビアと配線パターンとを接続し、その後、更に高温化して熱硬化性樹脂を硬化させる。故に、ビア接続材料として、例えば低融点めっきなどの低融点金属といった接合の強度及び信頼性に劣る材料が用いられることが多い。さらに、基板積層時の圧力により移動する熱硬化性樹脂がビアと配線パターンとの接合部に流入し、接続不良及び／又は接続信頼性の低下を生じさせる虞がある。

故に、単層回路基板などの個別回路基板の各々においてビアを形成することが可能で、積層された個別回路基板間の電気接続部の電気的及び機械的な信頼性を向上させ得る技術が依然として望まれる。

一観点によれば、絶縁層と、該絶縁層を貫通するビアホール内に形成された導電ビアと、該絶縁層上に形成された配線層とを有する回路基板が提供される。導電ビアは、前記絶縁層から突出した一端と、前記配線層に接続された他端とを有し、導電ビアの側壁とビアホールの内壁との間に溝状の空隙が存在する。

他の一観点によれば、複数の単層回路基板を接着樹脂層を介して積層した多層回路基板が提供される。各単層回路基板は、絶縁層と、該絶縁層を貫通するビアホール内に形成された導電ビアと、該絶縁層上に形成された配線層とを有する。導電ビアは、前記絶縁層から突出した一端と、前記配線層に接続された他端とを有し、導電ビアの側壁とビアホールの内壁との間に溝状の空隙が存在する。隣接する２つの単層回路基板間で、一方の単層回路基板の前記導電ビアと、他方の単層回路基板の前記配線層とが電気的に接続される。

他の一観点によれば、回路基板の製造方法が提供される。当該方法は、絶縁層と該絶縁層を挟んだ第１及び第２の金属層とを有する基板において、第１の金属層及び前記絶縁層をパターニングして、これらを貫通するビアホールを形成する工程を含む。当該方法はまた、電解めっきによりビアホールを金属めっき膜で充填した後、金属めっき膜を研磨する工程を含む。当該方法は更に、金属めっき膜上に形成したマスクを用いて金属めっき膜の一部と第１の金属層とを除去することにより、ビアホールの側壁との間に溝状の空隙を有する金属ビアを形成する工程を含む。

個別単層回路基板の積層時に、それら回路基板同士を接着する樹脂がビア／配線パターン接合界面に流入することがビア周囲の空隙により抑制され、電気接続部の接続強度及び接続信頼性が向上される。

一実施形態に従った単層回路基板を示す図である。 導電ビア周囲の空隙の効果を模式的に示す断面図である。 一実施形態に従った多層回路基板を示す断面図である。 図１の単層回路基板の製造方法を例示する断面図（その１）である。 図１の単層回路基板の製造方法を例示する断面図（その２）である。 図１の単層回路基板の製造方法を例示する断面図（その３）である。 図３の多層回路基板の製造方法を例示する断面図（その１）である。 図３の多層回路基板の製造方法を例示する断面図（その２）である。 一実施形態に従った他の多層回路基板の製造方法を例示する断面図（その１）である。 一実施形態に従った他の多層回路基板の製造方法を例示する断面図（その２）である。 一実施形態に従った他の多層回路基板の製造方法を例示する断面図（その３）である。 一実施形態に従った電子部品実装基板の一例を示す断面図である。

以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。

図１を参照して、一実施形態に従った個別の単層回路基板１０を説明する。図１（ａ）は単層回路基板１０の概略構成を断面図にて示しており、図１（ｂ）、（ｃ）は、それぞれ、１つの導電ビア２０を含む部分（図１（ａ）の破線で囲んだ領域Ａ）を拡大した断面図、斜視図である。

単層回路基板１０は、例えばポリイミドフィルムである絶縁層１１と、例えば銅（Ｃｕ）等の金属を有する配線層１３とを含んでいる。絶縁層１１は第１の主面１１ａ及び第２の主面１１ｂを有し、配線層１３は絶縁層の第２の主面１１ｂ上に形成されている。配線層１３は、複数の配線又はベタパターン等の所望の配線パターンにパターニングされている。

単層回路基板１０は更に、絶縁層１１を貫通する複数のビアホール（スルーホール）１４内に形成された複数の導電ビア２０を含んでいる。導電ビア２０は例えばＣｕ等の金属を有する。導電ビア２０は、対応する配線パターン１３に接続されている。１つの配線パターン１３に複数の導電ビア２０が接続されていてもよい。

図１（ｂ）、（ｃ）に示すように、各導電ビア２０は、絶縁層１１を貫通しており、且つ一端２０ａは絶縁層の第１の主面１１ａから突出し、他端２０ｂは絶縁層の第２の主面１１ｂの位置で配線層１３に接続されている。以下、絶縁層１１から突出した端部２０ａを突出端とも称する。図示した例において、各導電ビア２０は、頂部を切断した円錐のような形状を有している。すなわち、各導電ビア２０の径は、配線層１３に接続された端部２０ｂから突出端２０ａに向かって徐々に減少している。そして、導電ビア２０の周囲に、すなわち、導電ビアの側壁２０ｃと絶縁層のビアホール１４の内壁１４ｃとの間に、溝状の空隙３０が形成されている。なお、ビアホール１４は典型的にほぼ垂直の内壁１４ｃを有し、そのように図示されているが、本実施形態はそのように限定されず、傾斜したスルーホール内壁と導電ビアの側壁２０ｃとの間に空隙３０が形成されていてもよい。

また、導電ビア２０は好ましくは、図示したように、その側壁２０ｃ及び突出端２０ａの頂面にはんだと固相接合するはんだ固相材料の層２１を有する。はんだ固相材料層２１は例えばニッケル（Ｎｉ）膜と金（Ａｕ）膜との積層膜とし得る。はんだ固相材料層２１は、単層回路基板１０を他の回路基板と積層する際に、他の回路基板の配線層上のはんだと固相接合し、当該単層回路基板１０の導電ビア２０と他の回路基板の配線層との間の接続強度及び接続信頼性を高める働きをし得る。

ここで、図２を参照して、ビアホール内壁１４ｃと導電ビアの側壁２０ｃとの間の空隙３０の効果を説明する。図２は、接着樹脂層（ボンディングシート）４１を介在させて２つの回路基板をプレスするときのボンディングシート４１の様子を模式的に示している。図２（ａ）は、比較例として空隙３０が存在しない場合を示しており、図２（ｂ）は、空隙３０が存在する場合を示している（ここでは、図２（ａ）の上側回路基板及び図２（ｂ）の上下双方の回路基板を上述の単層回路基板１０として示す）。比較例としての図２（ａ）の下側基板においては、絶縁層（１で指し示す）のビアホールの内壁全面にわたって、該内壁と導電ビア（２で指し示す）の側壁とが接触している。

ボンディングシート４１は、下側回路基板の絶縁層のビアホールに対応する位置に貫通孔４３を形成されて、該回路基板上に貼り付けられている。上下２つの回路基板をプレスすると、ボンディングシート４１はこれらの回路基板間で押し潰され、接着樹脂の一部がその周辺へと押し出されて２つの回路基板間の空間を充たす。空隙が存在しない場合、図２（ａ）の矢印に示すように、接着樹脂４１の一部が行き場を失い、導電ビア２と上側回路基板の配線パターン１３（その表面のはんだ層１５）との接合界面に流入し、残存することがある。空隙３０が存在する場合には、図２（ｂ）の矢印に示すように、接着樹脂４１は空隙３０内に流入することができる。故に、空隙３０が接着樹脂４１の流入空間として作用し、導電ビア２０と配線パターン１３（はんだ層１５）との接合界面への接着樹脂４１の流入を抑制あるいは阻止し得るため、層間でのビア２０と配線パターン１３との接続信頼性を向上させることができる。

続いて、図３を参照して、図１に示した単層回路基板１０を積層した多層回路基板４０を説明する。多層回路基板４０は、一例として、第１乃至第３の単層回路基板１０−１乃至３を有している。第１の単層回路基板１０−１と第２の単層回路基板１０−２との間、及び第２の単層回路基板１０−２と第３の単層回路基板１０−３との間のそれぞれに、接着樹脂層（ボンディングシート）４１が配置されている。ボンディングシート４１は電気絶縁性を有し、好ましくは熱硬化性樹脂を有する。熱硬化性樹脂は、基板積層時の加圧及び加熱により、隣接し合う単層回路基板間の空間を充填するとともに、それらの回路基板同士を接着することができる。

また、第２及び第３の単層回路基板１０−２、３の配線パターン１３の表面にはんだ層１５が存在する。はんだ層１５は、基板積層に先立って、第２及び第３の単層回路基板１０−２、３の各々に設けておくことができる。故に、基板積層時の加熱及び加圧により、相対する導電ビア２０と配線パターン１３とをはんだ層１５のはんだを介して電気的且つ機械的に接続することができる。好ましくは、上述のように、導電ビア２０は表面にＮｉ／Ａｕ膜などのはんだ固相材料層２１を有し、はんだ固相材料層２１とはんだ層１５との間での固相接合によって導電ビア２０と配線パターン１３とが接続される。

第１乃至第３の単層回路基板１０−１乃至３の積層時、押し潰されたボンディングシート４１の樹脂は、各導電ビア２０の周囲に形成された溝状の空隙３０に流入することができる。故に、導電ビア２０と配線パターン１３（はんだ層１５）との間に樹脂が流入することが抑制あるいは阻止され、多層回路基板４０の各層間で、ビア２０と配線パターン１３との接続信頼性を向上させることができる。

なお、図３に示した多層回路基板４０は、同一の配線パターン及び同一の導電ビア配置を有する複数の単層回路基板１０−１乃至３を積層して形成されている。故に、図示した多層回路基板４０は、得られた基板を貫通する貫通ビアを有している。しかしながら、異なるパターンを有する複数の単層回路基板を用いて、一部の層のみを貫通するビアを有する多層回路基板とすることも可能である。

次に、図４−６を参照して、図１に示した単層回路基板１０の製造方法の一例を説明する。

この製造方法は、絶縁層１１の両主面１１ａ、１１ｂにそれぞれ金属層１２、１３が形成された両面金属張り絶縁基板を使用する（図４（ａ））。絶縁層１１は例えばポリイミドを有し、金属層１２及び１３は例えばＣｕを有する。このような両面金属張り絶縁基板は、この製造方法の最初の工程として作り出してもよいが、市販のものを用いてもよい。例えば、宇部興産株式会社よりユピセルＮとして販売されている両面銅張り絶縁基板を使用し得る。この両面銅張り絶縁基板は、厚さ２５μｍのポリイミドフィルムの両主面それぞれの全面に、厚さ１２μｍの銅（Ｃｕ）箔を貼り付けた基板である。以下では、絶縁層１１をポリイミドフィルム、金属層１２及び１３をＣｕ箔として説明する。また、図示したポリイミドフィルム１１の上面側を表面側、下面側を裏面側とし、表面側のＣｕ箔１２を表面Ｃｕ箔、裏面側のＣｕ箔１３を裏面Ｃｕ箔と称する。

先ず、両面銅張り絶縁基板の両面にレジスト層１６、１７を形成する（図４（ｂ））。裏面側のレジスト層１７は表面側の処理時の保護膜として裏面全面に形成する。この裏面側の保護膜にはレジスト以外の材料の層を用いてもよい。表面側のレジスト層１６は、複数の開口１６ｏを有するようにパターニングする。これらの開口１６ｏのサイズ及びパターンは、ポリイミドフィルム１１内に形成すべきビアホール（図１のビアホール１４）のサイズ及びパターンに対応している。例えば、各開口１６ｏのサイズは直径１００μｍとし得る。次いで、レジスト層１６をマスクとしたＣｕエッチングによって、表面Ｃｕ箔１２をパターニングし、ポリイミドエッチング用のコンフォーマルマスクを形成する（図４（ｃ））。

次いで、例えばケミカルエッチングによって、ポリイミドフィルム１１を貫通するビアホール（スルーホール）１４を形成する（図４（ｄ））。このとき、裏面Ｃｕ箔１３はエッチングせずに、裏面側でビアホール１４が裏面Ｃｕ箔１３によって塞がれた状態とする。なお、ビアホール１４の形成には、レーザー加工などのその他の手法を用いてもよい。また、ビアホール１４は、図示した例においてはポリイミドフィルム１１の主面１１ａ、１１ｂに垂直な側壁を有しているが、垂直でない側壁を有するように形成してもよい。

続いて、裏面Ｃｕ箔１３を電極として用いて電解めっきを行い、例えばＣｕめっき膜などの金属めっき膜２０’でビアホール１４を充填する（図５（ａ））。この電解めっきは、金属めっき膜２０’が少なくとも表面Ｃｕ箔１２から突出する高さを有するように行われる。

次いで、Ｃｕめっき膜２０’の頂面を機械研磨又は化学機械研磨（ＣＭＰ）によって研磨し、平坦化されたＣｕめっき膜２０”を形成する（図５（ｂ））。好ましくは、研磨後の金属めっき膜２０”の表面が、残存した表面Ｃｕ箔１２の表面と同一平面となるように研磨を行う。これは、研磨面が表面Ｃｕ箔１２に到達したことを研磨装置にて検出し、表面Ｃｕ箔１２を研磨ストッパとして用いることによって行い得る。このように表面Ｃｕ箔１２を研磨ストッパとして用いることにより、ポリイミドフィルム１１からの金属めっき膜２４（及び最終的な導電ビア２０）の突出高さの精度を高めることができる。例えば、上述の厚さ１２μｍのＣｕ箔の場合、表面Ｃｕ箔１２の検出と実質的に同時に研磨を終了することにより、上記突出高さを１２μｍに制御することができる。また、この検出後に所定時間の研磨を追加的に行うことにより、１２μｍ以下の厚さに制御することも可能である。また、使用するＣｕ箔の厚さを例えば５μｍ程度といった比較的薄い厚さにしておくことにより、一層低い突出高さを高精度で実現し得る。

次いで、研磨後の各Ｃｕめっき膜２０”の上にマスク２２を形成する（図５（ｃ））。マスク２２は、Ｃｕめっき膜２０”表面の、中心部を含む一部の領域を覆うように形成される。また、マスク２２は、後に導電ビアと他の回路基板の配線パターンとを接合するときの接合面の大きさを定めるものであり、該接合面で十分な接合強度を達成し得る大きさを有する。このマスク２２は例えばレジストマスクとし得る。

次いで、Ｃｕエッチングを行い、表面Ｃｕ箔１２とＣｕめっき膜２０”の一部とを除去し、導電ビア２０を形成する（図５（ｄ））。ポリイミドフィルム１１上の表面Ｃｕ箔１２の全面をムラなく除去するためオーバーエッチングを行うが、Ｃｕめっき膜２０”のマスクで覆われていない部分からエッチングが進行し、ビアホールの内壁１４ｃに接する部分が除去される。故に、導電ビア２０の周囲を囲むように、ビアホール内壁１４ｃと導電ビア側壁２０ｃとの間に溝状の空隙３０を形成することができる。なお、ポリイミドフィルム１１の表面側の金属層１２と導電ビア２０を形成する金属めっき膜２０”とが異なる金属を有する場合、これらを別々にエッチングして同様の構造を得てもよい。

続いて、好ましくは、導電ビア２０の少なくとも突出端２０ａに、はんだと固相接合するはんだ固相材料層２１を形成する（図６（ａ））。例えば、導電ビア２０の露出表面（突出端２０ａ及び側壁２０ｃ）に電解Ｎｉめっきによって厚さ２μｍ程度のＮｉ膜を形成し、その後、フラッシュＡｕめっきによりＡｕ膜で被覆する。このようなはんだ固相材料層２１を形成することにより、基板積層時に、導電ビア２０の表面のＮｉ／Ａｕと他の回路基板の配線パターン上のはんだとが固相接合を実現し、その接続強度を高めることができる。また、このようなはんだ固相材料層２１は、基板積層時に導電ビア２０表面の活性化のためのフラックス等を接着樹脂に混入することを不要にし得る。

なお、単層回路基板は、例えば導電ビア２０のパターンが標準設計に従ったものである場合など、図６（ａ）まで終了した段階、又はその後に裏面側の保護層６２を全面除去した段階で保管などされてもよい。例えば、この段階の単層回路基板は、ロールに巻き取られるなどして、後の裏面Ｃｕ箔１３のパターニング工程などに供給され得る。

次いで、裏面Ｃｕ箔１３上でレジスト層１７のパターニングを行う（図６（ｂ））。このパターニングは、単層回路基板１０の配線層の所望の配線パターンに従って行われる。次いで、Ｃｕエッチングによって裏面Ｃｕ箔１３をパターニングし、Ｃｕ配線パターンを形成する（図６（ｃ））。図６（ａ）で導電ビア２０の表面にＮｉ／Ａｕ層２１が形成されている場合、Ｎｉ／Ａｕ層２１がマスクとなり、このＣｕエッチングからＣｕ導電ビア２０を保護することができるため、基板表面側にレジストマスクを設ける必要がない。

そして、裏面側のレジスト層１７を除去することにより、図１（ａ）に示した導電ビア２０と配線パターン１３とを有する単層回路基板１０が完成する（図６（ｄ））。各導電ビア２０の周囲に溝状の空隙３０が形成されている。

続いて、図７及び８を参照して、単層回路基板１０を用いた多層回路基板４０の製造方法の一例を説明する。

先ず、接着樹脂層となるボンディングシート４１を支持フィルム４２に貼り付けたものを準備する（図７（ａ））。ボンディングシート４１は、例えばエポキシ変性の樹脂などの熱硬化性樹脂のシートとし得る。好ましくは、多層回路基板４０内で使用されるはんだの融点（例えば、Ｓｎ−Ａｇ−Ｃｕはんだの場合に２１７℃）より低い硬化温度を有する熱硬化性樹脂を用いる。例えば、１５０℃程度の硬化温度を有する熱硬化性樹脂を用いることができる。このような樹脂シートには、例えば、京セラケミカル社製のＦＡ−８６０ＦＢ（厚さ２５μｍ）がある。支持フィルム４２は例えばポリエチレンテレフタレート（ＰＥＴ）フィルムとし得る。次いで、ボンディングシート４１及び支持フィルム４２に貫通孔４３を形成する（図７（ｂ））。この貫通孔は、多層回路基板４０を構成する単層回路基板１０の導電ビア２０に対応した大きさ及びパターンを有するように形成される。

また、図６（ｄ）に示した単層回路基板１０の配線パターン１３上に、はんだペースト１５’を印刷する（図７（ｃ））。はんだペースト１５’は、配線パターンのうち、基板積層時に他の回路基板の導電ビアを受けるランド部に選択的に印刷される。はんだペースト１５’は例えばＳｎ−Ａｇ−Ｃｕはんだとし得る。次いで、例えば２４５℃の温度でリフローを行い、はんだ層１５を得る（図７（ｄ））。

続いて、図７（ｂ）のボンディングシート４１と図７（ｄ）の単層回路基板１０の表面側とを対向させて位置合わせし、これらを真空ラミネートし（図８（ａ））、次いで、支持フィルム４２を剥離する（図８（ｂ））。

そして、はんだ層１５及びボンディングシート４１が設けられた複数の単層回路基板１０−１乃至３を互いに位置合わせして積み重ねる（図８ｃ））。ただし、最下層の単層回路基板１０−１の配線パターン１３にははんだ層１５を設けておらず、最上層の単層回路基板１０−３上にはボンディングシート４１を設けていない。隣接する２つの単層回路基板間で、導電ビア２０の突出端と配線パターン１３のランド部上のはんだ層１５とが隣接される。

最後に、例えば加熱を伴う真空プレスにより、積み重ねられた複数の単層回路基板１０を一括積層することにより、多層回路基板４０を完成させる（図８（ｄ））。例えば６ＭＰａといった圧力により、導電ビア２０の突出端と配線パターン１３上のはんだ層１５とが接触する。このとき、ボンディングシート４１が押し潰されて樹脂の移動が生じるが、導電ビア２０の周囲の溝状の空隙３０が、樹脂が流入する空間として作用し、導電ビア２０と配線パターン１３との間に樹脂が流入して残存することを抑制あるいは阻止し得る。また、加熱によりボンディングシート４１が硬化するとともにはんだ１５が溶融し導電ビア２０と配線パターン１３とがはんだを介して接合される。導電ビア２０の突出端表面にＮｉ／Ａｕなどのはんだ固相材料層２１を形成した場合、ボンディングシート４１にフラックス剤などの活性成分を混入することを不要にし得る。

このように形成した多層回路基板４０は、上述のように、ポリイミドフィルムなどの絶縁層１１及びＣｕ箔などの金属配線層１３をボンディングシート４１を介して積層したフレキシブル多層回路基板となる。このフレキシブル多層回路基板４０は、例えばリジッドな回路基板などのその他の回路基板間、電子部品間、及び／又はその他の回路基板と電子部品との間の接続用配線部品として、様々に適用することができる。

次に、図９−１１を参照して、一実施形態に従った他の多層回路基板５０の一例として、リジッド性を有する接続回路基板（コア基板）６０の両面に、上述の単層回路基板１０を一括積層する方法を説明する。

図９は、コア基板６０の製造方法を示している。先ず、絶縁層６１の両主面のそれぞれに金属層６２、６３が形成された両面金属張り絶縁基板を準備する（図９（ａ））。両面金属張り絶縁基板は、例えば、ガラス繊維布材にエポキシ樹脂を浸透させた厚さ６０μｍのガラスエポキシ板６１の両主面の全体に、厚さ１２μｍの銅箔６２、６３を貼り付けた両面銅張り絶縁基板とし得る。以下では、図示したガラスエポキシ板６１の上面側を表面側、下面側を裏面側とし、表面側のＣｕ箔６２を表面Ｃｕ箔、裏面側のＣｕ箔６３を裏面Ｃｕ箔と称する。

次いで、機械式ドリルでスルービアホール６４の開口加工を行う（図９（ｂ））。開口径は例えば１５０μｍとする。機械式ドリルで形成されるスルービアホール６４の開口は通常、図示のように、ほぼ円柱状に形成される。

次いで、無電解Ｃｕめっき、および電解Ｃｕめっきのプロセスを行って、スルービアホール６４の内側を含めて、全面にＣｕめっき層６５（例えば、厚さ１２μｍ）を形成する（図９（ｃ））。これにより、スルービアホール６４の内壁にスルービア６６が形成され、表面Ｃｕ箔６２と裏面Ｃｕ箔６３とが電気的に接続される。

次いで、表面側及び裏面側双方のＣｕ箔６２、６３及びＣｕめっき層６５をパターニングし、表面側配線パターン６７及び裏面側配線パターン６８を形成する（図９（ｄ））。このパターニングは、例えば、レジストパターンの形成とその後のエッチングとによって行い得る。

次いで、表面側及び裏面側の配線パターン６７及び６８上にはんだ層６９を形成する（図９（ｅ））。例えば、各配線パターンのランド部にＳｎ−Ａｇ−Ｃｕはんだペーストを印刷した後、２４５℃でリフローを行う。斯くして、この例においてコア基板である接続回路基板６０の製造が完了する。

図１０は、図９により製造されたコア基板６０と、上述のような単層回路基板１０とを一括積層する方法を示している。

先ず、コア基板６０と複数の単層回路基板１０とを位置合わせして積み重ねる（図１０）。図示の例においては、コア基板６０の裏面側に２つの単層回路基板１０−１、２を配置し、コア基板６０の表面側に、裏面側の回路基板とは表／裏逆にして、２つの単層回路基板１０−３、４を配置している。単層回路基板１０−１乃至４は、上述の多層回路基板４０の製造における図８（ｂ）に示した工程に対応したものであり、配線パターン１３上にはんだ層１５が形成され、且つ導電ビア２０の突出端側にボンディングシート４０がラミネートされている。ただし、最上層の単層回路基板１０−４及び最下層の単層回路基板１０−１は、配線パターン１３上にはんだ層を有していないものとして示している。これら最外層の配線パターンには、典型的に、半導体素子など各種電子部品を搭載する際に、多層回路基板５０内のはんだ層のはんだより低融点の実装用はんだが設けられる。

隣接回路基板間で、一方の回路基板（単層回路基板１０）の導電ビア２０の突出端（はんだ固相材料層２１）と、他方の回路基板（単層回路基板１０又はコア基板６０）の配線パターン上のはんだ層１５又は６９とが相対するように位置決めされる。これらの単層回路基板１０は、図示のように、互いに異なるビアパターン及び／又は配線パターンを有し得る。

次いで、例えば加熱を伴う真空プレスにより、積み重ねられた複数の単層回路基板１０−１乃至４及びコア基板６０を一括積層する（図１１）。真空プレスの圧力は例えば６ＭＰａとし得る。それにより、導電ビア２０の突出端と配線パターン上のはんだ層１５、６９とを押し付ける。ボンディングシート４０の熱硬化性樹脂は、回路基板間で押し潰され、一部が各導電ビア２０の周囲に形成された溝状の空隙３０に流入する。導電ビア２０とはんだ層１５、６９との間に熱硬化性樹脂が流入することが抑制あるいは阻止される。また、コア基板６０に隣接する単層回路基板１０−２、３に設けられたボンディングシート４０の熱硬化性樹脂の一部が、コア基板のスルービアホール６４内に流入する。

真空プレスの加熱条件は、例えば、温度１８０℃、加熱時間３０分とし得る。それにより、ボンディングシート４０の熱硬化性樹脂を熱硬化させる。その後、例えば、そのまま２５０℃に温度を上げて１分間保持し、溶融したはんだと導電ビア表面のＮｉ／Ａｕ層２１との接着後、圧力をかけたまま冷却することで固相接合を実現し得る。

図１２は、図９−１１に示した方法によって製造した多層回路基板５０上に半導体素子など各種の電子部品７１を実装した、電子部品実装基板７０の一例を示している。各電子部品７１は、多層回路基板５０の両面の配線パターン１３に実装用はんだ７２を用いて搭載されている。実装用はんだ７２には、多層回路基板５０が含む各単層回路基板１０のはんだ層１５に用いたはんだ（例えば、Ｓｎ−Ａｇ−Ｃｕはんだ：融点２１７℃）よりも低い融点を有するもの(例えば、Ｓｎ−Ａｇ−Ｂｉ：融点２０３℃)を用いることが望ましい。

以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。

以上の説明に関し、更に以下の付記を開示する。
（付記１）
絶縁層と、
前記絶縁層を貫通するビアホール内に形成され、前記絶縁層から突出した一端を有する導電ビアと、
前記絶縁層上に形成され、前記導電ビアの他端に接続された配線層と、
を有し、
前記ビアホールの内壁と前記導電ビアの側壁との間に溝状の空隙が存在する、
ことを特徴とする回路基板。
（付記２）
前記導電ビアは、少なくとも前記一端の表面に、はんだと固相接合を形成するはんだ固相材料の層を有することを特徴とする付記１に記載の回路基板。
（付記３）
前記導電ビアはＣｕを有し、前記はんだ固相材料の層はＮｉ及びＡｕの積層膜を有することを特徴とする付記２に記載の回路基板。
（付記４）
前記導電ビアの側壁は前記ビアホールの内壁に対して傾斜を有し、前記空隙の幅は前記導電ビアの前記他端側から前記一端側に向けて増大することを特徴とする付記１乃至３の何れか一に記載の回路基板。
（付記５）
複数の単層回路基板を接着樹脂層を介して積層した多層回路基板であって、
各単層回路基板は、
絶縁層と、
前記絶縁層を貫通するビアホール内に形成され、前記絶縁層から突出した一端を有する導電ビアであり、当該導電ビアの側壁と前記ビアホールの内壁との間に溝状の空隙を有する導電ビアと、
前記絶縁層上に形成され、前記導電ビアの他端に接続された配線層と、
を有し、
隣接する２つの単層回路基板間で、一方の単層回路基板の前記導電ビアの前記一端と、他方の単層回路基板の前記配線層とが電気的に接続されている、
ことを特徴とする多層回路基板。
（付記６）
第１の主面及び第２の主面を有する接続基板と、
前記接続基板の前記第１の主面上に第１の接着樹脂層を介して積層された第１の回路基板と、
前記接続基板の前記第２の主面上に第２の接着樹脂層を介して積層された第２の回路基板と、
を有し、
前記接続基板は、前記第１の主面と前記第２の主面との間の絶縁層と、前記第１の主面に形成され且つ第１のはんだ層を備えた第１の配線層と、前記第２の主面上に形成され且つ第２のはんだ層を備えた第２の配線層とを有し、
前記第１の回路基板及び前記第２の回路基板の各々は、
絶縁層と、
該絶縁層を貫通するビアホール内に形成され、該絶縁層から突出した一端を有する導電ビアであり、当該導電ビアの側壁と前記ビアホールの内壁との間に溝状の空隙を有する導電ビアと、
該絶縁層上に形成され、前記導電ビアの他端に接続された配線層と、
を有し、
前記接続基板の前記第１のはんだ層と前記第１の回路基板の前記導電ビアの前記一端とが電気的に接続され、且つ前記接続基板の前記第２のはんだ層と前記第２の回路基板の前記導電ビアの前記一端とが電気的に接続されている、
ことを特徴とする多層回路基板。
（付記７）
絶縁層と該絶縁層を挟んだ第１及び第２の金属層とを有する基板において、前記第１の金属層及び前記絶縁層をパターニングして、前記第１の金属層及び前記絶縁層を貫通するビアホールを形成する工程と、
電解めっきにより、前記ビアホールを金属めっき膜で充填する工程と、
前記金属めっき膜を研磨する工程と、
前記金属めっき膜上に形成したマスクを用いて前記金属めっき膜の一部と前記第１の金属層とを除去することにより、前記ビアホールの側壁との間に溝状の空隙を有する金属ビアを形成する工程と、
を有することを特徴とする回路基板の製造方法。
（付記８）
前記金属ビアを形成する工程の後に、
前記金属ビアの表面に、はんだと固相接合を形成するはんだ固相材料の層を形成する工程と、
前記第２の金属層をパターニングする工程と、
パターニングされた前記第２の金属層の表面の少なくとも一部にはんだ層を形成する工程と、
を更に有することを特徴とする付記７に記載の回路基板の製造方法。
（付記９）
前記金属めっき膜を研磨する工程は前記第１の金属層を研磨ストッパとして用いることを特徴とする付記７又は８に記載の回路基板の製造方法。

１０ 単層回路基板
１１ 絶縁層（ポリイミドフィルム）
１２ 金属層（銅箔）
１３ 配線層
１４ ビアホール
１４ｃ ビアホールの内壁
１５ はんだ層
２０ 導電ビア
２０ａ 導電ビアの一端（突出端）
２０ａ 導電ビアの他端（底面）
２０ｃ 導電ビアの側壁
２１ はんだ固相材料層（Ｎｉ／Ａｕ層）
３０ 空隙
４０ 多層回路基板
４１ 接着樹脂層（ボンディングシート）
４２ 支持フィルム
４３ 貫通孔
６０ 接続回路基板（コア基板）
６１ 絶縁層
６２、６３ 金属層
６４ スルービアホール
６６ スルービア
６７、６８ 配線パターン
６９ はんだ層
７０ 電子部品実装基板
７１ 電子部品
７２ 実装用はんだ

Claims (2)

1. 絶縁層と該絶縁層を挟んだ第１及び第２の金属層とを有する基板において、前記第１の金属層及び前記絶縁層をパターニングして、前記第１の金属層及び前記絶縁層を貫通するビアホールを形成する工程と、
   電解めっきにより、前記ビアホールを金属めっき膜で充填する工程と、
   前記金属めっき膜を研磨する工程と、
   前記金属めっき膜上に形成したマスクを用いて前記金属めっき膜の一部と前記第１の金属層とを除去することにより、前記ビアホールの側壁との間に溝状の空隙を有する金属ビアを形成する工程と、
   を有することを特徴とする回路基板の製造方法。
2. 前記金属めっき膜を研磨する工程は前記第１の金属層を研磨ストッパとして用いることを特徴とする請求項１に記載の回路基板の製造方法。