JPH08330736A - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法

Info

Publication number
JPH08330736A
JPH08330736A JP13512595A JP13512595A JPH08330736A JP H08330736 A JPH08330736 A JP H08330736A JP 13512595 A JP13512595 A JP 13512595A JP 13512595 A JP13512595 A JP 13512595A JP H08330736 A JPH08330736 A JP H08330736A
Authority
JP
Japan
Prior art keywords
substrates
substrate
film
bonded
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13512595A
Other languages
English (en)
Inventor
Takayoshi Akamatsu
孝義 赤松
Yoshinori Inoue
良規 井上
Yutaka Enomoto
裕 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP13512595A priority Critical patent/JPH08330736A/ja
Publication of JPH08330736A publication Critical patent/JPH08330736A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【構成】 本発明は、少なくとも片面に配線パターンが
形成された基板を2枚以上張合わせた多層基板であっ
て、張合わせる2枚の基板の張合わせ面の少なくとも一
方に電気的接続用に突起を形成し、かつ該突起は張合わ
せ時に突合されるもう一方の基板上の突起またはパッド
との高さの合計が、該張合わせる2つの基板の張合わせ
面に形成された配線パターンの導体の高さの合計よりも
大きくなるよう形成した多層基板に関する。 【効果】 本発明によると、多層基板の基板間の接続に
スルーホールを使用しないので、高密度の配線が可能と
なる。また基板の配線間の電気的接続を低抵抗で安定し
て実現することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品を搭載する電
気回路配線基板およびその製造方法に関する。さらに詳
しくは、柔軟性、極薄型、高密度配線を特徴とする電気
回路配線基板およびその製造方法に関する。
【0002】
【従来の技術】多層基板は電子部品の高密度実装基板と
して、電子機器の小型軽量化に貢献している。中でもフ
レキシブル多層基板は、柔軟性、極薄型を特徴とし、I
Cや抵抗などの電子部品を搭載する回路基板や主として
ICを搭載するマルチチップモジュール、チップサイズ
パッケージに利用される。
【0003】多層基板を構成する基板の片面または両面
に導体による配線パターンが形成される。異なる基板間
の配線パターン間は、多層基板の厚さ方向に貫通した貫
通スルーホールと呼ばれる経路で接続される。基板の両
面に配線パターンが構成される場合、基板両面の配線パ
ターンの間は貫通スルーホールの他に、ブラインドビア
ホールやインナビアホールと呼ばれる1枚の基板を貫通
する経路で接続される。貫通スルーホールは、多層基板
の全層を貫通するため、該スルーホールによる接続が不
要な層においても所定の面積を占有してしまい、配線の
高密度化を阻害している。また、貫通スルーホールは多
層基板を積層してしまってから、孔明けして形成するた
め、各基板の積層誤差が積算された状態で孔明け位置決
めすることになり、このことも配線の高密度化を阻害し
ている。さらに積層した後では、貫通スルーホールの長
さ/直径で表わされるアスペクト比が大きくなって、レ
ーザーや化学エッチングによる孔明け加工が困難になる
ため、ドリルを使った機械加工に頼らざるをえず、直径
0.2mm以下といった微細な孔明けが難しい。
【0004】多層基板を構成する各基板上の配線間の接
続をおこなうために、接続させたくない部分を絶縁膜で
覆った後、異方導電性フィルムを挟み、加熱圧着する方
法が公開特許公報昭和61−278196号、平5−2
1960号で提案されている。異方導電性フィルムは、
エポキシなどの樹脂に、金属粒子または金属被覆した樹
脂粒子を分散させたものである。
【0005】インナビアホールを形成した両面配線基板
をこのような方法で積層する例を図2に示す。12、1
5はインナビアホールを形成した両面配線基板、13は
絶縁膜、14は異方導電性フィルムである。
【0006】この方法では、配線密度が比較的低い場合
は十分な接続抵抗や接続信頼性が得られるが、配線密度
が高くなり、例えば接続させたい電極寸法が直径500
μm以下になってくると接続抵抗や接続信頼性において
不十分であることが本発明者らの検討によって明らかに
なった。すなわち、接続させたい電極は、接続させない
回路部分と同時に作製され同じ高さであるため、図2に
示されるように絶縁層に対して凹んでいる。ここに異方
導電性フィルムや異方導電性樹脂を挟んで圧着した場
合、異方導電性フィルムや異方導電性樹脂に分散させら
れた導電性の粒子が異方導電性フィルムや異方導電性樹
脂の厚さ方向に複数個連なる必要があり、電極面積が小
さくなって導通に寄与する導電性粒子が少なくなってく
ると、接続抵抗や接続信頼性において問題となる。異方
導電性フィルムまた異方導電性樹脂に分散させられた導
電性粒子は厚みまたは樹脂の塗布厚みよりも小さいこと
と樹脂の体積が大きく減じることはないことのため、絶
縁層と電極が同じ高さの場合も接続させたい電極が絶縁
層に対して凹んでいる場合と同様に、導電性の粒子が異
方導電性フィルムや異方導電性樹脂の厚さ方向に複数個
連なる必要があり、電極面積が小さくなって導通に寄与
する導電性粒子が少なくなってくると、接続抵抗や接続
信頼性において問題となる。抵抗値が大きくなると、信
号遅延時間が大きくなって高速信号処理回路に使用でき
なくなったり、ジュール熱のため流せる電流値が制限さ
れる問題がある。
【0007】
【発明が解決しようとする課題】本発明の目的は、高密
度配線が可能な多層基板を提供することにある。さらに
は、柔軟性、極薄型といったフレキシブル基板の特徴を
備えたまま高密度配線が可能な多層フレキシブル基板を
提供することにある。
【0008】
【課題を解決するための手段】本発明の目的は以下の構
成により達成される。
【0009】 少なくとも片面に配線パターンが形成
された基板を2枚以上張合わせた多層基板であって、張
合わせる2枚の基板の張合わせ面の少なくとも一方に突
起を形成し、かつ該突起は張合わせ時に突合されるもう
一方の基板上の突起またはパッドとの高さの合計が、該
張合わせる2つの基板の張合わせ面に形成された配線パ
ターンの導体の高さの合計よりも大きくなるよう形成
し、張合わせる2枚の基板の配線間の導通を該突起位置
でとったことを特徴とする多層基板 少なくとも片面に配線パターンが形成された基板を
2枚以上張合わせた多層基板において、張合わせる2枚
の基板の張合わせ面の少なくとも一方に突起を形成した
多層基板の製造方法であって、基板上にフォトレジスト
を用いたアディティブ法で配線パターンを形成し、引き
続き配線パターンの一部にめっきにより突起を形成する
際に、配線パターン形成に使用した該フォトレジストを
剥離せずに、新たにフォトレジストを積層し、突起形成
後に2枚のフォトレジストを同時に剥離することをを特
徴とする多層基板の製造方法。
【0010】本発明の基板とは、通常のプリント配線板
に使われるガラス−エポキシ、ガラス−ビスマレイミド
トリアジン、ガラス−ポリイミドなどのリジッド基板が
使用できるが、薄手であるため微小孔明けが比較的容易
なフレキシブル基板の採用が好ましい。
【0011】該フレキシブル基板とは、ポリエステルフ
ィルムやポリイミドフィルムなどプラスチックフィルム
の片面もしくは両面に、銅などの導電性材料で電気配線
パターンを形成したものである。これらのプラスチック
フィルムの厚さは10μmから200μmの範囲から選
ばれることが好ましい。
【0012】該導電性材料はめっき、蒸着などで形成さ
れる他に銅箔などの金属箔を接着剤を使って張合わせて
もよい。一般的に、めっきや蒸着では配線の厚みは0.
2μmから10μmであり、銅箔では9μmから70μ
mである。厚みは小さい方が微細パターニングに適して
おり、一方、厚みが大きい方が寸法安定性や耐久性に優
れる。電気配線パターンはレジストを使ったパターンエ
ッチング、パターンメッキなどで形成することができ
る。プラスチックフィルムの上に導電性材料を付加する
ほかに、銅箔などの金属箔の上にポリイミド樹脂などを
コーティングすることによってフレキシブル基板を形成
することもできる。
【0013】本発明の突起は、レジストを使ったパター
ンメッキによって形成する方法やスタッドバンプと呼ば
れるワイヤボンダを利用して形成する方法がある。ある
いは、厚い金属箔から複数回のパターンエッチングによ
り配線部分と突起部分を作り分ける方法、はんだを盛る
方法や導電性樹脂のパターン印刷をする方法も可能であ
る。突起の材質は特に限定されないが、抵抗を小さくす
るために金、銀、銅の採用が好ましく、耐蝕性が良好な
点で金、ニッケル、はんだの採用が好ましい。また銅の
突起の上に金やニッケルを薄く被覆させることも好まし
い構成である。
【0014】多層基板とは該基板を2枚以上積層したも
のをいう。異なる基板上の配線間の電気接続をとる点に
おいて、従来のようにスルーホールを採用せず、張合わ
せる2枚の基板の張合わせ面の少なくとも一方に突起を
形成し、該突起を経由して張合わせる2枚の基板の上の
配線間の電気接続をとることが高密度配線のために重要
である。2枚の基板の張合わせ面の両方に突起を形成す
るか、片方に突起を形成してかつ対向する側に配線パタ
ーンの導体の高さと同等かそれ以下の高さのパッドを形
成し、突起どうしまたは突起とパッドの間で異方導電性
フィルム、異方導電性樹脂、導電性樹脂を介して電気接
続をとる。
【0015】基板の両面に形成した配線間を接続するこ
とは、1枚の基板に孔を明け、孔内をめっきなどで導通
化することで実現することができる。
【0016】異方導電性フィルムとは、エポキシなどの
熱硬化性樹脂または熱硬化性樹脂と熱可塑性樹脂の混合
樹脂に直径3μmから20μmの金属粒子、樹脂被服金
属粒子、金属被覆樹脂粒子や金属被覆樹脂粒子をさらに
樹脂で被覆したものを分散させ厚さ10μmから50μ
mの乾燥したフィルム状にしたものを言う。厚さ方向に
加熱圧着することで、樹脂を硬化させて2枚の基板を接
着し、かつ適度な密度で分散させられた導電性粒子で厚
さ方向のみに導通を図ることができる。異方導電性樹脂
とは同様の導電性粒子を溶媒を含んだ樹脂に分散させた
ペースト状のものを言う。導電性樹脂とは、導電性粒子
が異方導電性樹脂よりも高密度で含まれるため、導通の
異方性をもたないものである。導電性樹脂は導通方向に
異方性をもたないため、2枚の基板上の配線間の電気接
続をとるときは、接続させたい部分だけに樹脂を塗布す
ることが好ましい。配線パターンに絶縁層を積層する場
合は、必ずしも接続させたい部分だけに樹脂を塗布する
必要はない。狭ピッチの接続パターンに対応しやすい点
で異方導電性樹脂の採用が好ましい。
【0017】本発明において、張合わせ時に突合される
もう一方の基板上の突起またはパッドとの高さの合計
が、該張合わせる2つの基板の張合わせ面に形成された
配線パターンの導体の高さの合計よりも大きくなるよう
形成することが重要である。張合わせ時に突合されるも
う一方の基板上の突起またはパッドとの高さの合計が、
該張合わせる2つの基板の張合わせ面に形成された配線
パターンの導体の高さの合計よりも5μmから50μm
の範囲で大きくなるように形成することが好ましい。よ
り好ましくは8μmから35μm、さらに好ましくは1
0μmから25μmである。張合わせ時に突合されるも
う一方の基板上の突起またはパッドとの高さの合計が、
該張合わせる2つの基板の張合わせ面に形成された配線
パターンの導体の高さの合計よりも5μm未満で高い場
合は、電気的接続位置において、異方導電性フィルムや
異方導電性樹脂中の導電性粒子の凝集が十分起こらず、
良好な低抵抗や高い信頼性を得にくい。張合わせ時に突
合されるもう一方の基板上の突起またはパッドとの高さ
の合計が、該張合わせる2つの基板の張合わせ面に形成
された配線パターンの導体の高さの合計よりも50μm
よりも大きい場合は、張合わせる基板間の距離が離れ、
基板間を充填する異方導電性フィルムや異方導電性樹脂
つまり導電性粒子を含む樹脂を厚くする必要があり、基
板間の接着力が小さくなったり、厚い異方導電性フィル
ムや異方導電性樹脂を突起部分で圧縮する過程で突起先
端での導電性粒子の凝集が十分起こらず、良好な低抵抗
や高い信頼性を得にくいほか、高い突起形成にコストが
かかる問題がある。張合わせ面の少なくとも片面に絶縁
層が形成される場合は、配線パターンの導体高さに代え
て、配線パターンの導体高さにこれを被覆する絶縁層の
高さを加えて、同様に考えることができる。
【0018】本発明の絶縁層は、ポリイミド、ポリアミ
ド、アクリル、エポキシなどの樹脂からなる。該絶縁層
は2枚の張り合わせられる基板の張り合わせ面の少なく
とも一方の面に、突き合わせられる突起もしくはパッド
部分は除いて形成される。突き合わせられる突起もしく
はパッド部分を除いて絶縁層を形成する方法としては、
スクリーン印刷などの印刷法、全面に塗布された絶縁層
をレジストを用いてパターンエッチングする方法や感光
性絶縁材を用いてパターンエッチングする方法がある。
【0019】本発明の多層基板の製造方法の一例につい
て図1を用いて説明するが、これに限定されるものでは
ない。
【0020】所定の厚さのポリイミドフィルム1を用意
し(a)、レーザーにて所定の直径の孔2を所定位置に
明ける(b)。孔明けしたフィルムに無電解めっき法に
て厚さ0.2μmの銅膜3を形成する(c)。無電解め
っきで孔の内部にも銅膜が形成される。ドライフィルム
フォトレジスト4を該フィルム両面に張り付け(d)、
露光、現像してドライフィルムフォトレジスト4を配
線、突起およびパッドに対応した形状にパターニングす
る(e)。ついで電解めっき法にて厚さ10μmの銅膜
5を形成する(f)。銅膜はドライフィルムフォトレジ
ストが除去され無電解めっきで形成された銅膜が露出し
た部分だけに析出する。さらにドライフィルムフォトレ
ジスト6を両面に張り付け(g)、露光、現像して、ド
ライフィルムフォトレジストを突起に対応した形状にパ
ターニングする(h)。再び電解めっき法にて厚さ15
μmの膜7を積層し(i)、配線部厚みよりも15μm
高い突起を形成する。ドライフィルムフォトレジスト
4、6を剥離し(j)、ついで無電解めっき膜3をフラ
ッシュエッチングして除去する(k)。
【0021】図1(a)〜(f)の工程の後、ドライフ
ィルムフォトレジストを除去して、ついで無電解めっき
膜をフラッシュエッチング除去して(l)のフレキシブ
ル基板を得る。基板を洗浄、乾燥した後、一方の面に保
護フィルム8を張り付け、もう一方の面に感光性ポリイ
ミドを塗布し、乾燥、露光、現像、熱処理してパッド部
分が除去された厚さ5μmの絶縁膜パターン9を形成す
る(m)。ついで無電解めっき法にて厚さ6μmの銅膜
10を形成する(n)。銅膜は絶縁膜が除去され無電解
めっきで形成された銅膜が露出した部分だけに析出す
る。保護フィルム8を剥離する(o)。
【0022】かくして図1(k)(o)に示した2枚の
フレキシブル基板が得られる。一方のフレキシブル基板
に異方導電性フィルム11を重ね、80℃のボンディン
グツールで仮圧着し、ついで異方導電性フィルムの保護
フィルムを剥離する。2枚のフレキシブル基板の対応す
る突起とパッドを位置合わせし、290℃のボンディン
グツールで本圧着し、4層の配線を持つ多層フレキシブ
ル基板を得る。
【0023】従来は、図1(f)の後、一度ドライフィ
ルムフォトレジストを剥離し、改めてドライフィルムフ
ォトレジストを張付けていたが、本発明では途中の剥離
工程を省略したため、段差が少ない状態で次のドライフ
ィルムフォトレジストを張付けることができる。段差が
大きいと段差の部分でレジストと基板間に空隙が発生
し、レジストのはがれやめっき液の染み込みで余計な部
分にめっき膜が生成したりする問題がおこりやすい。
【0024】また、剥離工程、しいては洗浄工程を省略
できコストダウンが図れる。
【0025】上述の例では、ドライフィルムフォトレジ
ストを使用したが、液状フォトレジストや電着レジスト
も同様に使用することができる。
【0026】本発明にかかる多層基板は、高密度電子回
路配線板やそれを応用したマルチチップモジュール、シ
ングルチップモジュール、チップサイズパッケージ、ボ
ールグリッドアレイパッケージなどに用いられる。
【0027】
【実施例】
実施例1 図1に示した工程で多層基板を作製した。厚さ25μm
のポリイミドフィルム1(“カプトン”E、東レ・デュ
ポン(株))に、YAGの第4高調波レーザーを使い焦
点法にて直径20μmの孔2を所定位置に明けた。孔明
けした該フィルムを洗浄し、無電解めっき法にて厚さ
0.2μmの銅膜3を形成した。厚さ10μmのドライ
フィルムフォトレジスト4(“ダイヤロン”FRA−0
75、三菱レイヨン(株))を該フィルム両面に張り付
け、フォトマスク露光、現像してドライフィルムフォト
レジストを配線、突起およびパッドに対応した形状にパ
ターニングした。ついで電解めっき法にて厚さ10μm
の銅膜5を形成した。さらに厚さ15μmのドライフィ
ルムフォトレジスト6(“ダイヤロン”FRA−07
5、三菱レイヨン(株))を両面に張り付け、フォトマ
スク露光、現像して、ドライフィルムフォトレジストを
突起に対応した形状にパターニングした。再び電解めっ
き法にて厚さ15μmの銅膜7を積層し、配線部厚みよ
りも15μm高い突起を形成した。突起の直径は100
μmとした。ドライフィルムフォトレジスト4、6を剥
離し、ついで無電解めっき膜3をフラッシュエッチング
して除去した。かくして図1(k)のフレキシブル基板
を得た。
【0028】図1(a)〜(f)の工程の後、ドライフ
ィルムフォトレジストを除去して、ついで無電解めっき
膜をフラッシュエッチング除去して(l)のフレキシブ
ル基板を得た。基板を洗浄、乾燥した後、一方の面に厚
さ25μmの保護フィルム8を張り付け、もう一方の面
に感光性ポリイミド9(“フォトニース”UR310
0、東レ(株))を塗布し、乾燥、フォトマスク露光、
現像、熱処理してパッド部分が除去された厚さ5μmの
絶縁膜パターンを形成した。ついで無電解めっき法にて
厚さ6μmの銅膜10を形成した。保護フィルム8を剥
離した。かくして図1(o)のフレキシブル基板を得
た。
【0029】図1(o)のフレキシブル基板に厚さ16
μmの異方導電性フィルム11(“アニソルム”AC−
7201、日立化成工業(株))を重ね、異方導電性フ
ィルム側から80℃のボンディングツールで10秒仮圧
着し、ついでフレキシブル基板との仮圧着とは反対面に
ある異方導電性フィルムの保護フィルムを剥離した。2
枚のフレキシブル基板の対応する突起とパッドを位置合
わせし、図1(o)の基板側から280℃のボンデディ
ングツールで60秒本圧着し、4層の配線を持つ多層フ
レキシブル基板を得た。
【0030】かくして得た多層フレキシブル基板の基板
間接続部の抵抗を測定したところ、接続部(突起)あた
り7mΩから15mΩの抵抗が測定され良好であった。
【0031】実施例2 絶縁膜9を形成しないことと図1(n)のパッド上への
めっき上積み10を行わないこと以外は実施例1と同様
にして4層の配線層を持つ多層フレキシブル基板を得
た。
【0032】かくして得た多層フレキシブル基板の基板
間接続部の抵抗を測定したところ、接続部(突起)あた
り9mΩから13mΩの抵抗が測定され良好であった
が、基板張合わせ時の位置ずれや基板の変形によって基
板間接続部とこれに隣接する配線パターンとの間で電流
のリークが観察されることがあった。
【0033】実施例3 耐熱性エポキシ系接着剤に、直径5μmのポリスチレン
粒子に金めっきした導電性粒子(積水ファインケミカル
(株))を1×108 個/cm3 の密度で分散させて異
方導電性樹脂を得た。異方導電性フィルムの代わりに該
異方導電性樹脂を図1(o)のフレキシブル基板に厚さ
15μmになるようスピンコートしたことと、該異方導
電性樹脂が塗布されたフレキシブル基板と図1(k)の
フレキシブル基板の対応する突起とパッドを位置合わせ
し、図1(o)の基板側から280℃のボンデディング
ツールで60秒圧着したこと以外は実施例1と同様にし
て、4層の配線を持つ多層フレキシブル基板を得た。
【0034】かくして得た多層フレキシブル基板の基板
間接続部の抵抗を測定したところ、接続部(突起)あた
り13mΩから24mΩの抵抗が測定され良好であっ
た。
【0035】実施例4 図1(i)での銅めっきを厚さ3μmにしたこと以外
は、実施例1と同様にして4層の配線を持つ多層フレキ
シブル基板を得た。かくして得た多層フレキシブル基板
の基板間接続部の抵抗を測定したところ、接続部(突
起)あたり80mΩから200mΩの抵抗値が測定さ
れ、実施例1に比べると抵抗値が大きかったが、比較例
1に比べると抵抗値は小さかった。
【0036】実施例5 図1(i)での銅めっきを厚さ100μmにしたことと
異方導電性樹脂の厚みを80μmにしたこと以外は、実
施例3と同様にして4層の配線を持つ多層フレキシブル
基板を得た。かくして得た多層フレキシブル基板の基板
間接続部の抵抗を測定したところ、接続部(突起)あた
り40mΩから100mΩの抵抗値が測定され、実施例
1に比べると抵抗値が大きかったが、比較例1に比べる
と抵抗値は小さかった。
【0037】比較例1 図1(a)〜(f)の工程の後、ドライフィルムフォト
レジストを除去して、ついで無電解めっき膜をフラッシ
ュエッチング除去して図2の12のフレキシブル基板を
得た。図2のように、基板を洗浄、乾燥した後、張合わ
せ面側に感光性ポリイミド13(“フォトニース”UR
3100、東レ(株))を塗布し、乾燥、フォトマスク
露光、現像、熱処理してパッド部分が除去された厚さ5
μmの絶縁膜パターンを形成した。
【0038】該フレキシブル基板に厚さ16μmの異方
導電性フィルム14(“アニソルム”AC−7201、
日立化成工業(株))を重ね、異方導電性フィルム側か
ら80℃のボンデディングツールで10秒仮圧着し、つ
いでフレキシブル基板との仮圧着とは反対面にある異方
導電性フィルムの保護フィルムを剥離した。
【0039】図1(a)〜(f)の工程の後、ドライフ
ィルムフォトレジストを除去して、ついで無電解めっき
膜をフラッシュエッチング除去して図2の15の配線パ
ターンが異なるフレキシブル基板を得た。
【0040】2枚のフレキシブル基板の対応する突起と
パッドを位置合わせし、図2の15の基板側から280
℃のボンデディングツールで60秒本圧着し、4層の配
線を持つ多層フレキシブル基板を得た。
【0041】かくして得た多層フレキシブル基板の基板
間接続部の抵抗を測定したところ、接続部(突起)あた
り300mΩから1kΩのばらつきが大きく、値も大き
な抵抗が測定され不良であった。
【0042】
【発明の効果】本発明は、配線パターンが形成された基
板を2枚以上張合わせた多層基板であって、張合わせる
2枚の基板の張合わせ面の少なくとも一方に2枚の基板
の電気的接続用の突起を形成し、かつ該突起は張合わせ
時に突合されるもう一方の基板上の突起またはパッドと
の高さの合計が、該張合わせる2つの基板の張合わせ面
に形成された配線パターンの導体の高さの合計よりも大
きくなるよう形成されてなるので、張合わせる2枚の基
板の配線間の電気的接続を低抵抗で安定して実現するこ
とができる。また基板間の接続にスルーホールを使用し
ないので、高密度の配線が可能となる。
【図面の簡単な説明】
【図1】本発明の実施例の多層基板の工程および構造を
示す断面図。
【図2】従来の多層基板の構造を示す断面図。
【符号の説明】
1:プラスチックフィルム 3:無電解めっき膜 4、6:フォトレジスト 5、7:電解めっき膜 8:保護フィルム 9、13:絶縁層 11、14:異方導電性フィルム

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】少なくとも片面に配線パターンが形成され
    た基板を2枚以上張合わせた多層基板であって、張合わ
    せる2枚の基板の張合わせ面の少なくとも一方に突起を
    形成し、かつ該突起は張合わせ時に突合されるもう一方
    の基板上の突起またはパッドとの高さの合計が、該張合
    わせる2つの基板の張合わせ面に形成された配線パター
    ンの導体の高さの合計よりも大きくなるよう形成し、張
    合わせる2枚の基板の配線間の導通を該突起位置でとっ
    たことを特徴とする多層基板。
  2. 【請求項2】該張合わせる2枚の基板の間に、異方導電
    性フィルムまたは異方導電性樹脂を挟んだことを特徴と
    する請求項1記載の多層基板。
  3. 【請求項3】張合わせる2枚の基板の張合わせ面の少な
    くとも一方に突起を形成し、かつ該突起は張合わせ時に
    突合されるもう一方の基板上の突起またはパッドとの高
    さの合計が、該張合わせる2つの基板の張合わせ面に形
    成された配線パターンの導体の高さの合計よりも5μm
    から50μmの範囲で大きくなるよう形成したことを特
    徴とする請求項1記載の多層基板。
  4. 【請求項4】2枚の張合わせられる基板の張合わせ面の
    少なくとも一方の面に、突き合わせられる突起もしくは
    パッド部分を除いて絶縁層が形成されてなることを特徴
    とする請求項1記載の多層基板。
  5. 【請求項5】張合わせる2枚の基板の張合わせ面の少な
    くとも一方に突起を形成し、かつ該突起は張合わせ時に
    突合されるもう一方の基板上の突起またはパッドとの高
    さの合計が、該張合わせる2つの基板の張合わせ面に形
    成された配線パターンの導体の高さおよび絶縁層高さの
    合計よりも5μmから50μmの範囲で大きくなるよう
    形成したことを特徴とする請求項4記載の多層基板。
  6. 【請求項6】張合せる2枚の基板の張合せ面の少なくと
    も一方に張合せ位置決めのための画像処理用マークを形
    成したことを特徴とする請求項1記載の多層基板。
  7. 【請求項7】基板がプラスチックフィルムであることを
    特徴とする請求項1記載の多層基板。
  8. 【請求項8】少なくとも片面に配線パターンが形成され
    た基板を2枚以上張合わせた多層基板において、張合わ
    せる2枚の基板の張合わせ面の少なくとも一方に突起を
    形成した多層基板の製造方法であって、基板上にフォト
    レジストを用いたアディティブ法で配線パターンを形成
    し、引き続き配線パターンの一部にめっきにより突起を
    形成する際に、配線パターン形成に使用した該フォトレ
    ジストを剥離せずに、新たにフォトレジストを積層し、
    突起形成後に2枚のフォトレジストを同時に剥離するこ
    とをを特徴とする多層基板の製造方法。
JP13512595A 1995-06-01 1995-06-01 多層基板およびその製造方法 Pending JPH08330736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13512595A JPH08330736A (ja) 1995-06-01 1995-06-01 多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13512595A JPH08330736A (ja) 1995-06-01 1995-06-01 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08330736A true JPH08330736A (ja) 1996-12-13

Family

ID=15144410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13512595A Pending JPH08330736A (ja) 1995-06-01 1995-06-01 多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08330736A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872579B2 (en) 2002-07-24 2005-03-29 Tdk Corporation Thin-film coil and method of forming same
US7018548B2 (en) 2002-07-19 2006-03-28 Tdk Corporation Conductive thin film pattern and method of forming the same, method of manufacturing thin film magnetic head, method of manufacturing thin film inductor, and method of manufacturing micro device
JP2007043110A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 可撓性印刷回路及びその製造方法
JP2007242872A (ja) * 2006-03-08 2007-09-20 Sumitomo Electric Printed Circuit Inc 多層プリント配線板およびその製造方法
US7501584B2 (en) 2002-06-25 2009-03-10 Nec Corporation Circuit board device and method for board-to-board connection
JP2010206233A (ja) * 2010-06-23 2010-09-16 Sumitomo Electric Printed Circuit Inc 多層プリント配線板およびその製造方法
JP2011238772A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 回路基板及びその製造方法
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
KR101324347B1 (ko) * 2011-12-30 2013-10-31 영풍전자 주식회사 인쇄회로기판 제조방법
KR20170091686A (ko) 2015-01-13 2017-08-09 데쿠세리아루즈 가부시키가이샤 다층 기판
KR20170093171A (ko) 2015-01-13 2017-08-14 데쿠세리아루즈 가부시키가이샤 다층 기판

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501584B2 (en) 2002-06-25 2009-03-10 Nec Corporation Circuit board device and method for board-to-board connection
US7018548B2 (en) 2002-07-19 2006-03-28 Tdk Corporation Conductive thin film pattern and method of forming the same, method of manufacturing thin film magnetic head, method of manufacturing thin film inductor, and method of manufacturing micro device
US6872579B2 (en) 2002-07-24 2005-03-29 Tdk Corporation Thin-film coil and method of forming same
JP2007043110A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd 可撓性印刷回路及びその製造方法
JP2007242872A (ja) * 2006-03-08 2007-09-20 Sumitomo Electric Printed Circuit Inc 多層プリント配線板およびその製造方法
JP2011238772A (ja) * 2010-05-11 2011-11-24 Fujitsu Ltd 回路基板及びその製造方法
JP2010206233A (ja) * 2010-06-23 2010-09-16 Sumitomo Electric Printed Circuit Inc 多層プリント配線板およびその製造方法
JP2012028463A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法、及び多層プリント配線板
KR101324347B1 (ko) * 2011-12-30 2013-10-31 영풍전자 주식회사 인쇄회로기판 제조방법
KR20170091686A (ko) 2015-01-13 2017-08-09 데쿠세리아루즈 가부시키가이샤 다층 기판
KR20170093171A (ko) 2015-01-13 2017-08-14 데쿠세리아루즈 가부시키가이샤 다층 기판
US10199358B2 (en) 2015-01-13 2019-02-05 Dexerials Corporation Multilayer substrate
US11901325B2 (en) 2015-01-13 2024-02-13 Dexerials Corporation Multilayer substrate

Similar Documents

Publication Publication Date Title
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US5719749A (en) Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
US20090241332A1 (en) Circuitized substrate and method of making same
JP4538486B2 (ja) 多層基板およびその製造方法
JPWO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法
US20020192444A1 (en) Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US20110314667A1 (en) Method of manufacturing printed circuit board including electronic component embedded therein
JP2002026171A (ja) 多層配線板の製造方法および多層配線板
JPH08330736A (ja) 多層基板およびその製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP2000353765A (ja) 配線基板及びこれを使用したチップモジュール
JP4863076B2 (ja) 配線基板及びその製造方法
JP2000138422A (ja) 配線基板およびその製造方法
JPH08181450A (ja) 電子回路基板とその製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2002009440A (ja) 複合配線基板
JPH11274734A (ja) 電子回路装置およびその製造方法
JPH09148739A (ja) 多層回路板およびその製造方法
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JPH10117067A (ja) 多層配線基板及びその製造方法
JPH0786749A (ja) 印刷配線板の製造方法
JP2004103716A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2003133674A (ja) 配線基板及び配線基板の製造方法