KR20170093171A - 다층 기판 - Google Patents

Abstract

관통 전극을 갖는 반도체 기판이 적층되어 있는 다층 기판이며, 도통 특성이 우수하고, 또한 저비용으로 제조할 수 있는 다층 기판이 제공된다. 다층 기판의 평면에서 볼 때에는, 관통 전극이 대향하는 위치에 도전 입자가 선택적으로 존재한다. 다층 기판은 대향하는 관통 전극이 도전 입자에 의해 접속되고, 해당 관통 전극이 형성되어 있는 반도체 기판끼리가 절연 접착제에 의해 접착되어 있는 접속 구조를 갖는다.

Description

다층 기판 {MULTILAYER BOARD}

본 발명은 다층 기판에 관한 것이다.

IC의 고밀도 실장 분야에서는 IC 등의 전자 부품이 조립된 반도체 기판을 적층한 다층 기판이 사용되어 있다.

다층 기판의 제조 방법으로서는, 범프를 갖는 관통 전극을 개개의 반도체 기판에 형성하고, 대향하는 반도체 기판의 관통 전극끼리를 범프의 리플로우에 의해 접속하는 방법(특허문헌 1)이나 대향하는 반도체 기판 사이에, 절연 접착제층 중에 도전 입자가 분산되어 있는 이방 도전성 필름을 끼우고, 가열 가압하여 관통 전극끼리를 접속하는 방법(특허문헌 2)이 있다.

일본 특허 공개 제2010-272737호 공보 일본 특허 공개 평8-330736호 공보

그러나, 개개의 반도체 기판의 관통 전극에 범프를 형성하고, 대향하는 반도체 기판의 관통 전극을 땜납의 리플로우에 의해 접속하고, 반도체 기판을 적층해 가는 방법은 제조 공정이 번잡하다.

대향하는 관통 전극을, 이방 도전성 필름을 사용하여 접속하고, 반도체 기판을 적층해 가는 방법으로는 다층 기판의 제조 공정을 간략화할 수 있지만, 이방 도전성 필름이 절연 접착제층에 도전 입자를 랜덤하게 분산시킨 것이기 때문에, 대향하는 반도체 기판의 관통 전극 사이에 이방 도전성 필름의 도전 입자가 충분히 끼이지 않는 경우가 있는 것에 의해 도통 특성이 변동된다는 문제가 있다. 한편, 관통 전극의 접속에 기여하지 않는 도전 입자가, 대향하는 반도체 기판 사이에 다수 존재함으로써, 무용의 도전 입자에 비용이 든다는 문제도 있다.

따라서, 이방 도전성 필름을 사용하여 반도체 기판을 적층하고, 도통 특성이 우수한 다층 기판을 간편한 제조 공정에서 저비용으로 제공하는 것을 과제로 한다.

본 발명자는 이방 도전성 필름을 사용하여 반도체 기판을 적층하여 다층 기판을 제조하는 데 있어서, 이방 도전성 필름의 절연 접착제 중의 도전 입자를, 반도체 기판의 관통 전극의 배치에 대응하여 선택적으로 배치하면, 대향하는 반도체 기판의 관통 전극을 도전 입자로 확실하게 접속할 수 있고, 또한 접속에 기여하지 않는 도전 입자수를 저감시켜 다층 기판의 제조 비용을 줄일 수 있는 것을 알아내어, 본 발명을 상도했다.

즉, 본 발명은 관통 전극을 갖는 반도체 기판이 적층되어 있는 다층 기판이며,

다층 기판의 평면에서 볼 때, 관통 전극이 대향하는 위치에 도전 입자가 선택적으로 존재하고,

대향하는 관통 전극이 도전 입자에 의해 접속되고, 해당 관통 전극이 형성되어 있는 반도체 기판끼리가 절연 접착제에 의해 접착되어 있는 접속 구조를 갖는 다층 기판을 제공한다.

특히, 이 다층 기판으로서, 관통 전극을 갖는 제1 반도체 기판과, 관통 전극을 갖는 제2 반도체 기판이 적층되어 있는 다층 기판이며,

제1 반도체 기판의 관통 전극과 제2 반도체 기판의 관통 전극이 대향하고, 그들 사이에 선택적으로 배치된 도전 입자에 의해 접속되고,

제1 반도체 기판과 제2 반도체 기판이 절연 접착제에 의해 접착되어 있는 접속 구조를 갖는 형태를 제공한다.

또한, 본 발명은 반도체 기판에 형성된 관통 전극끼리를 대향시켜 접합하는 다층 기판의 제조 방법이며, 관통 전극이 대향하는 부분의 다층 기판의 평면에서 본 위치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치된 이방 도전성 필름을, 관통 전극을 갖는 반도체 기판끼리의 사이에 끼우고, 해당 이방 도전성 필름을 가열 가압함으로써 이들 반도체 기판을 이방 도전성 접속하는 다층 기판의 제조 방법을 제공한다.

특히, 이 다층 기판의 제조 방법으로서, 관통 전극을 갖는 제1 반도체 기판과, 관통 전극을 갖는 제2 반도체 기판을, 그들의 관통 전극끼리를 대향시켜 접합하는 다층 기판의 제조 방법이며, 제1 반도체 기판과 제2 반도체 기판 사이에, 관통 전극의 배치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치된 이방 도전성 필름을 끼우고, 해당 이방 도전성 필름을 가열 가압함으로써 제1 반도체 기판과 제2 반도체 기판을 이방 도전성 접속하는 형태를 제공한다.

또한, 본 발명은 상술한 다층 기판의 제조 방법에 사용하는 이방 도전성 필름으로서, 절연 접착제층과, 해당 절연 접착제층에 배치된 도전 입자를 포함하는 이방 도전성 필름이며, 이방 도전성 필름으로 접속하는 관통 전극의 배치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치되어 있는 이방 도전성 필름을 제공한다.

또한, 상술한 다층 기판의 제조 방법에 유용한 이방 도전성 필름으로서, 절연 접착제층과, 해당 절연 접착제층에 배치된 도전 입자를 포함하는 이방 도전성 필름이며, 2개 이상의 도전 입자가 근접되어 있는 도전 입자 유닛이 형성되어 있고,

해당 도전 입자 유닛에 있어서, 임의의 도전 입자와, 해당 도전 입자에 최근접되어 있는 도전 입자의 거리가 도전 입자 직경의 0.2 내지 0.5배인 이방 도전성 필름을 제공한다.

본 발명의 다층 기판에 의하면, 반도체 기판의 관통 전극끼리가 도전 입자에 의해 확실하게 접속되어 있으므로 도통 특성이 안정되고, 접속에 기여하지 않는 도전 입자가 반도체 기판 사이에서 저감되어 있으므로 다층 기판의 제조 비용이 억제된다. 또한, 동일한 이유에서, 계장 공정수의 삭감에도 효과가 있다.

본 발명의 다층 기판은 도전 입자가 특정한 위치에 선택적으로 배치된 이방 도전성 필름의 사용에 의해, 간편한 공정으로 제조할 수 있다.

특히 본 발명의 방법에 의해 반도체 기판이 3개 이상 적층되어 있는 다층 기판을 제조하는 경우에, 적층하는 반도체 기판 사이에, 공통되는 이방 도전성 필름을 사용하면, 다층 기판의 전체의 제조 비용을 크게 삭감할 수 있다. 따라서, 본 발명의 다층 기판을 저가격으로 제공하는 것이 가능해진다.

도 1은 본 발명의 일 실시 형태의 다층 기판(1A)의 단면도이다.
도 2는 본 발명의 일 실시 형태의 다층 기판(1B)의 단면도이다.
도 3a는 다층 기판(1B)의 제조 공정의 설명도이다.
도 3b는 다층 기판(1B)의 제조 공정의 설명도이다.
도 3c는 다층 기판(1B)의 제조 공정의 설명도이다.
도 3d는 다층 기판(1B)의 제조 공정의 설명도이다.
도 4는 다층 기판(1C)의 단면도이다.
도 5a는 다층 기판(1D)의 단면도이다.
도 5b는 다층 기판(1D)의 제조에 사용하는 이방 도전성 필름(10D)에 있어서의 도전 입자의 배치도(평면도)이다.
도 6은 실시예 1의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 7은 실시예 3의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8a는 실시예 4의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8b는 실시예 5의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8c는 실시예 6의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8d는 실시예 7의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8e는 실시예 8의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8f는 실시예 9의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8g는 실시예 10의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.
도 8h는 실시예 11의 다층 기판의 제조에 사용한 반도체 기판의 표면에 있어서의 전극과 도전 입자의 배치도이다.

이하, 도면을 참조하면서 본 발명을 상세하게 설명한다. 또한, 각 도면 중, 동일 부호는 동일하거나 또는 동등한 구성 요소를 나타내고 있다.

<다층 기판에 있어서의 접속 구조>

도 1은 본 발명의 일 실시 형태의 다층 기판(1A)의 단면도이다.

이 다층 기판(1A)은 배선 기판(2)에 3층의 반도체 기판(3A, 3B, 3C)이 적층된 것이고, 각 반도체 기판(3A, 3B, 3C)은 IC 등의 반도체 부품이 형성된 반도체 웨이퍼이다. 배선 기판(2)에는 관통 전극(4X)이 형성되고, 각 반도체 기판(3A, 3B, 3C)에는 관통 전극(4A, 4B, 4C)이 형성되어 있다. 그리고, 배선 기판(2)의 표면에서 관통 전극(4X)이 노출되는 부분이나, 관통 전극(4A, 4B, 4C)이 반도체 기판의 표면에 노출되는 부분에는 각각 전극 패드가 형성되어 있다. 또한, 본 발명에 있어서 반도체 기판(3A, 3B, 3C)으로서는, 반도체 칩을 사용해도 된다. 또한, 본 발명에 있어서, 다층 기판을 구성하는 반도체 기판의 적층수에 특별히 제한은 없다.

다층 기판(1A)에는 배선 기판(2)의 관통 전극(4X)과 제1 반도체 기판(3A)의 관통 전극(4A)이 대향하고, 이들 관통 전극(4X, 4A)이, 이들 사이에 선택적으로 배치된 도전 입자(11)에 의해 전기적으로 접속되어 있는 접속 구조가 있다. 또한, 제1 반도체 기판(3A)의 관통 전극(4A)과 제2 반도체 기판(3B)의 관통 전극(4B)이 대향하고, 이들 관통 전극(4A, 4B)이, 이들 사이에 선택적으로 배치된 도전 입자(11)에 의해 전기적으로 접속되어 있는 접속 구조가 있다.

이 접속 구조에 있어서, 관통 전극(4A, 4B)이 대향하는 부위에 도전 입자(11)가 선택적으로 배치되었다는 것은, 도전 입자(11)가 오로지 관통 전극(4A, 4B)의 대향면 또는 그 근방에 존재하고, 관통 전극(4A, 4B)의 대향면에서 1개 이상의 도전 입자(11)가 포착되어 있는 것을 말한다. 관통 전극(4A, 4B)의 대향면에 있어서의 포착수는 1 내지 수개가 비용상으로는 바람직하다. 이방 도전성 필름을 사용하여 관통 전극(4A, 4B)의 대향면에 복수개의 도전 입자를 배치하는 경우, 반도체 기판(3A, 3B)과 도전 입자(11)의 위치 정렬의 정밀도를 완화할 수 있다. 한편, 도통 안정성상으로는 관통 전극(4A, 4B)의 대향면에 있어서의 포착수를 10개 이상으로 하는 것이 바람직하다. 이방 도전성 필름을 사용하여 관통 전극(4A, 4B)의 대향면에 도전 입자를 배치하는 경우에, 보다 안정적으로 도전 입자가 포착되도록 하기 위해, 이방 도전성 필름의 대응하는 개소에는 관통 전극(4A, 4B)의 대향면에서 포착시키려고 하는 소기의 도전 입자수의 등배부터 수배의 도전 입자를 배치 해도 된다. 이와 같이 함으로써, 위치 정렬의 정밀도를 완화시킬 수 있고, 또한 반도체 기판의 제조에 필요로 하는 시간을 삭감하는 효과도 기대할 수 있다.

제1 반도체 기판(3A)과 제2 반도체 기판(3B)의 대향면끼리는 절연 접착제(12)에 의해 접착되어 있다. 절연 접착제(12)는 후술하는 이방 도전성 필름(10A)의 절연 접착제층으로 형성된다.

제1 반도체 기판(3A)의 관통 전극(4A)과 접속한 제2 반도체 기판(3B)의 관통 전극(4B)은 제3 반도체 기판(3C)측에 있어서, 제3 반도체 기판(3C)의 관통 전극(4C)과도 대향하고 있고, 그들 사이에 선택적으로 배치된 도전 입자(11)에 의해 제2 반도체 기판(3B)의 관통 전극(4B)과 제3 반도체 기판(3C)의 관통 전극(4C)이 전기적으로 접속되어 있다. 이 제2 반도체 기판(3B)과 제3 반도체 기판(3C)의 대향면끼리도 절연 접착제(12)에 의해 접착되어 있다.

이와 같이, 다층 기판(1A)은 배선 기판(2)의 관통 전극(4X)과, 3층의 반도체 기판의 관통 전극(4A, 4B, 4C)이 다층 기판의 적층 방향으로 직선상으로 연결된 접속 구조를 갖는다. 이 직선상으로 연결된 접속 구조에 의하면 전기 전송의 경로가 짧아지므로, 전송 속도를 향상시킬 수 있다.

<다층 기판에 있어서의 도전 입자>

다층 기판(1A)은, 후술하는 바와 같이 다층 기판을 구성하는 각 층을, 도전 입자가 특정한 배치를 갖는 본 발명의 이방 도전성 필름을 사용하여 접속함으로써 제조된다. 이방 도전성 필름에 있어서의 도전 입자(11)의 입자 직경의 크기는, 통상, 관통 전극(4A, 4B)의 대향면의 직경보다도 작지만, 다층 기판(1A)에서는 도전 입자(11)가 당초의 형상으로부터 찌부러져 있는 것에 의해 입자 직경의 크기는 관통 전극(4A, 4B)의 대향면의 직경과 동일 정도가 되어도 된다. 이것은 찌부러진 도전 입자(11)가 관통 전극(4A, 4B)의 대향 면 내에 들어가 있어도 되고, 외주부의 적어도 일부가, 관통 전극(4A, 4B)의 대향면으로부터 밀려나온 상태여도 되는 것을 의미한다. 또한, 도전 입자(11)의 구성 소재에 따라 다르지만, 도전 입자(11)는 다층 기판(1A)에 있어서도 입자 형상을 유지하고 있는 경우가 있다.

다층 기판(1A)의 제1 반도체 기판(3A)과 제2 반도체 기판(3B) 사이에서는, 상술한 바와 같이 관통 전극(4A, 4B)의 대향하는 부위에 도전 입자(11)가 선택적으로 존재하고, 대부분의 도전 입자(11)가 대향하는 관통 전극(4A, 4B)에 포착되어 있다. 이로 인해, 대향하는 관통 전극(4A, 4B)에 포착되어 있지 않은 도전 입자(11)가 존재한다고 해도, 그와 같은 도전 입자(11)의 수는, 제1 반도체 기판(3A)과 제2 반도체 기판(3B) 사이에 존재하는 도전 입자의 총수의 바람직하게는 5% 이하, 보다 바람직하게는 0.5% 이하이다. 특히, 도전 입자(11)의 거의 전부가 관통 전극(4A, 4B)에서 포착되어 있도록 하는 것이 바람직하다. 다층 기판(1A)을 구성하는 그 밖의 반도체 기판 사이에 있어서도 마찬가지이다. 이와 같이 관통 전극(4A, 4B, 4C)의 접속에 기여하지 않는 도전 입자(11)를 저감시킴으로써, 성능을 시뮬레이션 해석하기 쉬워져, 개선 공정수를 삭감할 수 있다.

<배선 기판>

여기서, 다층 기판(1A)을 구성하는 배선 기판(2)으로서는, FR4 등의 유리 에폭시 기판 등을 사용할 수 있다. 배선 기판(2)으로서, IC 칩 혹은 IC 형성용의 실리콘 웨이퍼를 사용해도 된다. 배선 기판(2)은 다층 기판(1A)의 용도 등에 따라 적절히 선택된다.

배선 기판(2)의 전극 부분에는 필요에 따라 땜납 볼(5)이 설치된다.

<반도체 기판>

반도체 기판(3A, 3B, 3C)으로서는, 관통 전극(4A, 4B, 4C)을 갖는 것이라면 특별히 제한은 없고, 예를 들어 실리콘 등 일반적 반도체 재료를 사용할 수 있다.

관통 전극(4A, 4B, 4C)의 사양은 적절히 설정할 수 있다. 예를 들어, 관통 전극(4A, 4B, 4C)은 전극 패드를 구비한 것이어도 되고, 범프를 구비한 것이어도 된다. 단, 반도체 기판(3A, 3B, 3C)을 적층한 경우에, 각 반도체 기판(3A, 3B, 3C)의 관통 전극(4A, 4B, 4C)이 다층 기판(1A)의 두께 방향으로 적어도 2층의 반도체 기판에 걸쳐 직선상으로 연결되도록, 바람직하게는 다층 기판(1A)의 표리에 걸쳐서 직선상으로 연결되도록 배치되어 있는 것을 사용한다.

<탑재 부품>

본 발명의 다층 기판에는 필요에 따라 다양한 부품을 탑재할 수 있다.

예를 들어, 도 2에 나타내는 다층 기판(1B)은 각 층의 관통 전극(4X, 4A, 4B, 4C)이 직선상으로 연결된 접속 구조를 갖고, 최외층에는 관통 전극(4C)에 접속한 방열용의 히트 싱크(6)를 갖는다. 따라서, 다층 기판(1B)은 배선 기판(2)이나 반도체 기판(3A, 3B, 3C)에 형성된 IC 등의 전자 부품 등으로부터 방출되는 열을 히트 싱크(6)에 의해 효율적으로 방열하는 것이 가능해진다.

<다층 기판의 제조 방법>

본 발명의 다층 기판의 제조 방법으로서는, 예를 들어, 도 2의 다층 기판(1B)의 경우, 먼저, 도 3a에 나타낸 바와 같이 관통 전극(4X)을 갖는 배선 기판(2)과 관통 전극(4A)을 갖는 반도체 기판(3A) 사이에, 접속해야 할 관통 전극(4X, 4A)의 배치에 대응하여 도전 입자(11)가 절연 접착제층(12)에 선택적으로 배치된 본 발명의 이방 도전성 필름(10A)을 끼우고, 이방 도전성 필름(10A)을 가열 가압함으로써 배선 기판(2)과 제1 반도체 기판(3A)을 이방 도전성 접속하고, 도 3b에 나타내는 2층의 접속 구조체를 얻는다. 보다 구체적으로는, 배선 기판(2)과 이방 도전성 필름(10A)을, 접속해야 할 관통 전극(4X)과 도전 입자(11)의 배치가 맞도록 위치 정렬하여 겹치고, 또한 제1 반도체 기판(3A)도 마찬가지로 위치 정렬하여 중첩하고, 가열 가압하여 이들을 이방 도전성 접속한다.

마찬가지로 하여, 도 3c에 나타낸 바와 같이, 제1 반도체 기판(3A)과 이방 도전성 필름(10B)을 위치 정렬하여 겹치고, 그 위에 제2 반도체 기판(3B)을 위치 정렬하여 겹치고, 가열 가압하여 이방 도전성 접속하여, 도 3d에 나타내는 3층의 접속 구조를 얻는다. 또한 마찬가지로 하여 제2 반도체 기판(3B) 위에 이방 도전성 필름과 제3 반도체 기판(3C)을 위치 정렬하여 겹치고, 가열 가압한다. 이 위치 정렬은 이방성 도전 필름의 관통 전극에 대응하는 도전 입자(후술하는 바와 같이 도전 입자 유닛이 형성되어 있는 경우에는, 그 도전 입자 유닛을 구성하는 도전 입자)와, 관통 전극을 CCD 등을 사용하여 관측하고, 그들을 중첩함으로써 행해도 된다.

그 후, 제3 반도체 기판(3C) 위에 히트 싱크(6)를 열전도성 테이프 등에 의해 접속하고, 배선 기판(2)의 전극 패드에 땜납 볼(5)을 형성하고, 통상의 방법에 의해 다층 기판(1B)을 얻는다. 혹은, 땜납 볼(5) 대신에 도전 입자를 설치해도 된다.

또한, 배선 기판(2) 또는 반도체 기판(3A, 3B, 3C)과 이방 도전성 필름(10A, 10B)의 위치 정렬의 방법으로서는, 배선 기판(2), 반도체 기판(3A, 3B, 3C) 및 이방 도전성 필름(10A, 10B)에, 각각 얼라인먼트 마크를 붙여 두고, 그들의 얼라인먼트 마크를 맞춤으로써 위치 정렬을 행할 수도 있다.

즉, 종래, 반도체 기판을 적층하여 다층 기판을 제조하는 경우, 반도체 기판에는 일례로서 수십㎛ 내지 수백㎛의 크기의 얼라인먼트 마크가 형성되고, CCD 또는 레이저를 사용하여 반도체 기판끼리의 위치 정렬이 행해지고 있다. 한편, 이방 도전성 필름에는 도전 입자가 단분산 또는 격자상으로 배치되어 있기 때문에 이방 도전성 필름에 얼라인먼트 마크는 붙여 있지 않다. 이에 대해, 본 발명에서 사용하는 이방 도전성 필름은 접속해야 할 관통 전극의 배치에 대응하여 도전 입자(11)가 절연 접착제층(12)에 선택적으로 배치된 것이기 때문에, 도전 입자(11)의 배치를 얼라인먼트 마크의 대체로 할 수 있다. 이와 같은 도전 입자의 배치도 포함하여 이방 도전성 필름에는 어떤 얼라인먼트 마크를 설치하는 것이 바람직하다.

<이방 도전성 필름>

본 발명의 다층 기판의 제조 방법에 사용하는 본 발명의 이방 도전성 필름은 접속해야 할 관통 전극의 배치에 대응하여 도전 입자(11)가 절연 접착제층(12)에 선택적으로 배치되고, 바람직하게는 도전 입자(11)에 의해 얼라인먼트 마크가 형성된 것이다. 얼라인먼트 마크로서는, 도전 입자의 배치에 의해 형성한 것이 바람직하다. 이에 의해, 얼라인먼트 마크를 명확하게 검출할 수 있고, 또한 이방 도전성 필름에 얼라인먼트 마크를 붙이기 위한 새로운 공정의 추가가 불필요해진다. 한편, 얼라인먼트 마크는 레이저 조사 등으로 절연 접착제층(12)을 부분적으로 경화시킴으로써 형성해도 된다. 이에 의해 얼라인먼트 마크를 부여하는 위치의 변경이 용이해진다.

이와 같은 이방 도전성 필름의 제조 방법으로서는, 도전 입자(11)의 배치에 대응한 볼록부를 갖는 금형을, 금속 플레이트에 기계 가공, 레이저 가공, 포토리소그래피 등의 공지의 가공 방법을 행함으로써 제작하고, 그 금형에 경화성 수지를 충전하고, 경화시킴으로써 요철이 반전된 수지형을 제조하고, 그 수지형의 오목부에 도전 입자를 넣고, 그 위에 절연 접착제층 형성용 조성물을 충전하고, 경화시켜, 형으로부터 취출하면 된다.

또한, 절연 접착제층(12)에 도전 입자(11)를 특정한 배치에 두기 위해, 절연 접착제층 형성 조성물층 위에, 관통 구멍이 소정의 배치로 형성되어 있는 부재를 설치하고, 그 위로부터 도전 입자(11)를 공급하고, 관통 구멍을 통과시키는 등의 방법이어도 된다.

<이방 도전성 필름을 형성하는 도전 입자>

이방 도전성 필름(10A, 10B)을 형성하는 도전 입자로서는, 공지의 이방 도전성 필름에 사용되어 있는 것 중에서 적절히 선택할 수 있다. 예를 들어, 땜납, 니켈, 코발트, 은, 구리, 금, 팔라듐 등의 금속 입자, 금속 피복 수지 입자 등을 들 수 있다. 금속 피복 수지 입자의 금속 피복은 무전해 도금법, 스퍼터링법 등의 공지의 금속막 형성 방법을 이용하여 형성할 수 있다. 금속 피복은 코어 수지재의 표면에 형성되어 있으면 특별히 제한은 없다. 코어 수지재는 수지만으로 형성해도 되고, 도통 신뢰성의 향상을 위해 도전 미립자를 함유시킨 것으로 해도 된다.

도전 입자로서는, 상술한 입자 중, 도통 신뢰성과 비용의 점에서 땜납 입자를 사용하는 것이 바람직하다. 한편, 후속 공정에서 리플로우 공정이 불필요한 경우 등에 있어서는, 금속 피복 수지 입자를 사용하는 것이 바람직하다. 본 발명에서는 관통 전극끼리의 접속이나 반도체 기판끼리의 접착을, 절연성 접착제층에 도전 입자가 배치되어 있는 이방 도전성 필름의 가열 가압에 의해 행하기 때문에, 도전 입자로서 금속 피복 수지 입자를 사용하면, 가열 가압을 저온화하는 것이 가능해지고, 절연성 접착제의 재료 선택의 폭이 넓어지기 때문이다.

또한, 도전 입자로서는, 2종 이상의 입자를 병용할 수도 있다.

도전 입자(11)의 입자 직경은 전극간 접합의 안정성의 점에서, 바람직하게는 2 내지 40㎛이다.

<이방 도전성 필름을 형성하는 절연 접착제층>

절연 접착제층(12)으로서는, 공지의 이방 도전성 필름에서 사용되는 절연성 수지층을 적절히 채용할 수 있다. 예를 들어, 아크릴레이트 화합물과 광 라디칼 중합 개시제를 포함하는 광 라디칼 중합형 수지층, 아크릴레이트 화합물과 열 라디칼 중합 개시제를 포함하는 열 라디칼 중합형 수지층, 에폭시 화합물과 열 양이온 중합 개시제를 포함하는 열 양이온 중합형 수지층, 에폭시 화합물과 열 음이온 중합 개시제를 포함하는 열 음이온 중합형 수지층 등을 사용할 수 있다. 또한, 이들의 수지층은 필요에 따라, 각각 중합한 것으로 할 수 있다. 또한, 절연 접착제층(12)을, 복수의 수지층으로 형성해도 된다.

단, 다층 기판(1A)으로부터 칩이 잘라내지는 등의 용도에 따라, 다층 기판(1A)의 제조 후에 다층 기판(1A)이 절단되는 경우에는, 절연 접착제층(12)은 절단에 견디는 유연성과 접착성을 갖는 것이 바람직하다.

또한, 절연 접착제층(12)에는 필요에 따라 실리카 미립자, 알루미나, 수산화 알루미늄 등의 절연성 필러를 가해도 된다. 절연성 필러의 배합량은 절연 접착제층을 형성하는 수지 100질량부에 대하여 3 내지 40질량부로 하는 것이 바람직하다. 이에 의해, 이방 도전성 접속 시에 절연 접착제층(12)이 용융되어도, 용융된 수지에서 도전 입자(11)가 불필요하게 이동하는 것을 억제할 수 있다.

절연성 필러의 크기는 이방 도전성 접속을 저해하지 않는 크기인 것이 바람직하다.

이와 같이 하여 제조한 이방 도전성 필름(10A, 10B)에서는, 소정의 위치 이외에 존재하는 도전 입자는 거의 존재하지 않는다. 그러나, 소정의 위치에 존재해도 대향하는 관통 전극(4A, 4B)에 포착되지 않는 도전 입자는 존재할 수 있다. 따라서, 이 이방 도전성 필름(10A, 10B)을 반도체 기판(3A, 3B)의 접속에 사용한 후에 있어서, 대향하는 반도체 기판(3A, 3B) 사이에서, 관통 전극(4A, 4B)에 포착되어 있지 않은 도전 입자(11)의 수는, 대향하는 반도체 기판(3A, 3B) 사이에 존재하는 도전 입자(11)의 총수의 바람직하게는 5% 이하가 된다.

<변형 형태 1>

본 발명의 다층 기판은 다양한 형태를 취할 수 있다.

예를 들어, 도 4에 나타내는 다층 기판(1C)은, 도 1에 나타낸 다층 기판(1A)에 있어서, 배선 기판(2)의 관통 전극(4X)과 제1 반도체 기판(3A)의 관통 전극(4A)을 접속하는 이방 도전성 필름과, 제1 반도체 기판(3A)의 관통 전극(4A)과 제2 반도체 기판(3B)의 관통 전극(4B)을 접속하는 이방 도전성 필름과, 제2 반도체 기판(3B)의 관통 전극(4B)과 제3 반도체 기판(3C)의 관통 전극(4C)을 접속하는 이방 도전성 필름으로서, 공통되는 이방 도전성 필름을 사용함으로써 제조한 것이다. 즉, 이방 도전성 필름으로서, 제조하려고 하는 다층 기판(1C)의 평면에서 볼 때, 배선 기판(2) 또는 각 반도체 기판(3A, 3B, 3C)의 관통 전극끼리가 대향하는 위치에 대응하여 도전 입자(11)가 절연 접착제층(12)에 선택적으로 배치된 것이 사용된다. 이에 의해, 다층 기판(1C)의 평면에서 볼 때, 관통 전극(4X, 4A, 4B, 4C)이 대향하는 위치에 도전 입자(11, 11x)가 존재하게 된다. 바꾸어 말하면, 대향하는 관통 전극 사이에는, 반드시 해당 관통 전극에 대해서만 선택적으로 배치된 도전 입자가 존재하는 것은 아니다. 예를 들어, 반도체 기판(3A)과 반도체 기판(3B) 사이에는 이들에 형성되어 있는 관통 전극(4A, 4B)이 대향하는 위치에 도전 입자(11)가 선택적으로 배치되어 있는 것 외에, 반도체 기판(3A)의 관통 전극(4A)과 반도체 기판의 관통 전극(4B)의 접속에는 기여하지 않는 도전 입자(11x)도 존재한다. 따라서, 반도체 기판(3A)과 반도체 기판(3B) 사이에 존재하는 전체 도전 입자에 대하여, 반도체 기판(3A)과 반도체 기판(3B) 사이에서 관통 전극에 포착되지 않는 도전 입자가 5%를 초과하여 존재할 수 있다. 그러나, 반도체 기판(3A)과 반도체 기판(3B) 사이에 있어서 이들의 접속에 기여하고 있지 않은 도전 입자(11x)는 배선 기판(2)의 관통 전극(4X)과 제1 반도체 기판(3A)의 관통 전극(4A)의 접속에 기여하고 있다. 또한, 다층 기판(1C)의 평면에서 볼 때, 관통 전극끼리가 대향하지 않는 위치에는 도전 입자는 배치되어 있지 않거나, 혹은 실질적으로 존재하고 있지 않다. 즉, 도 4에 나타내는 다층 기판(1C)에 있어서, 다층 기판의 필름 두께 방향의 임의의 단면의 각 반도체 기판 사이에는, 모든 관통 전극과 수직 방향으로 겹치는 위치에 도전 입자가 존재하고 있는 상태가 바람직하다.

이와 같이 각 반도체 기판을, 공통되는 이방 도전성 필름을 사용하여 접속하면, 다층 기판의 제조에 필요로 하는 총비용을 삭감할 수 있다. 또한, 다층 기판의 라인 업의 증가(사양 변경)에도 용이하게 대응할 수 있다.

이상과 같이, 본 발명의 다층 기판에서는 다층 기판의 평면에서 볼 때, 관통 전극이 대향하는 위치에 도전 입자가 선택적으로 존재한다. 그리고, 그와 같이 배치된 도전 입자에 의해, 대향하는 관통 전극이 접속되고, 해당 관통 전극이 형성되어 있는 반도체 기판끼리가 절연 접착제에 의해 접착하고 있다. 이 경우에, 대향하는 관통 전극은, 도 1에 나타낸 바와 같이 해당 대향하는 관통 전극의 사이에만 선택적으로 배치된 도전 입자(11)에 의해 접속되어 있어도 되고, 또한 도 4에 나타낸 바와 같이, 대향하는 관통 전극이 형성되어 있는 반도체 기판 사이에, 해당 대향하는 관통 전극의 접속에 기여하지 않는 도전 입자(11x)가 포함되어 있어도 된다.

<변형 형태 2>

도 5a에 나타내는 다층 기판(1D)은 도 1에 나타낸 다층 기판(1A)에 있어서, 대향하는 관통 전극(4X, 4A, 4B, 4C)이 각각 2개 이상의 도전 입자(11)에 의해 접속되어 있는 것이다. 도 5b는 이 접속에 사용하는 이방 도전성 필름(10D)에 있어서의 도전 입자(11)의 배치를 나타내는 평면도이다.

이 이방 도전성 필름(10D)에서는 절연 접착제층(12)에 2개 이상의 도전 입자(4)가 근접하여 배치된 도전 입자 유닛(11u)이 형성되어 있다. 각 도전 입자 유닛(11u)은, 바람직하게는 이 이방 도전성 필름(1D)으로 접속하는 관통 전극의 배치에 대응하여 배치되고, 도전 입자 유닛(11u)을 구성하는 복수개의 도전 입자(11)에 의해, 대향하는 관통 전극이 접속되도록 한다. 대향하는 관통 전극을, 도전 입자 유닛(11u)을 구성하는 복수의 도전 입자(11)로 접속함으로써, 하나씩의 도전 입자로 접속하는 경우에 비해, 접속 후의 도통 저항을 로버스트화시킬 수 있다.

이방 도전성 필름에 있어서, 도전 입자 유닛(11u)을 구성하는 도전 입자수는 2개 이상이고, 3개 이상이 도통 안정성의 관점에서 보다 바람직하다. 또한, 이방 도전성 접속 시에, 대향하는 관통 전극의 전극면 내뿐만 아니라, 전극의 외주에도 도전 입자를 존재시킴으로써 필름의 접합 어긋남의 허용 범위를 넓게 할 수 있는 점에서, 도전 입자 유닛(11u)을 구성하는 도전 입자수는 30개 이하가 바람직하고, 20개 이하가 보다 바람직하다.

또한, 관통 전극의 대향 부분에 복수개의 도전 입자를 포착시키기 쉽게 하는 점에서, 도전 입자 유닛(11u)에 있어서, 도전 입자 유닛(11u) 내의 임의의 도전 입자와, 그 도전 입자에 최근접되어 있는 도전 입자와의 거리(L)는 도전 입자 직경의 0.5배 미만이 바람직하고, 인접하는 도전 입자끼리가 접촉되어 있어도 된다. 한편, 이방 도전성 접속 시에 의해 찌부러진 도전 입자(11)끼리가 서로 간섭하여 도전 입자의 배치가 소기의 위치로부터 어긋나는 것을 방지하는 점에서는, 도전 입자 유닛(11u)에 있어서 인접하는 도전 입자는 도전 입자 직경의 0.2배 이상 이격되어 있는 것이 바람직하다.

<변형 형태 3>

각 반도체 기판을, 공통되는 이방 도전성 필름을 사용하여 접속함으로써 다층 기판의 제조에 필요로 하는 총비용을 삭감하는 경우에, 도전 입자 유닛(11u)이 한 면에 배치되어 있는 이방 도전성 필름을 사용하여 다층 기판을 제조해도 된다. 이 경우, 각 도전 입자 유닛(11u)을 구성하는 도전 입자수는 3개 이상, 바람직하게는 12개 이상, 보다 바람직하게는 20개 이상이고, 각 도전 입자 유닛 내에서 도전 입자가 일렬이 아니고, 면 형상으로 배치되어 있는 것으로 한다. 도전 입자 유닛(11u)끼리의 간격은 쇼트의 발생을 회피하기 위해, 도전 입자 직경의 1배 이상으로 하고, 반도체 기판의 전극 간격에 따라 적절히 정한다. 도전 입자 유닛의 직경 혹은 가장 긴 변의 길이의, 전극의 직경 혹은 가장 긴 변의 길이에 대한 비율은 지나치게 작으면 전극에 있어서의 도전 입자의 포착성이 떨어지고, 지나치게 크면 쇼트의 발생이 우려되는 점에서, 하한이 바람직하게는 0.3배 이상, 보다 바람직하게는 0.5배 이상, 더욱 바람직하게는 0.7배 이상이고, 상한이 바람직하게는 3배 이하, 보다 바람직하게는 2배 이하이다. 또한, 도전 입자 유닛의 직경 혹은 가장 긴 변의 길이가, 전극의 직경 혹은 가장 긴 변의 길이의 등배 미만이라면 전극 내에 도전 입자 유닛이 들어가게 되기 때문에, 도전 입자의 협지의 상태는 양호해지기 쉽고, 등배 이상이라면 도전 입자와 전극의 위치 정렬에 있어서의 마진이 넓어지므로 다층 기판의 제조 시간의 단축을 도모할 수 있다.

도전 입자 유닛(11u)이 적당한 간격으로 한 면에 배치되어 있는 이방 도전성 필름을 공통적으로 사용함으로써, 접속하는 반도체 기판마다 도전 입자의 배치가 다른 이방 도전성 필름을 사용하는 경우에 비해, 다층 기판의 제조 비용을 크게 저감시킬 수 있다. 이와 같은 이방 도전성 필름 및 이것을 사용한 다층 기판도 본 발명은 포함한다.

본 발명의 다층 기판은 고밀도 반도체 패키지 등을 비롯하여, 고밀도 실장이 요구되는 각종 반도체의 다양한 용도로 사용할 수 있다. 또한, 다층 기판을 소정의 사이즈로 커트하여 사용해도 된다.

실시예

이하, 실시예에 의해 본 발명을 구체적으로 설명한다.

실시예 1 내지 3, 비교예 1

(1) 반도체 기판

다층 기판을 구성하는 반도체 기판(3)으로서, 외형이 7㎜□, 두께 200㎛의 직사각형이고, 도 6에 나타낸 바와 같이, 크롬제 전극 패드를 갖는 관통 전극(4)이 주변 장치 배치(φ30㎛, 85㎛피치, 280핀)로 형성되어 있는 것을 준비했다. 반도체 기판에는 얼라인먼트 마크로서 200㎛□의 사각형 마크가 형성되어 있다.

(2) 이방 도전성 필름의 제조

표 1에 나타낸 바와 같이, 소정의 입자 직경의 도전 입자(미분 땜납분, 미쓰이 긴조쿠 코교(주))를, 절연 접착제층에 랜덤하게 배치하거나(비교예 1, 입자 밀도 17.1개/㎟), 또는 반도체 기판의 전극 배치에 대응시켜 배치한(실시예 1 내지 3, 85㎛피치, 280개소) 이방 도전성 필름을 제조했다.

이 경우, 실시예 1, 2에서는, 도 6에 나타낸 바와 같이 전극(4)의 1개소당 1개의 도전 입자(11)를 배치하고, 실시예 3에서는, 도 7에 나타낸 바와 같이 전극(4)의 1개소당 3개의 도전 입자(11)를 배치했다.

또한, 실시예 1 내지 3에서는 얼라인먼트 마크를 도전 입자의 배열에 의해 형성했다. 이 경우, 도전 입자의 배열의 윤곽이 반도체 기판의 얼라인먼트 마크의 윤곽과 대략 일치하도록 했다.

보다 구체적으로는, 두께 2㎜의 니켈 플레이트를 준비하고, 볼록부(직경 25㎛, 높이 20㎛)가 상술한 전극의 배치가 되도록 패터닝하여 전사 원반을 제작하고, 전사 원반에, 페녹시 수지(YP-50, 신닛테츠 스미킨 가가쿠(주)) 60질량부, 아크릴레이트 수지(M208, 도아 고세(주)) 29질량부, 광중합 개시제(IRGACURE184, BASF재팬(주)) 2질량부를 함유하는 광중합성 수지 조성물을, 건조 두께가 30㎛가 되도록 도포하고, 80℃에서 5분간 건조 후, 고압 수은 램프로 1000mJ 광 조사함으로써, 오목부를 갖는 전사형을 작성했다.

한편, 페녹시 수지(YP-50, 신닛테츠 스미킨 가가쿠(주)) 60질량부, 에폭시 수지(jER828, 미츠비시 가가쿠(주)) 40질량부 및 양이온계 경화제(SI-60L, 산신 가가쿠 고교(주)) 2질량부로 절연 접착제 형성용 조성물을 제조하고, 그것을 필름 두께 50㎛의 PET 필름 위에 도포하고, 80℃의 오븐에서 5분간 건조시켜, PET 필름 위에 절연성 수지를 포함하는 점착층을 5㎛로 형성했다.

전술한 오목부를 갖는 전사형에 도전 입자를 충전하고, 그 위에 상술한 절연성 수지의 점착층을 씌우고, 자외선을 조사하여 절연성 수지에 포함되는 경화성 수지를 경화시켰다. 그리고, 형으로부터 절연성 수지를 박리하고, 점착층과 마찬가지로 제작한 절연성 수지층(두께 15㎛)을 60℃, 0.5㎫로 적층하여, 각 실시예의 이방 도전성 필름을 제조했다.

한편, 도전 입자가 랜덤하게 분산되어 있는 비교예 1의 이방 도전성 필름은 도전 입자와 절연성 수지를 자전 공전식 혼합 장치((주)신키)에서 교반하여 도전 입자의 분산물을 얻고, 그 분산물의 도막을 20㎛로 형성함으로써 제조했다.

(3) 다층 기판의 제조

(1)에서 준비한 반도체 기판을, (2)에서 제조한 이방 도전성 필름을 사용하여 표 1에 나타낸 적층수로 중첩하고, 가열 가압(180℃, 40㎫, 20초)함으로써 다층 기판을 제조했다.

(4) 평가

얻어진 다층 기판에 대하여, (a) 도통 저항, (b) 도통 신뢰성, (c) 쇼트 발생률을 다음과 같이 평가했다. 이들의 결과를 표 1에 나타낸다.

(a) 도통 저항

다층 기판의 표리의 전극 사이의 도통 저항을, 디지털 멀티미터(34401A, 애질런트ㆍ테크놀로지(주))를 사용하여, 4단자법으로, 전류 1㎃를 흘려 측정했다. 측정된 저항값이 5Ω 이하를 OK로 하고, 5Ω을 초과하는 것을 NG로 했다.

(b) 도통 신뢰성

다층 기판을 온도 85℃, 습도 85%RH의 항온조에 500시간 둔 후의 도통 저항을, (a)와 마찬가지로 측정하고, 그 도통 저항이 10Ω 이하를 OK로 하고, 10Ω을 초과하는 것을 NG로 했다.

(c) 쇼트 발생률

적층한 반도체 기판을 1매씩 박리하고, 인접하는 전극이 도전 입자로 쇼트하고 있는지 여부를 관찰하여, 쇼트가 없는 경우를 OK, 1개라도 있으면 NG로 했다.

표 1로부터 제1 반도체 기판과 제2 반도체 기판을, 도전 입자가 랜덤하게 분산된 이방 도전성 필름을 사용하여 접속한 비교예 1은 도통 저항이나 도통 신뢰성이 떨어지지만, 전극 배치에 대응시켜 도전 입자를 선택적으로 배치한 실시예 1 내지 3에서는 도통 저항, 도통 신뢰성, 쇼트 발생률 모두 양호했다.

또한, 실시예 3에서는 관통 전극(4) 내에 3개의 도전 입자(11)가 배치되도록 했기 때문에, 이방 도전성 필름과 반도체 기판의 위치 정렬에 마진을 취할 수 있었다.

실시예 4 내지 11

실시예 4 내지 7에서는 실시예 1에 있어서, 도전 입자로서 표 2에 나타내는 평균 입자 직경의 금/니켈 피복 수지 입자(마이크로펄, 세키스이 가가쿠 고교(주))를 사용하여, 전극당의 도전 입자의 개수와, 전극에 대한 도전 입자의 배치와, 도전 입자 사이의 최근접 거리를 표 2에 나타낸 바와 같이 변경하고, 도전 입자의 배열에 의해 얼라인먼트 마크를 형성하지 않고 도전 입자와 전극을 직접 위치 정렬하여 필름을 접합한 것 이외는, 실시예 1의 조작을 반복함으로써 이방 도전성 필름을 제조하고, 이방 도전성 필름을 사용한 다층 기판을 제조하여, 다층 기판을 평가했다. 그 결과, 실시예 4 내지 7의 어느 것에 있어서도 도통 저항, 도통 신뢰성 및 쇼트 발생률이 양호했다. 또한, 실시예 5, 7, 9에서는 얼라인먼트 마크에 대응하는 도전 입자의 배열이 없어도, 전극의 외주부에도 도전 입자를 존재시켰기 때문에, 필름의 접합 공정에서 위치 어긋남의 허용 범위를 넓게 할 수 있었다.

또한, 실시예 8 내지 11에서는 반도체 기판의 주변 장치 배치의 전극(85㎛피치, 280핀)을 구성하는 개개의 전극(4)의 외형을 φ30㎛의 원형으로부터 30㎛×50㎛의 직사각형(전극의 배열 방향이 30㎛)으로 변경하고, 실시예 4 내지 7과 동일한 조작을 반복했다. 그 결과, 실시예 8 내지 11의 어느 것에 있어서도 도통 저항, 도통 신뢰성 및 쇼트 발생률이 양호했다.

참고예 1

실시예 1에 있어서, 도전 입자를 평균 입자 직경 10㎛의 니켈 피복 수지 입자(마이크로펄, 세키스이 가가쿠 고교(주))로 하고, 도전 입자의 배치를, 도전 입자간 거리 10㎛의 4방 격자(도전 입자의 개수 밀도: 2500개/㎟)로 하는 것 이외는 실시예 1과 동일한 조작을 반복함으로써 이방 도전성 필름을 제조하고, 이방 도전성 필름을 사용한 다층 기판을 제조하여, 다층 기판을 평가했다. 그 결과, 어떤 실시예든 도통 저항, 도통 신뢰성 및 쇼트 발생률이 양호했다.

참고예 2

실시예 1에 있어서, 도전 입자를 평균 입자 직경 4㎛의 니켈 피복 수지 입자(마이크로펄 AUL704, 세키스이 가가쿠 고교(주))로 하고, 도전 입자의 배치를, 도전 입자간 거리 4㎛의 4방 격자(도전 입자의 개수 밀도: 16000개/㎟)로 하는 것 이외는 실시예 1과 동일한 조작을 반복함으로써 이방 도전성 필름을 제조하고, 이방 도전성 필름을 사용한 다층 기판을 제조하여, 다층 기판을 평가했다. 그 결과, 어떤 실시예든 도통 저항, 도통 신뢰성 및 쇼트 발생률이 양호했다.

1A, 1B, 1C, 1D : 다층 기판
2 : 배선 기판
3, 3A, 3B, 3C : 반도체 기판
4, 4A, 4B, 4C, 4x : 관통 전극
5 : 땜납 볼
6 : 히트 싱크
10A, 10B, 10D : 이방 도전성 필름
11, 11x : 도전 입자
11u : 도전 입자 유닛
12 : 절연 접착제 또는 절연 접착제층
L : 도전 입자간의 거리

Claims (12)

1. 관통 전극을 갖는 반도체 기판이 적층되어 있는 다층 기판이며,
   다층 기판의 평면에서 볼 때, 관통 전극이 대향하는 위치에 도전 입자가 선택적으로 존재하고,
   대향하는 관통 전극이 도전 입자에 의해 접속되고, 해당 관통 전극이 형성되어 있는 반도체 기판끼리가 절연 접착제에 의해 접착되어 있는 접속 구조를 갖는 다층 기판.
2. 제1항에 있어서, 관통 전극을 갖는 제1 반도체 기판과, 관통 전극을 갖는 제2 반도체 기판이 적층되어 있는 다층 기판이며,
   제1 반도체 기판의 관통 전극과 제2 반도체 기판의 관통 전극이, 그들 사이에 선택적으로 배치된 도전 입자에 의해 접속되어 있는 접속 구조를 갖는 다층 기판.
3. 제2항에 있어서, 관통 전극을 갖는 제3 반도체 기판이 제2 반도체 기판에 적층되어 있고,
   제1 반도체 기판의 관통 전극과 접속되어 있는 제2 반도체 기판의 관통 전극과 제3 반도체 기판의 관통 전극이 대향하고, 그들 사이에 선택적으로 배치된 도전 입자에 의해 접속되고,
   제2 반도체 기판과 제3 반도체 기판이 절연 접착제에 의해 접착되어 있는 접속 구조를 갖는 다층 기판.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 제1 반도체 기판과 제2 반도체 기판 사이에서, 대향하는 관통 전극에 포착되어 있지 않은 도전 입자의 수가 제1 반도체 기판과 제2 반도체 기판 사이에 존재하는 도전 입자의 총수의 5% 이하인 다층 기판.
5. 제1항 내지 제4항 중 어느 한 항에 있어서, 다층 기판의 최외층에 히트 싱크를 갖고, 히트 싱크와, 도전 입자로 접속됨으로써 다층 기판의 적층 방향으로 연결된 관통 전극이 접속되어 있는 다층 기판.
6. 반도체 기판에 형성된 관통 전극끼리를 대향시켜 접합하는 다층 기판의 제조 방법이며, 관통 전극이 대향하는 부분의 다층 기판의 평면에서 본 위치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치된 이방 도전성 필름을, 관통 전극을 갖는 반도체 기판끼리의 사이에 끼우고, 해당 이방 도전성 필름을 가열 가압함으로써 이들 반도체 기판을 이방 도전성 접속하는 다층 기판의 제조 방법.
7. 제6항에 있어서, 관통 전극을 갖는 제1 반도체 기판과, 관통 전극을 갖는 제2 반도체 기판을, 그들의 관통 전극끼리를 대향시켜 접합하는 다층 기판의 제조 방법이며, 제1 반도체 기판과 제2 반도체 기판 사이에, 관통 전극의 배치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치된 이방 도전성 필름을 끼우고, 해당 이방 도전성 필름을 가열 가압함으로써 제1 반도체 기판과 제2 반도체 기판을 이방 도전성 접속하는 다층 기판의 제조 방법.
8. 제6항 또는 제7항에 있어서, 관통 전극을 갖는 제3 반도체 기판을 제2 반도체 기판에 적층하고, 제1 반도체 기판의 관통 전극과 이방 도전성 접속한 제2 반도체 기판의 관통 전극과, 제3 반도체 기판의 관통 전극 사이에, 관통 전극의 배치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치된 이방 도전성 필름을 끼우고, 해당 이방 도전성 필름을 가열 가압함으로써 제2 반도체 기판과 제3 반도체 기판을 이방 도전성 접속하는 다층 기판의 제조 방법.
9. 절연 접착제층과, 해당 절연 접착제층에 배치된 도전 입자를 포함하는 이방 도전성 필름이며, 이방 도전성 필름으로 접속하는 관통 전극의 배치에 대응하여 도전 입자가 절연 접착제층에 선택적으로 배치되어 있는 이방 도전성 필름.
10. 절연 접착제층과, 해당 절연 접착제층에 배치된 도전 입자를 포함하는 이방 도전성 필름이며, 3개 이상의 도전 입자가 근접되어 있는 도전 입자 유닛이 형성되어 있고,
    해당 도전 입자 유닛에 있어서, 임의의 도전 입자와, 해당 도전 입자에 최근접되어 있는 도전 입자의 거리가 도전 입자 직경의 0.2 내지 0.5배인 이방 도전성 필름.
11. 제10항에 있어서, 도전 입자 유닛이, 이방 도전성 필름으로 접속하는 관통 전극의 배치에 대응하여 배치되어 있는 이방 도전성 필름.
12. 제9항 내지 제11항 중 어느 한 항에 있어서, 도전 입자가 금속 피복 수지 입자인 이방 도전성 필름.

Images